KR910003499A - 메인 메모리와 캐시 메모리내에 기억된 데이타의 불일치를 방지하는 데이타 처리 장치 - Google Patents
메인 메모리와 캐시 메모리내에 기억된 데이타의 불일치를 방지하는 데이타 처리 장치 Download PDFInfo
- Publication number
- KR910003499A KR910003499A KR1019900010843A KR900010843A KR910003499A KR 910003499 A KR910003499 A KR 910003499A KR 1019900010843 A KR1019900010843 A KR 1019900010843A KR 900010843 A KR900010843 A KR 900010843A KR 910003499 A KR910003499 A KR 910003499A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- main memory
- address
- masking
- memory
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0844—Multiple simultaneous or quasi-simultaneous cache accessing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0815—Cache consistency protocols
- G06F12/0831—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means
- G06F12/0835—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means for main memory peripheral accesses (e.g. I/O or DMA)
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
- G06F12/1045—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] associated with a data cache
- G06F12/1054—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] associated with a data cache the data cache being concurrently physically addressed
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 의한 어드레스 모니터링 장치를 응용하기 위한 컴퓨터 시스템의 일예를 나타내는 개통도,
제2도는 관련 기술에 의한 어드레스 모니터링 장치의 일예를 나타내는 회로도,
제3도는 블록 전송 프로세스를 나타내는 타임 차트.
Claims (28)
- 외부장치(MPU2, DMAC)에 의해 메인메모리(M)로의 기입 프로세스를 탐지하여, 캐시 메모리내에 기억된 데이타에 해당하는 어드레스가 상기 기입 프로세스에서 기입되면, 상기 검출된 기입 어드레스에 해당하는 상기 캐시 메모리내에 기억된 어드레스를 무효화하기 위한 어드레스 모니터링 장치에서, 상기 외부장치(MPU2, DMAC)에 의해 상기 메인 메모리(M)내로 기입된 데이타의 어드레스를 상기 캐시 메모리내에 기억된 데이타의 어드레스와 비교하는 비교수단(2)과, 상기 메인 메모리(M)내로 기입된 데이타의 어드레스와 비교하도록 상기 캐시 메모리내에 기억된 데이타의 어드레스내에서 하나 이상의 특정 비트를 특정하는 마스킹수단(3)과, 상기 어드레스 비교수단(2)내의 결과가 일치할때 상기 캐시메모리내에 기억된 데이타를 무효화하는 무효화수단(1)을 포함하는 것이 특징인 메인메모리와 캐시 메모리내에 기억된 데이타의 불일치를 방지하기 위한 데이타 처리장치.
- 제1항에서, 상기 특정 비트들 중에서, 마스킹하기 위한 비트수를 결정하기 위한 마스크 비트 결정수단(4)을 더 포함하는 것이 특징인 메인 메모리와 캐시메모리내에 기억된 데이타의 불일치를 방지하기 위한 데이타 처리장치.
- 제2항에서, 상기 마스크 비트 결정수단(4)은 복수의 논리 게이트 회로를 포함하며, 상기 특정 비트중에서 마스킹하기 위한 비트수가 상기 논리 게이트 회로에 공급된 마스킹 제어신호(BSO, BS1)에 의해 캐시메모리내에 기억된 데이타의 불일치를 방지하기 위한 데이타 처리장치.
- 제2항에서, 상기 마스크 비트 결정수단(4)은 마스킹 어드레스 제어 레지스터(6)를 포함하며, 상기 특정 비트중에서, 마스킹을 위한 비트수는 상기 마스킹 어드레스 제어 레지스터(6)내에 기억된 데이타에 의해 결정되는 것이 특징인 메인 메모리와 캐시 메모리내에 기억된 데이타의 불일치를 방지하기 위한 데이타 처리장치.
- 제2항에서, 상기 마스크 비트 결정수단(4)은 상기 메인 메모리(M)내로 기입된 상기 데이타의 데이타 길이에 따라 상기 특정 비트중에서 마스킹을 위한 비트수를 결정하는 것이 특징인 메인 메모리와 캐시 메모리 내에 기억된 데이타의 불일치를 방지하기 위한 데이타 처리장치.
- 제5항에서, 상기 데이타는 블록 전송프로세스를 사용하여 상기 메인 메모리(M)으로 기입되는 것이 특징인 메인 메모리와 캐시 메모리내에 기억되는 데이타의 불일치를 방지하기 위한 데이타 처리장치.
- 제1항에서, 상기 비교수단(2)과 상기 마스킹 수단(3)은 복수의 논리게이트 회로를 포함하는 것이 특징인 메인 메모리와 캐시 메모리내에 기억되는 데이타의 불일치를 방지하기 위한 데이타 처리장치.
- 제1항에서, 상기 무효화수단(1)은 무효 비트부(V)를 포함하는 태그 메모리(1)로 구성된 것이 특징인 메인 메모리와 캐시 메모리내에 기억되는 데이타의 불일치를 방지하기 위한 데이타 처리장치.
- 버스를 통해 메인 메모리(M)와 외부장치(MPU2, DMAC)로 데이타를 전송하는 버스 제어 유니트(81)와, 캐시 메모리(821)를 포함하는 메모리 제어 유니트(82)와, 명령의 인출 및 해독을 제어하는 명령 제어 유니트(83)와, 상기 명령을 실행하는 명령 실행유니트(84)와, 상기 외부장치(MPU2, DMAC)에 의해 상기 메인 메모리(M)내로 기입된 데이타의 어드레스를 상기 캐시 메모리내에 기억된 데이타의 어드레스와 비교하는 비교수단(2)과, 상기 메인 메모리(M)내로 기입된 데이타의 어드레스와 비교하도록 상기 캐시 메모리내에 기억된 데이타의 어드레스내에서 하나 이상의 특정 비트를 특정하는 마스킹 수단(3)과, 상기 어드레스 비교수단(2)내의 결과가 일치할 때 상기 캐시 메모리내에 기억된 데이타를 무효화하는 무효화수단(1)을 포함하는 것이 특징인 메인 메모리와 캐시 메모리내에 기억된 데이타의 불일치를 방지하기 위한 데이타 처리장치.
- 제9항에서, 상기 특정 비트들 중에서, 마스킹하기 위한 비트수를 결정하기 위한 마스크 비트 결정수단(4)을 더 포함하는 것이 특징인 메인 메모리와 캐시 메모리 내에 기억된 데이타의 불일치를 방지하기 위한 데이타 처리장치.
- 제10항에서, 상기 마스크 비트 결정수단(4)은 복수의 논리 게이트 회로를 포함하며, 상기 특정 비트중에서 마스킹하기 위한 비트수가 상기 논리 게이트 회로에 공급된 마스킹 제어신호(BS0, BS1)에 의해 결정되는 것이 특징인 메인 메모리와 캐시메모리내에 기억된 데이타의 불일치를 방지하기 위한 데이타 처리장치.
- 제10항에서, 상기 마스크 비트 결정수단(4)은 마스킹 어드레스 제어 레지스터(6)를 포함하며, 상기 특정 비트중에서, 마스킹을 위한 비트수는 상기 마스킹 어드레스 제어 레지스터(6)내에 기억된 데이타에 의해 결정되는 것이 특징인 메인 메모리와 캐시 메모리내에 기억된 데이타의 불일치를 방지하기 위한 데이타 처리장치.
- 제10항에서, 상기 마스크 비트 결정수단(4)은 상기 메인 메모리(M)내로 기입된 상기 데이타의 데이타 길이에 따라 상기 특정 비트중에서 마스킹을 위한 비트수를 결정하는 것이 특징인 메인 메모리와 캐시 메모리 내에 기억된 데이타의 불일치를 방지하기 위한 데이타 처리장치.
- 제13항에서, 상기 데이타는 불록 전송 프로세스를 사용하여 상기 메인 메모리(M)으로 기입되는 것이 특징인 메인 메모리와 캐시 메모리내에 기억되는 데이타의 불일치를 방지하기 위한 데이타 처리장치.
- 제9항에서, 상기 비교수단(2)과 상기 마스킹 수단(3)은 복수의 논리게이트 회로를 포함하는 것이 특징인 메인메모리와 캐시 메모리내에 기억되는 데이타의 불일치를 방지하기 위한 데이타 처리장치.
- 제9항에서, 상기 무효화수단(1)은 무효 비트부(V)를 포함하는 태그 메모리(1)로 구성되는 것이 특징인 메인 메모리와 캐시 메모리내에 기억되는 데이타의 불일치를 방지하기 위한 데이타 처리장치.
- 제9항에서, 상기 메인 메모리(M)내로 데이타를 기입하는 상기 외부장치(MPU 2, DMAC)는 또 다른 데이타 처리장치(MPU2) 또는 직접 메모리 억세스 제어기(DMAC)이며 시스템 버스(SB)를 통해 상기 데이타 처리장치(MPU 1)과 상기 메인 메모리(M)에 접속되는 것이 특징인 메인 메모리와 캐시 메모리내에 기억된 데이타의 불일치를 방지하기 위한 데이타 처리장치.
- 데이타 처리장치(MPU 1)와, 외부장치(MPU 2, DMAC)와, 메인 메모리(M) 그리고 상기 데이타 처리장치(MPU 1), 상기 외부장치(MPU 2, DMAC) 및 상기 메인 메모리(M)을 접속시키기 위한 시스템버스(SB)를 갖는 데이타 처리 시스템에서, 상기 데이타 처리장치 메인메모리(M)와 외부장치(MPU 2, DMAC)로 데이타를 전송하는 버스 제어 유니트(81)와, 캐시 메모리(821)를 포함하는 메모리 제어 유니트(82)와, 명령의 인출 및 해독을 제어하는 명령 제어 유니트(83)와, 상기 명령을 실행하는 명령 실행유니트(84)와, 상기 외부장치(MPU2, DMAC)에 의해 상기 메인 메모리(M)내로 기입된 데이타의 어드레스를 상기 캐시 메모리내에 기억된 데이타의 어드레스와 비교하는 비교수단(2)과, 상기 메인 메모리(M)내로 기입된 데이타의 어드레스와 비교하도록 상기 캐시 메모리내에, 기억된 데이타의 어드레스내에서 하나 이상의 특정 비트를 특정하는 마스킹 수단(3)과, 상기 어드레스 비교수단(2) 내의 결과가 일치할때 상기 캐시 메모리 내에 기억된 데이타를 무효화하는 무효화수단(1)을 포함하는 것이 특징인 메인 메모리와 캐시 메모리내에 기억된 데이타의 불일치를 방지하기 위한 데이타 처리장치.
- 제18항에서, 상기 특정 비트들 중에서, 마스킹하기 위한 비트수를 결정하기 위한 마스크 비트 결정수단(4)을 더 포함하는 것이 특징인 메인 메모리와 캐시 메모리 내에 기억된 데이타의 불일치를 방지하기 위한 데이타 처리장치.
- 내장 캐시 메모리(821)와, 명령을 실행하여 상기 내장 캐시 메모리(821) 또는 메인 메모리(M)를 억세스하기 위한 기입 어드레스를 출력시키는 명령실행수단(84)과, 그리고 상기 외부장치(MPU2, DMAC)에 의해 상기 메인 메모리(M)내로 기입된 데이타의 어드레스를 상기 캐시 메모리내에 기억된 데이타의 어드레스와 비교하는 비교수단(2)과, 상기 메인 메모리(M) 내로 기입된 데이타의 어드레스와 비교하도록 상기 캐시 메모리내에 기억된 데이타의 어드레스내에서 하나 이상의 특정 비트를 특정하는 마스킹 수단(3)과, 상기 어드레스 비교수단(2)내의 결과가 일치할때 상기 캐시메모리내에 기억된 데이타를 무효화하는 무효화수단(1)으로 구성되는 어드레스 모니터링 장치를 포함하며, 또한 하나의 반도체 몸체내에 형성되는 것이 특징인 모놀리딕 마이크로 프로세서.
- 제20항에서, 상기 특정 비트들 중에서, 마스킹하기 위한 비트수를 결정하기 위한 마스크 비트 결정수단(4)을 더 포함하는 것이 특징인 모놀리딕 마이크로 프로세서.
- 제21항에서, 상기 마스크 비트 결정수단(4)은 복수의 논리 게이트 회로를 포함하며, 상기 특정 비트중에서 마스킹하기 위한 비트수가 상기 논리 게이트 회로에 공급된 마스킹 제어신호(BS0, BS1)에 의해 결정되는 것이 특징인 모놀리딕 마이크로 프로세서.
- 제21항에서, 상기 마스크 비트 결정수단(4)은 마스킹 어드레스 제어 레지스터(6)를 포함하며, 상기 특정 비트중에서, 마스킹을 위한 비트수는 상기 마스킹 어드레스 제어 레지스터(5)내에 기억된 데이타에 의해 결정되는 것이 특징인 모놀리딕 마이크로 프로세서.
- 제21항에서, 상기 마스크 비트 결정수단(4)은 상기 메인 메모리(M)내로 기입된 상기 데이타의 데이타 길이에 따라 상기 특정 비트중에서 마스킹을 위한 비트수를 결정하는 것이 특징인 모놀리딕 마이크로 프로세서.
- 제24항에서, 상기 데이타는 블록 전송 프로세스를 사용하여 상기 메인 메모리(M)으로 기입되는 것이 특징인 모놀리딕 마이크로 프로세서.
- 제24항에서, 상기 비교수단(2)과 상기 마스킹 수단(3)은 복수의 논리게이트 회로를 포함하는 것이 특징인 모놀리딕 마이크로 프로세서.
- 제20항에서, 상기 무효화수단(1)은 무효비트부(V)를 포함하는 태그 메모리(1)로 구성된 것이 특징인 모놀리딕 마이크로 프로세서.
- 제20항에서, 상기 메인 메모리(M)내로 데이타를 기입하는 상기 외부장치(MOU 2, DMAC)는 또 다른 데이타 처리장치(MPU 2) 또는 직접 메모리 억세스 제어기(DMAC)이며 시스템 버스(SB)를 통해 상기 데이타 처리장치(MPU 1)과 상기 메인 메모리(M)에 접속되는 것이 특징인 모놀리딕 마이크로 프로세서.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1183642A JPH0348951A (ja) | 1989-07-18 | 1989-07-18 | アドレスモニタ装置 |
JP183642 | 1989-07-18 | ||
JP1-183642 | 1989-07-18 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR910003499A true KR910003499A (ko) | 1991-02-27 |
KR920008428B1 KR920008428B1 (ko) | 1992-09-28 |
Family
ID=16139363
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019900010843A KR920008428B1 (ko) | 1989-07-18 | 1990-07-18 | 메인 메모리와 캐시 메모리내에 기억된 데이타의 불일치를 방지하는 데이타 처리장치 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5379402A (ko) |
EP (1) | EP0409556A3 (ko) |
JP (1) | JPH0348951A (ko) |
KR (1) | KR920008428B1 (ko) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5537574A (en) * | 1990-12-14 | 1996-07-16 | International Business Machines Corporation | Sysplex shared data coherency method |
US5509122A (en) * | 1992-02-20 | 1996-04-16 | International Business Machines Corporation | Configurable, recoverable parallel bus |
US5724549A (en) * | 1992-04-06 | 1998-03-03 | Cyrix Corporation | Cache coherency without bus master arbitration signals |
US5441561A (en) * | 1993-02-23 | 1995-08-15 | Fuji Xerox Co., Ltd. | Ink-jet recording ink and ink-jet recording methods thereof |
US5749092A (en) * | 1993-03-18 | 1998-05-05 | Intel Corporation | Method and apparatus for using a direct memory access unit and a data cache unit in a microprocessor |
US5526512A (en) * | 1993-09-20 | 1996-06-11 | International Business Machines Corporation | Dynamic management of snoop granularity for a coherent asynchronous DMA cache |
US5378269A (en) * | 1993-12-29 | 1995-01-03 | Scitex Digital Printing, Inc. | Recording liquids for ink-jet recording |
US7035966B2 (en) | 2001-08-30 | 2006-04-25 | Micron Technology, Inc. | Processing system with direct memory transfer |
CN1332319C (zh) * | 2003-12-22 | 2007-08-15 | 松下电器产业株式会社 | 存储系统控制方法 |
JP2005209163A (ja) * | 2003-12-22 | 2005-08-04 | Matsushita Electric Ind Co Ltd | メモリシステム制御方法 |
US8893271B1 (en) * | 2012-08-09 | 2014-11-18 | Cisco Technology, Inc. | End node discovery and tracking in layer-2 of an internet protocol version 6 network |
US20140337583A1 (en) * | 2013-05-07 | 2014-11-13 | Lsi Corporation | Intelligent cache window management for storage systems |
EP3435586B1 (en) * | 2017-07-25 | 2019-08-07 | Intrinsic ID B.V. | Method to reduce aging of a cache memory |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3699533A (en) * | 1970-10-29 | 1972-10-17 | Rca Corp | Memory system including buffer memories |
US3848234A (en) * | 1973-04-04 | 1974-11-12 | Sperry Rand Corp | Multi-processor system with multiple cache memories |
US4228503A (en) * | 1978-10-02 | 1980-10-14 | Sperry Corporation | Multiplexed directory for dedicated cache memory system |
US4280177A (en) * | 1979-06-29 | 1981-07-21 | International Business Machines Corporation | Implicit address structure and method for accessing an associative memory device |
US4322795A (en) * | 1980-01-24 | 1982-03-30 | Honeywell Information Systems Inc. | Cache memory utilizing selective clearing and least recently used updating |
JPS58102381A (ja) * | 1981-12-15 | 1983-06-17 | Nec Corp | バツフアメモリ |
US4504902A (en) * | 1982-03-25 | 1985-03-12 | At&T Bell Laboratories | Cache arrangement for direct memory access block transfer |
JPS60124754A (ja) * | 1983-12-09 | 1985-07-03 | Fujitsu Ltd | バッファ記憶制御装置 |
US4638431A (en) * | 1984-09-17 | 1987-01-20 | Nec Corporation | Data processing system for vector processing having a cache invalidation control unit |
US4785398A (en) * | 1985-12-19 | 1988-11-15 | Honeywell Bull Inc. | Virtual cache system using page level number generating CAM to access other memories for processing requests relating to a page |
US4755936A (en) * | 1986-01-29 | 1988-07-05 | Digital Equipment Corporation | Apparatus and method for providing a cache memory unit with a write operation utilizing two system clock cycles |
US4885680A (en) * | 1986-07-25 | 1989-12-05 | International Business Machines Corporation | Method and apparatus for efficiently handling temporarily cacheable data |
DE3740834A1 (de) * | 1987-01-22 | 1988-08-04 | Nat Semiconductor Corp | Aufrechterhaltung der kohaerenz zwischen einem mikroprozessorenintegrierten cache-speicher und einem externen speicher |
JPS63223846A (ja) * | 1987-03-12 | 1988-09-19 | Matsushita Electric Ind Co Ltd | キヤツシユ・メモリ− |
EP0288649B1 (en) * | 1987-04-22 | 1992-10-21 | International Business Machines Corporation | Memory control subsystem |
US4991090A (en) * | 1987-05-18 | 1991-02-05 | International Business Machines Corporation | Posting out-of-sequence fetches |
JPH0195344A (ja) * | 1987-10-07 | 1989-04-13 | Matsushita Electric Ind Co Ltd | キャッシュ・メモリー |
GB8728494D0 (en) * | 1987-12-05 | 1988-01-13 | Int Computers Ltd | Multi-cache data storage system |
US5025366A (en) * | 1988-01-20 | 1991-06-18 | Advanced Micro Devices, Inc. | Organization of an integrated cache unit for flexible usage in cache system design |
US5058006A (en) * | 1988-06-27 | 1991-10-15 | Digital Equipment Corporation | Method and apparatus for filtering invalidate requests |
US4875160A (en) * | 1988-07-20 | 1989-10-17 | Digital Equipment Corporation | Method for implementing synchronous pipeline exception recovery |
US5029070A (en) * | 1988-08-25 | 1991-07-02 | Edge Computer Corporation | Coherent cache structures and methods |
US5163142A (en) * | 1988-10-28 | 1992-11-10 | Hewlett-Packard Company | Efficient cache write technique through deferred tag modification |
US5072369A (en) * | 1989-04-07 | 1991-12-10 | Tektronix, Inc. | Interface between buses attached with cached modules providing address space mapped cache coherent memory access with SNOOP hit memory updates |
US5193167A (en) * | 1990-06-29 | 1993-03-09 | Digital Equipment Corporation | Ensuring data integrity by locked-load and conditional-store operations in a multiprocessor system |
-
1989
- 1989-07-18 JP JP1183642A patent/JPH0348951A/ja active Pending
-
1990
- 1990-07-17 EP EP19900307794 patent/EP0409556A3/en not_active Withdrawn
- 1990-07-18 KR KR1019900010843A patent/KR920008428B1/ko not_active IP Right Cessation
-
1993
- 1993-08-19 US US08/108,284 patent/US5379402A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP0409556A3 (en) | 1992-06-03 |
JPH0348951A (ja) | 1991-03-01 |
US5379402A (en) | 1995-01-03 |
EP0409556A2 (en) | 1991-01-23 |
KR920008428B1 (ko) | 1992-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR890017609A (ko) | 멀티프로세서 데이타 처리시스템 및 그것에 사용되는 캐시장치 | |
KR910003499A (ko) | 메인 메모리와 캐시 메모리내에 기억된 데이타의 불일치를 방지하는 데이타 처리 장치 | |
KR930016891A (ko) | 캐쉬 제어기 | |
KR870000645A (ko) | 가상 메모리 시스템내의 직접 입/출력 장치 | |
KR880003328A (ko) | 반도체 메모리장치 | |
KR880011674A (ko) | 캐쉬 메모리 장치 | |
US6314494B1 (en) | Dynamically size configurable data buffer for data cache and prefetch cache memory | |
KR910014816A (ko) | 대규모의 직접 맵핑된 데이타 캐시를 통해 효율적으로 지원하는 i/o 장치의 액세스를 위한 시스템 및 방법 | |
KR850004822A (ko) | 버퍼 기억장치 제어시스템 | |
KR910012955A (ko) | 데이타 처리 시스템 | |
KR970067364A (ko) | 멀티모드 캐시 메모리 | |
KR910006848A (ko) | 메인 메모리, 외부 캐시(cache)메모리 및 내부 캐시 메모리에 저장된 데이타의 코히어런스를 유지하기 위한 데이타 처리장치 | |
KR890015154A (ko) | 데이터열 검색장치 | |
KR100251784B1 (ko) | 캐쉬 메모리 컨트롤러 및 이를 제공하는 방법 | |
US5483645A (en) | Cache access system for multiple requestors providing independent access to the cache arrays | |
KR900006844A (ko) | 연산제어장치의 입출력장치 | |
KR960015583B1 (ko) | 다중프로세서의 캐시메모리 필터링장치 | |
KR0158487B1 (ko) | 반도체 메모리 캐쉬메모리 제어장치 및 그 방법 | |
KR960018958A (ko) | 다중 프로세서 시스템에서 아토믹 명령어 수행시 데이타 버퍼를 사용한 메인 메모리 액세스 장치 | |
KR940009853A (ko) | 주행정 전산망시스템(ticom)의 캐시응집을 위한 버스동작 제어방법 | |
JPS6135583B2 (ko) | ||
KR940007684A (ko) | 작은 물리적 크기의 태그메노리를 갖는 캐시메모리 시스템 | |
JPH03260850A (ja) | キャッシュメモリデータライト方式 | |
JPH02129741A (ja) | 逐次化制御方式 | |
JPH02227897A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 19950923 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |