KR960015583B1 - 다중프로세서의 캐시메모리 필터링장치 - Google Patents

다중프로세서의 캐시메모리 필터링장치 Download PDF

Info

Publication number
KR960015583B1
KR960015583B1 KR1019940015666A KR19940015666A KR960015583B1 KR 960015583 B1 KR960015583 B1 KR 960015583B1 KR 1019940015666 A KR1019940015666 A KR 1019940015666A KR 19940015666 A KR19940015666 A KR 19940015666A KR 960015583 B1 KR960015583 B1 KR 960015583B1
Authority
KR
South Korea
Prior art keywords
memory
tag
processor
cache memory
information
Prior art date
Application number
KR1019940015666A
Other languages
English (en)
Other versions
KR960002006A (ko
Inventor
임신일
최종찬
박병관
함종식
Original Assignee
김정덕
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김정덕 filed Critical 김정덕
Priority to KR1019940015666A priority Critical patent/KR960015583B1/ko
Publication of KR960002006A publication Critical patent/KR960002006A/ko
Application granted granted Critical
Publication of KR960015583B1 publication Critical patent/KR960015583B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0808—Multiuser, multiprocessor or multiprocessing cache systems with cache invalidating means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0815—Cache consistency protocols
    • G06F12/0831—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means
    • G06F12/0835—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means for main memory peripheral accesses (e.g. I/O or DMA)
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0842—Multiuser, multiprocessor or multiprocessing cache systems for multiprocessing or multitasking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0844—Multiple simultaneous or quasi-simultaneous cache accessing
    • G06F12/0855—Overlapped cache accessing, e.g. pipeline
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0893—Caches characterised by their organisation or structure
    • G06F12/0895—Caches characterised by their organisation or structure of parts of caches, e.g. directory or tag array

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

내용없음

Description

다중프로세서의 캐시메모리 필터링장치
제1도는 일반적인 다중프로세서의 캐시시스템의 개략도이다.
제2도는 본 발명에 의한 다중프로세서의 캐시메모리 필터링장치가 채용된 시스템의 개략적인 블록도이다.
제3도는 본 발명에 의한 다중프로세서의 캐시메모리 필터링장치의 보다 상세한 블록도이다.
제4도는 본 발명에 의한 캐시메모리 필터링을 처리하는 과정에 있어서 파이프라인 개념을 도시한 개념도.
* 도면의 주요부분에 대한 부호의 설명
10,30 : 제1-2프로세서들 20,40 : 제1-2스누프 필터링장치
21,22 : FIFO메모리 23,27,29 : 멀티플렉서
24 : 태그메모리 25 : 제어기
26 : 비교기 28 : 태그제어기
50 : 공유시스템버스
본 발명은 다중프로세서의 캐시메모리 필터링장치에 관한 것으로, 보다 상세하게는 각 프로세서에 내장된 각 캐시메모리의 내용을 동일하게 복사한 후, 다른 프로세서로부터 전송된 무효화정보를 받아, 상기 저장된 내용중의 태그와 상기 다른 프로세서로부터 전송된 무효화정보의 태그를 비교함으로써, 각 프로세서 내부에 있는 내용과 전송된 무효화정보가 같은 경우에만 무효화정보를 처리하여, 타프로세서의 무효화정보마다 함으로써 발생되는 각 프로세서의 처리지연시간을 단축시킬 수 있는 다중프로세서의 캐시메모리 필터링장치에 관한 것이다.
일반적으로 캐시메모리는 처리속도가 상대적으로 고속인 프로세서와 상대적으로 저속인 주메모리 사이에서 일시적으로 정보를 저장하는 고속의 기억장치이다. 이 캐시메모리는 공유 프로그램 수행시 참조집약성(locality of reference)을 이용하여 컴퓨터의 처리속도를 빠르게 할 수 있으나, 값이 비싼 관계로 많이 둘 수는 없었다.
캐시메모리의 원리를 이하 간단히 설명한다. 캐시메모리는 컴퓨터프로그램 수행시 참조집약성(locality of reference)을 이용하고 있다. 즉, 컴퓨터프로그램이 수행될 때, 프로세서가 액세스하는 메모리내의 주소를 잘 관찰하면 어느 한정된 시간에 주메모리장치의 한두 영역만이 집중적으로 액세스하는 것을 관찰할 수 있다. 이를 공간의 집약성이라 한다. 이러한 성질을 이용하여 주메모리와 프로세서의 사이에 고속의 캐시메모리를 두어 여기에 자주 사용되는 주메모리의 일부 영역을 저장함으로써, 프로세서가 주메모리를 액세스하는데 걸리는 시간을 대폭 단축할 수가 있다.
보통 캐시메모리는 주메모리에 이용되는 RAM에 비하여 5-10배 정도 속도가 빠르지만 가격이 비싸다. 캐시메모리는 8-64바이트 정도의 블럭들로 구성된다. 각 블럭은 주메모리상의 같은 크기의 한 블럭의 내용을 가지고 있다. 프로세서가 주메모리에 읽기액세스를 하면, 캐시제어기는 그 주소에 해당하는 블럭이 캐시메모리에 있는가를 확인하여 있으며 그 내용을 프로세서에 돌려준다. 이 경우, 원하는 블럭이 캐시메모리에 있는가를 확인하기 위하여 캐시에 저장되는 각 블럭의 번호를 태그로 기억하도록 한 뒤, 프로세서가 액세스한 주소에서 블럭번호부분을 그 태그들과 한꺼번에 비교하여 원하는 블럭을 찾는다. 만일 그 주소의 블럭이 캐시메모리에 없다면, 캐시제어기는 주메모리에서 그 주소를 포함하는 블럭을 읽어서 캐시메모리에 저장하고 프로세서에 그를 돌려준다. 캐시의 관리를 워드단위로 하지 않고 블럭으로 하는 이유는 공간의 집약성에 의해 방금 액세스된 주소의 근처에 있는 주소는 다음번에 액세스될 확률이 매우 높기 때문이다. 만일 프로세서가 그 다음 주소를 바로 다음에 액세스한다면 그 주소는 이미 캐시메모리에 있으므로 다시 주메모리를 액세스할 필요가 없이 바로 이용할 수가 있다.
프로세서가 메모리에 쓰기 액세스를 할 때에는 두가지 방법이 있다. 먼저 바로쓰기방법은 그 주소의 워드를 캐시메모리에 기억하면서 또한 주메모리장치에 바로 기억시킨다. 이 방법은 캐시메모리의 내용과 주메모리에 있는 내용이 항상 일치하므로 간단하고 일관성이 있으나, 쓰기 액세스에서는 캐시의 빠른 속도에서 이득을 볼 수가 없으므로 효율은 떨어진다. 다른 방법으로는 쓰기 액세스에 의해 변화된 내용을 캐시메모리에 저장하고 있다가 나중에 그 블럭이 다른 블럭으로 대체되는 경우 주메모리에 그를 기록하는 것이다. 이 방법은 속도를 높일 수 있으나 캐시메모리의 내용과 주메모리의 내용이 다르게 되므로 다중처리시스템에서는 위험하다. 이러한 캐시일관성(cache coherency)에 대한 연구가 많이 이루어지고 있으나, 현재로서는 캐시일관성을 유지하기 위하여 각 프로세서의 처리시간이 오래 걸리는 문제점이 있었다.
또한, 공유버스로 연결된 다중 프로세서 시스템에서, 캐시 데이타에 대한 무효화정보가 공유버스를 통해 각 프로세서 보드로 전달되면 캐시제어기는 자신의 태그를 검색하여 해당번지가 존재하는지를 판단한다. 존재할 경우에는 그 블록을 무효화한다. 이러한 동작을 프로세서 내부의 캐시(On-chip cache)도 동일하게 해야 하는데 공유버스에서 발생하는 무효화정보를 프로세서 내부에 있는 캐시제어기기 자신의 태그를 검색할 경우 프로세서의 버스사용이 중지되어 원래 업무인 명령어 처리가 지연된다. 즉, 프로세서의 캐시가 모든 무효화정보를 검색중인 동안 프로세서는 명령어처리가 지연되는 단점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로서, 다중프로세서시스템의 환경하에서 프로세서의 내부캐시메모리의 어드레스와 동일한 태그를 갖는 외부관리장치를 채용함으로써 내부캐시메모리의 태그관리를 외부에서 관리하여 프로세서의 처리효율을 향상시킬 수 있는 다중프로세서의 캐시메모리 필터링 장치를 제공함에 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명에 따른 각 프로세서가 읽기나 쓰기동작을 할 때 데이타를 전송하여 저장하기 위하여, 상기 각 프로세서에 내장된 내부캐시메모리를 갖는 다중프로세서의 캐시메모리 필터링장치에 있어서, 상기 각 내부캐시메모리의 태그내용과 동일한 내용의 태그를 저장하는 태그메모리; 상기 각 프로세서로부터 전송된 무효화정보를 받아 상기 태그메모리에 저장된 내용중에 그 무효화정보의 어드레스정보와 동일한 어드레스정보가 있는가를 비교판단하는 수단; 및 상기 비교판단수단으로부터의 출력신호를 받아, 동일한 어드레스정보가 상기 태그메모리에 있는 경우 상기 무효화정보를 상기 태그메모리가 종속된 프로세서에 공급하고, 동일한 어드레스정보가 없는 경우 상기 비교판단수단으로부터의 출력신호를 무시해버리는 태그관리수단을 포함하는 것을 특징으로 한다.
이하, 본 발명의 바람직한 일 실시예의 동작에 대하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.
제1도는 일반적인 다중프로세서의 캐시시스템의 개략도이다. 제2도는 본 발명에 의한 다중프로세서의 캐시메모리 태그관리장치가 채용된 시스템의 개략적인 블록도이다. 제3도는 본 발명에 의한 다중프로세서의 캐시메모리 태그관리장치의 보다 상세한 블록도이다. 제4도는 타프로세서 무효화정보가 입력될 때 처리되는 절차를 개념적으로 나타내는 도면이다.
제1도에는 공유버스로 연결된 다중프로세서시스템이 도시되어 있으며, 캐시데이타에 대한 무효화정보가 공유버스(5)를 통해 각 프로세서보드에 입력되면, 캐시제어기(미도시)는 자신의 태그를 검색하여 해당어드레스가 존재하는지를 판단한다. 존재할 경우에는 그 해당 캐시메모리(2 또는 4)를 통해 그 블록을 무효화시킨다. 이러한 동작을 각 프로세서(1 또는 3)의 내장캐시메모리들도 동일하게 수행하여야 한다. 그러나, 공유버스에서 발생하는 모든 무효화정보를 프로세서 내부에 있는 캐시제어기가 자신의 태그와의 검색을 통하여 해당어드레스가 존재하는 경우마다 프로세서 내부에 있는 내장캐시메모리내의 저장데이타를 업데이팅시키는 경우 각 프로세서는 원래 업무인 명령어처리가 지연된다.
그러므로, 제2도에 도시한 바와 같이 각 프로세서(10,30)의 내장캐시메모리의 태그와 동일한 태그를 외부에서 관리할 수 있도록 스누프(snoop)필터링장치들(20,40)을 외부에 설치하면, 공유시스템버스(50)를 통하여 전송된 정보를 제1 및 제2외부 캐시메모리(60,80)에서 저장한 후 각 프로세서보드에 전달되는 무효화정보들은 외부 필터링장치(20,40)에서 검색된 결과 내장캐시메모리들(10',30')에 해당어드레스가 존재하는 경우에만 프로세서로 전달되므로 프로세서의 처리지연시간을 줄일 수 있다.
제3도의 캐시메모리 필터링장치는 제2도의 각 프로세서(10,30)마다 하나씩 종속적으로 설치된다. 우선 주프로세서가 읽기나 쓰기 싸이클을 구동하여 데이타를 전송할 때에는 제3도의 멀티플렉서(23)를 통하여 태그메모리(24)에 복조된 데이타를 저장한다. 태그메모리(24)는 그 태그메모리가 종속된 프로세서(10)에 내장된 캐시메모리의 태그를 복사하여 저장하고 있는 메모리이다. 이 때, 다른 프로세서에서 블록상태변화정보를 받게 되면 멀티플렉서(23)를 거쳐 이미 저장되어 있는 태그메모리 내용과 비교하게 된다. 즉, 비교기(26)는 상기 태그메모리(24)로부터 출력된 내용과 다른 프로세서로부터 전송된 블록상태변화정보를 비교하여 동일한 블록이 존재하는 경우 히트(적중)신호를 발생한다. 태그관리기(28)는 적중신호가 발생한 경우 프로세서를 검색(스누핑)해도 된다는 신호를 만들어서 프로세서 내부의 태그를 무효화시킬 수 있게 하고, 또 동일한 동작을 태그메모리(24)에도 지원하기 위하여 태그메모리의 해당 상태비트를 0으로 써서 무효화시키도록 하는 기능등을 수행한다. 즉, 검색후 일치하게 된 태그메모리 블록의 태그는 무효화된다. 따라서, 연속되는 동일한 블록의 검색은 처음 한번만 일어나고 나머지에서는 검색해도 된다는 신호가 발생하지 않는다. 한편, 다른 프로세서에서 발생한 무효화정보가 태그메모리(24) 검색에서 적중되었다고 판단되면 이 무효화정보가 플립플롭들(FF1,FF2)을 거쳐 FIFO메모리(22)에 저장되고 그렇지 않으면 FIFO메모리(22)에 저장하지 않는다. 본 실시예에서 타프로세서는 3개까지의 정보를 받을 수 있도록 되어 있으나, 본 발명이 이에 제한되는 것은 아니다. 본 실시예에서 타프로세서들로부터 멀티플렉서(29) 및 플립플롭(FF3)을 거쳐 다른 FIFO메모리(21)에 저장되는 2가지 정보는 본 발명의 필터링과정을 수행하지 않는 경우에 사용하는 것으로서, 필터링을 하지 않는 시스템에서 상호 호환성을 주기 위하여 내장되었다. 다음, FIFO메모리들(21,22)의 출력신호는 멀티플렉서(27) 및 플립플롭(FF4)를 거쳐 프로세서에 전송된다.
한편, 도면에는 구체적으로 도시되어 있지 않지만, 각 프로세서를 선택할 수 있는 신호와 비교기(26)의 출력인 적중신호는 상태제어기(25)에 입력된다. 상태제어기(25)는 여러가지 제어신호를 출력하여, FIFO메모리(21,22)를 선택하고, 쓰기우선기능을 제공하는 신호를 만들어주며 FIFO가 차게되면 각 프로세서 입력을 제한하게 하고, FIFO메모리들(21,22)에 저장된 정보를 읽어 전송하고자 할 때 버스중재신호를 만들어 프로세서에 일정한 프로토콜에 의해 무효화정보를 제공하게 하는등 여러가지 제어기능을 수행한다.
이 경우, 본 발명에 의한 캐시메모리 필터링장치에서 무효화정보를 필터링하는 것은 한 프로세서(예를들면 제3도의 타프로세서 1)에서 공급되는 경우이고, 하나 이상의 다른 프로세서에서 무효화정보가 입력되는 경우에는 필터링없이 FIFO메모리등에 저장되도록 설계되어 있다. 이 때, FIFO의 설계시 FIFO에 입력되는 정보는 항상 저장되도록 하여야 하나, FIFO의 용량을 무한정 크게 할 수 없으므로, FIFO가 넘치는 경우 프로세서에 제어신호를 보내어 더 이상 정보가 입력되지 않도록 한다.
제4도는 타프로세서 1(제3도)에 무효화정보가 입력된 경우 처리되는 파이프라인 개념을 도시한 것이다. 즉, 제1파이프라인에서 태그메모리와 비교동작을 수행하여 일치하면 제2파이프라인에서 FIFO메모리(21)에 저장하는 기능을 수행한다. 이렇게 FIFO메모리(21)에 저장된 정보는 제3도에서 설명한 과정을 통해 프로세서에 출력된다. 다음, 제2파이프라인의 동작이 진행되는 동안 제1파이프라인에서는 다음 무효화정보를 받아들여 처리하게 된다. 이러한 동작은 매 클럭의 무효화정보의 입력처리를 가능하게 할 수 있다.
이상으로 설명한 바와 같이, 본 발명에 의한 다중프로세서의 캐시메모리 필터링장치는 각 프로세서의 외부에서 태그를 관리하여 무효화정보가 발생되어 전송될 때마다 프로세서가 자신의 캐시를 검색하지 않도록 함으로써 각 프로세서의 처리효율을 향상시킬 수 있다. 본 발명의 캐시메모리 필터링장치는 0.8μ CMOS 공정기술을 이용한 주문형 반도체로 제작되었으며 내부에는 MC68040 프로세서와 동일한 형태의 메모리(4-way set associated memory)로 구성되어 있다. 또한, 다중프로세서시스템에서 연속된 태그관리를 위하여 15단계의 FIFO메모리를 내장하고 있다.

Claims (6)

  1. 각 프로세서가 데이터를 처리하기 위하여, 상기 각 프로세서에 내장된 내부캐시메모리를 갖는 다중프로세서의 캐시메모리 필터링장치에 있어서, 상기 각 내부캐시메모리의 태그내용과 동일한 내용의 태그를 저장하는 태그메모리; 상기 각 프로세서로부터 전송된 무효화정보를 받아 상기 태그메모리에 저장된 내용중에 그 무효화정보의 어드레스정보와 동일한 어드레스정보가 있는가를 비교판단하는 수단; 상기 비교판단수단으로부터의 출력신호를 받아, 동일한 어드레스정보가 상기 태그메모리에 있는 경우 상기 무효화정보를 상기 태그메모리가 종속된 프로세서의 내부 캐시메모리에 공급하고, 동일한 어드레스정보가 없는 경우 상기 비교판단수단으로부터의 출력신호를 무시해버리는 태그관리수단; 상기 무효화정보가 상기 태그메모리에 존재하는 경우, 다른 각 프로세서로부터의 무효화정보를 태그메모리에 저장된 프로세서의 내장캐시메모리의 내용과 비교함이 없이 일단 저장한 후 순차적으로 다른 프로세서로 출력 비교하기 위한 FIFO메모리; 및 상기 FIFO메모리에 내용을 쓰거나 읽기 위한 우선순위를 제공하며, 버스에 중재신호를 만들어 프로세서에 일정한 프로토콜로 무효화정보를 전달하도록 여러가지 제어신호를 발생하는 상태제어수단을 포함하는 다중프로세서의 캐시메모리 필터링장치.
  2. 제1항에 있어서, 상기 태그관리수단은 상기 비교기로부터의 적중신호를 받아 태그메모리에 무효화정보에 따른 데이타의 업데이팅을 수행하도록 하는 태그관리기를 포함하는 것을 특징으로 하는 다중프로세서의 캐시메모리 필터링장치.
  3. 제1항에 있어서, 상기 태그관리수단은 상기 비교수단으로부터 적중신호가 발생한 경우 프로세서에 내장된 캐시메모리의 검색을 위한 신호를 출력하여 프로세서의 태부캐시메모리의 태그를 무효화시키고, 이와 동시에 동일한 동작을 복제된 태그메모리에도 지원하기 위하여 태그메모리의 내용을 무효화시키는 것을 특징으로 하는 다중프로세서의 캐시메모리 필터링장치.
  4. 제3항에 있어서, 상기 각 프로세서에 입력되는 무효화정보를 파이프라인화하여 제1파이프라인에서는 태그메모리의 내용과 상기 무효화정보를 비교하여 태그에 무효화쓰기를 수행하고, 제2파이프라인에서는 상기 FIFO메모리에 무효화정보를 저장하도록 함으로써 매 클럭마다 입력되는 무효화정보를 처리할 수 있는 다중프로세서의 캐시메모리 필터링장치.
  5. 제4항에 있어서, 상기 프로세서의 수는 3개로 하여 2개의 프로세서의 입력들은 필터링을 수행하지 않도록 하고, 나머지 1개의 프로세서 입력은 필터링을 수행하도록 하는 다중프로세서의 캐시메모리 필터링장치.
  6. 제3항에 있어서, 상기 상태제어수단은 상기 FIFO메모리에 입력되는 정보를 저장하게 하고, 상기 FIFO메모리가 넘치게 되면 정보입력불가신호를 출력하여 타프로세서의 무효화정보가 처리되지 않도록 하는 다중프로세서의 캐시메모리 필터링장치.
KR1019940015666A 1994-06-30 1994-06-30 다중프로세서의 캐시메모리 필터링장치 KR960015583B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940015666A KR960015583B1 (ko) 1994-06-30 1994-06-30 다중프로세서의 캐시메모리 필터링장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940015666A KR960015583B1 (ko) 1994-06-30 1994-06-30 다중프로세서의 캐시메모리 필터링장치

Publications (2)

Publication Number Publication Date
KR960002006A KR960002006A (ko) 1996-01-26
KR960015583B1 true KR960015583B1 (ko) 1996-11-18

Family

ID=19387027

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940015666A KR960015583B1 (ko) 1994-06-30 1994-06-30 다중프로세서의 캐시메모리 필터링장치

Country Status (1)

Country Link
KR (1) KR960015583B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8095618B2 (en) 2007-03-30 2012-01-10 Microsoft Corporation In-memory caching of shared customizable multi-tenant data
US10922229B2 (en) 2019-03-11 2021-02-16 Microsoft Technology Licensing, Llc In-memory normalization of cached objects to reduce cache memory footprint

Also Published As

Publication number Publication date
KR960002006A (ko) 1996-01-26

Similar Documents

Publication Publication Date Title
US5406504A (en) Multiprocessor cache examiner and coherency checker
US5185878A (en) Programmable cache memory as well as system incorporating same and method of operating programmable cache memory
US5136700A (en) Apparatus and method for reducing interference in two-level cache memories
US7814279B2 (en) Low-cost cache coherency for accelerators
US5136691A (en) Methods and apparatus for caching interlock variables in an integrated cache memory
US5155832A (en) Method to increase performance in a multi-level cache system by the use of forced cache misses
KR100194253B1 (ko) 메시 데이터 코히어런시 프로토콜 이용 방법 및 멀티프로세서 시스템
US6014728A (en) Organization of an integrated cache unit for flexible usage in supporting multiprocessor operations
US4394731A (en) Cache storage line shareability control for a multiprocessor system
EP1638003A2 (en) Apparatus and method for retrieving data from a data storage system
KR20020069125A (ko) 캐시 메모리 시스템
US5848283A (en) Method and system for efficient maintenance of data coherency in a multiprocessor system utilizing cache synchronization
US7024520B2 (en) System and method enabling efficient cache line reuse in a computer system
US5765195A (en) Method for distributing interprocessor interrupt requests via cache memory coherency mechanisms
KR20060102565A (ko) 라이트 백 캐시 내에서 동시 발생하는 스누프 푸시 또는스누프 킬 연산중에 라이트 백 연산을 취소하는 시스템 및방법
EP0325422A2 (en) Integrated cache unit
WO1997004392A1 (en) Shared cache memory device
US6839806B2 (en) Cache system with a cache tag memory and a cache tag buffer
KR960015583B1 (ko) 다중프로세서의 캐시메모리 필터링장치
KR960015584B1 (ko) 다중프로세서의 캐시메모리 필터링방법
JPS6079446A (ja) 多重仮想記憶デ−タ処理装置
EP0549219B1 (en) A cache controller
US6401173B1 (en) Method and apparatus for optimizing bcache tag performance by inferring bcache tag state from internal processor state
JPH03230238A (ja) キャッシュメモリ制御方式
JPH07234819A (ja) キャッシュメモリ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20000629

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee