JPS6168655A - バツフアストレ−ジのアクセス方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はバッファストレージを具備し高速処理を行うデ
ータ処理装置におけるパ・ノファストレージのアクセス
方法の改善に関するものである。

データ処理装置は益々高速性が要求されており、一方主
記憶装置に比して高速処理の行える半導体素子が進歩し
てきた。この半導体素子からなるバデータ処理装置は益
々高速性が要求されており、一方主記憶装置に比して高
速処理の行える半導体素子が進歩してきた。この半導体
素子からなるバッファストレージをデータ処理装置に適
用することが行われている。データ処理装置は主記憶装
置との間でデータ転送を行っており、データを要求元に
送出する際に、同時にこのデータをバッファストレージ
に格納する。又、要求されたデータがバッファストレー
ジにあると、このバッファストレージから要求元にデー
タを送出して処理速度の向上を計るのである。従って、
効率のよいバッファストレージのアクセス方法が要望さ
れている。

〔従来の技術〕　　□ 従来、主記憶装置のデータをバッファストレージに転送
するのは、データ処理装置と主記憶装置間のバス幅の単
位、即ちブロックの１／ｎの単位づっ転送を行っている
。第２図に依って説明を行う。

主記憶装置ｌから送出されるデータは、データ処理装置
２のレジスタ２１を介して、バッファストレージ２２に
転送されると共に、レジスタ２３を介して要求元に送出
される。

このバッファストレージ２２に転送される単位は上記し
たようにブロックの１／ｎの単位である。バッファスト
レージ２２に転送された状態は、テーブル２４にブロッ
クごと或いは、ブロックの１／ｎごとに管理される。即
ち、ブロックごとの場合は、プロ・ツク全てのデータが
転送された時始めてその間の有効ビットが論理「１」と
書込みが行われる。

ブロックの１　／　ｎごとの場合例えばアドレスへのデ
ータがバフファストレージに転送されると、そのアドレ
スの有効ビットが論理「１」と書込みが行われる。従っ
て１ブロツクの転送終了は、ｎ個の有効ビットによって
管理されることとなる。

主記憶装置からのデータの転送中、再び同じブロックへ
のデータの要求があると、テーブル２４を読取りデータ
の有無を調査する。有れば、バッファストレージ２２か
ら要求元にデータを送出する。

従って、データ処理装置２は、上記ブロックごとに管理
している場合、ブロック全てのデータがバッファストレ
ージ内に格納され後でないと、たとえ既にバッファスト
レージに格納されているデータであっても無しと判定す
る。又、上記プロ・ツクの１　／　ｎごとに管理してい
る場合、バッファストレージ２２に転送データの書込み
と要求元にデータを送出するための読取る動作とテーブ
ル２４に有効ビットの書込み、と有効ピントの有無の調
査を行うための読取り動作を転送単位の１／ｎブロツク
毎に同時に行う。

〔発明が解決しようとする問題点〕

上記した従来のバッファストレージのアクセス方法は、
データ処理装置の取り扱うデータが、ブロック単位であ
る場合、ブロック単位の転送が終了するまで、バフファ
ストレージからのデータ送出は待たされることとなる。

又、上記したようにブロックの１　／　ｎごとに管理し
ているデータ処理装置は前記ブロックごとに管理してい
る場合の様にブロック単位の転送終了するまで待たされ
るということは防げるが、テーブルとバッファストレー
ジの書込み処理が多くなるばかりでなく、テーブルとバ
フファストレージの読取り／書込みを同時に行なわねば
ならず、テーブルとバッファストレージの制御が複雑と
なると云う問題があった。

〔問題点を解決するための手段〕

本発明は、上記問題点を解消した効率のよいバフファス
トレージのアクセス方法を提供するものである。その手
段は、バッファストレージを具備し、主記憶装置からデ
ータを前記バッファストレージに転送して、該バフファ
ストレージを用いて高速処理を行うデータ処理装置にお
いて、該データ処理装置に前記主記憶装置の所要ブロッ
ク単位のデータを保持する転送バッファを付設すると共
に、前記ブロック単位の転送データが前記バッファスト
レージ、或いは転送バッファに存在することを認識する
手段を設けて、該認識手段によって要求されるデータを
バッファストレジ或いは転送バッファカラ送出するハ′
フファストレージのアクセス方法によってなされる。

〔作用〕

データ処理装置にブロック単位にデータを保持する転送
バッファを付設すると共に、転送バッファとバッファス
トレージにブロック単位のデータの有無を認識する手段
を設けて、要求されるデータをバッファストレージ或い
は転送バッファから送出するのである。

〔実施例〕

以下、図面を参照して本発明の実施例を詳細に説明する
。

第１図は本発明によるバッファストレージのアクセス方
法を示す一実施例のブロック図である。

なお企図を通じて同一個所は同符号を用いる。データ処
理装置３は、８バイト毎にバッファストレージに転送可
能で、ブロックの単位は３２バイトの装置であるとして
説明を行う。データ処理装置３には、転送バッファ３１
が設けである。この転送バッファ３１は８バイトが４組
保持される容量を持っている。テーブル３２は、図に示
すように主記憶アドレスとブロック単位のデータの有無
を認識する手段として働く、有効ビットと転送ビットと
の橿が設けである。

ブロック単位に転送されるデータが、バッファストレー
ジ２２に転送終了すると、有効ビットは論理「１」にな
る。ブロックが転送中であれば、転送ビットは論理「１
」で表示される。勿論転送ビットは転送が終了すると「
０」となる、従って、データ処理装置３はテーブル３２
を監視して、有効ビットがｒｌＪで有れば、バフファス
トレージから、転送ビットがｒｌＪで有れば、転送バッ
ファ３１からブロック単位のデータを要求元に送出する
のである。

上記の動作を第１図に依って説明する。主記憶装置１か
らデータが転送されると、転送バッファ３１に保持され
る。転送される８バイトを選択回路３３は順次選択して
バッファストレージ２２に転送する。此の伝送中上記し
たように、転送ビットは「ｌ」と登録される。斯くして
ブロック単位の転送が終了すると、転送ビットは「０」
、有効ビットｒｌＪと登録する。

要求元から主記憶装置１に対してアクセスされるアドレ
スは、アドレス・レジスタ３４に入力される。このアド
レス・レジスタ３４は例えば０〜３工の３２ビツト構成
であり、０〜１９ビツトはテーブル頁、２０〜２６ビツ
トは頁内アドレス、２０〜２８ビツトはバッファストレ
ージ・アドレスを示す。

比較回路３５は、アドレス・レジスタ３４の０〜２６ビ
ツトによってテーブル３２の何処の何処に、要求された
アドレスが有るかをしらべる。無ければ、勿論主記憶装
置から転送を開始する。有れば、有効と７ト、転送ピン
トの状態によって制御部３６がバッファストレージ２２
或いは転送バッファ３１からレジスタ２３を介して要求
元に送出するのである。

゛上記説明はデータを３２バイトｌブロツク、転送単位
を８バイトとして説明を行ったが、勿論ブロック、転送
単位は何バイトにても支障されない。

〔発明の効果〕

以上説明したように本発明によれば、ブロック単位の転
送が行われ、テーブルの書込み／読取り制御が容易に行
われ、データ処理装置を効率よく運用する上で利点の多
いものとなる。

【図面の簡単な説明】

第１図は本発明によるバッファストレージのアクセス方
法を示す一実施例のブロック図、第２図は従来のバッフ
ァストレージのアクセス方法を説明するためのブロック
図である。 図において、１は主記憶装置、２はデータ処理装置、２
２はバッファストレージ、２４と３２はテーブル、３１
は転送バッファをそれぞれ示す。

Claims (1)

【特許請求の範囲】
1. バッファストレージを具備し、主記憶装置からデータを
   前記バッファストレージに転送して、該バッファストレ
   ージを用いて高速処理を行うデータ処理装置において、
   該データ処理装置に前記主記憶装置の所要ブロック単位
   のデータを保持する転送バッファを付設すると共に、前
   記ブロック単位の転送データが前記バッファストレージ
   、或いは転送バッファに存在することを認識する手段を
   設けて、該認識手段によって要求されるデータをバッフ
   ァストレジ或いは転送バッファから送出することを特徴
   とするバッファストレージのアクセス方法。