JPH02178848A - マイクロプロセッサ開発支援装置 - Google Patents
マイクロプロセッサ開発支援装置Info
- Publication number
- JPH02178848A JPH02178848A JP63331525A JP33152588A JPH02178848A JP H02178848 A JPH02178848 A JP H02178848A JP 63331525 A JP63331525 A JP 63331525A JP 33152588 A JP33152588 A JP 33152588A JP H02178848 A JPH02178848 A JP H02178848A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- signal
- user
- microprocessor
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004044 response Effects 0.000 claims abstract description 11
- 238000005259 measurement Methods 0.000 claims 1
- 230000000694 effects Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロプロセッサ開発支援装置に関し、特に
被測定マイクロプロセッサの専用ソフトウェア割り込み
命令とその専用ソフトウェア割り込み命令に対して応答
信号を出力する機能を利用したマイクロプロセッサ開発
支援装置に関する。
被測定マイクロプロセッサの専用ソフトウェア割り込み
命令とその専用ソフトウェア割り込み命令に対して応答
信号を出力する機能を利用したマイクロプロセッサ開発
支援装置に関する。
従来、この種のマイクロプロセッサ開発支援装置は、ユ
ーザのプログラムとマイクロプロセッサ開発支援装置自
身を制御するプログラムを切り替える手段として、被測
定マイクロプロセッサのキュー内の命令が実行されたか
どうかを確認するトラッキング回路とマイクロプロセッ
サ開発支援装置自身を制御するプログラムを実行させる
ためにアドレスデコーダで飛び先番地を設定する回路を
用いて切り替えるか、または専用のソフトウェア割り込
み命令をユーザプログラムに書き込むことにより切り替
えていた。
ーザのプログラムとマイクロプロセッサ開発支援装置自
身を制御するプログラムを切り替える手段として、被測
定マイクロプロセッサのキュー内の命令が実行されたか
どうかを確認するトラッキング回路とマイクロプロセッ
サ開発支援装置自身を制御するプログラムを実行させる
ためにアドレスデコーダで飛び先番地を設定する回路を
用いて切り替えるか、または専用のソフトウェア割り込
み命令をユーザプログラムに書き込むことにより切り替
えていた。
上述した従来のマイクロプロセッサ開発支援装置は、ハ
ードウェアによって割り込み信号を被測定マイクロプロ
セッサに入力して切り替える場合は、割り込み信号を入
力した後、数命令実行してからブレークするときがある
ために信頼性に欠けてしまうという欠点とブレークポイ
ントの設定数がハードウェアの規模により制限されてし
まう欠点がある。
ードウェアによって割り込み信号を被測定マイクロプロ
セッサに入力して切り替える場合は、割り込み信号を入
力した後、数命令実行してからブレークするときがある
ために信頼性に欠けてしまうという欠点とブレークポイ
ントの設定数がハードウェアの規模により制限されてし
まう欠点がある。
また、専用のソフトウェア割り込み命令を使用した場合
は、外部で命令が実行されたことを認識する回路を設け
なければならないためにハードウェアが複雑になるとい
う欠点がある。
は、外部で命令が実行されたことを認識する回路を設け
なければならないためにハードウェアが複雑になるとい
う欠点がある。
本発明のマイクロプロセッサ開発支援装置は、従来技術
の欠点を解決するために、専用ソフトウェア割り込み命
令が割り尚てられていて、その専用ソフトウェア割り込
み命令に対して応答信号を出力する機能を持つ被測定マ
イクロプロセッサと、被測定マイクロプロセッサの専用
ソフトウェア割り込み命令とその応答信号を使用してユ
ーザのプログラムとマイクロプロセッサ開発支援装置自
身を制御するフログラムとを切り替えるための回路とを
有している。
の欠点を解決するために、専用ソフトウェア割り込み命
令が割り尚てられていて、その専用ソフトウェア割り込
み命令に対して応答信号を出力する機能を持つ被測定マ
イクロプロセッサと、被測定マイクロプロセッサの専用
ソフトウェア割り込み命令とその応答信号を使用してユ
ーザのプログラムとマイクロプロセッサ開発支援装置自
身を制御するフログラムとを切り替えるための回路とを
有している。
次に、本発明について図面を参照して説明する。
第１図は、本発明の一実施例である。第２図は、実施例
１のタイミングチャートである。１は専用ソフトウェア
割り込み命令を持ち、その割り込み命令に対して応答信
号を出力する被測定マイクロプロセッサ（以下、ＥＣＰ
Ｕと称す）、２はモニタメモリ、スタックメモリとユー
ザメモリを切り替え制御を行なうための回路（以下、メ
モリ切り替え回路と称す）、２ａ、２ｂ、２ｃ、２ｄは
メモリ切り替え回路２内のゲート回路、３はモニタメモ
リとスタックメモリを切り替え制御を行なうためのデコ
ーダ（以下、デコーダと称す）、４はユーザプログラム
を一時的に退避するためのメモリ （以下、スタックメ
モリと称す）、４１はブレークポイントを設定したユー
ザプログラムが記憶されているメモリのデータ、４２は
ブレークポイントを設定したユーザプログラムが記憶さ
れている°メモリのアドレス値、５はマイクロプロセッ
サ開発支援装置自身を制御するプログラムが記憶されて
いるメモリ（以下、モニタメモリと称す）、６はユーザ
プログラムが記憶されているメモリ（以下、ユーザメモ
リと称す）、７はデータバス、８はアドレスバスである
。Ｍ／ＩＯはメモリアクセスを示す信号（以下、Ｍ／π
信号と称す）、ＢＲＫＡＫは専用ソフトウェア割り込み
命令に対する割り込み応答信号（以下、ＢＲＫＡＫ信号
と称す）であり、このＢＲＫＡＫ信号を使用することに
よりモニタプログラムとユーザプログラムが切り替わっ
たことを認識できる。ＢＬはＥＣＰＵ１以外のバスの使
用者に対してバスの使用禁止を示し、ＥＣＰＵＩ自身が
命令の実行のためにバスをアクセスする際に出力される
信号（以下、ＢＬ倍信号称す）であり、モニタプログラ
ム実行中にユーザメモリをアクセスするためにバンク切
り替えの信号として使用している。Ｒ／Ｗはリード／ラ
イト選択信号（以下、Ｒ／Ｗ信号と称す）、Ｇはゲート
信号、Ａ１４．Ａ１５は上位アドレス信号、Ｃ８Ｉはス
タックメモリをアクセスするためのチップセレクト信号
、Ｃ８２はモニタメモリをアクセスするためのチップセ
レクト信号、Ｃ８３はユーザメモリをアクセスするため
のチップセレクト信号である。
１のタイミングチャートである。１は専用ソフトウェア
割り込み命令を持ち、その割り込み命令に対して応答信
号を出力する被測定マイクロプロセッサ（以下、ＥＣＰ
Ｕと称す）、２はモニタメモリ、スタックメモリとユー
ザメモリを切り替え制御を行なうための回路（以下、メ
モリ切り替え回路と称す）、２ａ、２ｂ、２ｃ、２ｄは
メモリ切り替え回路２内のゲート回路、３はモニタメモ
リとスタックメモリを切り替え制御を行なうためのデコ
ーダ（以下、デコーダと称す）、４はユーザプログラム
を一時的に退避するためのメモリ （以下、スタックメ
モリと称す）、４１はブレークポイントを設定したユー
ザプログラムが記憶されているメモリのデータ、４２は
ブレークポイントを設定したユーザプログラムが記憶さ
れている°メモリのアドレス値、５はマイクロプロセッ
サ開発支援装置自身を制御するプログラムが記憶されて
いるメモリ（以下、モニタメモリと称す）、６はユーザ
プログラムが記憶されているメモリ（以下、ユーザメモ
リと称す）、７はデータバス、８はアドレスバスである
。Ｍ／ＩＯはメモリアクセスを示す信号（以下、Ｍ／π
信号と称す）、ＢＲＫＡＫは専用ソフトウェア割り込み
命令に対する割り込み応答信号（以下、ＢＲＫＡＫ信号
と称す）であり、このＢＲＫＡＫ信号を使用することに
よりモニタプログラムとユーザプログラムが切り替わっ
たことを認識できる。ＢＬはＥＣＰＵ１以外のバスの使
用者に対してバスの使用禁止を示し、ＥＣＰＵＩ自身が
命令の実行のためにバスをアクセスする際に出力される
信号（以下、ＢＬ倍信号称す）であり、モニタプログラ
ム実行中にユーザメモリをアクセスするためにバンク切
り替えの信号として使用している。Ｒ／Ｗはリード／ラ
イト選択信号（以下、Ｒ／Ｗ信号と称す）、Ｇはゲート
信号、Ａ１４．Ａ１５は上位アドレス信号、Ｃ８Ｉはス
タックメモリをアクセスするためのチップセレクト信号
、Ｃ８２はモニタメモリをアクセスするためのチップセ
レクト信号、Ｃ８３はユーザメモリをアクセスするため
のチップセレクト信号である。
ソフトウェア割り込みとは、命令の第１番目の命令コー
ドにソフトウェア割り込み命令を書き込む必要があり、
その割り込み命令を実行することにより割り込みを発生
し、マイクロプロセッサの動作を一時的に中断するもの
である。第１図において、説明を分かりやすくするため
に具体例をあげて説明する。なお、アドレス、データで
使用する数値は１６進数とする。
ドにソフトウェア割り込み命令を書き込む必要があり、
その割り込み命令を実行することにより割り込みを発生
し、マイクロプロセッサの動作を一時的に中断するもの
である。第１図において、説明を分かりやすくするため
に具体例をあげて説明する。なお、アドレス、データで
使用する数値は１６進数とする。
マイクロプロセッサ開発支援装置（以下ＩＣＥと称す）
はユーザからのコマンド入力待ち状態であり、すでにユ
ーザメモリ６のアドレス０番地から０ＦＦＦＦ番地まで
にはユーザプログラムが書き込まれており、専用ソフト
ウェア割り込み命令の命令コードをＦｌと仮定し、アド
レス１０００番地、２０００番地、３０００番地の３ケ
所にブレークポイントを設定するものとし、１０００番
地の命令コードはＯＯＨ，２０００番地の命令コードは
５５Ｈ，３０００番地の命令コードは０ＦＦＨと仮定す
る。
はユーザからのコマンド入力待ち状態であり、すでにユ
ーザメモリ６のアドレス０番地から０ＦＦＦＦ番地まで
にはユーザプログラムが書き込まれており、専用ソフト
ウェア割り込み命令の命令コードをＦｌと仮定し、アド
レス１０００番地、２０００番地、３０００番地の３ケ
所にブレークポイントを設定するものとし、１０００番
地の命令コードはＯＯＨ，２０００番地の命令コードは
５５Ｈ，３０００番地の命令コードは０ＦＦＨと仮定す
る。
まず最初にユーザプログラムが書き込まれているユーザ
メモリ６のアドレス１０００番地、２０００番地、３０
００番地にブレークポイントを設定するために、設定す
るアドレスとその命令コードをユーザメモリ６からスタ
ックメモリ４に退避する必要がある。
メモリ６のアドレス１０００番地、２０００番地、３０
００番地にブレークポイントを設定するために、設定す
るアドレスとその命令コードをユーザメモリ６からスタ
ックメモリ４に退避する必要がある。
いま、ＩＣＥはブレークしているので、Ｍ／ＩＯ信号は
メモリを選択するためＨｉ ｇｈ、ＢＲＫＡＫ信号もＨ
ｉｇｈ、ＢＬ倍信号Ｈｉｇｈであるのでメモリ切り替え
回路２内のゲート回路２ｄを介してアクティブＬｏｗの
ゲート信号Ｇがデコーダ３に入力され、デコーダ３のセ
レクト信号としてＡ１４、Ａ１５の上位アドレス信号を
使用することによりチップセレクト信号Ｃ８２がアクテ
ィブＬｏｗとなり、モニタメモリ５が選択されている（
上位アドレス信号Ａ１４．Ａ１５を使用してＯ番地から
０ＢＦＦＦ番地はモニタメモリ５の領域、ｏｃｏ ｏ
ｏ番地から０ＦＦＦＦ番地はスタックメモリ４の領域と
仮定する）。
メモリを選択するためＨｉ ｇｈ、ＢＲＫＡＫ信号もＨ
ｉｇｈ、ＢＬ倍信号Ｈｉｇｈであるのでメモリ切り替え
回路２内のゲート回路２ｄを介してアクティブＬｏｗの
ゲート信号Ｇがデコーダ３に入力され、デコーダ３のセ
レクト信号としてＡ１４、Ａ１５の上位アドレス信号を
使用することによりチップセレクト信号Ｃ８２がアクテ
ィブＬｏｗとなり、モニタメモリ５が選択されている（
上位アドレス信号Ａ１４．Ａ１５を使用してＯ番地から
０ＢＦＦＦ番地はモニタメモリ５の領域、ｏｃｏ ｏ
ｏ番地から０ＦＦＦＦ番地はスタックメモリ４の領域と
仮定する）。
このときユーザメモリ６をアクセスするためにＢＬ倍信
号Ｌｏｗにすることによりゲート回路２ａとゲート回路
２ｂを介し、Ｍ／ＩＯ信号もメモリを選択するためＨｉ
ｇ ｈであるのでゲート回路２ｃを介してチップセレ
クト信号Ｃ８３がＬｏｗとなり、ユーザメモリ６を選択
する。■信号がＬｏｗとなったためゲート回路２ｄはゲ
ート信号ＧをＨｉ ｇ ｈとしでデコーダ３をインアク
ティブにすることによりチップセレクト信号Ｃ８Ｉ、Ｃ
８２をＨｉ ｇ ｈとしてスタックメモ、す４，２モニ
タメモリ５とユーザメモリ６を切り替える。ここではメ
モリからレジスタへ転送するデータ転送命令と百Ｔ信号
をアクティブＬｏｗにする命令を組み合わせることによ
りＲ／Ｗ信号なＨｉ ｇ ｈとしてＥＣＰＵＩのレジス
タに命令コードをデータとして読み込むものとする。
号Ｌｏｗにすることによりゲート回路２ａとゲート回路
２ｂを介し、Ｍ／ＩＯ信号もメモリを選択するためＨｉ
ｇ ｈであるのでゲート回路２ｃを介してチップセレ
クト信号Ｃ８３がＬｏｗとなり、ユーザメモリ６を選択
する。■信号がＬｏｗとなったためゲート回路２ｄはゲ
ート信号ＧをＨｉ ｇ ｈとしでデコーダ３をインアク
ティブにすることによりチップセレクト信号Ｃ８Ｉ、Ｃ
８２をＨｉ ｇ ｈとしてスタックメモ、す４，２モニ
タメモリ５とユーザメモリ６を切り替える。ここではメ
モリからレジスタへ転送するデータ転送命令と百Ｔ信号
をアクティブＬｏｗにする命令を組み合わせることによ
りＲ／Ｗ信号なＨｉ ｇ ｈとしてＥＣＰＵＩのレジス
タに命令コードをデータとして読み込むものとする。
そして、ＥＣＰＵＩのレジスタからスタックメモリ４の
領域であるｏｃｏ ｏ ｏ番地から０ＦＦＦＦ番地の指
定されたアドレスにレジスタからメモリへ転送するデー
タ転送命令を使用することによりＲ／Ｗ信号をＬｏｗと
して（ＢＬ倍信号アクティブＬｏｗにする命令を使用し
ていないのでＢＬ倍信号Ｈｉ ｇ ｈとなり、デコーダ
３もアクティブとなる）、ブレークポイントのデータを
スタックメモリ４に書き込むことが可能となる。すなわ
ち、スタックメモリ４にはアドレス値１０００と命令コ
ード０ＯＩ（、アドレス値２０００と命令コード５５Ｈ
、アドレス値３０００と命令コード０ＦＦＨ各々のアド
レス値と命令コードが退避される。
領域であるｏｃｏ ｏ ｏ番地から０ＦＦＦＦ番地の指
定されたアドレスにレジスタからメモリへ転送するデー
タ転送命令を使用することによりＲ／Ｗ信号をＬｏｗと
して（ＢＬ倍信号アクティブＬｏｗにする命令を使用し
ていないのでＢＬ倍信号Ｈｉ ｇ ｈとなり、デコーダ
３もアクティブとなる）、ブレークポイントのデータを
スタックメモリ４に書き込むことが可能となる。すなわ
ち、スタックメモリ４にはアドレス値１０００と命令コ
ード０ＯＩ（、アドレス値２０００と命令コード５５Ｈ
、アドレス値３０００と命令コード０ＦＦＨ各々のアド
レス値と命令コードが退避される。
次にユーザプログラムを実行する直前に先の説明と同様
にユーザメモリ６を選択し、データ転送命令によってＲ
／Ｗ信号をＬｏｗとして専用ソフトウェア割り込み命令
の命令コードＦ１をユーザメモリ６のアドレス１０００
番地、２０００番地、３０００番地に書き込み、ユーザ
プログラムを実行する。このとき、ＥＣＰＵｌのＭ／Ｉ
Ｏ信号はメモリアクセスなのでＨｉ ｇ ｈ 、 ＢＲ
ＫＡＫ信号はモニタメモリ５内のＩＣＥを制御するプロ
グラムから抜けるとき、割り込み終了命令を実行するの
でＬｏｗとなり、メモリ切り替え回路２内のゲート回路
２ｂ、２ｃを介してチップセレクト信号Ｃ８３をＬｏｗ
とし、ユーザメモリ６を選択してユーザプログラムを実
行する。
にユーザメモリ６を選択し、データ転送命令によってＲ
／Ｗ信号をＬｏｗとして専用ソフトウェア割り込み命令
の命令コードＦ１をユーザメモリ６のアドレス１０００
番地、２０００番地、３０００番地に書き込み、ユーザ
プログラムを実行する。このとき、ＥＣＰＵｌのＭ／Ｉ
Ｏ信号はメモリアクセスなのでＨｉ ｇ ｈ 、 ＢＲ
ＫＡＫ信号はモニタメモリ５内のＩＣＥを制御するプロ
グラムから抜けるとき、割り込み終了命令を実行するの
でＬｏｗとなり、メモリ切り替え回路２内のゲート回路
２ｂ、２ｃを介してチップセレクト信号Ｃ８３をＬｏｗ
とし、ユーザメモリ６を選択してユーザプログラムを実
行する。
ユーザプログラムを実行してアドレス１０００番地をア
クセスしたとすると専用ソフトウェア割り込み命令の命
令コードＦ１を実行することになる。専用ソフトウェア
割り込み命令の命令コードＦ１を実行するとＢＲＫＡＫ
信号がＨｉ ｇ ｈとなり、Ｍ／ＩＯ信号はメモリを選
択するためＨｉ ｇ ｈ、ＢＬ倍信号Ｈｉ ｇ ｈであ
るのでメモリ切り替え回路２内のゲート回路２ｄを介し
てアクティブＬｏｗのゲート信号Ｇがデコーダ３に入力
され、モニタメモリ５を選択するように上位アドレス信
号Ａ１４、Ａ１５を設定することによりチップセレクト
信号Ｃ８２をＬｏｗとし、モニタメモリ５を選択してＩ
ＣＥを制御するプログラムを起動する。
クセスしたとすると専用ソフトウェア割り込み命令の命
令コードＦ１を実行することになる。専用ソフトウェア
割り込み命令の命令コードＦ１を実行するとＢＲＫＡＫ
信号がＨｉ ｇ ｈとなり、Ｍ／ＩＯ信号はメモリを選
択するためＨｉ ｇ ｈ、ＢＬ倍信号Ｈｉ ｇ ｈであ
るのでメモリ切り替え回路２内のゲート回路２ｄを介し
てアクティブＬｏｗのゲート信号Ｇがデコーダ３に入力
され、モニタメモリ５を選択するように上位アドレス信
号Ａ１４、Ａ１５を設定することによりチップセレクト
信号Ｃ８２をＬｏｗとし、モニタメモリ５を選択してＩ
ＣＥを制御するプログラムを起動する。
ブレーク後、ソフトウェアにより先の説明と同様にスタ
ックメモリ４を選択し、データ転送命令によってＲ／Ｗ
信号をＨｉ ｇｈとしてスタックメモリ４に退避したア
ドレス１０００番地の命令：ｆｆ−）’ＯＯＨ，アドレ
ス２０００番地の命令コード５５Ｈ、アドレス３０００
番地の命令コード０ＦＦＨをデータバス７を介してＥＣ
ＰＵｌのレジスタに読み込んだ後、ユーザメモリ６を選
択し、データ転送命令によってＲ／Ｗ信号をＬｏｗとし
てアドレス１０００番地の命令コード００Ｈ１アドレス
２０００番地の命令コード５５Ｈ１アドレス３０００番
地の命令コード０ＦＦＨをデータバス７を介してユーザ
メモリ６に書き戻す。
ックメモリ４を選択し、データ転送命令によってＲ／Ｗ
信号をＨｉ ｇｈとしてスタックメモリ４に退避したア
ドレス１０００番地の命令：ｆｆ−）’ＯＯＨ，アドレ
ス２０００番地の命令コード５５Ｈ、アドレス３０００
番地の命令コード０ＦＦＨをデータバス７を介してＥＣ
ＰＵｌのレジスタに読み込んだ後、ユーザメモリ６を選
択し、データ転送命令によってＲ／Ｗ信号をＬｏｗとし
てアドレス１０００番地の命令コード００Ｈ１アドレス
２０００番地の命令コード５５Ｈ１アドレス３０００番
地の命令コード０ＦＦＨをデータバス７を介してユーザ
メモリ６に書き戻す。
以上の各信号の動作とメモリアクセスの流れを第２図に
タイミングチャートとして示す。
タイミングチャートとして示す。
第２図■から■までの期間は、Ｍ／ＩＯ信号がＨｉ ｇ
ｈなのでメモリをアクセスしていることがわかる。
ｈなのでメモリをアクセスしていることがわかる。
■と■の期間は、ＢＲＫＡＫ信号がＬｏｗなのでユーザ
プログラム（ユーザプログラム中）が実行され、デコー
ダのゲー）ＧがＨｉ ｇ ｈであるためデコーダはイン
アクティブとなり、Ａ１４．Ａ１５は無効、Ｃ８３がア
クティブＬｏｗなのでユーザプログラムを実行しており
■信号、Ｒ／Ｗ信号はユーザプログラムに依存している
。
プログラム（ユーザプログラム中）が実行され、デコー
ダのゲー）ＧがＨｉ ｇ ｈであるためデコーダはイン
アクティブとなり、Ａ１４．Ａ１５は無効、Ｃ８３がア
クティブＬｏｗなのでユーザプログラムを実行しており
■信号、Ｒ／Ｗ信号はユーザプログラムに依存している
。
■から■までの期間は、ＢＲＫＡＫ信号がＨｉ ｇ ｈ
なのでＩＣＥを制御するプログラム（モニタフログラム
中）が実行される。
なのでＩＣＥを制御するプログラム（モニタフログラム
中）が実行される。
■の期間では、デコーダのゲー）ＧがＬｏｗであるため
デコーダはアクティブとなり、Ａ１４゜Ａ１５からＣ８
２がアクティブＬｏｗなのでモニタプログラムを実行し
ており、ＢＬ倍信号Ｈｉ ｇ ｈ、Ｒ／Ｗ信号はモニタ
プログラムに依存している。
デコーダはアクティブとなり、Ａ１４゜Ａ１５からＣ８
２がアクティブＬｏｗなのでモニタプログラムを実行し
ており、ＢＬ倍信号Ｈｉ ｇ ｈ、Ｒ／Ｗ信号はモニタ
プログラムに依存している。
■の期間では、モニタプログラム中にユーザメモリをア
クセスするためにＢＬ倍信号ＬＯＷとすることにより、
デコーダのゲートＧがＨｉ ｇ ｈとなるのでデコーダ
はインアクティブになり、Ａ１４、Ａ１５は無効、Ｃ８
３がアクティブＬ ｏ ｗ。
クセスするためにＢＬ倍信号ＬＯＷとすることにより、
デコーダのゲートＧがＨｉ ｇ ｈとなるのでデコーダ
はインアクティブになり、Ａ１４、Ａ１５は無効、Ｃ８
３がアクティブＬ ｏ ｗ。
Ｒ／Ｗ信号がＨｉ ｇ ｈとなり、ブレークポイントを
設定すべきアドレスのデータをＥＣＰＵがユーザメモリ
から読み込む。
設定すべきアドレスのデータをＥＣＰＵがユーザメモリ
から読み込む。
■の期間では、■の期間で読み込んだデータをスタック
メモリに書き込むためにＢＬ倍信号再びＨｉ ｇｈとす
ることにより、デコーダのゲートＧがＬｏＷとなるので
デコーダはアクティブになり、Ａ１４．Ａ１５からＣ８
１がアクティブＬ ｏ Ｗ ｓ’Ｒ／Ｗ信号がＬＯＷと
なり、ブレークポイントを設定すべきアドレスのデータ
をＥＣＰＵがスタックメモリに書き込む。
メモリに書き込むためにＢＬ倍信号再びＨｉ ｇｈとす
ることにより、デコーダのゲートＧがＬｏＷとなるので
デコーダはアクティブになり、Ａ１４．Ａ１５からＣ８
１がアクティブＬ ｏ Ｗ ｓ’Ｒ／Ｗ信号がＬＯＷと
なり、ブレークポイントを設定すべきアドレスのデータ
をＥＣＰＵがスタックメモリに書き込む。
■の期間では、■の期間と同様の動作をしており、ＩＣ
Ｅの他のコマンドを実行している。
Ｅの他のコマンドを実行している。
■の期間では、専用ソフトウェア割り込み命令の命令コ
ードＦ１を書き込むために百丁信号をＬｏｗとすること
により、デコーダのゲートＧがＨｉ ｇ ｈとなるので
デコーダはインアクティブになり、Ａ１４．Ａ１５は無
効、Ｃ８３がアクティブＬｏｗ、Ｒ／Ｗ信号がＨｉ ｇ
ｈとなり、ブレークポイントを設定すべきアドレスに
専用ソフトウェア割り込み命令の命令コードＦ１をＥＣ
ＰＵがユーザメモリに書き込む。そして、■の期間のユ
ーザプログラムに動作を移行する。
ードＦ１を書き込むために百丁信号をＬｏｗとすること
により、デコーダのゲートＧがＨｉ ｇ ｈとなるので
デコーダはインアクティブになり、Ａ１４．Ａ１５は無
効、Ｃ８３がアクティブＬｏｗ、Ｒ／Ｗ信号がＨｉ ｇ
ｈとなり、ブレークポイントを設定すべきアドレスに
専用ソフトウェア割り込み命令の命令コードＦ１をＥＣ
ＰＵがユーザメモリに書き込む。そして、■の期間のユ
ーザプログラムに動作を移行する。
第３図は、本発明の他の実施例のブロック図である。第
４図は、実施例２のタイミングチャートである。１はＥ
ＣＰＵ、２°はＥＲＫＡＫ、Ａ１５がともに１のときは
モニタメモリ５をアクセスし、ＢＲＫＡＫが１、Ａ１５
が０のときはスタックメモリ４をアクセスし、ＢＲＫＡ
Ｋが００ときはユーザメモリ６をアクセスするように切
り替え制御を行なうための回路（以下、メモリ切り替え
回路と称す）、２ｅ、２ｆ、２ｇはメモリ切り替え回路
２′内のゲート回路である。
４図は、実施例２のタイミングチャートである。１はＥ
ＣＰＵ、２°はＥＲＫＡＫ、Ａ１５がともに１のときは
モニタメモリ５をアクセスし、ＢＲＫＡＫが１、Ａ１５
が０のときはスタックメモリ４をアクセスし、ＢＲＫＡ
Ｋが００ときはユーザメモリ６をアクセスするように切
り替え制御を行なうための回路（以下、メモリ切り替え
回路と称す）、２ｅ、２ｆ、２ｇはメモリ切り替え回路
２′内のゲート回路である。
他は、実施例１と同様である。
第３図において、実施例１と同様の具体例にて説明する
。
。
まず最初にユーザメモリ６の設定するアドレスとそのデ
ータをスタックメモリ４に退避する。
ータをスタックメモリ４に退避する。
いま、ＩＣＥはブレークしているので、Ｍ／ＩＯ信号は
メモリを選択するためＨｉ ｇ ｈ、デコーダ３のセレ
クト信号に入力されているＢＲＫＡＫ信号はＨｉｇｈ、
ＢＬ倍信号Ｈｉ ｇｈであるのでメモリ切り替え回路２
′内のゲート回路２ｇを介してチップセレクト信号Ｃ８
２がアクティブＬｏｗとなり、モニタメモリ５が選択さ
れている（ただし、ＢＲＫＡＫ信号、アドレス信号Ａ１
５を使用してＯ番地から０７ＦＦＦ番地はモニタメモリ
５の領域、８０００番地から０ＦＦＦＦ番地はスタック
メモリ４の領域と仮定する）。
メモリを選択するためＨｉ ｇ ｈ、デコーダ３のセレ
クト信号に入力されているＢＲＫＡＫ信号はＨｉｇｈ、
ＢＬ倍信号Ｈｉ ｇｈであるのでメモリ切り替え回路２
′内のゲート回路２ｇを介してチップセレクト信号Ｃ８
２がアクティブＬｏｗとなり、モニタメモリ５が選択さ
れている（ただし、ＢＲＫＡＫ信号、アドレス信号Ａ１
５を使用してＯ番地から０７ＦＦＦ番地はモニタメモリ
５の領域、８０００番地から０ＦＦＦＦ番地はスタック
メモリ４の領域と仮定する）。
このときユーザメモリ６をアクセスするためにＢＬ倍信
号Ｌｏｗにすることによりゲート回路２ｅを介してチッ
プセレクト信号Ｃ８３がＬｏｗとなり、ユーザメモリ６
を選択する。ＢＬ倍信号Ｌｏｗとなったためゲート回路
２ｆはチップセレクト信号Ｃ８１をＨｉ ｇｈとし、ゲ
ート回路２ｇはチップセレクト信号Ｃ８２をＨｉ ｇ
ｈとしてスタックメモリ４．モニタメモリ５とユーザメ
モリ６を切り替える。
号Ｌｏｗにすることによりゲート回路２ｅを介してチッ
プセレクト信号Ｃ８３がＬｏｗとなり、ユーザメモリ６
を選択する。ＢＬ倍信号Ｌｏｗとなったためゲート回路
２ｆはチップセレクト信号Ｃ８１をＨｉ ｇｈとし、ゲ
ート回路２ｇはチップセレクト信号Ｃ８２をＨｉ ｇ
ｈとしてスタックメモリ４．モニタメモリ５とユーザメ
モリ６を切り替える。
ここで実施例１と同様にブレークポイントを設定するユ
ーザメモリ６の命令コードをＥＣＰＵのレジスタを介し
てスタックメモリ４に退避する。
ーザメモリ６の命令コードをＥＣＰＵのレジスタを介し
てスタックメモリ４に退避する。
そしてユーザプログラムを実行する直前にユーザメモリ
６のブレークポイントを設定するアドレスに専用ソフト
ウェア割り込み命令を書き込み、ユーザプログラムを実
行する。
６のブレークポイントを設定するアドレスに専用ソフト
ウェア割り込み命令を書き込み、ユーザプログラムを実
行する。
ユーザプログラム実行後、専用ソフトウェア割り込み命
令を実行するとＢＲＫＡＫ信号はＨｉ ｇ ｈとなり、
アドレス信号Ａ１５を設定することによりチップセレク
ト信号Ｃ８２をＬｏｗとし、モニタメモリ５を選択して
ＩＣＥを制御するフログラムを起動する。
令を実行するとＢＲＫＡＫ信号はＨｉ ｇ ｈとなり、
アドレス信号Ａ１５を設定することによりチップセレク
ト信号Ｃ８２をＬｏｗとし、モニタメモリ５を選択して
ＩＣＥを制御するフログラムを起動する。
ブレーク後は実施例１と同様に退避したスタックメモリ
４の命令コードをＥＣＰＵのレジスタを介してユーザメ
モリ６に書き戻す。
４の命令コードをＥＣＰＵのレジスタを介してユーザメ
モリ６に書き戻す。
以上の各信号の動作とメモリアクセスの流れを第４図に
タイミングチャートとして示す。
タイミングチャートとして示す。
以上、説明したように本発明は、ユーザプログラムを被
測定マイクロプロセッサの専用ソフトウェア割り込み命
令、割り込み応答信号と割り込み応答信号を使用してメ
モリを切り替えるゲート回路の構成により、専用ソフト
ウェア割り込み命令を実行した後、すぐにブレークする
ので信頼性が向上するという効果がある。
測定マイクロプロセッサの専用ソフトウェア割り込み命
令、割り込み応答信号と割り込み応答信号を使用してメ
モリを切り替えるゲート回路の構成により、専用ソフト
ウェア割り込み命令を実行した後、すぐにブレークする
ので信頼性が向上するという効果がある。
また、専用のソフトウェア割り込み命令に対して割り込
み応答信号が出力されるので外部で切り替わったことを
認識する回路を設ける必要がなく、ハードウェアが簡素
化されるので規模を拡大することなしにブレークポイン
ト数を増やすことができるという効果がある。
み応答信号が出力されるので外部で切り替わったことを
認識する回路を設ける必要がなく、ハードウェアが簡素
化されるので規模を拡大することなしにブレークポイン
ト数を増やすことができるという効果がある。
グラムが記憶されているメモリのアドレス値、５・・・
・・・モニタメモリ、６・・・・・・ユーザメモリ、７
・・・・・データバス、８・・・・・・アドレスバス。
・・・モニタメモリ、６・・・・・・ユーザメモリ、７
・・・・・データバス、８・・・・・・アドレスバス。
Claims (1)
- 被測定マイクロプロセッサの外部割り込み信号と同等の
動作をする専用ソフトウェア割り込み命令が命令コード
の一つとして割り当てられており、かつ、前記専用ソフ
トウェア割り込み命令に対して応答信号を出力する機能
を有する前記被測定マイクロプロセッサと、前記専用ソ
フトウェア割り込み命令を使用してユーザのプログラム
を一時的に中断するためにユーザのプログラムが記憶さ
れている記憶装置とマイクロプロセッサ開発支援装置自
身を制御するプログラムが記憶されている記憶装置とを
切り替える回路とを有することを特徴とするマイクロプ
ロセッサ開発支援装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63331525A JPH02178848A (ja) | 1988-12-29 | 1988-12-29 | マイクロプロセッサ開発支援装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63331525A JPH02178848A (ja) | 1988-12-29 | 1988-12-29 | マイクロプロセッサ開発支援装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02178848A true JPH02178848A (ja) | 1990-07-11 |
Family
ID=18244629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63331525A Pending JPH02178848A (ja) | 1988-12-29 | 1988-12-29 | マイクロプロセッサ開発支援装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02178848A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07319724A (ja) * | 1994-05-25 | 1995-12-08 | Nec Ic Microcomput Syst Ltd | エミュレーションｃｐｕ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63740A (ja) * | 1986-06-20 | 1988-01-05 | Fujitsu Ltd | 命令制御回路 |
| JPS63311447A (ja) * | 1987-06-12 | 1988-12-20 | Nec Corp | デバック用マイクロプロセッサ |
-
1988
- 1988-12-29 JP JP63331525A patent/JPH02178848A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63740A (ja) * | 1986-06-20 | 1988-01-05 | Fujitsu Ltd | 命令制御回路 |
| JPS63311447A (ja) * | 1987-06-12 | 1988-12-20 | Nec Corp | デバック用マイクロプロセッサ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07319724A (ja) * | 1994-05-25 | 1995-12-08 | Nec Ic Microcomput Syst Ltd | エミュレーションｃｐｕ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5357628A (en) | Computer system having integrated source level debugging functions that provide hardware information using transparent system interrupt | |
| US4949241A (en) | Microcomputer system including a master processor and a slave processor synchronized by three control lines | |
| US4881228A (en) | Debugging microprocessor | |
| JPH0193837A (ja) | デバッグ用マイクロプロセッサ | |
| JPH08171500A (ja) | コンピュータシステム | |
| US4095268A (en) | System for stopping and restarting the operation of a data processor | |
| JPS61182160A (ja) | デ−タ処理装置 | |
| US6877113B2 (en) | Break determining circuit for a debugging support unit in a semiconductor integrated circuit | |
| JPH0916409A (ja) | マイクロコンピュータ | |
| JPH02178848A (ja) | マイクロプロセッサ開発支援装置 | |
| JP3323341B2 (ja) | エミュレーション用プロセッサおよびそれを搭載したエミュレータ | |
| JP2005018650A (ja) | 不揮発性半導体記憶装置およびデータ処理装置 | |
| JPH07152598A (ja) | インサーキット・エミュレータ | |
| JP2954006B2 (ja) | エミュレーション装置およびエミュレーション方法 | |
| JP3147727B2 (ja) | 情報処理装置及びその制御方法 | |
| JPH0635747A (ja) | デバッグ支援装置 | |
| JPS61138344A (ja) | デバツグ方式 | |
| JPH0876876A (ja) | マイクロプロセッサのクロック供給制御回路 | |
| JPH02183342A (ja) | 割込み制御装置 | |
| JPH08147184A (ja) | エミュレータ | |
| JPS59202546A (ja) | デバツグ装置 | |
| JPH0660645A (ja) | 節電型メモリ装置 | |
| JPH02144653A (ja) | データ処理装置 | |
| JP2002182901A (ja) | コプロセッサデータアクセス制御装置、その方法およびその命令フォーマット | |
| JPH0682323B2 (ja) | デバッグ用マイクロプロセッサ |