JPS63740A - 命令制御回路 - Google Patents
命令制御回路Info
- Publication number
- JPS63740A JPS63740A JP61144283A JP14428386A JPS63740A JP S63740 A JPS63740 A JP S63740A JP 61144283 A JP61144283 A JP 61144283A JP 14428386 A JP14428386 A JP 14428386A JP S63740 A JPS63740 A JP S63740A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- circuit
- execution
- debug
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004458 analytical method Methods 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Exchange Systems With Centralized Control (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
命令制御回路であって、デバッグ用命令と一般命令を区
別する為のビット内容をプログラム実行時にチエツクし
、デバッグ命令が判定されたときには実行条件の実行許
可のサインに従って命令を実行し、サポートプログラム
の動作を可能にする。
別する為のビット内容をプログラム実行時にチエツクし
、デバッグ命令が判定されたときには実行条件の実行許
可のサインに従って命令を実行し、サポートプログラム
の動作を可能にする。
本発明はデバッグ時の情報を収集するためのサポートプ
ログラムの組込み、削除を命令内容によって制御する命
令制御回路に関するものである。
ログラムの組込み、削除を命令内容によって制御する命
令制御回路に関するものである。
交換機等にあっては、デバッグ時に情報収集を行なうた
めのサポートプログラムが用いられる。
めのサポートプログラムが用いられる。
このサポートプログラムは、ファイル作成時点でファイ
ルの中に組み込んで用いられる。デバッグ完了時点では
サポートプログラムは削除され、或いはバッチによって
動作しないように処理される。
ルの中に組み込んで用いられる。デバッグ完了時点では
サポートプログラムは削除され、或いはバッチによって
動作しないように処理される。
サポートプログラムは、運用中に於ても必要となること
があるが、組込み、或いは再動作が容易でないため、サ
ポートプログラムによる情報収集が簡単に行なえない。
があるが、組込み、或いは再動作が容易でないため、サ
ポートプログラムによる情報収集が簡単に行なえない。
このため、節単にサポートプログラムの使用が可能な方
式が望まれている。
式が望まれている。
サポートプログラムは、ファイル作成の時点でファイル
の中に組み込まれ、デバッグの情報収集に用いられる。
の中に組み込まれ、デバッグの情報収集に用いられる。
デバッグが完了すれば、デバッグ情報の収集が不要にな
るため、サポートプログラムは削除され、再度ファイル
化が行なわれる。或いは、パッチにより、サポートプロ
グラムが動作しないようにして運用ファイルを作成する
。
るため、サポートプログラムは削除され、再度ファイル
化が行なわれる。或いは、パッチにより、サポートプロ
グラムが動作しないようにして運用ファイルを作成する
。
この従来方式では、再ファイル化或いは運用ファイルの
作成のために多大の時間を要する。また、運用ファイル
にした場合、このファイルに問題が発生しても、サポー
トプログラムによる情報収集が簡単に行なえないという
問題があった。
作成のために多大の時間を要する。また、運用ファイル
にした場合、このファイルに問題が発生しても、サポー
トプログラムによる情報収集が簡単に行なえないという
問題があった。
本発明は、このような点に鑑みて創作されたもので、運
用プログラム中のサポートプログラムの実行可否制御可
能な命令制御回路を提供することを目的としている。
用プログラム中のサポートプログラムの実行可否制御可
能な命令制御回路を提供することを目的としている。
第1図は本発明のデバッグ制御回路の原理ブロック図を
示す。
示す。
図に於て、1はバス(BUS)に接続されるデータレジ
スタであり、11は命令判別情報格納領域(DピッI−
) 、12は命令格納領域である。
スタであり、11は命令判別情報格納領域(DピッI−
) 、12は命令格納領域である。
13は命令判別信号供給回路、4は実行条件設定回路で
ある。
ある。
2は命令判別信号供給回路13が出力する信号及び実行
条件設定回路4が示す実行条件に従ってデータレジスタ
1の命令内容12の実行態様を指示する判定回路である
。
条件設定回路4が示す実行条件に従ってデータレジスタ
1の命令内容12の実行態様を指示する判定回路である
。
3は命令分析回路であって、判定回路2の指示に従って
デバ・ノブ命令または一般命令を実行する回路である。
デバ・ノブ命令または一般命令を実行する回路である。
命令判別信号供給回路13が出力するが信号デパック命
令を示しており、実行条件が実行可能条件であれば、命
令分析回路3に対し命令内容12の実行可を指示する。
令を示しており、実行条件が実行可能条件であれば、命
令分析回路3に対し命令内容12の実行可を指示する。
また、実行不可条件であれば命令内容12に対しそのN
OP命令の指示を回路3に出力する。
OP命令の指示を回路3に出力する。
命令判別信号供給′回路13の出力信号が一般命令を示
しているときには、判定回路2は命令内容12の実行指
示を回路3に出力する。
しているときには、判定回路2は命令内容12の実行指
示を回路3に出力する。
このようにして、運用プログラムのためのプログラムの
実行可否をそのファイルの変更なしに制御可能になる。
実行可否をそのファイルの変更なしに制御可能になる。
第2図は本発明の実施例であって、実行許可はセント(
SET)/リセット(RESET)信号によって制御さ
れる実行条件フリツプフロツプ(FF)4によって生成
される。5はアドレスレジスタ、6はバス、7はメモリ
である。
SET)/リセット(RESET)信号によって制御さ
れる実行条件フリツプフロツプ(FF)4によって生成
される。5はアドレスレジスタ、6はバス、7はメモリ
である。
ファイル作成時に、デバッグ用サポートプログラムのデ
バッグ用命令のDビット11を“1”に設定し、メモリ
7に格納する。プログラムの実行時に、メモリ7から命
令を読み出し、これを命令レジスタ1の格納領域12に
設定する。Dビット11の内容は判定回路2によって判
定され、その内容が“0”であれば−般命令と判定し、
直ちに命令の実行に入るように命令分析回路3に指示を
出す。
バッグ用命令のDビット11を“1”に設定し、メモリ
7に格納する。プログラムの実行時に、メモリ7から命
令を読み出し、これを命令レジスタ1の格納領域12に
設定する。Dビット11の内容は判定回路2によって判
定され、その内容が“0”であれば−般命令と判定し、
直ちに命令の実行に入るように命令分析回路3に指示を
出す。
一方、Dビット11の内容が“1″であれば、判定回路
2はデバッグ命令と判定すると共に、実行条件FF4の
状態をチエツクする。実行条件FF4が“実行可”の状
態にあるときには、デバッグ命令を命令分析回路3を介
して実行する。また、実行条件FF4が“実行不可”の
状態にあるとき、判定回路2は命令分析回路3へNOP
命令を指示し、デバッグ命令をNOP命令の実行に切り
替える。
2はデバッグ命令と判定すると共に、実行条件FF4の
状態をチエツクする。実行条件FF4が“実行可”の状
態にあるときには、デバッグ命令を命令分析回路3を介
して実行する。また、実行条件FF4が“実行不可”の
状態にあるとき、判定回路2は命令分析回路3へNOP
命令を指示し、デバッグ命令をNOP命令の実行に切り
替える。
運用時には、実行条件FF4を“実行不可”の状態にセ
ットすることによって、デバソグファイルをそのまま使
用することができる。このようにDビット及び実行条件
FFを設けることにより、ファイルを変更することなく
、サポートプログラムの実行可否の制御を行なうことが
できる。
ットすることによって、デバソグファイルをそのまま使
用することができる。このようにDビット及び実行条件
FFを設けることにより、ファイルを変更することなく
、サポートプログラムの実行可否の制御を行なうことが
できる。
以上の処理をフローチャート化して説明す、れば、第3
図の如くとなる。ファイル作成時にデハフグ命令をセン
トすることにより、その都度サポートプログラムの実行
がなされる。このサポートプログラムの実行はDビット
11及び実行条件によって制御されるや従って、従来の
ように、再ファイル化等が不用になり、サポートプログ
ラムによる情報収集を簡単に行なうことができる。
図の如くとなる。ファイル作成時にデハフグ命令をセン
トすることにより、その都度サポートプログラムの実行
がなされる。このサポートプログラムの実行はDビット
11及び実行条件によって制御されるや従って、従来の
ように、再ファイル化等が不用になり、サポートプログ
ラムによる情報収集を簡単に行なうことができる。
なお、上記実施例における命令判別情報であるDビット
を命令の一部、例えばそのMSB若しくはLSBを用い
てもよいし、又命令判別情報は命令の全部又はその−部
から導出するようにしてもよい。そのためには、命令の
全部又は−部が上記導出を可能にする符号化形式を執っ
ていることが必要である。このような符号化は公知のも
のを用いればよい。このようにすれば、命令判別用ビッ
トを命令に新たに付加する場合に比し、プログラムファ
イルの容量を削減することができる。
を命令の一部、例えばそのMSB若しくはLSBを用い
てもよいし、又命令判別情報は命令の全部又はその−部
から導出するようにしてもよい。そのためには、命令の
全部又は−部が上記導出を可能にする符号化形式を執っ
ていることが必要である。このような符号化は公知のも
のを用いればよい。このようにすれば、命令判別用ビッ
トを命令に新たに付加する場合に比し、プログラムファ
イルの容量を削減することができる。
以上述べてきたように本発明によれば、運用プログラム
のためのサポートプログラムの実行可否を制御可能にす
ることにより、デバッグ効率及びファイル化効率を向上
させることができる。
のためのサポートプログラムの実行可否を制御可能にす
ることにより、デバッグ効率及びファイル化効率を向上
させることができる。
第1図は本発明の原理ブロック図、
第2図は本発明の実施例を示すブロック図、第3図は本
発明の詳細な説明するフローチャートである。 第1図及び第2図において、 1は命令レジスタ、 2は判定回路、 3は命令分析回路、 4は実行条件フリップフロップ、 7はメモリ、 13は命令判別信号供給回路である。 ↓ 本発明の原理プロ・ツク図 第1図
発明の詳細な説明するフローチャートである。 第1図及び第2図において、 1は命令レジスタ、 2は判定回路、 3は命令分析回路、 4は実行条件フリップフロップ、 7はメモリ、 13は命令判別信号供給回路である。 ↓ 本発明の原理プロ・ツク図 第1図
Claims (1)
- 【特許請求の範囲】 命令判別情報格納領域(11)及び命令格納領域(12
)を有する命令レジスタ(1)と、前記命令判別情報格
納領域(11)に接続された命令判別信号供給回路(1
3)と、 デバッグ命令が実行可能か否かを指示する実行条件設定
回路(4)と、 前記命令判別信号供給回路(13)の出力信号がデバッ
グ命令を示すとき、前記実行条件設定部(4)が実行可
を指示したことをもってデバッグ処理の実行指示を出力
すると共に、実行不可が指示されたことをもってNOP
命令に該当する処理の実行指示を出力する判定回路(2
)と、 判定回路(2)よりの指示に従って前記命令格納領域(
12)に設定された命令を実行する命令分析回路(3)
を設けたことを特徴とする命令制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61144283A JPS63740A (ja) | 1986-06-20 | 1986-06-20 | 命令制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61144283A JPS63740A (ja) | 1986-06-20 | 1986-06-20 | 命令制御回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63740A true JPS63740A (ja) | 1988-01-05 |
Family
ID=15358475
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61144283A Pending JPS63740A (ja) | 1986-06-20 | 1986-06-20 | 命令制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63740A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
USRE32897E (en) * | 1979-07-30 | 1989-03-28 | Kyocera Corporation | Thermal print head |
JPH02178848A (ja) * | 1988-12-29 | 1990-07-11 | Nec Corp | マイクロプロセッサ開発支援装置 |
-
1986
- 1986-06-20 JP JP61144283A patent/JPS63740A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
USRE32897E (en) * | 1979-07-30 | 1989-03-28 | Kyocera Corporation | Thermal print head |
JPH02178848A (ja) * | 1988-12-29 | 1990-07-11 | Nec Corp | マイクロプロセッサ開発支援装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63740A (ja) | 命令制御回路 | |
JPH0553801A (ja) | スタツク消費検索方式 | |
JPH0283749A (ja) | マイクロプロセッサの内部割込み制御方式 | |
JP2629051B2 (ja) | ファイル編成情報獲得処理方式 | |
JPH0385649A (ja) | ファイル管理情報作成装置 | |
JPS60138607A (ja) | プロセス入出力装置 | |
JPH05250210A (ja) | プログラムトレース方式 | |
JPS63310040A (ja) | デ−タ採取方式 | |
JPH01185729A (ja) | オーバレイ構造プログラム実行方式 | |
JPH03237529A (ja) | 情報処理装置のオンラインによるメモリ保守方式 | |
JPH04178862A (ja) | 端末コンピュータのプログラム実行方式 | |
JPH02118726A (ja) | ジョブ実行制御方式 | |
JPH03168845A (ja) | 命令実行制御方式 | |
JPH09106352A (ja) | 情報処理方法及びその装置 | |
JPH01175030A (ja) | プログラム構造自動解析方式 | |
JPH01305446A (ja) | プログラムデバッグ支援処理方式 | |
JPH0362131A (ja) | マルチプロセッサシステム | |
JPS5971556A (ja) | デ−タ収集方式 | |
JPH0328927A (ja) | シーケンサ | |
JPS6373342A (ja) | プログラムデバツグ装置 | |
JPS62290939A (ja) | 実行命令の動的置換方式 | |
JPS63191251A (ja) | フアイル複写方式 | |
JPH10326307A (ja) | スケジュール管理方法および管理システム | |
JPS61157948A (ja) | 割込み要因解析装置 | |
JPH0795296B2 (ja) | データ処理システムにおける情報共有処理方式 |