JPH0328927A - シーケンサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ マスタプロセッサの管理下でマイクロプログラムの実行
により特定の処理を行なうスレーブ型プロセッサ等のシ
ーケンサに関し、 無駄な処理時間を増すことなく、マイクロプログラムに
おいて同一の処理をまとめて記述できるようにすること
を目的とし、 マイクロプログラムを格納するマイクロプログラム格納
メモリと、マイクロプログラム格納メモリから命令を読
み出し、その命令を解析して制御信号を出力する命令解
析／制御部と、マイクロプログラム格納メモリへの読み
出しアドレスを出力し、命令解析／制御部の制御により
読み出しアドレスを更新するプログラムカウンタを備え
、上位の制御部であるマスタプロセッサの管理下で動作
するシーケンサであって、マスタプロセッサからアドレ
ス情報が設定され、そのアドレス情報を保持しプログラ
ムカウンタに出力するアドレス格納レジスタを有し、命
令解析／制御部は、特定の分岐命令を読み出したときに
、アドレス格納レジスタの出力をプログラムカウンタに
ロードさせてアドレスを初期化し、そのアドレスから命
令読み出し処理を継続して行なうように構或する。

ディスクのデータフォーマットに従い、ＩＤ部の比較や
Ｄａｔａ部の処理を担当するものとして、スタックを持
たない比較的簡単な構造のシーケンサが用いられている
。

近年、磁気ディスクの高速化・制御内容の′４４Ａ雑化
のため、シーケンサのマイクロプログラムに記述する内
容も大規模で複雑になる傾向にある。このため、各種条
件により分岐する命令の充実が不可欠となっている。

［産業上の利用分野］ 本発明は、マスタプロセッサの管理下でマイクロプログ
ラムの実行により特定の処理を行なうスレーブ型プロセ
ッサ等のシーケンサに関する。

現在、各種の制御装置において、ＭＰＩＪ（マイクロプ
ロセッサ）等のマスタプロセッサの負荷軽減・ハードウ
ェア量削減のため、特定の処理内容をマイクロプログラ
ムで記述し、それに従って動作する各用途専用のシーケ
ンサが使われている。

例えば、磁気ディスク制御装置においては、磁気［従来
の技術］ 第５図は、従来のシーケンサの概略構戒図である。同図
に示すシーケンサは、磁気ディスク制御装置等における
装置全体を制御するマスクＭＰＵ（マイクロプロセッサ
）５０の管理下で動作するもので、マスクＭＰＵインタ
フェース部５１と、マルチブレクサ５２と、プログラム
カウンタ５３と、マイクロプログラムを格納するマイク
ロプログラム格納メモリ５４と、命令解析／制御部５５
とを有するものである。

マスクＭＰＵインタフェース部５１は、マスクＭＰＵ５
０からの指示をシーケンサ内部へのアドレス・信号情報
に変換するもので、起動時にはマスクＭＰＵ５　０から
の指示により、初期アドレスおよび切換え信号をマルチ
プレクサ５２へ出力するとともに、プログラムカウンタ
５３へＬＯＡＤ信号を出力する。マルチプレクサ５２は
、マスクＭＰＵインタフェース部５１からのアドレスと
マイクロプログラム格納メモリ５４の出力を入力し、起
動時には切換え信号によりマスクＭＰＵインタフェース
部５ｌからのアドレスを、その後にはマイクロプログラ
ム格納メモリ５４からの出力をプログラムカウンタ５３
へ出力する。プログラムヵウンタ５３は、ＬＯＡＤ信号
が入力されるとマルチブレクサ５２の出力を入力し、ア
ドレス値をセットしてマイクロプログラム格納メモリ５
４へのアドレスを出力するとともに、命令解析／制御部
５５からのＣＯＵＮＴ信号によりアドレスを順次更新す
る。

命令解析／制御部５５は、マイクロプログラム格納メモ
リ５４から命令を読み出し、その命令を解析して制御信
号を出力するとともに、その命令が分岐命令以外であれ
ばＣＯＬＩＮＴ信号をプログラムカウンタ５３へ出力し
てアドレスを次に更新し、分岐命令であればアドレスを
次に更新するとともに、ＬＯＡＤ信号をプログラムカウ
ンタ５３へ出力して、分岐命令の次に読み出された分岐
アドレス情報をマルチブレクサ５２を介してプログラム
カウンタ５３へ設定する。

第６図は、上記従来のシーケンサにおけるマイクロプロ
グラムの記述例であり、磁気ディスク装置へのＲＥＡＤ
／ＷＲ　ＩＴＥ処理を示したものである。同図において
、”ＲＥＡＤ：　　　　’″ＷＲＩＴＥＡ”，”ＥＲＲ
ＯＲ：”はプログラム内のアドレスを示し、”　Ｊ　Ｅ
　”　（Ｊｕｍｐ　ｉｆ　ｔ！ｒｒｏｒ）はエラーであ
れば次に格納されているアドレスに分岐する処理の分岐
命令であり、”　Ｄ　Ｊ　Ｎ　Ｚ”（Ｃｏｕｎ　ｔｅｒ
＝Ｃｏｕｎｔｅｒ−１，Ｊｕｍｐ　Ｈ　Ｃｏｕｎｂｅｒ
≠０）は指定された処理回数をカウントして、次に格納
されているアドレスに分岐して処理を繰り返す分岐命令
である。

また、゛ＩＤ部の処理”はディスクの記憶領域のアドレ
ス等を示すＩＤ部を読み出し、指定されたＩＤとの比較
を行ない目的の記憶領域を検出する処理である。

このように従来のシーケンサにおいては、通常のプロセ
ッサの条件分岐命令のように、マイクロプログラム内に
記述された特定のアドレスへ分岐する命令を用いていた
．例えば第６図に示したように、エラーがある場合に分
岐する“ＪＥ”という命令を用いて、正常系の処理と異
常系の処理を分けて記述するようにしていた．これは、
回路上では第５図に示したように、命令解析／　ＩＩＪ
　ｍ部５５の制御により、マイクロプログラム格納メモ
リ５４から読み出した内容をプログラムカウンタ５３に
ロードすることにより実現していた。

そして、このようなスタックを持たない構造のシーケン
サでは、特定の処理をしたのちに元のところに戻るよう
なこと、すなわちプログラムにおけるサブルーチン化が
できないため、例えば、第６図に示したように、ＩＤの
比較処理のように同一の処理が行なわれる場合であって
も、処理単位（ＲＥＡＤ／ＷＲ　Ｉ　ＴＥ等）毎にその
同一の処理をプログラムに記述していた。

［発明が解決しようとする課題］ 従って、高機能化により処理単位の数を増やすと、処理
単位毎に記述される同一の処理のプログラム量も多くな
り、無駄なメモリ容量の増大を招くという問題が生じて
いた。また、これを防ぐためにプログラムにおける条件
判定を複雑化して、同一の処理の実行後に処理単位に分
岐するようにすると、その条件判定における処理時間が
多くなり、例えばディスク装置であればディスクへの人
出力処理のない無駄な時間が増え、その結果、データの
記憶領域間のギャップを増大させなければならず、デー
タの記憶容量の低下を招くという問題も生じていた。

本発明は、このような問題に鑑みて創案されたもので、
無駄な処理時間を増すことなく、マイクロプログラムに
おいて同一の処理をまとめて記述することのできるシー
ケンサを提供することを目的としている． ［課題を解決するための手段］ 第１図は、本発明の原理説明図である．同図に示すよう
に、上記目的を達戒するための本発明の手段は、マイク
ロプログラムを格納するマイクロプログラム格納メモリ
１と、マイクロプログラム格納メモリ１から命令を読み
出し、その命令を解析して制御信号を出力する命令解析
／制御部２と、マイクロプログラム格納メモリ１への読
み出しアドレスを出力し、命令解析／制御部２の制御に
より読み出しアドレスを更新するプログラムカウンタ３
を備え、上位の制御部であるマスタプロセッサ１０の管
理下で動作するシーケンサであって、マスタプロセッサ
ｌＯからアドレス情報が設定され、そのアドレス情報を
保持しプログラムカウンタ３に出力するアドレス格納レ
ジスタ４を有し、命令解析／制御部２は、特定の分岐命
令を読み出したときに、アドレス格納レジスタ４の出力
をプログラムカウンタ３にロードさせてアドレスを初期
化し、そのアドレスから命令読み出し処理を継続して行
なうことを特徴とするシーケンサによる。

なお、図中、５はマスタプロセッサインタフェースであ
り、マスタプロセッサ１０の指示をシーケンサ内部のア
ドレス・信号情報に変換するもので、６はマルチプレク
サであり、アドレス格納レジスタ４の出力とマイクロプ
ログラム格納メモリｌの出力を入力して、命令解析／制
御部２の制御によりいずれかの入力をプログラムカウン
タ３に出力するものである． ［作用コ 本発明によるシーケンサでは、マスタプロセッサｌＯの
指示するアドレス情報を、アドレス格納レジスタ４内に
保持しておき、命令解析／制御部２が特定の分岐命令を
読み出したときに、アドレス格納レジスタ４に保持して
いるアドレス情報をプログラムカウンタ３にロードして
、分岐先のアドレスの設定を行なっている． 従って、命令解析／制御部２における分岐処理では、従
来と同様にマイクロプログラム格納メモリ１に格納され
ている分岐アドレスによる分岐処理の他に、マスタプロ
セッサによりアドレス格納レジスタ４に設定された分岐
アドレスによる分岐処理がなされるため、プログラムを
効率的に記述することができるようになり、プログラム
の容量を削減できる。

［実施例］ 以下、図面を参照して本発明の実施例を詳細に説明する
。

第２図は、本発明の一実施例の構或図である。

同図に示す実施例は、磁気ディスク制御装置に構成され
、装置全体を制御するマスクＭＰＵ（マイクロプロセッ
サ）２０の管理下で、磁気ディスクＤへのフォーマット
制御を行なうフォーマット制御シーケンサＳにおけるも
のである．マスクＭＰＵ２０は、このフォーマット制御
シーケンサＳに対して、各種パラメータの設定および起
動／停止の指示を行なう。

同図に示すように、フォーマット制御シーケンサＳは、
マスクＭＰＵインタフェース２１と、レジスタ群２２と
、マルチプレクサ（ＭＰＸ）２３と、プログラムカウン
タ（ＰＣ）２４と、マイクロプログラムＲＡＭ　（以下
、“ＲＡＭ”と略称する）２５と、ＬＡＴＣＨ２６と、
フォーマット制御部２７と、命令解析／制御部２８から
なるものである． マスクＭＰＵインタフェース２ｌは、マスタＭＰＵ２　
０の指示をシーケンサ内部のアドレス・信号情報に変換
するものであり、レジスタ群２２は、複数のレジスタか
らなり、レジスタ選択信号の指定するレジスタヘ、マス
タＭＰＵインタフェース２１を通じてマスクＭＰＵ２０
から指示される内容が書き込まれ、それを保持するもの
であり、マスクＭＰＵ２０から書き込みがない場合には
、レジスタ選択信号の指定するレジスタの内容をマルチ
ブレクサ２３に出力する。マルチブレクサ２３は、レジ
スタ群２０からの出力とＲＡＭ２５からのデータ出力を
人力して、命令解析／制御部２日からの切換え信号ＳＥ
ＬによりＲＡＭ２５からのデータ入力を、切換え信号Ｒ
ＥＧＳＦ！Ｌによりレジスタ群２０からの入力をプログ
ラムカウンタ２４に出力する。プログラムカウンタ２４
は、ＲＡＭ２５への読み出しアドレスを出力するもので
あり、命令解析／制御部２８からのＬＯＡＤ信号により
、マルチブレクサ２３の出力をロードしてアドレスを初
期化し、また、ＣＯＵＮＴ信号により現在保持している
内容（アドレス）を１つインクリメントし、いずれの信
号もない場合は保持している内容を出力する．マイクロ
プログラムＲＡＭ２５は、あらかじめ定められた命令か
らなる一連のマイクロプログラムを保持するものであり
、読み出しアドレスで指定された場所の内容をＤａ　ｔ
ａバスへ出力するものである（ここでは図示していない
が、プログラムはマスタＭＰＵ２０からマスタＭＰＵイ
ンタフェース２１を通じて書き込まれる），ＬＡＴＣＨ
２６は、ＲＡＭ２５の出力内容を、命令解析／制御部２
８からのＲＤ信号の立ち下がりで保持し、マルチブレク
サ２３と命令解析／制御部２８へ出力するものである。

フォーマット制御部２３は、磁気ディスクＤのデータフ
ォーマットの制御をするものであり、ＩＤ部の比較やエ
ラー検出を行なうエラー検出部２７ａを含んでいる。こ
のエラー検出部２７ａは、エラーの有無によりＥＲＲＯ
Ｒ信号をＯＮ／ＯＦＦするものである。命令解析／制御
部２８は、ＲＡＭ２５への読み出し制御、および読み出
した命令を解析し、その命令に従った所定の制御信号を
周辺回路に出力するものである。ここでは、分岐命令の
種類を示す信号とプログラムカウンタ２４へのインクリ
メントタイミング（ＰＣＵＰ）　、ロードタイミング（
ＬＤＣＬＫ）を示す信号を主に図示している． 命令解析／制御部２８では、分岐命令が読み出されたと
きに、第２図に示すように、その分岐命令を示す信号が
作威される。分岐命令は、ｒＪＥＪ（エラーがあればオ
ペランドに示すアドレスへ分岐する），ｒＪＮＥ」　（
エラーがなければオペランドに示すアドレスへ分岐する
），ｒＪＭＰＪ（無条件でオペランドに示すアドレスへ
分岐する），ｒＢＥ」　（エラーがあればオペランドに
示すＮｏ，のレジスタの示すアドレスへ分岐する），ｒ
ＢＮＥＪ　　（エラーがなければオペランドに示すＮｏ
．のレジスタの示すアドレスへ分岐する），ｒＢＲ，（
無条件にオペランドに示すＮｏ，のレジスタの示すアド
レスへ分岐する）があり、ｒＪＥ，ＪＮＥ，ＪＭＰ，を
示す信号は、ＯＲ回路２８０を介してマルチプレクサ２
３へのＳＥＬ信号となり、これによりマルチプレクサ２
３ではＲＡＭ２５からのデータ出力をプログラムカウン
タ２４に出力する。ｒＢＥ，ＢＮＥ，ＢＲＪを示す信号
は、ＯＲ回路２８１を介してマルチプレクサ２３へのＲ
ＥＧＳＥＬ信号となり、これによりマルチプレクサ２３
ではレジスタ群２２からの出力をプログラムカウンタ２
４に出力する． また、これらの分岐命令を示す信号によりプログラムカ
ウンタ２４へのＬＯＡＤ信号が作威される．すなわち、
ｒＪＭＰ，ＢＲ］を示す信号は、ＯＲ回路２８２を介し
てＯＲ回路２８３に入力され、ＯＲ回路２８３の出力は
ＡＮＤ回路２８４に入力される．そして、そのＡＮＤ回
路２８４の一方に入力されるＬＤＣＬＫのタイ果ング信
号によりＡＮＤ回路２８４からＬＯＡＤ信号が出力され
る。ｒＪＮＥ，ＢＮＥ，を示す信号は、ＯＲ回路２８５
を介してＡＮＤ回路２８６に入力される．このＡＮＤ回
路２８６の一方には、フォーマット制御部２７から出力
されるＥＲＲＯＲ信号が反転して人力され、その出力は
ＯＲ回路２８３に入力される。従って、ｒＪＮＥ，ＢＮ
Ｅ］の命令が読み出されたとき、エラーでなければＬＯ
ＡＤ信号が出力される。「ＪＥ，ＢＥ，を示す信号は、
ＯＲ回路２８７を介してＡＮＤ回路２８８に入力される
．このＡＮＤ回路２８８の一方には、フォーマット制御
部２７から出力されるＥＲＲＯＲ信号が入力され、その
出力はＯＲ回路２８３に入力される。従って、ｒＪＥ，
ＢＥ，の命令が読み出されたとき、エラーであればＬＯ
ＡＤ信号が出力される。

プログラムカウンタ２４へのＣＯＵＮＴ信号は、ＰＣｕ
ｐ信号をＡＮＤ回路２８９に入力して作成される。

このＡＮＤ回路２８９の一方には、ＯＲ回路２８３の出
力が反転されて入力されている。従って、分岐命令によ
りＬＯＡＤ信号が作威されるとき以外でｐｃｕｐ信号が
有効となり、ＡＮＤ回路２８９からＣＯｔｌＮＴ信号が
出力される． 上記構威におけるフォーマット制御シーケンサＳに対し
て、マスタＭＰＵ２０は、起動時にマスクＭＰＵインタ
フェース２１を通じてレジスタ群２２の所定のレジスタ
ヘ、スタートアドレスおよび分岐アドレスを設定し、命
令解析／制御部２８に対してＳＴＡＲＴ信号により起動
する．命令解析／制御部２日では、スタート処理におい
て、スタートアドレスを示すレジスタを選択するレジス
タ選択信号を出力するとともに、ｒＢＲ，命令を示す信
号を出力する．これにより、レジスタ群２２から出力さ
れたスタートアドレスが、マルチプレクサ２３を介して
プログラムカウンタ２４ヘセットされ、動作を開始する
． 第３図は、上記実施例におけるタイミングチャートであ
り、（ａ）は通常の命令が読み出されたときの実行タイ
ミングを示すもので、（ｂ）は分岐命令が読み出された
ときの実行タイミングであり、エラーでない場合のｒＢ
ＮＥ］命令の例を示すものである。通常の命令が読み出
された場合には、（ａ）に示すように、命令解析／制御
部２８からＣＯＵＮＴ信号とＲＡＭＲＤ信号が周期的に
出力され、ＲＡＭ２５から連続したアドレスの命令が続
けて読み出される．読み出された命令が分岐命令の場合
には、命令解析／制御部２８においてその分岐命令を示
す信号が作威され、その分岐命令の種類により、エラー
の有無に応じて、あるいは無条件に、選択されたレジス
タの内容あるいはＲＡＭ２５のラッチ出力のいずれかが
プログラムカウンタ２４にロードされ、ＲＡＭ２５への
読み出しアドレスが分岐する。

分岐命令が読み出されたときの動作を、第３図（ｂ）に
よりさらに詳しく説明すると、ｒＢＮＥＪ命令が読み出
されると（１）、命令解析／制御部２８ではｒＢＮＥ，
命令を示す信号が作成される（２）．その信号によりマ
ルチプレクサ２３ヘＲＥＧＳＥＬ信号が出力され、レジ
スタ群２２からの出力が選択される。そして、命令解析
／制御部２８では、続けて読み出されたオペランドにお
けるレジスタ番号（３）により、レジスタ選択信号が作
成されレジスタ群２２に出力される（４）。これにより
、選択されたレジスタからの出力はマルチプレクサ２３
を介して、アドレス情報としてプログラムカウンタ２４
へ人力される（５）。そして、フォーマット制御部２７
においてエラーがなければ、ｒＢＮＥＪ命令を示す信号
により、ＬＤＣＬκ信号のタイミングでプログラムカウ
ンタ２４へＬＯＡＤ信号が出力され（６）、これにより
プログラムカウンタ２４では、選択されたレジスタの出
力がロードされてＲＡＭ２５へ出力される（７）。

第４図は、本実施例の構威によるフォーマット制御シー
ケンサのプログラム例である。同プログラムは、第６図
に示した従来のプログラムと同じ機能を果たすものであ
る．第４図に示すプログラムに対して、マスクＭＰＵ２
　０は、起動時にスタートアドレスとして“■Ｄ二″の
アドレスをレジスタ群２２の所定のレジスタにセットし
、そしてｒＢＮＥＪ命令のオペランドで指定しているＮ
ｏ．のレジスタに、所望する処理のアドレスとして“”
ＲＥＡＤ：”か″ＷＲＩＴＥ：”のアドレスを設定する
。これにより、ＲＥＡＤおよびＷＲＩＴＥの各処理単位
で同一処理となる“１０部の処理”を実行した後に、ｒ
ＢＮＥＪ命令により所望する処理に分岐することができ
、従来と同様な処理をなすことができる．また、本実施
例によれば、ＩＤ部でエラーが発生した場合でも、第４
図に示すようにｒＢＮＥＪ命令の次に“ＩＤ部のエラ一
種別認識処理”等を配し、内部でリカバリ処理ができる
ような内容のものであれば（不良セクタのスキップ処理
等）、リカバリ動作の後にＩＤ部の処理へ移れば、後続
の処理は何ら支障なく実行することが可能となる。

このように本実施例では、スタックのないシーケンサで
あっても、レジスタにより分岐先のアドレスが指定でき
るため、同一の処理モジュール（ＩＤ部の処理等）をプ
ログラム上の一ケ所にまとめて記述することができ、複
数の処理単位で共用することができるため、プログラム
量を削減することができる． なお、上記実施例では、磁気ディスク制御装置に構成さ
れるフォーマット制御シーケンサを示したが、本発明は
これに限らず他の応用であっても同様の効果が得られる
のは明らかである．また、分岐の条件をエラーの有無と
しているが、他の条件であってもよい．また、オペラン
ドで指定したレジスタＮｏ．の内容をプログラムカウン
タヘロードしているが、アドレスレジスタが１つの場合
であれば、オペランドによるレジスタ指定がなくてもよ
い。

［発明の効果］ 以上説明したように、本発明によれば、プログラムにお
ける複数の処理単位の中で、同一の処理がある場合には
、その処理を一ケ所のみ記述し、その処理の次に異なる
処理が必要となる箇所で、アドレス格納レジスタで指定
したアドレスへ分岐することができるため、プログラム
の総ステップ量を削減することができ、特に、マイクロ
プログラムを格納するメモリをＬＳＩに内蔵するような
場合には、メモリ容量やアドレスライン等のハードウェ
ア量の削減に寄与するところが大きい。

【図面の簡単な説明】

第１図は本発明の原理説明図、 第２図は本発明の一実施例の構成図、 第３図は実施例におけるタイξングチャート、第４図は
実施例におけるプログラム例、第５図は従来の概略構威
図、 第６図は従来のプログラム例である。 １．５４・・・マイクロプログラム格納メモリ、２，２
８．５５・・・命令解析／制御部、３，２４．５３・・
・プログラムカウンタ、４・・・アドレス格納レジスタ
、 ５・・・マスタプロセッサインタフェース部、６，２３
．５２・・・マルチブレクサ、ＩＯ・・・マスタプロセ
ッサ、 Ｓ・・・フォーマット制御シーケンサ、Ｄ・・・磁気デ
ィスク、 ２０．５０・・・マスクＭＰＵ， ２１．５１・・・マスクＭＰＵインタフェース部、２２
・・・レジスタ群、 ２５・・・マイクロプログラムＲＡＭ，２６・・・ＬＡ
ＴＣＨ， ２７・・・フォーマット制御部。 本発明の原理図 第１図 ＢＮＥ レジスタ鬼 ＪＭＰ ＩＤ ＪＥ　ＥＲＲＯＲ ＤＪＮＺ　　ＩＱ 」ε　ＥＲＲＯＲ ＤＪＮＺ　ＩＤ 実施例におけるプロ欠ラム例 第５図 ＲＥＡＤ： 」ε ＥＲＲＯＲ ＪＥ　　ＥＲＲＯＲ ＤＪＮＺ　ＲＥＡＤ 」Ｅ ＥＲＲＯＲ ＪＥ　　ＥＲＲＯＩ：Ｉ ＤＪＮＺ　ＷＦＩＩＴＥ ＥＲＲＯＲ： 従来のプログラム例

Claims (1)

1. 【特許請求の範囲】 マイクロプログラムを格納するマイクロプログラム格納
   メモリ（１）と、マイクロプログラム格納メモリ（１）
   から命令を読み出し、その命令を解析して制御信号を出
   力する命令解析／制御部（２）と、マイクロプログラム
   格納メモリ（１）への読み出しアドレスを出力し、命令
   解析／制御部（２）の制御により読み出しアドレスを更
   新するプログラムカウンタ（３）を備え、 上位の制御部であるマスタプロセッサ（１０）の管理下
   で動作するシーケンサであって、マスタプロセッサ（１
   ０）からアドレス情報が設定され、そのアドレス情報を
   保持しプログラムカウンタ（３）に出力するアドレス格
   納レジスタ（４）を有し、 命令解析／制御部（２）は、特定の分岐命令を読み出し
   たときに、アドレス格納レジスタ（４）の出力をプログ
   ラムカウンタ（３）にロードさせてアドレスを初期化し
   、そのアドレスから命令読み出し処理を継続して行なう
   ことを特徴とするシーケンサ。