CN112395147B - Soc上的调试装置 - Google Patents

Soc上的调试装置 Download PDF

Info

Publication number
CN112395147B
CN112395147B CN202011355787.5A CN202011355787A CN112395147B CN 112395147 B CN112395147 B CN 112395147B CN 202011355787 A CN202011355787 A CN 202011355787A CN 112395147 B CN112395147 B CN 112395147B
Authority
CN
China
Prior art keywords
module
debugging
data
soc
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011355787.5A
Other languages
English (en)
Other versions
CN112395147A (zh
Inventor
叶永汉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Ziguang Zhanrui Technology Co ltd
Original Assignee
Xiamen Ziguang Zhanrui Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Ziguang Zhanrui Technology Co ltd filed Critical Xiamen Ziguang Zhanrui Technology Co ltd
Priority to CN202011355787.5A priority Critical patent/CN112395147B/zh
Publication of CN112395147A publication Critical patent/CN112395147A/zh
Application granted granted Critical
Publication of CN112395147B publication Critical patent/CN112395147B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

一种SOC上的调试装置，包括：调试模块以及访问模块，其中，所述调试模块，用于在调试模式接收外部设备发送的调试数据，根据所述调试数据生成访问请求信号以及命令数据，以及将所述访问模块返回的反馈数据发送至所述外部设备，其中，所述访问请求信号用于告知所述访问模块有待传输的所述命令数据；所述访问模块收到所述访问请求信号后，获取所述命令数据，从所述命令数据中获取目标模块的地址，根据所述目标模块的地址从所述目标模块获取所述反馈信息。上述方案，能够兼顾成本和获取的数据的完整性。

Description

SOC上的调试装置
技术领域
本发明实施例涉及芯片调试领域，尤其涉及一种SOC上的调试装置。
背景技术
如果客户端中发生子系统挂死问题后，通常需要对挂死原因进行分析。例如，客户端中的应用该处理器(Application Processor，AP)、通信处理器(CommunicationProcessor，CP)、公共的通讯处理器(Public Communication Processor，PUB_CP)、音频通信处理器(Audio Communication Processor，AUD_CP)或者各种不同通信类型的通信处理器(如WTL_CP、WCDMA、TD-SCDM或LTE等)等。在进行挂死原因分析时，需要获取系统级芯片(System on Chip，SOC)里的寄存器信号和硬件信号。
目前，通常采用的一种调试方式为采用TRACE32进行调试(Debug)分析。通常采用的另一种方式为重启接入点(AP)，将双倍速率同步动态随机存储器(Double Data Rate，DDR)里的内通过容备份文件系统(dump)备份到存储卡(TF)卡，取出TF卡后，分析从DDR里取出的数据。
然而，采用TRACE32进行调试分析时，则需要购买TRACE32，并需要具备JIAG硬件环境，通过TRACE32查看SOC里的寄存器和硬件信号，来分析问题，成本较高，像原始设计制造商(Original Design Manufacturer，ODM)，原始设备制造商(Original EquipmentManufacture，OEM)类型的客户，很少具备采用TRACE32进行分析的条件。DDR中备份数据的方式，由于仅有DDR内容，没有SOC里的寄存器和硬件信号，分析资料非常有限。
综上，现有技术中的SOC的调试分析方法的无法兼顾成本和获取的数据的完整性。
发明内容
本发明实施例解决的技术问题是现有的SOC的调试分析方法的无法兼顾成本和获取的数据的完整性。
为解决上述技术问题，本发明实施例提供一种SOC上的调试装置，包括：调试模块以及访问模块，其中，所述调试模块，用于在调试模式接收外部设备发送的调试数据，根据所述调试数据生成访问请求信号以及命令数据，以及将所述访问模块返回的反馈数据发送至所述外部设备，其中，所述访问请求信号用于告知所述访问模块有待传输的所述命令数据；所述访问模块收到所述访问请求信号后，获取所述命令数据，从所述命令数据中获取目标模块的地址，根据所述目标模块的地址从所述目标模块获取所述反馈信息。
可选的，所述调试模块对所述调试数据进行解析，当解析结果指示读时，所述命令数据中的命令字节配置为读的标识，所述命令数据中的地址字节配置为读的起始地址，所述目标模块的地址根据所述读的起始地址确定。
可选的，所述命令数据还包括：所述反馈信息的读取方式指示信息。
可选的，所述调试模块对所述调试数据进行解析，当解析结果指示写时，所述命令数据中的命令字节配置为写的标识，所述命令数据中的地址字节配置为写的起始地址，所述目标模块的地址根据所述写的起始地址确定。
可选的，所述命令数据包括待写数据，所述访问模块按照所述目标模型的地址，将所述待写数据写入所述目标模块。
可选的，所述调试模块与所述访问模块通过总线连接。
可选的，所述访问模块通过总线与所述目标模块连接。
可选的，所述调试模块与所述外部设备通过UART端口连接。
可选的，所述访问模块包括DMA模块。
可选的，所述调试模块用于在收到对应的调试指令后进入所述调试模式，或者检测到拉低接收管脚预设时长之后进入所述调试模式。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
在调试模式时，SOC上的调试装置可以接收外部设备发送的调试数据，并根据调试数据生成访问请求信号以及命令数据，访问请求信号用于告知访问模块有待传输的命令数据。访问模块在收到访问请求信号后，获取命令数据，并根据命令数据获取目标模块的地址，根据目标模块的地址从目标模块获取反馈信息，从而在每个SOC上均设置有调试装置，以实现对每个SOC进行调试，并可以通过访问模块从任意地址的目标模块获取反馈信息，从而可以从SOC上获取任意信息，获取到SOC调试所需的硬件信号等反馈信息用于调试是可以预期的，无需构建额外的硬件环境，故可以降低SOC调试的成本和提高获取到的用于调试分析的反馈信息的完整性。
附图说明
图1是本发明实施例中的一种SOC上的调试装置的结构示意图；
图2是本发明实施例中的一种调试模块的结构示意图；
图3是本发明实施例中的一种调试数据的格式示意图；
图4是本发明实施例中的一种命令数据的格式示意图；
图5是本发明实施例中的一种反馈信息的格式示意图。
具体实施方式
如上所述，现有技术中的SOC的调试分析方法的无法兼顾成本和获取的用于调试分析数据的完整性。
为了解决上述问题，在本发明实施例中，在调试模式时，SOC上的调试装置可以接收外部设备发送的调试数据，并根据调试数据生成访问请求信号以及命令数据，访问请求信号用于告知访问模块有待传输的命令数据。访问模块在收到访问请求信号后，获取命令数据，并根据命令数据获取目标模块的地址，根据目标模块的地址从目标模块获取反馈信息，从而在每个SOC上均设置有调试装置，以实现对每个SOC进行调试，并可以通过访问模块从任意地址的目标模块获取反馈信息，从而可以从SOC上获取任意信息，获取到SOC调试所需的硬件信号等反馈信息用于调试是可以预期的，无需构建额外的硬件环境，故可以降低SOC调试的成本和提高获取到的用于调试分析的反馈信息的完整性。
为使本发明实施例的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
本发明实施例提供一种SOC上的调试装置，参照图1，给出了本发明实施例中的一种SOC上的调试装置的结构示意图。下面结合图1，对SOC上的调试装置的具体结构进行说明。
本发明实施例提供的SOC上的调试装置10可以设置于SOC上。调试装置10可以包括调试模块11与访问模块12。
调试模块11可以在调试模式时接收外部设备20发送的调试数据。调试模块11根据调试数据生成访问信号以及命令数据。访问请求信号用于告知访问模块12有待传输的命令数据。其中，外部设备20可以为电脑等。
例如，调试模块11通过访问请求信号上拉访问模块12的标志位，访问模块12的标注位被上拉后，则可以被告知有命令数据需要接收。
访问模块12在收到访问请求信号后，获取命令数据。访问模块12从命令数据中获取目标模块30的地址，根据目标模块30的地址从目标模块30获取反馈信息，其中，反馈信息与命令数据相对应。访问模块12将反馈数据传输至调试模块11。调试模块11将反馈数据发送至外部设备20。
其中，目标模块30可以为用于存储硬件的硬件信号的寄存器或存储器等。其中，硬件可以为中央处理器(Central Processing Unit，CPU)等。对SOC上的不同子系统进行调试时，对应的目标模块30可以相同，也可以不同。SOC上的子系统可以包括：AP、PUB_CP、WTL_CP或者AUD_CP等。
在具体实施中，访问模块12可以包括直接存储器访问(Direct Memory Access，DMA)。也可以包括其他能够访问目标模块30的模块。当访问模块12为DMA时，访问请求信号为DMA信号(DMA signal)。
在具体实施中，调试模块11接收到外部设备20发送的调试数据时，可以对调试数据进行解析。解析结果可以包括地址、数据以及读写命令。
在具体实施中，调试模块11对调试数据进行解析，当解析结果指示读时，也即解析到读命令时，在生成命令数据时，将命令数据中的命令字节配置为读的标识，命令数据中的地址字节配置为读的起始地址，所述目标模块30的地址根据所述读的起始地址确定。
在具体实施中，访问模块12与目标模块30之间可以通过总线连接。例如，通过高级性能总线(Advanced High Performance Bus，AHB)总线连接。又如，通过执行器-传感器-接口(Actuator-Sensor-Interface，ASI)总线连接。可以理解的是，访问模块12与目标模块30之间还可以通过其他方向连接。
进一步地，所述访问模块12获取到命令数据时，根据所述目标模块30的地址，建立与所述目标模块30的总线连接，以从所述目标模块30获取所述反馈信息。
具体而言，访问模块12作为主设备可以根据目标模块30的地址建立与目标模块30的通信连接，此时，目标模块30作为从设备。访问模块12根据命令数据从目标模块30读数据，得到反馈信息。或者，访问模块12也可以根据命令数据向目标模块30写数据。
当访问模块12与目标模块30通过AHB总线连接时，访问模块12为AHB主设备(AHBMaster)，目标模块30为AHB从设备(AHB Slave)。
进一步地，当解析结果指示读时，命令数据还可以包括：所述反馈信息的读取方式指示信息。访问模块12按照命令数据中的读取方式指示信息，从目标模块30读取数据，所读取的数据即为反馈信息。
其中，读取方式指示信息可以指示按照一个字节的方式读取，也可以指示按照两个字节的方式读取，还可以指示按照四个字节的方式读取，还可以指示按照一片地址的方式读取，可以理解的是，还可以指示按照其他方式读取。
在具体实施中，调试模块11对所述调试数据进行解析，当解析结果指示写时，所述命令数据中的命令字节配置为写的标识，所述命令数据中的地址字节配置为写的起始地址，所述目标模块30的地址根据所述写的起始地址确定。
在具体实施中，当解析结果指示写时，命令数据可以包括待写数据，所述访问模块12按照所述目标模型的地址，将所述待写数据写入所述目标模块30。
在具体实施中，调试模块11与访问模块12可以通过总线连接。例如，通过外围总线(Advanced Peripheral Bus，APB)连接。
在调试模式时，SOC上的调试装置可以接收外部设备发送的调试数据，并根据调试数据生成访问请求信号以及命令数据，访问请求信号用于告知访问模块有待传输的命令数据。访问模块在收到访问请求信号后，获取命令数据，并根据命令数据获取目标模块的地址，根据目标模块的地址从目标模块获取反馈信息，从而在每个SOC上均设置有调试装置，以实现对每个SOC进行调试，并可以通过访问模块从任意地址的目标模块获取反馈信息，从而可以从SOC上获取任意信息，获取到SOC调试所需的任何硬件信号等反馈信息用于调试是可以预期的，无需构建额外的硬件环境，故可以降低SOC调试的成本和提高获取到的用于调试分析的反馈信息的完整性。
在具体实施中，调试模块11可以具有多种模式。例如，调试模式和正常通信模式。调试模式和正常通信模式之间可以根据实际应用场景需求进行切换。
例如，通过调试指令方式切换至调试模式。具体而言，当调试模块11收到调试指令后，进入调试模式。调试指令可以由外部设备20发送。在SOC上的子系统正常工作时，但需要调取SOC上的子系统工作时的一些状态数据或者需要向一些模块写入数据时，可以通过外部设备20发送调试指令，主动控制调试模块11进入调试模式。
又如，通过拉低接收管脚预设时长之后进入调试模式。当SOC中的某些子系统挂死之后，可以通过拉低调试模块11的接收管脚的方式，强制控制调试模块11切换至调试模式。
其中，上述实施例中所提到的SOC上的子系统，包括并不限于如下子系统：AP、CP、PUB_CP、AUD_CP、WTL_CP、WCDMA通信处理器、TD-SCDM通信处理器或LTE通信处理器等。
在具体实施中，调试模块11与外部设备20可以通过异步收发传输器(UniversalAsynchronous Receiver Transmitter，UART)端口连接进行通信。通过UART端口接收外部设备20发送的调试数据以及向外部设备20发送反馈信息。
参照图2，给出了一种调试模块的结构示意图，下面结合图2对调试模块11(DebugHost)与外部设备20之间的数据传输进行说明。
UART端口可以包括两个端口分别为输入端口(UART_rx)和输出端口(UART_tx)。
外部设备20通过UART接口与调试模块11(Debug Host)相连并进行数据传输。具体而言，外部设备20可以通过UART_rx发送数据到Debug Host。外部设备20通过UART_tx接收Debug Host发送的反馈信息。
Debug Host配置有APB端口，APB端口用于连接APB总线。访问模块12采用DMA，DMA可以通过APB总线对Debug Host进行读写。
此外，Debug Host还可以配置有寄存器(reg)104，通过寄存器104可以配置DebugHost的功能。
参照图3，给出了本发明实施例中的一种调试数据的格式示意图，Debug Host与外部设备20之前传输的数据格式，每一帧包含数据的头(8’hAD)，然后是2byte的Size，分别为SIZE1和SIZE2。后面就是FID，要传输的数据DATA1至DARAn，最后是循环冗余校验(CyclicRedundancy Check，CRC)校验。其中，SIZE1表示16位数据的低8位，SIZE2表示16位数据的高8位。SIZE1及SIZE2共表示的16位数据表示FID到CRC的字节数。FID表示这条调试数据的ID编码，用来区分不同命令或数据。
Debug Host通过UART_rx接收数据时，接收引擎101(rx_engine)按照UART协议将接收的8bit或者7bit数据发送给接收解析102(rx_parser)。rx_engine 101接收的数据，有的为数据的头，有的为CRC。rx_parser 102将接收到的数据的头、CRC校验等数据段送给控制单元103(ctl)。ctl 103将接收到的数据解析为地址、数据及读写命令。
Debug Host根据解析结果生成命令数据。命令数据的格式如图3所示。命令数据可以包括一个消息帧的起始字符0xAD，2个byte表示Size后面多少字符，1byte ID表示消息的标识，n bytes的消息体(Message Body)用于标识传输的消息的内容，1byte的CRC校验位。
其中，Message Body的组成如下：命令字节CMD为一个字节，当调试数据中指示读时，在指定的bit配置为读的标识。当调试数据中指示写时，在指定的bit配置为写的标识。例如，bit7等于1，表示写。bit7等于0，表示写。
当调试数据中指示读时，命令数据中的地址字节(Addr)配置为读的起始地址。此外，命令数据中还可以包括反馈信息的读取指示信息。例如，在数据部分(Data)配置读取指示信息，如bit0-2表示命令方式0x000 byte、0x001 half word、0x010 word、0x011 block或者0x1xx interal registers。其中，0x000 byte表示按照一个字节(1byte)的方式读取信息，0x001 half word表示按照两个字节(2bytes)的方式读取信息，0x010 word表示按照4个字节(4bytes)的方式读取信息，0x011 block表示按照一片地址的方式读取信息，0x1xxinteral registers表示按照寄存器的方式读取信息。
在具体实施中，当DMA通过APB总线收到命令数据之后，则按照命令数据指示的读的起始地址，首先建立与读的起始地址指示的目标模块30之间的通信连接。然后，按照命令数据中指示的读取方式从目标模块30读取数据。按照设定的消息格式，返回读取的数据，作为反馈信息。参照图5，给出了本发明实施例中的一种反馈信息的格式示意图。其中，反馈信息的消息帧的起始字符0xAD，起始字符0xAD为1byte。2bytes的Size，接着是255，1byte的RID，数据部分Date，CRC校验。其中RID与命令数据中的ID相关，用于指示反馈信息的源地址。255表示RID等于0xff。数据部分按照命令数据中指示的读取方式进行读取，4/2/1bytes分别表示按照4个字节读取、按照2个字节读取或者按照1个字节读取。
在具体实施中，继续参照图1及2，当DMA将反馈信息发送至Debug Host时，DebugHost将会有事件(event)产生。当Debug Host有事件(event)产生时，ctl 13将反馈信息发给发送解析(tx_parser)105，tx_parser 105将反馈信息打包为一帧，然后通过发送引擎(tx_engine)106按照UART协议经UART_tx发送至外部设备20。
在具体实施中，当DMA通过APB总线收到命令数据之后，则按照命令数据指示的写的起始地址，首先建立与写的起始地址指示的目标模块30之间的通信连接。然后，将命令数据中指示的待写数据写入目标模块30。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (9)

1.一种SOC上的调试装置，其特征在于，包括：调试模块以及访问模块，其中，
所述调试模块，用于在调试模式接收外部设备发送的调试数据，根据所述调试数据生成访问请求信号以及命令数据，以及将所述访问模块返回的反馈信息发送至所述外部设备，其中，所述访问请求信号用于告知所述访问模块有待传输的所述命令数据；
所述访问模块收到所述访问请求信号后，获取所述命令数据，从所述命令数据中获取目标模块的地址，根据所述目标模块的地址从所述目标模块获取所述反馈信息；
其中，所述目标模块为用于存储硬件的硬件信号的寄存器或存储器，所述硬件包括中央处理器，所述反馈信息包括所述硬件信号，所述反馈信息用于调试；
所述SOC上的调试装置设置于所述SOC上，用于对所述SOC上的子系统进行调试；
其中，所述调试模块，用于当所述SOC中的子系统挂死之后，检测到拉低接收管脚预设时长之后进入所述调试模式；
所述调试模块通过UART端口与所述外部设备连接。
2.如权利要求1所述的SOC上的调试装置，其特征在于，所述调试模块对所述调试数据进行解析，当解析结果指示读时，所述命令数据中的命令字节配置为读的标识，所述命令数据中的地址字节配置为读的起始地址，所述目标模块的地址根据所述读的起始地址确定。
3.如权利要求2所述的SOC上的调试装置，其特征在于，所述访问模块根据所述目标模块的地址，建立与所述目标模块的总线连接，以从所述目标模块获取所述反馈信息。
4.如权利要求2所述的SOC上的调试装置，其特征在于，所述命令数据还包括：所述反馈信息的读取方式指示信息。
5.如权利要求1所述的SOC上的调试装置，其特征在于，所述调试模块对所述调试数据进行解析，当解析结果指示写时，所述命令数据中的命令字节配置为写的标识，所述命令数据中的地址字节配置为写的起始地址，所述目标模块的地址根据所述写的起始地址确定。
6.如权利要求5所述的SOC上的调试装置，其特征在于，所述命令数据包括待写数据，所述访问模块按照目标模型的地址，将所述待写数据写入所述目标模块。
7.如权利要求1所述的SOC上的调试装置，其特征在于，所述调试模块与所述访问模块通过总线连接。
8.如权利要求1所述的SOC上的调试装置，其特征在于，所述访问模块通过总线与所述目标模块连接。
9.如权利要求1所述的SOC上的调试装置，其特征在于，所述访问模块包括DMA模块。
CN202011355787.5A 2020-11-26 2020-11-26 Soc上的调试装置 Active CN112395147B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011355787.5A CN112395147B (zh) 2020-11-26 2020-11-26 Soc上的调试装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011355787.5A CN112395147B (zh) 2020-11-26 2020-11-26 Soc上的调试装置

Publications (2)

Publication Number Publication Date
CN112395147A CN112395147A (zh) 2021-02-23
CN112395147B true CN112395147B (zh) 2023-03-14

Family

ID=74605372

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011355787.5A Active CN112395147B (zh) 2020-11-26 2020-11-26 Soc上的调试装置

Country Status (1)

Country Link
CN (1) CN112395147B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114416453B (zh) * 2022-01-20 2022-11-15 无锡众星微系统技术有限公司 一种基于外设接口的芯片硬件调试方法和装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105808396A (zh) * 2016-03-04 2016-07-27 浙江大华技术股份有限公司 一种芯片调试装置、调试方法及soc芯片系统
CN107025203A (zh) * 2017-03-31 2017-08-08 新华三技术有限公司 第一板卡、第二板卡及一种设备

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9720036B2 (en) * 2014-08-18 2017-08-01 Duke University Signal tracing using on-chip memory for in-system post-fabrication debug

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105808396A (zh) * 2016-03-04 2016-07-27 浙江大华技术股份有限公司 一种芯片调试装置、调试方法及soc芯片系统
CN107025203A (zh) * 2017-03-31 2017-08-08 新华三技术有限公司 第一板卡、第二板卡及一种设备

Also Published As

Publication number Publication date
CN112395147A (zh) 2021-02-23

Similar Documents

Publication Publication Date Title
US10634723B2 (en) Method and system for acquisition of test data
CN110213143B (zh) 一种1553b总线ip核及监视系统
EP0654742A2 (en) Multiple bus interface
US7047348B2 (en) Method and architecture for accessing hardware devices in computer system and chipset thereof
US7634611B2 (en) Multi-master, chained two-wire serial bus
CN106649021B (zh) PCIe从设备测试装置
KR20170083366A (ko) 데이터의 루프백을 수행하는 시스템 온 칩과 집적 회로, 및 이들을 포함하는 모바일 장치
CN115499505B (zh) Usb网卡和通信方法
EP4307132A1 (en) Multi-chip interconnection system and method thereof
CN112395147B (zh) Soc上的调试装置
CN113434442A (zh) 一种交换机及数据访问方法
US6807629B1 (en) Apparatus and method for accessing POST 80h codes via a computer port
US7945714B2 (en) Apparatus and method of tracing descriptors in host controller
KR100801759B1 (ko) 슬레이브의 디버깅 방법 및 시스템
CN108549611A (zh) 一种基于gt9系列芯片的驱动实现方法及系统
CN116049081A (zh) 一种SMBus slave数字模块设计方法及装置
CN115454881A (zh) Risc-v架构的调试系统及调试方法
CN110780189B (zh) 一种基于fpga的sdio接口测试设备与方法
CN107704417A (zh) 与被测设备通信的方法及其通信系统
CN114416453B (zh) 一种基于外设接口的芯片硬件调试方法和装置
US6009486A (en) Cardbus docking station
CN116820867B (zh) 一种芯片调试方法、装置及芯片
CN113034873A (zh) 传感器通信方法、装置和系统
US20040213277A1 (en) Method and related circuit for increasing network transmission efficiency by increasing a data updating rate of a memory
CN114371978B (zh) 安卓获取数据的方法、设备、装置和系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant