SU1327112A1 - Устройство дл отладки программ - Google Patents

Устройство дл отладки программ Download PDF

Info

Publication number
SU1327112A1
SU1327112A1 SU864038902A SU4038902A SU1327112A1 SU 1327112 A1 SU1327112 A1 SU 1327112A1 SU 864038902 A SU864038902 A SU 864038902A SU 4038902 A SU4038902 A SU 4038902A SU 1327112 A1 SU1327112 A1 SU 1327112A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
elements
input
group
address
Prior art date
Application number
SU864038902A
Other languages
English (en)
Inventor
Юрий Яковлевич Быков
Виктор Николаевич Кореннов
Борис Израилевич Ратгауз
Original Assignee
Предприятие П/Я А-1178
Предприятие П/Я Г-4122
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-1178, Предприятие П/Я Г-4122 filed Critical Предприятие П/Я А-1178
Priority to SU864038902A priority Critical patent/SU1327112A1/ru
Application granted granted Critical
Publication of SU1327112A1 publication Critical patent/SU1327112A1/ru

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

Изобретение относитс  к области автоматики и вычислительной техники и может быть использовано дл  отладки и тестировани  программ ЦВМ. Цель изобретени  - повьппение быстродейстЯ7 ВИЯ отладки. Устройство состоит из блока 1 пам ти меток, регистра 2 адреса меток, регистра 3 слова, дешифратора 4 меток, групп элементов И 5, 15 и 16, триггеров 6 и 14, элементов задержки 7, 8 и 13, буферного регистра 9, элементов И 10, 12, элементов ИЛИ И, 18 и счетчика адреса 19. Устройство дл  отладки программ использует распознавание кодов операций, Устройство обеспечивает построение трасс с учетом нарушени  естественного пор дка следовани  команд (сбои, прерывани ), построение новых типов трасс, а также дает возможность объективно оценивать полноту тестировани  программ реального времени, I ил. (Л 00 IND vl to

Description

113
Изобретение относитс  к вычислительной технике и может быть использовано дл  исследовани  структуры, отладки и оценки полноты тестирова - НИН программ. Устройство может быть подключено к ЦВМ, допускающим внешнее подключение к внутренней магистрали , по которой производитс  выборка команд или управл ющей ниформа-
ЦИК.
Целью изобретени   вл етс  повьппе ние быстродействи  отладки,
На чертеже приведена структурна  схема устройства дл  отладки про-. грамм.
Устройство содержит блок 1 пам ти меток, регистр 2 адреса, регистр 3 слова, дешифратор 4 меток, третью группу 5 элементов И, второй триггер 6, третий 7 и первый 8 элементы задержки , буферный регистр 9 адреса, второй элемент И 10, второй элемент ИЛИ 11, первый элемент И 12, второй элемент 13 задержки, первый триггер 14, вторую 15 и первую 16 группы элементов И, группу 17 элементов ЩШ первый элемент ИЛИ 8, счетчик 19 адреса, адресный 20 и информационный 21 входы, информационный выход 22, выход 23 обращени , выход 24 адреса , выход 25 запроса прерывани  устройства ,
Работа устройства основана на том что каждому адресуемому объекту про- граммы (инструкции5 операнду, переменной ) ставитс  в соответетвие идентификатор (метка), Дл  этого в устройство введен блок пам ти меток, адресное поле которого соответствует адресному полю ЦВМ, на которой вьшол н етс  исследуема  программа. Выборка из блока 1 пам ти меток производитс  одновременно с выборкой соот- вествующих объектов исполн емой программы . Метки анализируютс , и выполн ютс  соответствую{цие действи  по запоминанию адресов объектов, последовательность которых образует трассу. Предлагаютс  метки четырех типов, которые имеют следующие функции: МО - пуста  метка, не выполн юс  никакие действи  над адресами объектов; Ml - запоминание адреса; помеченного объекта и информации из буферного регистра, если в него была записана информаци  по метке МЗ; М2 - запоминание адреса помеченного объекта, если предыдущей меткой была
- „
5 о
5
5
0
5
22
М, в противном случае никаких действий не. производитс ; МЗ - запись в буферный регистр адреса помеченного объекта с последующим запоминанием его по первой метка М,
Запоминание адресов помеченных об7эектов (выходна  информаци  устройства ) осуществл етс  методом пр мого доступа в О.ЗУ инструментальной ЦВМ. Область пам ти, используемой дл  этой цели в инструментальной ЦВМ, разбита на две последовательные зоны . Запись в пам ть производитс  циклически. При заполнении очередной зоны вырабатываетс  прерывание и выдаетс  информаци  о номере заполненной зоны. По прерыванию в инструментальной ЦВМ производитс  передача полученной информации из заполненной зоны пам ти на внешние запоминающие устройства на магнитных дисках или лентах,Таким образом, создаетс  режим трассировки по меткам, объем запоминаемой трассы ограничен только объемом имеющейс  внешней пам ти инструментальной ЦВМ, что достаточно дл  любых практических нужд.
Различные режимы работы устройства реализуютс  путем соответствующей разметки исследуемой программы, ТоВ. соответствующего заполнени  блока, пам ти меток. Этот процесс может быть автоматизирован, T-je, осуществл тьс  программным способом по тексту исследуемой программы.
Примеры наиболее важных режимов трассировки и отладки программ,
1„Разметка .всех команд меткой Ml позвол ет получить полную трассировку ,
2,Разметка всех команд переходов меткой Ml, а всех остальных команд М2 позвол ет получить трассировку по переходам,
3,Разметка команд меткой МЗ, а какого-либо операнда, переменной или инструкции м :ткой Ml позвол ет получить дополнительный отладочный режим - фиксац1-по всех обращений к данному операндуJ переменной или всех выходов в данную точку исследуемой программы (обращени  к - подпрограммам ) ,
4,Разметка всех инструкций меткой МЗ, а начала программы обработки прерываний меткой М 1 позвол ет получить трассировку по прерывани м.
31
5.Разметка всех инструкций меткой МЗ, а начала программы обработки сбоев - Ml (если в исследуемой ЦВМ есть аппаратно-программные средства защиты от сбоев) позвол ет получить трассировку по сбо м,
Во зможен р д других вариантов трассировки.
Большой объем запоминаемых трасс и исключение старт-стопных режимов работы исследуемых ЦВМ- позвол ют использовать предлагаемое устройство дл  проверки качества тестировани  программного обеспечени  ЦВМ, работающих в реальном масштабе времени, по критерию полноты покрыти  переходов ,
Наличие пустой метки МО позвол ет проводить исследовани  какой-либо частной программы при работе всего комплекса путем разметки указанными выше способами необходимой частной программы, а меткой МО - всего остального комплекса программ,
Устройство работает следующим образом,
В блок 1 пам ти меток через вход устройства 21 из инструментальной . ЦВМ загружаетс  заранее подготовлен- нЬй массив меток, В процессе вьшолне ни  исследуемой программы по входу 20 устройства из рабочей ЦВМ поступают адреса объектов этой программы (операндов, инструкций и т.д,) и записываютс  в регистр 2 адреса, кото- рый используетс  дл  хранени  адреса объекта в течение цикла работы устройства и дл  выборки слова в ре- .- гистр 3 слова. Слово, содержащее метку очередного объекта, поступает на дешифратор 4 меток, который формирует сигнал на одном из трех выходов М, М2, МЗ, Сигнал о метке Ml через элемент ИЛИ 11 поступает на первую группу 16 элементов И, что разрешает прохождение информации с регистра адреса 2 через первую группу 17 элементов ШШ на информационны выход 22, Одновременно через первый элемент ИЛИ 18 сигнал о метке Ml по- ступает на вход счетчика 19 адреса, и на второй выход 23 устройства дл  обеспечени  запроса пр мого доступа в инструментальную ЦВМ, Адрес пр мого доступа, определ емый счетчиком 19, подаетс  в инструментальную ЦВМ через выход 24 устройства, а данные дл  пр мого доступа (адрес объекта
0
0
71
25
0
40
45
55
124
исследуемой программы, помеченный меткой Ml) выдаютс  через выход 22 устройства. Содержимое счетчика 19 адреса после записи увеличиваетс  на единицу. Единица переноса в старший разр д счетчика 19 адреса, определ юща  заполнение половины вьщелен- ной пам ти пр мого доступа (т,е, одной зоны), поступает на выход 25 устройства дл  формировани  прерывани  инструментальной ЦВМ, Информаци  о номере заполненной зоны поступает со счетчика 19 адреса в инструментальную ЦВМ через выход 24 устройства. Сигнал о метке Ml устанавливает также в состо ние 1 первый триггер
14и разрешает тем самым прохождение сигнала о метке М2 через первый элемент И 12, Сигнал о метке М2 проходит через первый элемент И 12 и производит те же действи , что и сигнал о метке М, по обеспечению записи содержимого регистра 2 адреса. Кроме того, через первый элемент 13 задержки сигнал о метке М2 обнул ет первый триггер 14, запреща  дальнейшую обработку меток М2, Сигнал о метке МЗ поступает на выходы третьей группы
15элементов И и обеспечивает запись информации из регистра 2 адреса в буферный регистр 9, а также устанавливает в 1 второй триггер 6, что разрешает прохождение сигнала о метке
Ml через элемент 8 задержки и второй элемент И 10 на вход первого элемента ИЛИ 18 и на выходы второй группы 15 элементов И, тем самым разреша  запись в зону пр мого доступа инструментальной ЦВМ информации о содержимом буферного регистра 9, Величина задержки сигнала первым элементом 8 задержки выбираетс  такой, чтобы запись содержимого буферного регистра 9 осуществл лась после окончани  записи содержимого регистра 2 адреса. Сигнал о метке Ml через первый эле-- мент 8 задержки и третий элемент 7 задержки устанавливает второй триггер 6 в нулевое состо ние, что запрещает дальнейшую запись из буферного регистра 9, Таким образом, осуществл етс  однократна  запись информации из буферного регистра 9 (информаци , помеченна  меткой МЗ) при поступлении метки Ml после метки МЗ,
Перед началом работы -устройства первый триггер I4, второй триггер 6 и счетчик 19 адреса устанавливаютс 
в нулевое состо ние цепи не показаны).
соответствующие

Claims (1)

  1. Формула изобретени 
    Устройство дл  отладки программ, содержащее блок пам ти меток регистр адреса, регистр слова, счетчик адреса, группу элементов ИЛИ, первую и вторую группы элементов И, причем адресный вход устройства соединен с входом регистра адреса, выход которо го соединен с адресным входом блоха пам ти меток и с первыми входами эле ментов И первой группы, выход блока пам ти меток соединен с входом регистра слова, выходы элементов Ипервой и второй групп соединены соответственно с первьми и вторыми входами элементов ИЛИ группы, отличающеес  тем, что, с целью повышени  быстродействи  отладки программ, в устройство введены первый и второй и третий элементы задержки, первый и второй триггеры, первый и второй элементы ИЛИ, треть  группа элементов И, первый и второй элементы И, дешифратор меток и буферный регистр адреса, причем выход регистра адреса соединен с первыми входами элементов И третьей группы, информационный вход устройства соединен с информационным входом блока пам ти меток, выход регистра слова соединен с входом дешифратора меток, первый выход дешифратора меток соединен с входом первого элемента задержки, с входом установки в 1 первого триггера и с первыми входами первого и второго
    Редактор Л.Веселовска  Заказ 3391/46
    Составитель И.Сигалов Техред И.Попович Корректор И.Муска
    Тираж 672 Лодписное ВНИИЛИ Государственного комитета СССР
    по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб. , д, А/5
    Производственно-полиграфическое предпри тие, Гс Ужгород, ул. Проектна , Д
    27)126
    элементов ИЛИ, выходы которых соединены соответственно с вторыми входами элементов И первой группы и со счетным входом счетчика адреса, втоJ рой выход дешифратора меток соединен с первым входом первого элемента И и через второй элемент задержки - с нулевым входом первого триггера, единичный выход которого соединен с втоW рым входом первого элемента И, третий выход дешифратора соединен с вторыми входами элементов И третьей группы и с единичным входом второго триггера, выход первого элемента
    15 задержки соединен с первым входом второго элемента И н через третий элемент задержки соединен с нулевым входом второго триггера, единичный выход которого соединен с вторым
    20 входом второго элемента И, выход второго элемента И соединен с первыми входами элементов И второй группы и вторым входом второго элемента ИЛИ, выход которого  вл етс  выходом
    25 обращени  устройства, выход первого элемента И соединен с вторым входом второго элемента ИЛИ и с третьим входом первого элемента ИЛИ, выходы элементов И третьей группы соединены
    30 с информационными входами буферного регистра, выход которого соединен с первыми входами элементов И второй группы, выходы элементов ИЛИ группы  вл ютс  информационным выходом устj ройства, информационные выходы и выход переполнени  счетчика адреса  вл ютс  соответственно адресным выходом и выходом запроса прерывани  устройства.
SU864038902A 1986-02-13 1986-02-13 Устройство дл отладки программ SU1327112A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU864038902A SU1327112A1 (ru) 1986-02-13 1986-02-13 Устройство дл отладки программ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU864038902A SU1327112A1 (ru) 1986-02-13 1986-02-13 Устройство дл отладки программ

Publications (1)

Publication Number Publication Date
SU1327112A1 true SU1327112A1 (ru) 1987-07-30

Family

ID=21227077

Family Applications (1)

Application Number Title Priority Date Filing Date
SU864038902A SU1327112A1 (ru) 1986-02-13 1986-02-13 Устройство дл отладки программ

Country Status (1)

Country Link
SU (1) SU1327112A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР (С 962945, кл. G 06 F 11/28, 1980. Авторское свидетельство СССР № 980096, кл. G 06 F 11/26, 1980. *

Similar Documents

Publication Publication Date Title
CN100449477C (zh) 用于嵌入式系统的实时调试器接口
US3659272A (en) Digital computer with a program-trace facility
US3213427A (en) Tracing mode
SU1327112A1 (ru) Устройство дл отладки программ
JPS60262251A (ja) マイクロプロセツサ開発支援装置
SU1298752A1 (ru) Устройство дл отладки программ
US5901300A (en) Control store address stop
JP2915944B2 (ja) カバレージ測定方法及びマイクロコンピュータ
JP2940000B2 (ja) シングルチップマイクロコンピュータ
JPS62279438A (ja) トレ−ス回路
JPS6011943A (ja) テストプログラム検証方式
JPS6042968B2 (ja) 情報処理装置
SU1322290A2 (ru) Устройство дл отладки программ
SU1397922A1 (ru) Устройство дл формировани сигнала прерывани при отладке программ
JPS56159747A (en) Program testing device
SU1103238A1 (ru) Устройство управлени с контролем переходов
JP2990099B2 (ja) トレースバッファ制御方式
JPS626341A (ja) 情報処理装置
SU1471195A1 (ru) Устройство дл отладки программ
SU1376121A2 (ru) Устройство дл записи и контрол программируемой посто нной пам ти
SU1339559A2 (ru) Устройство управлени
JPS62198942A (ja) デ−タ処理システムの実行履歴トレ−ス方式
JPS61168055A (ja) 情報処理装置
JPH0844587A (ja) トレース装置
Wahl et al. A dynamic very high-level debugger for low-level microprograms