JPS61267141A - マイクロプログラムのアドレス検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、マイクロプログラム制御方式を採用する処
理装置の検証及び保守に対する援助機構の一つであるマ
イクロプログラムのアドレス検出装置に関するものであ
る。

〔従来の技術〕

第一図は従来のマイクロプログラムのアドレス検出装置
を示すブロック図である。図において。

（１）は次に実行されるマイクロ命令のマイクロプログ
ラムのアドレスを生成するア、ドレス生成回路。

Ｃコ）はマイクロプログラムを格納する制御記憶装置。

（３１は検出されるマイクロプログラムのアドレスを格
納する検出アドレス・レジスタ、（弘）はアドレス生成
回路（／ｌの出力と検出アドレス・レジスタ（３）の出
力とを比較して検出するアドレス比較検出回路。

（りは処理装置が通常モードにあるかアドレス検出モー
ドにあるかを示す検出モード・フラグ、（６）はＡＮＤ
ゲートである。

次に動作について説明する。マイクロプログラム°制御
方式を採用する処理装置では、アドレス生成回路（１）
で生成されたマイクロプログラムのアドレスが制御記憶
装置（コ）に送られ、制御記憶装置（コ）の該当する記
憶位置から７つのマイクロ命令が読み出されて処理装置
の各部を制御する。また、このマイクロ命令はアドレス
生成回路（１）へフィードバックされ１次に実行すべき
マイクロ命令の記憶位置を決定する・以上の動作を繰シ
返して処理装。

型全体が制御され、目的とする処理が遂行される。

ところで、処理装置がアドレス検出を行わない通常モー
ドにあるときは、検出モード・７ラグ（よ）には論理値
＠０”がセットされるので、アドレス比較検出回路（り
）の出力如何に拘らずＡＮＤグー）　（Ａｌの出力であ
るアドレス検出信号は有意信号とはならない。

一方、処理装置がアドレス検出を行うアドルスモードに
あるときは、Ｔｏらかしめ検出されるべきアドレスが書
き込みデータとして検出アドレス・レジスタ（，７１に
格納され、アドレス検出モードであることを示すために
、検出モード・フラグ（りには論理値”／”がセットさ
れる。ナトレス比較検出回路Ｔ４’ｌはアドレス生成回
路（１）で生成されたマイクロプログラムのアドレスと
、検出アドレス・レジスタ（、？）の内容を常に比較し
、一致を検出した時のみ論理値＠ｌ′を出力する。アド
レス比較検出回路（りの出力信号と検出モード・７ラグ
（りの出力信号はＡＮＤゲート（６１によって論理積が
とられ１両者が論理値“／”の時、すなわち、アドレス
検出モードであって、かつ１次に実行されるマイクロ命
令のマイクロプログラムのアドレスと、検出アドレス・
レジスタの内容が一致した時のみアドレス一致信号が有
意信号となって送出されて検証又は保守が行われる。

〔発明が解決しようとする問題点〕

従来のマイクロプログラムのアドレス検出装置は以上の
ように構成されているので、マイクロプログラムのアド
レスを同時に複数個のアドレスと比較して一致検出を行
うためには、検出アドレス−レジスタとアドレス比較検
出回路とを複数組用意しなければならないのでハードウ
ェア量の増大をきたし、また、同時に比較できるアドレ
スの個数は用意された検出アドレス・レジスタとアドレ
ス比較検出回路の数に制限され、任意に設定できないと
いう問題点があった。

この発明は上記のような問題点を解消するためになされ
たもので、任意の個数の検出アドレスが設定でき、これ
らとマイクロプログラムのアドレスとを同時に比較検出
できるマイクロプログラムのアドレス検出装置を得るこ
とを目的とする。

〔問題点を解決するための手段〕

この発明に係るマイクロプログラムのアドレス検出装置
は、従来の検出アドレス・レジスタ、アドレス比較検出
回路及び検出モード、フラグの代わシに、制御記憶装置
と同一のアドレス空間を有するアドレス検出用記憶装置
を用い、その所望の記憶位置に所定のデータを書き込む
手段と、マイクロプログラムのアドレスを入力として対
応する記憶位置からデータをアドレス検出用記憶装置か
ら読み出す手段とを備えている。これらの手段は互いに
切り替えながら動作する。

〔作　用〕

この発明においては、所望のマイクロプログラムのアド
レスに対応するアドレス検出用記憶装置の記憶位置に所
定のデータｔ−曹き込み、この後。

読む出し動作に切り替え、マイクロプログラムのアドレ
スがアドレス検出記憶装置に入力されてそのアドレスに
対応する記憶位置の書き込まれたデータが検証又は保守
用のアドレス検出信号とじて出力される。

〔実施例〕

以下、この発明の一実施例を図について説明する。第１
図において、（７）は第２図の制御記憶装置（コ）と同
じアドレス空間を持つアドレス検出用記憶装置であシ、
各アドレスに対応する記憶位置にはそのアドレスが検出
アドレスとして設定されているか否かを／ビットのデー
タとして記憶する。（１）はアドレス検出用記憶装置（
７１のアドレス入力を選択するセレクタで、アドレス検
出用記憶装置（り）にデータを書込むときＫＢ入力側が
オペレータによシスイッチ（図示せず）等で選択され、
読み出しの場合はＡ入力側が選択される。

次に動作について説明する。処理装置がアドレス検出を
行わない通常モードの場合はアドレス検出用記憶装置（
り）の全領域にデータとして論理＠”ｏ”を書込んでお
く。これＫよってアドレス検出用記憶装置（り）から出
力されるアドレス検出信号が有意信号となることはなく
、従来例の通常モードの場合と全く同一の動作となる。

−万、処理装置をアドレス検出モードにする場合は、設
定すべき検出アドレスが外部から賽き込みアドレス信号
として与えられ、オペノー夕によｆｉＢ入力側が選択さ
れたセレクタ（ｒｌ　を介してアドレス検出用記憶装置
（７）のアドレス指定入力となる。

同時に、書き込みデータとして論理値“／″が送られて
来るので、検出すべきアドレスに対応するアドレス検出
用記憶装置Ｃり）の記憶位置に論理値“／”が書き込ま
れる。複数の検出アドレスを設定するときは各検出、ア
ドレスに対して上記手順を必要回数繰シ返す。

次に、上記検出アドレス設定操作を完了した後。

オペノー夕がセフフタ（ｆｌの入力をＡ側に切り替える
ことによシ、処理装置はアドレス検出モードで動作する
ことＫなる。すなわち、アドレス生成回路（１）で生成
されたマイクロプログラムのアドレスは制御記憶装置（
コ１に送られると同時にセレクタ（ｒｌを介してアドレ
ス検出用記憶装置Ｃり）に送られ、既にそのアドレスに
対応する記憶位置に論理値１／”が書き込まれていれば
その内容が読み出されてアドレス検出信号となる。ここ
で、検出アドレスとして先に論理［”／”を設定したア
ドレス検出用記憶装置（７）内の記憶位置が読み出され
ると、アドレス検出信号が有意信号となって送出され検
証又は保守が行われる。

〔発明の効躬 以上のように、この発明式よればマイクロプログラムの
検出アドレスを格納するレジスタ及びアドレス比較検出
回路の機能を、１つのアドレス検出用記憶装置で構成し
たので、任意個数の検出アドレスをほぼ同時に設定でき
るとともに、構成が単純となシ、シたがって装置が安価
にできるという効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例によるマイクロプログラム
のアドレス検出装置のブロック図、第２図は従来のマイ
クロプログラムのアドレス検出装置のブロック図である
。 （／）はアドレス生成回路、（コ）は制御記憶装置、（
７）ｊｌ、アドレス検出用記憶装置、（ｔ）はセレクタ
である・なお、図中、同一符号は同一、又は相当部分を
示す・

Claims (1)

【特許請求の範囲】
1. マイクロプログラムを格納する制御記憶装置と同一のア
   ドレス空間を有するアドレス検出用記憶装置、該アドレ
   ス検出用記憶装置の所望の任意の記憶位置に所定のデー
   タを書き込む手段、上記マイクロプログラムのアドレス
   で指定された記憶位置のデータを上記アドレス検出用記
   憶装置からアドレス検出信号として読み出す手段、及び
   上記両手段を切り替える手段、を備えたことを特徴とす
   るマイクロプログラムのアドレス検出装置。