JPS6292036A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS6292036A JPS6292036A JP60231810A JP23181085A JPS6292036A JP S6292036 A JPS6292036 A JP S6292036A JP 60231810 A JP60231810 A JP 60231810A JP 23181085 A JP23181085 A JP 23181085A JP S6292036 A JPS6292036 A JP S6292036A
- Authority
- JP
- Japan
- Prior art keywords
- address
- comparison
- microprogram
- addresses
- monitoring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、゛マイクロプログラムで制御される情報処理
装置に関するものである。
装置に関するものである。
この種、マイクロプログラムで制御される情報処理装置
においては、各種制御信号を出力するようになっている
。
においては、各種制御信号を出力するようになっている
。
上記制御信号には、モニタ信号の一つとしてのアドレス
一致モニタリング信号、プログラムのストップに際して
用いられるアドレス一致スト・７プ信号、マイクロプロ
グラムのトラップルーチンへの分岐に際して用いられる
アドレス一致トラップ信号等がある。
一致モニタリング信号、プログラムのストップに際して
用いられるアドレス一致スト・７プ信号、マイクロプロ
グラムのトラップルーチンへの分岐に際して用いられる
アドレス一致トラップ信号等がある。
第２図は、上記アドレス一致モニタリング信号。
アドレス一致ストップ信号、アドレス一致トラップ信号
等を出力する情報処理装置の従来例を示す。
等を出力する情報処理装置の従来例を示す。
図中、１は複数のマイクロ命令からなるマイクロプログ
ラムを格納する第１記憶手段としての記憶装置を示す。
ラムを格納する第１記憶手段としての記憶装置を示す。
２は上記記憶装置１のアドレス中、次に実行されるべき
マイクロ命令が格納されているアドレスを指定するため
のアドレス生成回路を示す。
マイクロ命令が格納されているアドレスを指定するため
のアドレス生成回路を示す。
３．４．５はそれぞれモニタリング用、マイクロプログ
ラムストップ用、マイクロトラップ用の比較アドレスを
格納する比較アドレスレジスタを示す。当該比較アドレ
スはオペレータが自由に設定する。
ラムストップ用、マイクロトラップ用の比較アドレスを
格納する比較アドレスレジスタを示す。当該比較アドレ
スはオペレータが自由に設定する。
６．７．８はそれぞれ上記比較アドレスレジスタ３．４
．５の出力と、上記アドレス生成回路２の出力であるア
ドレスとを比較するアドレス比較回路であり、９．１０
．１１はそれぞれモニタリング、ストップ、トラップの
各モードを示すアドレス比較モード・フラグであり、１
２．１３゜１４はＡＮＤゲートである。
．５の出力と、上記アドレス生成回路２の出力であるア
ドレスとを比較するアドレス比較回路であり、９．１０
．１１はそれぞれモニタリング、ストップ、トラップの
各モードを示すアドレス比較モード・フラグであり、１
２．１３゜１４はＡＮＤゲートである。
次に、作用について説明する。
通常の動作中、アドレス生成回路２によって生成された
マイクロプログラム・アドレスは記憶装置１に送られて
一つのマイクロ命令が読出される。
マイクロプログラム・アドレスは記憶装置１に送られて
一つのマイクロ命令が読出される。
ところで、アドレス比較一致のモニタリングを行う場合
は、あらかじめ比較されるべきアドレスをモニタリング
用比較アドレスレジスタ３に格納し、また、モニタリン
グ・モードであることを示すために、アドレス比較モー
ド・フラグ９に論理値１を格納しておく。アドレス比較
回路６はアドレス生成回路１で生成されたアドレスと、
モニタリング用比較アドレスレジスタ３の内容とを常に
比較し、一致を検出した時に論理値１を出力する。
は、あらかじめ比較されるべきアドレスをモニタリング
用比較アドレスレジスタ３に格納し、また、モニタリン
グ・モードであることを示すために、アドレス比較モー
ド・フラグ９に論理値１を格納しておく。アドレス比較
回路６はアドレス生成回路１で生成されたアドレスと、
モニタリング用比較アドレスレジスタ３の内容とを常に
比較し、一致を検出した時に論理値１を出力する。
アドレス比較回路６の出力信号とアドレス比較モード・
フラグ９の内容はＡＮＤゲート１２によって論理積がと
られ、両者が１の時、すなわち、モニタリング・モード
であって、且つ、実行されるマイクロ命令のアドレスと
モニタリング用比較アドレスが一致した時のみ、アドレ
ス一致モニタリング信号が送出され、モニタ信号の一つ
として用いられる。これにより、上記記憶装置１中、上
記モニタリング用比較アドレスレジスタ３に格納されて
いるアドレスと同一のアドレスが実行されたものと判断
され、その結果、マイクロプログラムが正しく実行され
ているものと判定される。
フラグ９の内容はＡＮＤゲート１２によって論理積がと
られ、両者が１の時、すなわち、モニタリング・モード
であって、且つ、実行されるマイクロ命令のアドレスと
モニタリング用比較アドレスが一致した時のみ、アドレ
ス一致モニタリング信号が送出され、モニタ信号の一つ
として用いられる。これにより、上記記憶装置１中、上
記モニタリング用比較アドレスレジスタ３に格納されて
いるアドレスと同一のアドレスが実行されたものと判断
され、その結果、マイクロプログラムが正しく実行され
ているものと判定される。
また、モニタリングと独立してアドレス比較一致による
マイクロプログラム・ストップを行う場合は、比較アド
レスをストップ用比較アドレス・レジスタ４に格納し、
論理値１をアドレス比較モード・フラグ１０に格納し、
アドレス比較一致によるマイクロトラップ動作を行う場
合は、比較アドレスをトランプ用比較アドレス・レジス
タに格納し、論理値１をアドレス比較モード・フラグ１
１に格納しておく。モニタリングの動作と同じく、アド
レス比較回路７・８及びＡＮＤゲート１３・１４により
、ストップ・モードであって、且つ、マイクロ命令アド
レスとストップ用比較アドレスが一致した時、アドレス
一致ストップ信号がストンプ回路に送出されプログラム
のストップに用いられる。
マイクロプログラム・ストップを行う場合は、比較アド
レスをストップ用比較アドレス・レジスタ４に格納し、
論理値１をアドレス比較モード・フラグ１０に格納し、
アドレス比較一致によるマイクロトラップ動作を行う場
合は、比較アドレスをトランプ用比較アドレス・レジス
タに格納し、論理値１をアドレス比較モード・フラグ１
１に格納しておく。モニタリングの動作と同じく、アド
レス比較回路７・８及びＡＮＤゲート１３・１４により
、ストップ・モードであって、且つ、マイクロ命令アド
レスとストップ用比較アドレスが一致した時、アドレス
一致ストップ信号がストンプ回路に送出されプログラム
のストップに用いられる。
またトラップ・モードであって、且つ、マイクロ命令ア
ドレスとトラップ用比較アドレスが一致した時、アドレ
ス一致トラップ信号がトラップ回路に送出され、マイク
ロプログラムのトラップルーチンへの分岐に用いられる
。
ドレスとトラップ用比較アドレスが一致した時、アドレ
ス一致トラップ信号がトラップ回路に送出され、マイク
ロプログラムのトラップルーチンへの分岐に用いられる
。
従来技術の情報処理装置は以上のように構成されていた
ので、以下の問題点があった。
ので、以下の問題点があった。
すなわち、モニタリング、ストップ、トラップ等の目的
別に比較アドレス・レジスタ、比較回路。
別に比較アドレス・レジスタ、比較回路。
モード・フラグ、ＡＮＤゲートの組からなる回路を保有
せねばならず、構成が複雑になると共に、各々の目的ご
とに比較アドレスの個数を任意に設定できないという問
題点があった。
せねばならず、構成が複雑になると共に、各々の目的ご
とに比較アドレスの個数を任意に設定できないという問
題点があった。
本発明は上記従来技術の問題点に鑑みてなされたもので
、その目的は、複雑さを増さずに多目的に対するアドレ
ス一致検出を実現し、また各々の目的ごとに比較アドレ
スの個数を任意に設定できる情報処理装置を提供するに
ある。
、その目的は、複雑さを増さずに多目的に対するアドレ
ス一致検出を実現し、また各々の目的ごとに比較アドレ
スの個数を任意に設定できる情報処理装置を提供するに
ある。
本発明は、従来方式における目的別の比較アドレスレジ
スタ、アドレス比較回路及び比較モードレジスタのかわ
りに、複数の記憶領域を持つ記憶手段を備え、この記憶
を参照することによって、各目的に対し独立にアドレス
一致検出を行うようにしたものである。
スタ、アドレス比較回路及び比較モードレジスタのかわ
りに、複数の記憶領域を持つ記憶手段を備え、この記憶
を参照することによって、各目的に対し独立にアドレス
一致検出を行うようにしたものである。
第２記憶手段は、目的別に各種制御情報を格納でき、こ
の記憶を第１記憶手段に対するものと同じアドレスで参
照することにより、アドレス一致が検出される。
の記憶を第１記憶手段に対するものと同じアドレスで参
照することにより、アドレス一致が検出される。
以下に、本発明の実施例を第１図に基づき説明する。な
お、従来技術と同一構成要素には同一符号を付して説明
を省略するものとする。
お、従来技術と同一構成要素には同一符号を付して説明
を省略するものとする。
２１は、記憶装置１と間じアドレス入力を備えた第２記
憶手段としてのアドレス比較用記憶手段を示す。従って
、アドレス生成回路２が出力したアドレス信号は、記憶
装置１に入力すると同時に、該アドレス比較用記憶手段
２１に入力することになる。ここで、該アドレス比較用
記憶手段２１は、記憶領域としてのフィールド１，２．
３の３つのフィールドを持ち、フィールドｌ、２．３は
それぞれアドレスがモニタリング用、ストップ用、トラ
ップ用の比較アドレスとして設定されているか否かの各
１ｂｉｔの情報を格納できる構成となっている。
憶手段としてのアドレス比較用記憶手段を示す。従って
、アドレス生成回路２が出力したアドレス信号は、記憶
装置１に入力すると同時に、該アドレス比較用記憶手段
２１に入力することになる。ここで、該アドレス比較用
記憶手段２１は、記憶領域としてのフィールド１，２．
３の３つのフィールドを持ち、フィールドｌ、２．３は
それぞれアドレスがモニタリング用、ストップ用、トラ
ップ用の比較アドレスとして設定されているか否かの各
１ｂｉｔの情報を格納できる構成となっている。
次に、作用について説明する。
従来と同じく、通常の動作中、アドレス生成回路２によ
って生成されたマイクロプログラム・アドレスは記憶装
置１に送られて一つのマイクロ命令が読出される。
って生成されたマイクロプログラム・アドレスは記憶装
置１に送られて一つのマイクロ命令が読出される。
而して、アドレス一致検出によるモニタリング、マイク
ロプログラム・ストップまたはトラップ動作を行う場合
は、あらかじめ、設定すべき比較アドレスに対するアド
レス比較用記憶手段２１の内容のうち、モニタリング用
のアドレスに対してはフィールド１を、ストップ用のア
ドレスに対してはフィールド２を、トラップ用のアドレ
スに対してはフィールド３を、論理値１に設定しておく
。
ロプログラム・ストップまたはトラップ動作を行う場合
は、あらかじめ、設定すべき比較アドレスに対するアド
レス比較用記憶手段２１の内容のうち、モニタリング用
のアドレスに対してはフィールド１を、ストップ用のア
ドレスに対してはフィールド２を、トラップ用のアドレ
スに対してはフィールド３を、論理値１に設定しておく
。
各アドレスに対して３つのフィールドの内容は独立に設
定でき、また同時に複数個のアドレスに対して同一フィ
ールドの内容を論理値１に設定できる。アドレス生成回
路２によって生成されたアドレスは記憶装置１へ送られ
ると同時に、アドレス比較用記憶手段２１に送られて各
フィールドの内容が読出され、フィールド１，２．また
は３が論理値１の時それぞれアドレス一致モニタリング
信号、アドレス一致ストップ信号、アドレス一致トラッ
プ信号が送出される。これらの信号は各々、モニタリン
グ、マイクロプログラムストップ、マイクロプログラム
のトラップルーチンの分岐に用いられる。
定でき、また同時に複数個のアドレスに対して同一フィ
ールドの内容を論理値１に設定できる。アドレス生成回
路２によって生成されたアドレスは記憶装置１へ送られ
ると同時に、アドレス比較用記憶手段２１に送られて各
フィールドの内容が読出され、フィールド１，２．また
は３が論理値１の時それぞれアドレス一致モニタリング
信号、アドレス一致ストップ信号、アドレス一致トラッ
プ信号が送出される。これらの信号は各々、モニタリン
グ、マイクロプログラムストップ、マイクロプログラム
のトラップルーチンの分岐に用いられる。
かくして、本発明によれば、マイクロプログラムの比較
アドレス格納場所及びアドレス比較回路を複数のフィー
ルドを持った一つのアドレス比較用記憶手段２１で構成
したので、多目的のアドレス一致検出を同時に行う場合
にも構成が複雑にならず、また各目的に対し任意個数の
比較アドレスを同時に設定できる効果がある。
アドレス格納場所及びアドレス比較回路を複数のフィー
ルドを持った一つのアドレス比較用記憶手段２１で構成
したので、多目的のアドレス一致検出を同時に行う場合
にも構成が複雑にならず、また各目的に対し任意個数の
比較アドレスを同時に設定できる効果がある。
以上説明したように本発明によれば、従来方式における
目的別の比較アドレスレジスタ、アドレス比較回路及び
比較モードレジスタのがわりに、複数の記憶領域を持つ
記憶手段を備え、この記憶を参照することによって、各
目的に対し独立にアドレス一致検出を行うようにしたの
で、多目的のアドレス一致検出を同時に行う場合にも構
成が複雑にならず、また各目的に対し任意個数の比較ア
ドレスを同時に設定できる効果がある。
目的別の比較アドレスレジスタ、アドレス比較回路及び
比較モードレジスタのがわりに、複数の記憶領域を持つ
記憶手段を備え、この記憶を参照することによって、各
目的に対し独立にアドレス一致検出を行うようにしたの
で、多目的のアドレス一致検出を同時に行う場合にも構
成が複雑にならず、また各目的に対し任意個数の比較ア
ドレスを同時に設定できる効果がある。
第１図は本発明の一実施例を示すブロック構成図、第２
図は従来技術を示すブロック構成図である。 １・・・・・・記憶装置（第１記憶手段）、２・・・・
・・アドレス生成回路、２１・・・・・・アドレス比較
用記憶手段（第２記憶手段）。
図は従来技術を示すブロック構成図である。 １・・・・・・記憶装置（第１記憶手段）、２・・・・
・・アドレス生成回路、２１・・・・・・アドレス比較
用記憶手段（第２記憶手段）。
Claims (1)
- 【特許請求の範囲】 各アドレスにマイクロプログラムが格納されている第１
記憶手段と、アドレスを特定することにより該第１記憶
手段の当該アドレスに格納されているマイクロプログラ
ムを読出すアドレス生成回路とを備え、 アドレス一致モニタリング信号、アドレス一致ストップ
信号、アドレス一致トラップ信号等の如き各種信号を出
力することにより、上記マイクロプログラムの実行の検
証等をするようにした情報処理装置において、 上記アドレスの内、任意のアドレスと同一のアドレスが
設定された複数の記憶領域を有し、且つ当該記憶領域に
は上記各種信号に対応して指標が設定可能となった第２
記憶手段を備え、 上記アドレス生成回路がアドレスを特定して上記マイク
ロプログラムを読出したときに当該アドレスに相当する
記憶領域に上記指標が設定されている際、上記マイクロ
プログラムが正しく読出されているものとして上記アド
レス一致モニタリング信号、アドレス一致ストップ信号
、アドレス一致トラップ信号等を出力するようにしたこ
とを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60231810A JPS6292036A (ja) | 1985-10-17 | 1985-10-17 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60231810A JPS6292036A (ja) | 1985-10-17 | 1985-10-17 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6292036A true JPS6292036A (ja) | 1987-04-27 |
Family
ID=16929373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60231810A Pending JPS6292036A (ja) | 1985-10-17 | 1985-10-17 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6292036A (ja) |
-
1985
- 1985-10-17 JP JP60231810A patent/JPS6292036A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5886648A (ja) | トレ−ス装置 | |
| US5125097A (en) | Data flow type information processors where data packets pass through plurality of merging and branching portions of the internal path | |
| JPS6292036A (ja) | 情報処理装置 | |
| JPS6227831A (ja) | 演算器チエツク回路 | |
| JPS626341A (ja) | 情報処理装置 | |
| JPH02127731A (ja) | 演算レジスタのバイパスチェック方式 | |
| JPS61267141A (ja) | マイクロプログラムのアドレス検出装置 | |
| JPH01211129A (ja) | 情報処理装置 | |
| JPH064331A (ja) | １０進チェック回路 | |
| JPS61240342A (ja) | マイクロプログラム制御装置 | |
| JPH04128944A (ja) | マイクロプログラム実行履歴情報採集装置 | |
| JPS62118448A (ja) | 不定値参照の検出方式 | |
| JPS6320637A (ja) | 実行履歴記憶装置 | |
| JPH0268633A (ja) | マイクロプログラムのチェック回路 | |
| JPH05159081A (ja) | データ駆動型情報処理装置 | |
| JPH05158731A (ja) | デバッガ | |
| JPH04117533A (ja) | 情報処理装置のデバッグ機構 | |
| JPS6419439A (en) | Central processing unit | |
| JPH02166531A (ja) | マイクロプログラム検証方式 | |
| JPS608951A (ja) | デ−タ処理装置 | |
| JPS62209632A (ja) | アドレス一致検出方式 | |
| JPS5979355A (ja) | 演算制御方式 | |
| JPH02100145A (ja) | マイクロプログラム制御方式の計算機システム | |
| JPS59178536A (ja) | 複数デ−タの零値判定方式 | |
| JPH0792768B2 (ja) | マイクロコンピュータ |