JPH05159081A - データ駆動型情報処理装置 - Google Patents

データ駆動型情報処理装置

Info

Publication number
JPH05159081A
JPH05159081A JP3317929A JP31792991A JPH05159081A JP H05159081 A JPH05159081 A JP H05159081A JP 3317929 A JP3317929 A JP 3317929A JP 31792991 A JP31792991 A JP 31792991A JP H05159081 A JPH05159081 A JP H05159081A
Authority
JP
Japan
Prior art keywords
data
data packet
processor
unit
packet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3317929A
Other languages
English (en)
Other versions
JP2754105B2 (ja
Inventor
Yasuhiro Matsuura
康弘 松浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP31792991A priority Critical patent/JP2754105B2/ja
Publication of JPH05159081A publication Critical patent/JPH05159081A/ja
Application granted granted Critical
Publication of JP2754105B2 publication Critical patent/JP2754105B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】 【目的】 この発明の目的は、伝送路を介して相互に結
合されるデータ駆動型情報処理装置において、各装置を
それぞれ一意に特定するための情報の設定が容易にでき
るデータ駆動型情報処理装置を提供することである。 【構成】 この装置は、データフロー型マルチプロセッ
サシステム100を構成する一員であり、プロセッサ番
号PBを記憶するための領域11aを有する分岐部11
を備え、データ線110を介して与えられるデータパケ
ットPAのうち、初めてロードされたパケットPAの行
先フィールドF3に格納されたプロセッサ番号Pbを記
憶領域11aに書込んでプロセッサ番号PBをストアし
て、各プロセッサPiのプロセッサ番号PBの自動設定
を図るように構成される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明はデータ駆動型情報処理
装置に関し、特に、データ駆動型情報処理装置を複数個
接続してシステム構成する際に、各装置を一意に特定す
る情報を、各装置に自動的に設定することが可能なデー
タ駆動型情報処理装置に関する。
【0002】
【従来の技術】従来のノイマン型計算機においては、種
々の命令が予めプログラムとしてプログラムメモリに記
憶され、プログラムカウンタによってプログラムメモリ
のアドレスが逐次指定されて命令が読出され、その命令
が実行される。このようなノイマン型計算機を複数台接
続してマルチプロセッサシステムを構成した場合、各計
算機を一意に特定するために、各計算機のメモリに、手
動によりシリアルに番号データを書込んでストアするよ
うにしていた。
【0003】一方、データ駆動型情報処理装置(以下、
データフロー型プロセッサと呼ぶ)は、プログラムカウ
ンタによる逐次的な命令の実行という概念を持たない非
ノイマン型計算機の一種である。データフロー型プロセ
ッサにおいては、演算の対象となるデータが揃い次第、
命令の実行が可能となり、データによって複数の命令が
並列的に実行されるため、大幅に演算の実行時間が短縮
されるという利点を有する。また、データフロー型プロ
セッサは、容易に複数個接続してデータフロー型マルチ
プロセッサシステムを構成することができるので、さら
なる高速処理が可能となる。
【0004】図4(a)ないし(c)は、従来のデータ
フロー型マルチプロセッサシステムにおける各プロセッ
サの構成およびデータパケットのフィールド構成を説明
するための図である。
【0005】図4(a)に示されるデータフロー型マル
チプロセッサシステム200は、該システムを集中的に
管理および制御するためのホストコンピュータH1およ
び外部操作可能なスイッチMSi(i=1、2、3、
…、N)が接続されたデータフロー型プロセッサP1i
を複数含んで構成される。これらプロセッサP1iは、
データ線210を介してホストコンピュータH1にシリ
アル(直列)に接続される。
【0006】このように、マルチプロセッサシステム2
00には複数台のプロセッサP1iが接続されるので、
各プロセッサを予め一意に特定するために、ユーザはス
イッチMSiを操作して、各プロセッサに対してプロセ
ッサ番号を設定する。
【0007】システム200における各プロセッサへの
データフロープログラムのロード時、またはプログラム
実行時には、データパケットPaがホストコンピュータ
H1から順次各プロセッサP1iにデータ線210を介
して供給される。
【0008】上述のプロセッサP1iの構成が図4
(b)に示される。図4(b)においてデータフロー型
プロセッサP1iはホストコンピュータH1またはプロ
セッサP1(i−1)にデータ線210を介して接続さ
れる分岐部31、分岐部31の出力端にその一方の入力
端が接続される合流部32、合流部32の出力端に接続
されるプログラム記憶部33、プログラム記憶部33の
出力端に接続される対データ検出部34、検出部34の
出力端に接続される演算処理部35、処理部35の出力
端に接続される分岐部36、分岐部36の一方の出力端
に接続される内部データバッファ部37、分岐部36の
他方の出力端に接続される合流部38を含んで構成され
る。合流部32はその入力端に接続される分岐部31お
よび内部データバッファ部37からのデータパケットP
aを入力し、プログラム記憶部33に導出する。合流部
38はその入力端に接続された分岐部31および36か
らのデータパケットPaを入力し、該プロセッサP1i
に接続されるホストコンピュータH1またはプロセッサ
P1(i+1)にデータ線210を介して導出する。
【0009】分岐部31および36はたとえばレジスタ
などからなる記憶領域31aおよび36aを有する。該
システム立上げ時、予めユーザによって該プロセッサP
1iに接続されるスイッチMSiが操作され、該プロセ
ッサP1iのプロセッサ番号を表わすスイッチ信号SW
が入力されると、これは分岐部31および36に与えら
れ、プロセッサ番号PBが記憶領域31aおよび36a
にそれぞれ書込んでストアされる。
【0010】図4(c)は、該システム200を巡回す
るデータパケットPaのフィールド構成を示す図であ
る。データパケットPaは、ロードフィールドF1、行
先フィールドF3、命令フィールドF4およびデータフ
ィールドF5を含んで構成される。
【0011】ロードフィールドF1には、該パケットP
aがプログラム記憶部33にロードされるべきデータフ
ロープログラムであることを示すロードパケット識別子
id1および該パケットPaがプログラム記憶部33に
ロードされたデータフロープログラムを実行するデータ
であることを示す実行パケット識別子id2のいずれか
一方が格納される。行先フィールドF3にはプロセッサ
番号Pbおよびノード番号ndが格納される。プロセッ
サ番号Pbは、プロセッサP1iを一意に特定するため
の情報である。ノード番号ndは、プログラム記憶部3
3にストアされるデータフロープログラムを読出す際の
アドレス指定に用いられる情報である。命令フィールド
F4には、演算内容(命令コード)arが格納され、デ
ータフィールドF5にはフィールドF4に格納される演
算内容arで演算されるオペランドデータdtが格納さ
れる。
【0012】データフロー型マルチプロセッサシステム
200の動作において、データフロー型プロセッサP1
iは、データ線210を介して、ホストコンピュータH
1または隣接するプロセッサP1(i−1)から図4
(c)に示されるフィールド構成を有したデータパケッ
トPaを受けとる。入力されたデータパケットPaは、
まず分岐部31に与えられる。
【0013】分岐部31は、記憶領域31aにスイッチ
MSiによる外部操作で入力されたプロセッサ番号PB
を予め記憶しており、入力されたデータパケットPaの
行先フィールドF3中のプロセッサ番号Pbとストアさ
れたプロセッサ番号PBを比較し、一致すれば入力され
たデータパケットPaを合流部32に導出する。一致し
なければ、データパケットPaを合流部38に導出す
る。
【0014】合流部38は、分岐部31から与えられる
データパケットPaをデータ線210を介して該プロセ
ッサP1i外部に導出する。この導出されたパケットP
aはホストコンピュータH1またはプロセッサP1(i
+1)の分岐部31に与えられる。一方、合流部32に
与えられたデータパケットPaは、プログラム記憶部3
3に与えられる。
【0015】プログラム記憶部33は、与えられるデー
タパケットPaのロードフィールドF1のデータがロー
ドパケット識別子id1であるならば、行先フィールド
F3のノード番号ndを用いたアドレス指定により、指
定アドレスに行先フィールドF3および命令フィールド
F4の内容を記憶するのでデータフロープログラムがス
トアされ、入力データパケットPaを次段以降に導出し
ないようにして消滅させる。また、ロードフィールドF
1の識別子が実行パケット識別子id2であるならば、
入力されたデータパケットPaの行先フィールドF3の
ノード番号ndに基づくアドレス指定によって、プログ
ラム記憶部33から行先情報(プロセッサ番号Pbおよ
びノード番号nd)および命令情報(演算内容ar)を
読出し、それらの情報を与えられたデータパケットPa
の行先フィールドF3および命令フィールドF4に格納
し、そのデータパケットPaを次段の対データ検出部3
4に導出する。
【0016】対データ検出部34は、プログラム記憶部
33から与えられるデータパケットPaの待ち合わせを
行なう。すなわち、検出部34は、行先情報が一致する
異なる2つのデータパケットPaの検出を行ない、行先
情報が一致する2つのデータパケットPaのうち、一方
のデータパケットPaのデータdtを他方のデータパケ
ットPaのデータフィールドF5に格納し、その他方の
データパケットPaを出力する。したがって、この出力
されるデータパケットPaにはデータフィールドF5に
データdtが2種類存在することになる。
【0017】演算処理部35は、対データ検出部34か
ら与えられるデータパケットPaを入力し、応じて命令
フィールドF4で示される演算内容arに従ってデータ
フィールドF5に格納されるデータdtを演算処理し、
その演算結果を入力されたデータパケットPaのデータ
フィールドF5に格納して、分岐部36に出力する。
【0018】分岐部36は、演算処理部35から与えら
れたデータパケットPaの行先フィールドF3にストア
される行先情報に基づいて入力データパケットPaを内
部データバッファ部37および合流部38のいずれか一
方に出力する。つまり、分岐部36は、前述したように
外部操作されるスイッチMSiにより予めプロセッサ番
号PBが記憶領域36aにストアされているので、与え
られるデータパケットPaの行先フィールドF3にスト
アされるプロセッサ番号Pbと、記憶されたプロセッサ
番号PBとを比較照合し、照合一致に応じて入力された
データパケットPaを内部データバッファ部37に出力
し、照合不一致に応じて、入力されたデータパケットP
aを合流部38に出力するよう動作する。
【0019】内部データバッファ部37は、分岐部36
から入力されるデータパケットPaを先着順に合流部3
2に出力する。このとき合流部32は、何も処理せずに
与えられるデータパケットPaをプログラム記憶部33
に出力する。また、合流部38も、何も処理せずに分岐
部36から与えられるデータパケットPaを該プロセッ
サP1iの外部に出力するように、データ線210に送
出する。
【0020】以上の処理手順に基づき、プログラム記憶
部33に記憶されたデータフロープログラムに基づいて
演算処理が進行する。そして、該プロセッサP1iの合
流部38から外部に出力されたデータパケットPaは、
次のプロセッサP1(i+1)において同様に処理され
る。また、このプロセッサP1iが最後の(図4(a)
のN番目の)データフロー型プロセッサであった場合、
合流部38から導出されるデータパケットPaは、ホス
トコンピュータH1に該マルチプロセッサシステム20
0の演算結果として入力される。このようにして、デー
タフロー型マルチプロセッサシステム200としてのデ
ータフロープログラムの実行処理が行なわれる。
【0021】
【発明が解決しようとする課題】上述したように、従来
のデータフロー型プロセッサは、複数個接続してシステ
ム構成することが容易であるが、データフロープログラ
ムを有効に、かつ正常に動作させるためには各プロセッ
サのプロセッサ番号を各々別の値に設定する必要がある
ので、該システムを構成するプロセッサの個数が増えれ
ば増えるほど、手動に頼っているプロセッサ番号の設定
操作は、時間がかかるとともに、非効率的であった。
【0022】それゆえに、この発明の目的は、データ伝
送路を介して相互に結合されるデータ駆動型情報処理装
置において、各装置を一意に特定するための情報を設定
する操作を短時間で、かつ効率的に行なうことのできる
データ駆動型情報処理装置を提供することである。
【0023】
【課題を解決するための手段】この発明に係るデータ駆
動型情報処理装置は伝送路を介して相互に結合されるデ
ータ駆動型情報処理装置であって、予めロードされるデ
ータフロープログラムに従って与えられるデータパケッ
トについて演算処理を行なう内部演算処理手段と、伝送
路を介して該装置外部から与えられるデータパケットを
受ける第1の分岐手段と、内部演算処理手段が導出する
データパケットを受ける第2の分岐手段と、第1または
第2の分岐手段からのデータパケットを受けて、内部演
算処理手段に与える第1の合流手段と、第1または第2
の分岐手段からのデータパケットを受けて、伝送路を介
して該装置外部に導出する第2の合流手段とを備えて構
成され、さらに、データパケットは、少なくとも結合さ
れるデータ駆動型情報処理装置のそれぞれを一意に特定
するための情報、該データパケットが該装置外部に導出
されることを示す外行情報および演算処理のための命令
情報を含んで構成される。上述したような構成におい
て、さらに第1分岐手段は、プログラムのロードまたは
該装置におけるプログラムの実行に先立って与えられる
データパケット中の特定情報を記憶する記憶手段を有
し、プログラムロード時、またはプログラム実行時、第
1分岐手段は与えられるデータパケットを、その中の特
定情報と記憶手段に記憶される特定情報とに基づいて、
第1および第2合流手段のいずれか一方に選択的に与
え、第2分岐手段は与えられるデータパケットを、その
中の外行情報に基づいて第1および第2合流手段のいず
れか一方に選択的に与えるよう構成される。
【0024】
【作用】この発明に係るデータ駆動型情報処理装置は上
述のように構成されて、伝送路を介して相互に結合され
た状態であっても、各装置は、その第1分岐手段により
データフロープログラムロードまたは該プログラムの実
行に先立って与えられるデータパケット中の特定情報を
記憶手段に記憶させることができるので、各装置を一意
に特定するための装置番号などの自動設定が可能とな
る。
【0025】
【実施例】以下、この発明の一実施例を図面を参照しな
がら詳細に説明する。
【0026】図1(a)ないし(c)は、本発明の一実
施例によるデータフロー型マルチプロセッサシステムに
おける各プロセッサの構成およびデータパケットのフィ
ールド構成を説明するための図である。
【0027】図1(a)にはデータフロー型マルチプロ
セッサシステム100のシステム構成が示される。シス
テム100は該システム100を集中的に管理および制
御するためのホストコンピュータH1およびデータフロ
ー型プロセッサPi(i=1、2、3、…、N)を含ん
で構成され、ホストコンピュータH1およびデータフロ
ー型プロセッサPiのそれぞれはデータ線110を介し
て結合される。また、ホストコンピュータH1は該シス
テムにおいて各プロセッサPiにデータフロープログラ
ムをロードするためにデータパケットPAを供給すると
ともに、プロセッサPiにストアされたデータフロープ
ログラムを実行するために実行のためのデータがストア
されたデータパケットPAを供給する。このデータパケ
ットPAの詳細については後述する。
【0028】上述のマルチプロセッサシステム100を
構成するデータフロー型プロセッサPiのシステム構成
が図1(b)に示される。
【0029】図1(b)においてプロセッサPiはその
入力端がホストコンピュータH1またはデータフロー型
プロセッサP(i−1)にデータ線110を介して接続
される分岐部11、合流部12、プロセッサ記憶部1
3、対データ検出部14、演算処理部15、分岐部1
6、内部データバッファ部17、その出力端がホストコ
ンピュータH1またはデータフロー型プロセッサP(i
+1)にデータ線110を介して接続される合流部18
を含んで構成される。分岐部11は、記憶領域11aを
有し、ここには該プロセッサPiを一意に特定するため
のプロセッサ番号PBがストアされる。
【0030】図1(c)には、データフロー型マルチプ
ロセッサシステム100において巡回するデータパケッ
トPAのフィールド構成が示される。図1(c)に示さ
れるデータパケットPAと前述した図4(c)に示され
る従来のデータパケットPaとを比較し、その構成上異
なる点はデータパケットPAが外行フィールドF2を新
たに設けている点にある。外行フィールドF2には該パ
ケットPAが他のデータフロー型プロセッサPiに導出
されるべきパケットかどうかの情報を表わす外行識別子
extが格納される。その他のフィールドF1、F3、
F4およびF5のそれぞれに格納されるデータについて
は、図4(c)のデータパケットPaの該当するフィー
ルドに格納されるデータと同一なので、説明は省略す
る。
【0031】図2は、前掲図1(b)に示されたデータ
フロー型プロセッサPiの分岐部11のパケット分岐動
作とプロセッサ番号PBの記憶動作を示す処理フロー図
である。
【0032】図3(a)ないし(c)は、前掲図1
(b)に示されたデータフロー型プロセッサPiのプロ
グラム記憶部13におけるプログラム書込みとプログラ
ム読出しの動作を説明するための図である。
【0033】次に、データフロー型マルチプロセッサシ
ステム100とデータフロー型プロセッサPiの動作に
ついて、図1ないし図3を参照して説明する。
【0034】まず、システムの立上げによりホストコン
ピュータH1は図1(c)に示されるようなデータパケ
ットPAをデータ線110を介してたとえばデータフロ
ー型プロセッサP1に与える。プロセッサP1はこのデ
ータパケットPAをまず分岐部11において入力し、分
岐部11はそのデータパケットPAのロードフィールド
F1の識別がロードパケット識別子id1であることを
読取るので、該パケットPAの行先フィールドF3に格
納されているプロセッサ番号Pbを記憶領域11aに書
込んでプロセッサ番号PBとしてストアする。その後、
このデータパケットPAは合流部12に導出される。
【0035】次に、ホストコンピュータH1はデータフ
ロー型プロセッサP2にプロセッサ番号PBを割付ける
ためのデータパケットPAを供給する。このデータパケ
ットPAはまずプロセッサP1の分岐部11にデータ線
110を介して入力される。分岐部11は、与えられる
データパケットPAのロードフィールドF1に格納され
ているロードパケット識別子id1を読取り、続いてプ
ロセッサ番号Pbを読取る。そして、読取られたプロセ
ッサ番号Pbと、記憶領域11aにストアされたプロセ
ッサ番号PBとを比較照合し、照合不一致に応じて入力
されたデータパケットPAを合流部18を介して次段の
データフロー型プロセッサP2に導出する。プロセッサ
P2はプロセッサP1を経由してホストコンピュータH
1から与えられるデータパケットPAをその分岐部11
において入力し、パケットPAのロードフィールドF1
がロードパケット識別子id1を格納していることに応
じて、行先フィールドF3のプロセッサ番号Pbを読取
る。このとき、プロセッサP2の記憶領域11aにはプ
ロセッサ番号がストアされていないので、与えられるデ
ータパケットPAに格納されたプロセッサ番号Pbを読
取って、記憶領域11aに書込んでプロセッサ番号PB
にしてストアする。
【0036】このようにして、以降のプロセッサP3、
P4、…,PNのそれぞれについてプロセッサ番号が順
次割付けられる。
【0037】次に、データフロープログラムがホストコ
ンピュータH1からデータパケットPAにして各プロセ
ッサPiに供給される。このデータフロープログラムロ
ードのためのパケットPAもまた、プロセッサP1、P
2、…、PNの順に伝送される。ホストコンピュータH
1から供給されるデータフロープログラムのためのデー
タパケットPAはデータフロー型プロセッサPiに伝送
され、プロセッサPiの分岐部11に入力される。分岐
部11は、このデータパケットPAがロードパケットで
あるか実行パケットであるかをロードフィールドF1に
格納されている識別子に基づいて判定する。このとき、
分岐部11は、与えられるデータパケットPAに格納さ
れるプロセッサ番号Pbと記憶領域11aにストアされ
たプロセッサ番号PBとを比較照合し、その照合結果に
応じて与えられたデータパケットPAを合流部12およ
び18のいずれか一方に選択的に分岐させる。つまり、
両プロセッサ番号が一致すれば、分岐部11は与えられ
るデータパケットPAを合流部12に導出するが、両プ
ロセッサ番号が不一致ならば、該データパケットPAは
該プロセッサPi宛に供給されたデータパケットではな
いので、合流部18へ導出して、データ線110から該
装置外部に出力するよう処理する。この分岐部11のデ
ータパケットPAの分岐動作が図2の処理フローで示さ
れる。
【0038】図2の処理フローを参照すると、分岐部1
1は処理ステップS1(図中、S1と略す)において、
常にデータ線110を介してデータパケットPAの入力
の有無を検知している。データパケットPAの入力がな
い間は、ステップS1の判別処理が繰返されるが、一旦
パケットPAの入力が検知されると、ステップS2以降
の処理が実行される。
【0039】ステップS2の処理においては、分岐部1
1は与えられるデータパケットPAのロードフィールド
F1の識別子を参照して、最初のロードパケットPAで
あるか否かを判定する。これは、記憶領域11aにプロ
セッサ番号PBが書込まれておらず、かつ入力したデー
タパケットPAのロードフィールドF1にロードパケッ
ト識別子id1が格納されているとき、この判別処理が
成立する。ステップS2の判別処理において、プロセッ
サPiが最初に入力したロードパケットであることが判
別されると、応じてステップS3の処理が実行され、分
岐部11は与えられたデータパケットPAの行先フィー
ルドF3に格納されたプロセッサ番号Pbを読取り、記
憶領域11aに書込んでプロセッサ番号PBにしてスト
アする。その後、このデータパケットPAは合流部12
へ導出される。
【0040】前述のステップS2の処理において入力さ
れたデータパケットPAは最初のロードパケットでない
ことが判別されると、ステップS4の処理においてプロ
セッサ番号照合の処理が行なわれる。分岐部11は与え
られるパケットPAに格納されたプロセッサ番号Pbと
記憶領域11aにストアされたプロセッサ番号PBとを
照合し、その照合結果はステップS5において判別され
る。
【0041】ステップS5の処理においてプロセッサ番
号照合一致であることが確認されると、該入力データパ
ケットPAは合流部12へ導出されるが、照合不一致で
あることが確認されると該入力データパケットPAは、
該プロセッサPi宛に供給されたものではないと判別さ
れて、合流部18を介してデータ線110に送出され、
該プロセッサPi外部に導出される。
【0042】上述したような分岐部11の分岐処理によ
り、各プロセッサPiに供給されるデータパケットPA
の該プロセッサPi内部および該プロセッサPi外部の
いずれか一方への選択的な分岐処理が行なわれる。
【0043】上述したように分岐部11を介して導出さ
れたデータパケットPA(ロードパケットおよび実行パ
ケットを含む)は、プロセッサ番号PBに従って合流部
12を介してプログラム記憶部13に導出される場合
と、合流部18を介して該プロセッサPi外部に導出さ
れる場合とがある。
【0044】入力されたデータパケットPAが分岐部1
1を介してプロセッサPi内部に導出されると、該パケ
ットPAは合流部12を介してプログラム記憶部13に
与えられる。プログラム記憶部13は、与えられるデー
タパケットPAのロードフィールドF1にロードパケッ
ト識別子id1がストアされていることを判別すれば、
該入力データパケットPAのノード番号ndで指定され
るアドレス領域に入力データパケットPAのデータフィ
ールドF5のみの内容を書込んで記憶し、この入力デー
タパケットPAを消滅させて次段に出力しない。この入
力パケットPAのデータフィールドF5には次の行先情
報、命令情報および外行情報が入っている。
【0045】また、入力されたデータパケットPAのロ
ードフィールドF1に格納される識別子が実行パケット
識別子id2であるならば、入力されたデータパケット
PAの行先フィールドF3のノード番号ndに基づくア
ドレス指定によってプログラム記憶部13から外行情
報、行先情報および命令情報を読出し、それらの情報を
入力されたデータパケットPAの外行フィールドF2、
行先フィールドF3および命令フィールドF4のそれぞ
れに格納し、その後データパケットPAを対データ検出
部14に導出する。このプログラム記憶部13のプログ
ラムの書込みと読出しの動作は、図3(a)ないし
(c)に模式図にして示される。図3(a)のロードパ
ケットにはそのデータフィールドF5に行先情報dt
1、命令情報dt2および外行情報dt3が格納され
る。プログラム記憶部13は、図3(b)に示されるよ
うにロードパケット中のノード番号ndによるアドレス
指定によりデータの書込先を特定し、ここに書込に
よりロードパケット中のデータフィールドF5にストア
される行先情報、命令情報および外行情報を書込んでス
トアすることで、データフロープログラムがロードされ
る。その後、プログラム記憶部13が実行パケットを受
取り、そのパケット中のノード番号ndによるアドレス
指定で、プログラム記憶部13中のデータの読出先を
特定すると、読出動作が行なわれて、読出された行先
情報、命令情報および外行情報は、図3(c)に示され
るように外行フィールド、行先フィールドおよび命令フ
ィールドに順次格納される。
【0046】以上のようにして、プログラム記憶部13
ではデータフロープログラムの書込みと実行パケットに
よるプログラムの読出しとが行なわれる。
【0047】対データ検出部14は、プログラム記憶部
13から導出されるデータパケットPAの待ち合わせを
行なう。すなわち、検出部14は、同じ行先情報を有す
る2つのデータパケットPAを検出し、一方のデータパ
ケットPAのデータフィールドF5のデータdtを他方
のデータパケットのデータフィールドF5に格納し、そ
の他方のデータパケットPAを演算処理部15に導出す
る。したがって、対データ検出部14から導出されるパ
ケットPAのデータフィールドF5には演算されるべき
2つのオペランドデータdtが格納されている。
【0048】演算処理部15は、前段の対データ検出部
14から導出されるデータパケットPAを入力し、その
命令フィールドF4に格納されている演算内容arを解
読し、データフィールドF5の2つのオペランドデータ
dtに対して演算内容arに従った演算処理を施し、そ
の演算結果をデータパケットPAのデータフィールドF
5に格納した後、このパケットPAを分岐部16に出力
する。
【0049】分岐部16は、演算処理部15から与えら
れたデータパケットPAの外行フィールドF2に格納さ
れた外行識別子extに基づいて、該入力データパケッ
トPAを内部データバッファ部17および合流部18の
いずれか一方に選択的に出力する。
【0050】内部データバッファ部17は、分岐部16
から与えられるデータパケットPAを先着順に合流部1
2に出力する。合流部12は分岐部11および内部デー
タバッファ部17から与えられるデータパケットPAを
何ら処理せず、プログラム記憶部13に導出する。合流
部18も同様にして、分岐部11および16から与えら
れるデータパケットを何ら処理せず、データ線110に
送出して、次段のプロセッサP(i+1)またはホスト
コンピュータH1に出力する。
【0051】以上のようにして、各プロセッサPiは、
データパケットPAがプログラム記憶部13に記憶され
たデータフロープログラムに基づいて分岐部11ないし
合流部18を含んで構成されるリングを廻り続けること
によりプログラム記憶部13にストアされるデータフロ
ープログラムが実行されて処理が進行する。
【0052】そして、データフロー型プロセッサPiの
合流部18から外部に出力されたデータパケットPA
は、次に接続されるプロセッサP(i+1)に入力さ
れ、同様にそこにストアされるデータフロープログラム
に従った処理が行なわれる。該システム100の最後の
(図1(a)では、N番目)データフロー型プロセッサ
PNから導出されるデータパケットPAはホストコンピ
ュータH1に該システムの演算結果として介される。こ
のようにして、データフロー型マルチプロセッサシステ
ム100としての実行処理が行なわれる。
【0053】
【発明の効果】以上のようにこの発明によれば、伝送路
を介して相互に結合されるデータ駆動型情報処理装置に
おいて、各情報処理装置を一意に特定するための情報を
自動設定できるという効果がある。また、この効果によ
り、伝送路を介して相互に結合されるデータ駆動型情報
処理装置の数が大きい大規模システム構成であっても、
各情報処理装置を一意に特定するための情報の割付けに
要する時間は極めて短縮化されるので、該システム自体
の処理能力の向上を図れるという効果がある。さらに、
複数のデータ駆動型情報処理装置を伝送路を介して相互
に結合して構成されるマルチプロセッサシステムにおけ
る応用プログラム開発時にあっても、該プログラムの実
行効率を最大とする装置の数を的確にかつ容易に求める
ことができるという効果がある。
【図面の簡単な説明】
【図1】(a)ないし(c)は、本発明の一実施例によ
るデータフロー型マルチプロセッサシステムにおける各
プロセッサの構成およびデータパケットのフィールド構
成を説明するための図である。
【図2】図1(a)に示されたデータフロー型プロセッ
サPiの分岐部11のパケット分岐動作とプロセッサ番
号の記憶動作を示す処理フロー図である。
【図3】(a)ないし(c)は、図1(b)に示された
データフロー型プロセッサPiのプログラム記憶部にお
けるプログラム書込みとプログラム読出しの動作を説明
するための図である。
【図4】(a)ないし(c)は、従来のデータフロー型
マルチプロセッサシステムにおける各プロセッサの構成
およびデータパケットのフィールド構成を説明するため
の図である。
【符号の説明】
11 分岐部 12 合流部 13 プログラム記憶部 14 対データ検出部 15 演算処理部 16 分岐部 17 内部データバッファ部 18 合流部 100 データフロー型マルチプロセッサシステム 110 データ線 11a 記憶領域 F1 ロードフィールド F2 外行フィールド F3 行先フィールド F4 命令フィールド F5 データフィールド PA データパケット Pi データフロー型プロセッサ なお、各図中、同一符号は同一または相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 伝送路を介して相互に結合されるデータ
    駆動型情報処理装置であって、 予めロードされるデータフロープログラムに従って、与
    えられるデータパケットについて演算処理を行なう内部
    演算処理手段と、 前記伝送路を介して該装置外部から与えられるデータパ
    ケットを受ける第1の分岐手段と、 前記内部演算処理手段が導出するデータパケットを受け
    る第2の分岐手段と、 前記第1または第2の分岐手段からのデータパケットを
    受けて、前記内部演算処理手段に与える第1の合流手段
    と、 前記第1または第2の分岐手段からのデータパケットを
    受けて、前記伝送路を介して該装置外部に導出する第2
    の合流手段とを備え、 前記データパケットは、少なくとも前記結合されるデー
    タ駆動型情報処理装置のそれぞれを一意に特定するため
    の情報、該データパケットが該装置外部に導出されるこ
    とを示す外行情報および前記演算処理のための命令情報
    を含み、 前記第1分岐手段は、前記プログラムのロードまたは、
    該装置における前記プログラムの実行に先立って与えら
    れる前記データパケット中の前記特定情報を記憶する記
    憶手段をさらに有し、 前記プログラムロード時、または前記プログラム実行
    時、前記第1分岐手段は与えられる前記データパケット
    を、その中の前記特定情報と前記記憶手段に記憶される
    前記特定情報とに基づいて、前記第1および第2合流手
    段のいずれか一方に選択的に与え、かつ前記第2分岐手
    段は与えられる前記データパケットを、その中の前記外
    行情報に基づいて前記第1および第2合流手段のいずれ
    か一方に選択的に与える、データ駆動型情報処理装置。
JP31792991A 1991-12-02 1991-12-02 データ駆動型情報処理装置 Expired - Fee Related JP2754105B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31792991A JP2754105B2 (ja) 1991-12-02 1991-12-02 データ駆動型情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31792991A JP2754105B2 (ja) 1991-12-02 1991-12-02 データ駆動型情報処理装置

Publications (2)

Publication Number Publication Date
JPH05159081A true JPH05159081A (ja) 1993-06-25
JP2754105B2 JP2754105B2 (ja) 1998-05-20

Family

ID=18093612

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31792991A Expired - Fee Related JP2754105B2 (ja) 1991-12-02 1991-12-02 データ駆動型情報処理装置

Country Status (1)

Country Link
JP (1) JP2754105B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6532478B1 (en) 1999-07-14 2003-03-11 Fujitsu Limited File loader in information processing system of multiprocessor configuration

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6532478B1 (en) 1999-07-14 2003-03-11 Fujitsu Limited File loader in information processing system of multiprocessor configuration

Also Published As

Publication number Publication date
JP2754105B2 (ja) 1998-05-20

Similar Documents

Publication Publication Date Title
US5511215A (en) Debugging system for the loading and execution of data flow programs
US6003126A (en) Special instruction register including allocation field utilized for temporary designation of physical registers as general registers
US5125097A (en) Data flow type information processors where data packets pass through plurality of merging and branching portions of the internal path
JP2004529405A (ja) 依存性を決定するためのコンテンツ・アドレス指定可能メモリを実装したスーパースケーラ・プロセッサ
JPH0522936B2 (ja)
JP2632074B2 (ja) データフロー型情報処理装置
US5542079A (en) Data driven processor for reading data from storage to apply prescribed operation in response to operation updating instruction and updating the contents of the storage
JP2754105B2 (ja) データ駆動型情報処理装置
JP2000194556A (ja) 命令ルックアヘッドシステムおよびハ―ドウェア
JP3234629B2 (ja) データ駆動型プロセッサ
JPH01123328A (ja) 計算機方式
JPH0644389A (ja) データ駆動型情報処理装置
JP2506591B2 (ja) 補助処理装置
JPH0279122A (ja) 浮動小数点演算機構
WO1987004829A1 (en) Improvements relating to control flow in computers
JPS61194566A (ja) ベクトルデ−タ参照制御方式
JPH05303657A (ja) データ駆動型情報処理装置
JPS6051739B2 (ja) マイクロプログラム方式
JPH01116832A (ja) データフロー制御コンピュータの命令処理方式
JPS58225440A (ja) メモリ制御装置
JPS58222366A (ja) 並列演算装置
JPH01195538A (ja) データフロー型情報処理装置
JPH0588890A (ja) データ処理方法
JPS62143176A (ja) ベクトルレジスタアクセス制御方式
JPH05298092A (ja) 情報処理装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980127

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080306

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090306

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees