JPH0245860A - データ転送装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は処理装置間におけるデータの授受を行うデー
タ転送装置に関するものである。

〔従来の技術〕

第４図は例えば特開昭５８−１４２３４号公報に示され
た従来のデータ転送装置を示すブロック図であり、図に
おいて、（１）及び（２）はプログラムに従って制御・
処理する主処理装置及び従処理装置、（３）は主処理装
置（１）及び従処理装置（２）からの入力データを一時
記憶するデータメモリ、（４）は主処理装置（１）がデ
ータメモリ（３）をアクセスするためのアドレスバス、
（５）は従処理装置（２）がデータメモリ（３）をアク
セスするためのアドレスバス、（６）はデータメモリ（
３）にアドレスバス（４）かアドレスバス（５）のいず
れかを接続するアドレス切替回路、（７）は主処理装置
（１）がデータメモリ（３）とデータのやり取りを行う
データバス、（８）は従処理装置（２）がデータメモリ
（３）とデータのやり取りを行うデータバス、（９）は
データメモリ（３）にデータバス（７）かデータバス（
８）のいずれかを接続するデータ切替回路である。

次に動作について説明する。従処理装置（２）から主処
理装置（１）へデータを転送する場合を考える。

従処理装置（２）からデータメモリ（３）へブータラ格
納するために、アドレス切替回路（６）によりアドレス
パス（５）をデータ切替回路（９）によりデータバス（
８）をそれぞれデータメモリ（３）に接続する０これに
よって、従処理装置（２）はアドレスバス（５）により
データメモリ（３）のアドレスを指定し、データバス（
８）に書き込みデータを出力して、データメモリ（３）
の指定アドレスにデータを書き込み、指定アドレスを１
つ増加する。このようにして、すべてのデータ・をデー
タメモリ（３）に書き込むと、書き込んだデータ入力数
をデータメモリ（３）の所定アドレスに書き込み、アド
レス切替回路（６）によりアドレスバス（４）をデータ
切替回路（９）によりデータバス（７）をそれぞれデー
タメモリ（３）に接続する。これを受けて主処理装置（
１）はデータメモリ（３）の所定アドレス内のデータ入
力数をアドレスバス（４）及びデータバス（７）を用い
て読み込み、そのデータ入力数に基づきデータメモリ（
３）からアドレスバス（４）により、指定アドレスを変
化させながらデータバス（７）を介して転送データを読
み込む。また主処理装置（１）から従処理装置（２）へ
のデータ転送も同様にして行なえる。

〔発明が解決しようとする課題〕

従来のデータ転送装置は以上のように構成されていたの
で、データ入力用のデータメモリはデータ書き込み側の
従処理装置及びデータ読み出し側の主処理装置のメモリ
空間の一部を占めているため、従処理装置の高速アクセ
スに追従できるアクセス時間の短い高価なメモリ素子を
使用しなければならず、またデータ書き込み時に、書き
込みデータ数を計数しながらデータ転送しなければなら
ないため、プログラムが複雑になり処理実行時間等 が長くなる為の問題点があった口 この発明は上記のような問題点を解消するためになされ
たもので、データメモリとして安価な低速アクセスのメ
モリ素子を使用できるとともに、従処理装置のアドレス
空間を有効に使え、データ書き込み処理のプログラムが
簡単になるデータ転送装置を得ることを目的とする。

〔課題を解決するための手段〕

この発明に係るデータ転送装置はデータメモリの書き込
み側にアドレスカウンタを設け、データ書き込み時はア
ドレスカウンタの値によりデータを書き込み、データ読
み出し時は・直接データを読み出すようにしたものであ
る。

〔作用〕

この発明におけるデータ転送装置はデータ書き込み側に
アドレスカウンタを設けることにより、データ書き込み
時のデータメモリへのアクセス時間を長くするとともに
、書き込み側のアドレス空間としては、書き込みデータ
用の１ワードのみを専有し、１ワードのみの書き込みだ
けでよく〜プログラムを簡単にする。

〔実施例〕

以下この発明の一実施例を図について説明する。

第１図はこの発明の一実施例によるデータ転送装置を示
すブロック図であり、図において、符号（１）〜（９）
は前記従来のものと同様であるので説明は省略する。図
中、αＱはアドレスカウンタ、（ｌυは従処理装置（２
）がアドレスカウンタαＱの内容を増加させる従処理装
置（２）の制御信号、（６）はアドレスカウンタαＱの
出力によりデータメモリ（３）をアクセスするアドレス
カウンタの出力アドレスである。

次に動作について従処理装置（２）から主処理装置（１
）へのデータ転送の場合を例に取って説明する。

従処理装置（２）からデータメモリ（３）へデータを格
納するため、アドレス切替回路（６）によりアドレスカ
ウンタ０Ｑの出力アドレス＠をデータ切替回路（９）に
より、データバス（８）をそれぞれデータメモリ（３）
に接続する。これによって、従処理装置（２）はデータ
バス（８）に書き込みデータを出力し、アドレスカウン
タ０Ｑの出力アドレス＠を通して、アドレスカウンタ０
０によって指定されたデータメモリ（３）の指定アドレ
スにデータを書き込む。続いて、従処理装置（２）は従
処理装置（２）の制御信号αυによりアドレスカウンタ
αＯの値を１つ増加させ、新しい書き込みデータをデー
タバス（８）に出力する。このようにして、従処理装置
（２）からの所定のデータの書き込みが終了すると、ア
ドレスカウンタαりの値をデータメモリ（３）の所定ア
ドレスに書き込み、アドレス切替回路（６）によりアド
レスバス（４）をデータ切替回路（９）によりデータバ
スαηをそれぞれデータメモリ（３）に接続する。これ
を受けて、主処理装置（１）はデータメモリ（３）の所
定アドレス内のデータ入力数をアドレスバス（４）及び
データバス（７）を用いて読み込み、そのデータ入力数
に基づきデータメモリ（３）からアドレスバス（４）に
より、指定アドレスを変化させながら、データバス（７
）を介して転送データを読み込む。また、主処理装＠（
１）から従処理装置（２）へのデータ転送も同様にして
行なえる。

なお、上記実施例では従処理装置（２）側にアドレスカ
ウンタαｑを設けた場合を示したが主処理装置（１）側
にアドレスカウンタαＱを設けても良く、上記実施例と
同様の効果を奏する。次にこの発明の他の実施例を第２
図を用いて説明する。図において、第１図と同一符号は
同−又は相当部分を示す。従処理装置（２）からデータ
メモリ（３）に転送データを格納し終れば、アドレスバ
ス（５）及びデータバス（８）を介して、アドレスカウ
ンタ設定回路（至）により、アドレスカウンタαＱに格
納したデータ数を設定する。

そしてアドレスとデータを切り替えた後、主処理装置（
１）の制御信号α→により、主処理装！（１）はデータ
メモリ（３）から、転送データを読み込むことができる
。

また、上記実施例ではアドレスカウンタＱｌはデータ格
納時に増加または、減少するのみであるが、主処理装置
（１）の処理プログラムに対応して、従処理装置（２）
側から設定できるようにしてもよい。次にこの発明の他
の実施例を第３図を用いて説明する。図において、第１
図もしくは第２図と同一符号は同−又は相当部分を示す
。従処理装置（２）からデータメモリ（３）へのデータ
格納を行う前に、アドレスバス（５）及びデータバス（
８）を介してＵＰ／ＤＯＷＮ制御回路へ０に増加または
減少を設定しておくことにより、データメモリ（３）へ
のデータ格納時、従処理装置（２）の制御信号αυをＵ
Ｐ／ＤＯＷＮ制御回路（至）を介して、アドレスカウン
タ制御信号α・としてアドレスカウンタα０を制御する
ことにより、アドレスカウンタαＱを増加または減少さ
せることができる。

〔発明の効果〕 以上のように、この発明によればデータメモリのアドレ
スを指定するアドレスカウンタを入力側に設け、データ
メモリへのデータの格納をアドレスカウンタを介して行
うようにしたので、低速の安価なデータメモリが使え、
入力側の従処理装置のアドレス空間を有効に使え、デー
タ入力時のプログラムが簡単なデータ転送装置が得られ
る効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例によるデータ転送装置を示
すブロック図、第２図及び第３図はこの発明の他の実施
例を示すデータ転送装置のブロック図、第４図は従来の
データ転送装置を示すブロック図である。

Claims (1)

【特許請求の範囲】
1. 処理装置間でデータの授受を行うデータ転送装置におい
   て、上記処理装置からの転送データを一時記憶するデー
   タメモリと、このデータメモリのアドレスを指定するア
   ドレスカウンタを備えデータ転送時、データメモリにデ
   ータを入力する時は、このアドレスカウンタにより示さ
   れたメモリアドレスにデータを入力し、その後アドレス
   カウンタの内容を増加させるようにし、データを出力す
   るときはデータバスを出力側に切り替えて、直接データ
   を読み出すことができるようにしたことを特徴とするデ
   ータ転送装置。