JPH0728623A - リングバッファの制御方法 - Google Patents
リングバッファの制御方法Info
- Publication number
- JPH0728623A JPH0728623A JP29705191A JP29705191A JPH0728623A JP H0728623 A JPH0728623 A JP H0728623A JP 29705191 A JP29705191 A JP 29705191A JP 29705191 A JP29705191 A JP 29705191A JP H0728623 A JPH0728623 A JP H0728623A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- mem
- ring buffer
- continuous
- contents
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Memory System (AREA)
- Executing Machine-Instructions (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】
【目的】メモリの終端と先端をまたいだ連続したメモリ
内容を読むときの制御の中断をなくする。 【構成】リングバッファとして使う連続したメモリは、
必要とする容量の倍の容量の倍を連続して使い、メモリ
に書き込む際は、あたかも前半分と後半分の２つのバッ
ファがある分だけ設けて、前半分と後半分に全く同じ内
容を同じ順序で書き込んでおき、本来のバッファの終端
と先端をまたいで連続してメモリ内容を読むときには、
前半部の終端と後半部の先端を連続して読み込む。 【効果】リングバッファのアドレスの終端と先端のメモ
リをまたがった連続した内容を読み込む時、連続してア
ドレッシングが可能となるため、制御の中断がなく、処
理速度が向上できる。
内容を読むときの制御の中断をなくする。 【構成】リングバッファとして使う連続したメモリは、
必要とする容量の倍の容量の倍を連続して使い、メモリ
に書き込む際は、あたかも前半分と後半分の２つのバッ
ファがある分だけ設けて、前半分と後半分に全く同じ内
容を同じ順序で書き込んでおき、本来のバッファの終端
と先端をまたいで連続してメモリ内容を読むときには、
前半部の終端と後半部の先端を連続して読み込む。 【効果】リングバッファのアドレスの終端と先端のメモ
リをまたがった連続した内容を読み込む時、連続してア
ドレッシングが可能となるため、制御の中断がなく、処
理速度が向上できる。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタルコンピュー
タシステムに使用されるリングバッファの制御方法に関
する。
タシステムに使用されるリングバッファの制御方法に関
する。
【０００２】
【従来の技術】リングバッファは、メモリの一部を連続
して使い、その連続したメモリの終端の次をメモリの先
端に割付け、リング上に使い、見かけ上終端のない連続
したバッファとするものである。
して使い、その連続したメモリの終端の次をメモリの先
端に割付け、リング上に使い、見かけ上終端のない連続
したバッファとするものである。
【０００３】図２は、従来のこの種のリングバッファの
制御方法の一例を示すための図である。図２において
は、２５６バイトからなる連続したメモリ領域ｍｅｍ
［０］，ｍｅｍ［１］，…，ｍｅｍ［２５５］を使う。
ｍｅｍ［２５４］からｍｅｍ［２５５］，ｍｅｍ
［０］，ｍｅｍ［１］，ｍｅｍ［２］，ｍｅｍ［３］と
連続してメモリ内容を読もうとする時、ｍｅｍ［２５
５］とｍｅｍ［０］の間でメモリアドレスの不連続があ
る。
制御方法の一例を示すための図である。図２において
は、２５６バイトからなる連続したメモリ領域ｍｅｍ
［０］，ｍｅｍ［１］，…，ｍｅｍ［２５５］を使う。
ｍｅｍ［２５４］からｍｅｍ［２５５］，ｍｅｍ
［０］，ｍｅｍ［１］，ｍｅｍ［２］，ｍｅｍ［３］と
連続してメモリ内容を読もうとする時、ｍｅｍ［２５
５］とｍｅｍ［０］の間でメモリアドレスの不連続があ
る。
【０００４】
【発明が解決しようとする課題】上述した従来のリング
バッファの制御方法では、メモリの終端と先端をまたい
だ連続したメモリ内容を読む時、メモリのアドレスが不
連続になるため、読むためのアドレス操作が不連続にな
り、制御を分割しなければならないため、処理に時間が
かかるという欠点がある。
バッファの制御方法では、メモリの終端と先端をまたい
だ連続したメモリ内容を読む時、メモリのアドレスが不
連続になるため、読むためのアドレス操作が不連続にな
り、制御を分割しなければならないため、処理に時間が
かかるという欠点がある。
【０００５】
【課題を解決するための手段】本発明のリングバッファ
の制御方法は、リングバッファとして使うメモリを、本
来必要とする容量の２倍の容量分だげ設けて連続したア
ドレスを割り付け、前半部と後半部とで同じ内容を同じ
順序で書き込んでおいて、本来のリングバッファの終端
と先端と連続した内容を連続して読み込まうとするとき
には、前半部と後半部を連続して読み込むことを特徴と
する。
の制御方法は、リングバッファとして使うメモリを、本
来必要とする容量の２倍の容量分だげ設けて連続したア
ドレスを割り付け、前半部と後半部とで同じ内容を同じ
順序で書き込んでおいて、本来のリングバッファの終端
と先端と連続した内容を連続して読み込まうとするとき
には、前半部と後半部を連続して読み込むことを特徴と
する。
【０００６】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００７】図１において、２５６バイトの２倍の連続
したメモリ領域ｍｅｍ［０］，ｍｅｍ［１］，…，ｍｅ
ｍ［２５５］，ｍｅｍ［２５６］，ｍｅｍ［２５７］，
…，ｍｅｍ［５１１］を使う。前半分と後半分を同じ制
御、つまり同じ内容を同じ順序で書き込む。
したメモリ領域ｍｅｍ［０］，ｍｅｍ［１］，…，ｍｅ
ｍ［２５５］，ｍｅｍ［２５６］，ｍｅｍ［２５７］，
…，ｍｅｍ［５１１］を使う。前半分と後半分を同じ制
御、つまり同じ内容を同じ順序で書き込む。
【０００８】ｍｅｍ［２５４］からｍｅｍ［２５５］，
ｍｅｍ［０］，ｍｅｍ［１］，ｍｅｍ［２］，ｍｅｍ
［３］を連続した読もうとするとき、ｍｅｍ［２５４］
からｍｅｍ［２５９］までを連続した読むことで代行す
る。なぜなら、ｍｅｍ［０］とｍｅｍ［２５６］、ｍｅ
ｍ［１］とｍｅｍ［２５７］、ｍｅｍ［２］とｍｅｍ
［２５８］、ｍｅｍ［３］とｍｅｍ［２５９］の内容が
全く同じであるから、等価の連続した読み込みが行われ
たことになるからである。
ｍｅｍ［０］，ｍｅｍ［１］，ｍｅｍ［２］，ｍｅｍ
［３］を連続した読もうとするとき、ｍｅｍ［２５４］
からｍｅｍ［２５９］までを連続した読むことで代行す
る。なぜなら、ｍｅｍ［０］とｍｅｍ［２５６］、ｍｅ
ｍ［１］とｍｅｍ［２５７］、ｍｅｍ［２］とｍｅｍ
［２５８］、ｍｅｍ［３］とｍｅｍ［２５９］の内容が
全く同じであるから、等価の連続した読み込みが行われ
たことになるからである。
【０００９】
【発明の効果】以上に説明したように本発明は、リング
バッファのアドレス終端と先端のメモリをまたがった連
続した内容を読み込む時、連続してアドレッシングが可
能となるため、制御の中断がなく、処理速度が向上する
という利点がある。
バッファのアドレス終端と先端のメモリをまたがった連
続した内容を読み込む時、連続してアドレッシングが可
能となるため、制御の中断がなく、処理速度が向上する
という利点がある。
【図１】本発明の一実施例を示す図である。
【図２】従来の方式の一実施例を示す図である。
Ａ メモリの一部を連続して使っているリングバッフ
ァ領域 ｍｅｍ［ｉ］ リングハッファを構成する要素（ｉ＝
０，１…，５１１） ｍｅｍ［０］ リングバッファの最先端 ｍｅｍ［５１１］ リングバッファの最終端 ｍｅｍ［２５５］ リングバッファの前半部の終端 ｍｅｍ［２６５］ リングバッファの後半部の先端
ァ領域 ｍｅｍ［ｉ］ リングハッファを構成する要素（ｉ＝
０，１…，５１１） ｍｅｍ［０］ リングバッファの最先端 ｍｅｍ［５１１］ リングバッファの最終端 ｍｅｍ［２５５］ リングバッファの前半部の終端 ｍｅｍ［２６５］ リングバッファの後半部の先端
Claims (1)
- 【請求項１】 リングバッファとして使うメモリを、本
来必要とする容量の２倍の容量分だげ設けて連続したア
ドレスを割り付け、前半部と後半部とで同じ内容を同じ
順序で書き込んでおいて、本来のリングバッファの終端
と先端と連続した内容を連続して読み込まうとするとき
には、前半部と後半部を連続して読み込むことを特徴と
するリングバッファの制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29705191A JPH0728623A (ja) | 1991-11-13 | 1991-11-13 | リングバッファの制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29705191A JPH0728623A (ja) | 1991-11-13 | 1991-11-13 | リングバッファの制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0728623A true JPH0728623A (ja) | 1995-01-31 |
Family
ID=17841580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29705191A Pending JPH0728623A (ja) | 1991-11-13 | 1991-11-13 | リングバッファの制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0728623A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2517759A (en) * | 2013-08-30 | 2015-03-04 | Metaswitch Networks Ltd | Ringtail buffers |
-
1991
- 1991-11-13 JP JP29705191A patent/JPH0728623A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2517759A (en) * | 2013-08-30 | 2015-03-04 | Metaswitch Networks Ltd | Ringtail buffers |
| GB2517759B (en) * | 2013-08-30 | 2021-03-31 | Metaswitch Networks Ltd | Ringtail buffers |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0908811A3 (en) | Printer control unit, method of controlling said unit and record medium with a recorded program for controlling the same | |
| US4910704A (en) | Terminal controller with buffer memories storing edited screen data and control method therefor | |
| JPH0728623A (ja) | リングバッファの制御方法 | |
| JPS5853075A (ja) | 高速分離バツフアを備えた情報処理装置 | |
| KR900001530Y1 (ko) | 폰트롬과 문자발생 램 사이의 데이터 전송회로 | |
| JPS617769A (ja) | イメ−ジメモリ書き込み制御方式 | |
| JPH03164850A (ja) | ダイレクトメモリアクセス装置 | |
| JPS6341966A (ja) | 直接メモリアクセス転送装置 | |
| JPH01130692A (ja) | 映像信号記録方法 | |
| JPH0385658A (ja) | データ処理装置 | |
| JPS62192822A (ja) | スタツク制御方式 | |
| JPS59119456A (ja) | セグメンテイシヨンされたメモリのアクセス方式 | |
| JPH06161944A (ja) | Ｄｍａ制御装置 | |
| JPS6364474A (ja) | 画像メモリ制御装置 | |
| JPS63292377A (ja) | 横線ベクトルの高速描画方式 | |
| JPH0731394B2 (ja) | レイアウトスキャナ輪郭線処理方法および装置 | |
| JPH01310966A (ja) | イメージメモリアクセス方式 | |
| JPH10164348A (ja) | データ編集制御回路 | |
| JPS62174844A (ja) | メモリ優先切替方式 | |
| JPS60196858A (ja) | ラベル付デ−タの入力処理装置 | |
| JPH0336644A (ja) | メモリ制御方式 | |
| JPS60140421A (ja) | 出力制御装置 | |
| JPH0816473A (ja) | キャッシュメモリ制御回路 | |
| JPS61157955A (ja) | タグ制御方式 | |
| JPH0439751A (ja) | 情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19971111 |