JPS62263537A - スリ−プタイマ付マイクロプログラム制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 本発明はＣＰＵ等に採用されるマイクロプログラム制？
１１１装置において、スリープタイマを設け、どのマイ
クロコード語からも任意なタイムアツプ時間がセント出
来るようにすることにより、スリープタイマのタイムア
ツプ以前では、そのマイクロコードの指示する処理を実
行しないようにすることによって、マイクロプログラム
制御装置のデグレード化（性能調整）をファームウェア
量を増加することなく有効的、且つ効率良く行なうこと
が出来るようにしたものである。

〔卒業上の利用分野〕

本発明はＣＰＵ等のファームウェア（制′４′ＩＩＩ記
憶装置）を使用するマイクロプログラム制御装置に関す
る。更に、評言すると、機種のデグレード化を行なう場
合、スリープタイマを使用してファームウェア量の増加
なしに行なえるスリープタイマ付マイクロプログラム制
御装置に関する。

〔従来の技術〕

大型のＣＰＵ等ではニーズに対応して、同一機種におい
て各種グレード分けされ、シリーズ化される場合が多い
。通常、グレードが高いａ種はど処理スピードが速く、
グレードが低くなるに従って、順次処理スピードが遅く
なっている。この処理スピードを内部ハードウェアの変
更によって行なうことは製造上不利であり、一般には、
第５図（ａ）、　（ｂ）に示すようにダミーコード（Ｄ
ｔｌＭＭＹ　　Ｃ０ＤＥ）ＩＣ群を使用したファームウ
ェア１によって行なわれている。ハードウェアにて処理
スピードを変更する場合には、各機種の互換性が無くな
ってしまうばかりか、機種毎に製造工程を変えなければ
ならず製造コストがかえって高価なものとなってしまう
ために、ファームウェア中のマイクロプログラムにて処
理スピードを変更している。第５図において、ファーム
ウェアｌのマイクロコード中には必ず次アドレス（ＮＥ
ＸＴ　ＡＤＤＲＥＳＳ）　　１　ａが書き込まれており
、マイクロコード実行後には、次アドレス１ａにて指示
されているアドレスにジャンプするように構成されてい
る。例えば、第５図ｆｂｌに示すように、あるマイクロ
コードＸの次アドレス１ａが書かれているフィールドに
、アドレスＡが入っていた場合、そのマイクロコードを
実行した後、アドレスＡのマイクロコードを実行し続い
て次アドレス１ａの指示で、アドレスＢ、Ｃ，Ｄ。

Ｅ、Ｆ、Ｇと移行する。ここで、アドレスＢ、Ｃ。

■〕に入っているマイクロコードが何らの処理も行なわ
ないダミーコードＩＣ群だとすると、このアドレスを通
過するまで、プログラム制御装置は何らの処理も行なわ
ない。即ち、その通過時間だけアドレスＥの処理が遅れ
ることになる。従来は、各マイクロコード毎にこのダミ
ーコードＩＣ群の増減を計ることにより、機種毎の処理
スピードを変更していた。

（発明が解決しようとする問題点） 斯様な従来技術では、各マイクロコード毎にダミーコー
ド群を設けて処理スピードの変更を行なう構成であるた
め、データ処理スピードを遅（すればするほどファーム
ウェアのダミーコード記憶領域が多く必要となる。また
、各グレード毎に異なるマイクロプログラム構成となる
ため、ａ能拡張や仕様変更等を行なう際に、各グレード
毎に異なる対処が必要になる。また、ダミーコード群が
多い低グレード装置のために大写にのファームウェアを
用い、それを高グレード装置にも共通に用いるとすると
、高グレードの装置においてはファームウェアを有効に
使用していることとはならない等の欠点があった。

本発明は、同一構成のマイクロプログラムをグレードに
関りなく共通かつ有効に使用することが出来、且つ、同
一ハードウェアで各種のグレードに分けることが出来る
スリープタイマ付マイクロプログラム制御装置を提供す
ることを目的とする。

〔問題点を解決するための手段〕

第１図は本発明の原理説明用のブロック図である。

上記目的を達成するため本発明のスリープタイマ付プロ
ゲラｌ、制御装置は、マイクロコードを記憶するファー
ムウェア（制御記憶装置）１を有するマイク！′］プロ
グラム制御”ｉｔ　ａにおいて、前記マイクロコードに
タイマ値を指示するフィールドを設け、該フィールドの
指示により任意にタイムア・７プ時間をセットすること
が出来るスリープタイマ２を設け、前記スリープタイマ
２のタイムアンプ以前においては前記スリープタイマ２
をセントしたマイクロコードに基づく処理を停止する構
成としている。

〔作用〕

上記構成によって、ファームウェア１中の各マイクロコ
ードに、必要とするスリープタイマ２のタイマ値を設定
するだけで、マイクロプログラム制御装置における処理
をタイムアツプ時間だけ停止して遅延させることが出来
る。従って、ファームウェア中にダミーコード群を形成
する必要は無く、その分ファームウェアを有効に使用す
ることが出来るとともに、機種のデグレードはこのタイ
マ値の変更のみで可能になり、ファームウェアを増加す
る必要がない。

〔実施例〕 以下、本発明の一実施例を図面に基づき詳細に説明する
。

本発明のマイクロプログラム制御装置を演算処理装置に
適用した場合について説明する。第２図はその実施例を
示すブロック図である。まず、本実施例の構成を述べる
。演算処理装置（ＥＬＩ）はマイクロプログラムをＲＡ
Ｍにて記憶するファームウェア１と、このファームウェ
アｌのマイクロプログラム中に書き込まれたマイクロコ
ードのタイマ（ｉＩｌ！１ｂを指示するフィールドによ
ってタイムアツプ時間がセットされるスリープタイマ２
と、マイクロコードで指示されて演算を行なう演算ユニ
ットＦＵとを有している。また、演算処理装置は、制御
系（以下ＩＵと記す）からのコマンドを受信するコマン
ドレジスタ（以下ＩＲと記す）１１と、このコマンドが
指示するマイクロコードアドレスを一時記憶し、その実
行が開始されるとマイクロコードの指示する次アドレス
を与えるマイクロコード・アドレスレジスタ（以下ＭＣ
ＡＲと記す）３と、リードされたマイクロコードを一時
記憶するマイクロコード・データレジスタ（以下Ｍ　Ｃ
ｌ）　ｌ’？と記す）４とを有している。さらに１Ｕと
記憶制御ユニッ１−３Ｕからのデータバリッド信号、ス
リープタイマ２の出力などから演算制御装置を停止状態
とするＥＵでのデータバリッド信号（ＥＵ　　ＤＶ）を
作成するデータバリッド作成部１０とを有している。

次にスリープタイマの構成を述べる。本実施例の場合、
スリープタイマ２は減算カウンタ２ａと、カランタイ直
がオール“０”であることを検出するゲート２ｂとから
成り、ＭＣＤＲ４のタイマ値がカウンタ値として減算カ
ウンタ２ａにセットされる。減算カウンタ２ａは所定の
クロックによってデクリメントされ、そのカランタイ直
がオール“０′となるとタイムアツプとなり、ゲート２
ｂで判定されてデータバリッド作成部１０へ出力される
。

次にデータバリッド作成部の構成は第３図に実施例が示
されている。メモリ系（以下ＳＵと記す）およびＩＵか
らのデータバリッド信号（ＳＵ　　ＤＶおよびＩＵ　　
ＤＶ）とは、演算のためのＳＵ及びＩＵからのデータが
ＥＵのインプットレジスタ（以下＋１）Ｒ）１．２にセ
ットされたことを示すもノテあり、］”ＥＳ′ｒ　　Ｌ
）ＶはＩｔＪ及びＳＵのデータバリッド信号を切り離し
ＥＵ内部で処理すべきことを示す信号で、第３図ではそ
の信号がローレベル（Ｌ）のときに有効となる。ＳＥＬ
　　ＩＵｌ）ＶはＩ［ＪとＳＵからのデータバリッド信
号の選択信号でＩＵから出力される。アンドゲート１０
ａではＩＵ　　ＤＶ・ＳＥＬ　　ＩＵ　　ＤＶ・ＴＥＳ
Ｔ　　ＤＶのアンドがとられてＩＵＩ）Ｖが有効となる
。アンドゲート１０ｂではＳＵ　　ＤＶ・ＳＥＬ　　Ｉ
Ｕ　　Ｌ）Ｖ・ＴＥＳＴ　　ＤＶＯ）７７Ｆ’がトラれ
てＳＵ　　ＤＶが有効となる。アンドゲート１０Ｃでは
ＴＥＳＴ　　ＤＶ・スリープタイマ　オール″０”のア
ンドがとられてＥＵで使用するデータバリッド信号（Ｅ
Ｕ　　ＤＶ）とされ、以上の各出力はオアゲートｌＯｄ
でオアされＥＵ　　ＤＶとされる。このＥＵ　　ＤＶ倍
信号ローレベルであると演算装置は停止状態になるよう
構成されていて、第４図のタイムチャートに示すように
Ｔ　Ｅ　Ｓ　ＴＤＶがローレベルとなりスリープタイマ
２のカウンタ２ａのカラントイ直力（セットされると、
ＥＵＤＶはローレベルとなるのでタイムアツプするまで
演算装置を停止させることができる。即ち、第４図にお
いてアドレスＥ５のマイクロコードはタイマ値が３でそ
の処理は通常、マシンサイクルｔ２までにＥＵのＡＬＵ
７で演算され、処理結果がアラ１−プツトレジスタ（Ｏ
ＤＲ）８にセットされて完了するがスリープタイマ２の
カウンタ２ａにタイマ値＝３がセットされると、３クロ
ツク減算カウントしてタイムアツプする間（カウンタ値
が０″となるまで）ＥＵＬ）Ｖがｂ レベルとなり、上記０ＤＲ８にセットするタイミングが
停止してり、まで遅延する。同様にアドレスＥ６の処理
は、カウンタ２ａを１にセットすることにより、Ｌ６か
らＬ７に遅延させることができる。

本実施例では、スリープタイマを減算カウンタとゲート
にてｊｌ、７成したものについて説明したが、この実施
例に限定するものでは無く、使用態様に応じて、適宜、
変更し得るものであり、タイマをインクリメントするカ
ウンタによって構成することも可能である。また、本実
施例では演算処理装置に適用したものについて説明した
が、マイクロプログラム制御装置を使用するものであれ
ば特に限定するものではない。

〔発明の効果〕

以上の説明より明らかな様に本発明のスリープタイマ付
マイクロプログラム制御装置は、デグレードのために処
理スピードを遅くする場合には各マイクロコードがスリ
ープタイマを使用して行なうので、従来のようにファー
ムウェアを増加させることが無く、従って、ファームウ
ェアを非常に有効に使用することが出来、かつハードウ
ェアはデグレードする場合にも全く同一となり、製造工
程を変える必要がないなどの経済効果を有する。

【図面の簡単な説明】

第１図は本発明の原理説明用のブロック図、第２図は本
発明の実施例を示すブロック図、第３図はデータバリッ
ド作成部の回路図、第４図はスリープタイマのタイムチ
ャート図、第５図（ａ）　、　（ｂ）は従来技術に斯か
るファームウェアの動作を示す説明図である。 図中、 本発明の原理説明用のブロック図 第１図 本発日月の冥施伊１Ｌ示ずプロη７びコ第２図 第３図 第４図

Claims (1)

【特許請求の範囲】
1. マイクロコードを記憶するファームウェア（１）を有す
   るマイクロプログラム制御装置において、前記マイクロ
   コードにタイマ値を指示するフィールドを設けるととも
   に、該フィールドの指示により任意にタイムアップ時間
   をセットすることが出来るスリープタイマ（２）を設け
   、前記スリープタイマ（２）のタイムアップ以前におい
   ては前記スリープタイマ（２）をセットしたマイクロコ
   ードに基づく処理を停止することを特徴とするスリープ
   タイマ付マイクロプログラム制御装置。