JPH03257640A - マイクロプロセッサの暴走対策装置 - Google Patents
マイクロプロセッサの暴走対策装置Info
- Publication number
- JPH03257640A JPH03257640A JP2057125A JP5712590A JPH03257640A JP H03257640 A JPH03257640 A JP H03257640A JP 2057125 A JP2057125 A JP 2057125A JP 5712590 A JP5712590 A JP 5712590A JP H03257640 A JPH03257640 A JP H03257640A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- away
- microprocessor
- runaway
- run
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002265 prevention Effects 0.000 claims description 15
- 239000000470 constituent Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はコンカレントマルチ処理フローを有するマイク
ロプロセッサの暴走対策装置に関するものである。
ロプロセッサの暴走対策装置に関するものである。
従来の技術
従来からワンチップのマイクロプロセッサにおいて多用
されている暴走対策装置としてウォッチドッグタイマが
ある。このウォッチドッグタイマは、ウオッチドツブタ
イマの動作識別ポイント（以下ウオッチドツブポイント
と略す。〉を設定するためのレジスタ、比較器、タイマ
カウンタ。
されている暴走対策装置としてウォッチドッグタイマが
ある。このウォッチドッグタイマは、ウオッチドツブタ
イマの動作識別ポイント（以下ウオッチドツブポイント
と略す。〉を設定するためのレジスタ、比較器、タイマ
カウンタ。
割込み装置により構成される。
以下、従来の技術について図面を参照しながら説明する
。
。
第２図は従来の技術のマイクロプロセッサの暴走対策装
置ウォッチドッグタイマの構成図の一例を示したもので
ある。４ Ｃ）Ｏはデータバスで、ＣＰＵが動作してい
れば必ず通過するアドレス（っまり、マイクロプロセッ
サのプログラムのメインループ中のアドレス）をウォッ
チドッグポイントとしてレジスタ１０に設定する。５０
１はアドレスバスで、比較器１１に供給され、比較器１
１はアドレスバスとウォッチドッグポイントを比較して
、比較結果５０２をタイマカウンタ１２のリセット入力
に供給する。６００はウォッチドッグタイマクロックで
、タイマカウンタ１２のクロック入力に供給される。タ
イマカウンタ１２の出力６０１は割込み装ｆｉｉ１３に
供給され、割込み装置１３は暴走割込み要求信号７００
を出力する。
置ウォッチドッグタイマの構成図の一例を示したもので
ある。４ Ｃ）Ｏはデータバスで、ＣＰＵが動作してい
れば必ず通過するアドレス（っまり、マイクロプロセッ
サのプログラムのメインループ中のアドレス）をウォッ
チドッグポイントとしてレジスタ１０に設定する。５０
１はアドレスバスで、比較器１１に供給され、比較器１
１はアドレスバスとウォッチドッグポイントを比較して
、比較結果５０２をタイマカウンタ１２のリセット入力
に供給する。６００はウォッチドッグタイマクロックで
、タイマカウンタ１２のクロック入力に供給される。タ
イマカウンタ１２の出力６０１は割込み装ｆｉｉ１３に
供給され、割込み装置１３は暴走割込み要求信号７００
を出力する。
今、タイマカウンタ１２が２ｍ５ｅｃでオーバフローす
るようにタイマクロック６００及びタイマカウンタ１２
を設定したとする。マイクロプロセッサのＣＰＵがレジ
スタ１０で定められたウォッチドッグポイントを２ｍ５
ｅｃの間に通過しなければ、タイマカウンタ１２はリセ
ットされずオーバフローする。これにより割込み装置が
暴走割込み要求信号を出力し、ＣＰＵは暴走処理プログ
ラムを実行する。
るようにタイマクロック６００及びタイマカウンタ１２
を設定したとする。マイクロプロセッサのＣＰＵがレジ
スタ１０で定められたウォッチドッグポイントを２ｍ５
ｅｃの間に通過しなければ、タイマカウンタ１２はリセ
ットされずオーバフローする。これにより割込み装置が
暴走割込み要求信号を出力し、ＣＰＵは暴走処理プログ
ラムを実行する。
上記のように、ウォッチドッグタイマは、ある一定期間
内にＣＰＵがアドレス空間上のウォッチドッグポイント
を必ず通過することを前提とした暴走対策装置である。
内にＣＰＵがアドレス空間上のウォッチドッグポイント
を必ず通過することを前提とした暴走対策装置である。
発明が解決しようとする課題
ところで、前記従来の技術のマイクロプロセッサの暴走
対策装置ウォッチドッグタイマでは、ウォッチドッグポ
イントをある一定期間内にＣＰＵが必ず通過するアドレ
スに設定しなければならず、これはソフトウェアに大き
く依存していた。
対策装置ウォッチドッグタイマでは、ウォッチドッグポ
イントをある一定期間内にＣＰＵが必ず通過するアドレ
スに設定しなければならず、これはソフトウェアに大き
く依存していた。
また複数のＣＰＵで構成されるコンカレントマルチ処理
ループを有するマイクロプロセッサでは、ＣＰＵの数と
同じ数の暴走対策装置が必要とされ回路規模が増大する
問題があった。
ループを有するマイクロプロセッサでは、ＣＰＵの数と
同じ数の暴走対策装置が必要とされ回路規模が増大する
問題があった。
課題を解決するための手段
前記した課題を解決するために本発明のマイクロプロセ
ッサ暴走対策装置では、コンカレントな処理ループを構
成する複数のＣＰＵにおいて、各各のＣＰＵだけに固有
な命令をデコードするデコード装置と、各ＣＰＵの実行
サイクルとの同期をとる同期装置と、暴走割込み要求を
出力する割込み装置を備える。
ッサ暴走対策装置では、コンカレントな処理ループを構
成する複数のＣＰＵにおいて、各各のＣＰＵだけに固有
な命令をデコードするデコード装置と、各ＣＰＵの実行
サイクルとの同期をとる同期装置と、暴走割込み要求を
出力する割込み装置を備える。
作用
本発明では前記した構成により、より簡単な構成でしか
もソフトウェアに依存しない、コンカレントマルチ処理
フローを有するマイクロプロセッサに好適な暴走対策装
置を実現できる。
もソフトウェアに依存しない、コンカレントマルチ処理
フローを有するマイクロプロセッサに好適な暴走対策装
置を実現できる。
実施例
以下、本発明の実施例について図面を参照しながら説明
する。
する。
第１図は、本発明の一実施例におけるマイクロプロセッ
サの暴走対策装置を、３つのコンカレントマルチ処理フ
ローを有するマイクロプロセッサに適用した場合の構成
図を示したものである。
サの暴走対策装置を、３つのコンカレントマルチ処理フ
ローを有するマイクロプロセッサに適用した場合の構成
図を示したものである。
１００はコマンドバス（内蔵インストラクションＲＯＭ
の出力）で、デコード装置１に供給される。デコード装
置１は各ＣＰＵに特有な命令をデコードして同期装置２
に供給する。
の出力）で、デコード装置１に供給される。デコード装
置１は各ＣＰＵに特有な命令をデコードして同期装置２
に供給する。
２０４．２０５，２０６はそれぞれＣＰＵ−Ａ。
ＣＰＵ−Ｂ、ＣＰＵ−Ｃの実行サイクル信号で同期装置
２に供給される。同期装置２はデコード装置出力を各Ｃ
ＰＵの実行サイクルと同期をとって割込み装置３に供給
する。割込み装置３は各ＣＰＵに暴走割込み要求信号を
出力する。
２に供給される。同期装置２はデコード装置出力を各Ｃ
ＰＵの実行サイクルと同期をとって割込み装置３に供給
する。割込み装置３は各ＣＰＵに暴走割込み要求信号を
出力する。
以上のように構成された暴走対策装置について、その動
作を説明する。ＣＰＵ−Ａが暴走してＣＰＵ−Ｂあるい
はＣＰＵ−Ｃのアドレス空間にあるＣＰＵ−Ｂあるいは
ＣＰＵ−Ｃに特有な命令を実行しようとするとデコード
装置１のＣＰＵ−Ａ特有命令出力１０１がハイレベルに
なる。次いで“同期装置によりＣＰＵ−Ａに実行サイク
ルであれば同期出力３０１がハイレベルになる。その結
果、割込み装置３の暴走割込み要求信号３００がハイレ
ベルとなり、ＣＰＵ−Ａに暴走割込みがかかる。ＣＰＵ
−Ｂ、ＣＰＵ−Ｃが暴走した場合も同様に、デコーダ出
力１０２あるいは１０３がハイレベルになり、次いで同
期出力２０２あるいは２０３がハイレベルになる。その
結果ＣＰＵ−ＢあるいはＣＰＵ−Ｃに暴走割込みがかか
る。
作を説明する。ＣＰＵ−Ａが暴走してＣＰＵ−Ｂあるい
はＣＰＵ−Ｃのアドレス空間にあるＣＰＵ−Ｂあるいは
ＣＰＵ−Ｃに特有な命令を実行しようとするとデコード
装置１のＣＰＵ−Ａ特有命令出力１０１がハイレベルに
なる。次いで“同期装置によりＣＰＵ−Ａに実行サイク
ルであれば同期出力３０１がハイレベルになる。その結
果、割込み装置３の暴走割込み要求信号３００がハイレ
ベルとなり、ＣＰＵ−Ａに暴走割込みがかかる。ＣＰＵ
−Ｂ、ＣＰＵ−Ｃが暴走した場合も同様に、デコーダ出
力１０２あるいは１０３がハイレベルになり、次いで同
期出力２０２あるいは２０３がハイレベルになる。その
結果ＣＰＵ−ＢあるいはＣＰＵ−Ｃに暴走割込みがかか
る。
発明の効果
本発明のマイクロプロセッサの暴走対策装置は以上の説
明からも明らかなように、デコード装置、同期装置と割
込み装置から成る簡単な構成をしており、またコンカレ
ントマルチ処理フローを有するマイクロプロセッサにお
いて、コンカレントマルチ処理フローを構成するＣＰＵ
の数が増加しても、暴走対策装置の回路規模はそれほど
増大しない。本発明を適用することにより、容易にコン
カレントマルチ処理フローを有するマイクロプロセッサ
の暴走対策装置を実現することができ、大きな効果を奏
する。
明からも明らかなように、デコード装置、同期装置と割
込み装置から成る簡単な構成をしており、またコンカレ
ントマルチ処理フローを有するマイクロプロセッサにお
いて、コンカレントマルチ処理フローを構成するＣＰＵ
の数が増加しても、暴走対策装置の回路規模はそれほど
増大しない。本発明を適用することにより、容易にコン
カレントマルチ処理フローを有するマイクロプロセッサ
の暴走対策装置を実現することができ、大きな効果を奏
する。
第１図は本発明の一実施例におけるマイクロプロセッサ
の暴走対策装置の構成国、第２図は従来の技術のマイク
ロプロセッサの暴走対策装置ウォッチドッグタイマの構
成国である。 １・・・・・・デコード装置、２・・・・・・同期装置
、３・・・・・・割込ミ装置、１００・・・・・・コマ
ンドバス、２０４・・・・・・ＣＰＵ−Ａ実行サイクル
、２０５・・・・・・ＣＰＵ−Ｂ実行サイクル、２０６
・・・・・・ＣＰＵ−Ｃ実行サイクル、３００・・・・
・・暴走割込み要求信号（ＣＰＵ−Ａ）、３０１・・・
・・・暴走割込み要求信号（ＣＰＵ−Ｂ）、３０２・・
・・・・暴走割込み要求信号（ＣＰＵ−Ｃ）、１０・・
・・・・ウォッチドッグポイント設定レジスタ、１１・
・・・・・比較器、１２・・・・・・タイマカウンタ、
１３・・・・・・割込み装置、４００・・・・・・デー
タバス、５０１・・・・・・アドレスバス、６００・・
・・・・ウォッチドッグタイマクロック、７００・・・
・・・暴走割込み要求信号。
の暴走対策装置の構成国、第２図は従来の技術のマイク
ロプロセッサの暴走対策装置ウォッチドッグタイマの構
成国である。 １・・・・・・デコード装置、２・・・・・・同期装置
、３・・・・・・割込ミ装置、１００・・・・・・コマ
ンドバス、２０４・・・・・・ＣＰＵ−Ａ実行サイクル
、２０５・・・・・・ＣＰＵ−Ｂ実行サイクル、２０６
・・・・・・ＣＰＵ−Ｃ実行サイクル、３００・・・・
・・暴走割込み要求信号（ＣＰＵ−Ａ）、３０１・・・
・・・暴走割込み要求信号（ＣＰＵ−Ｂ）、３０２・・
・・・・暴走割込み要求信号（ＣＰＵ−Ｃ）、１０・・
・・・・ウォッチドッグポイント設定レジスタ、１１・
・・・・・比較器、１２・・・・・・タイマカウンタ、
１３・・・・・・割込み装置、４００・・・・・・デー
タバス、５０１・・・・・・アドレスバス、６００・・
・・・・ウォッチドッグタイマクロック、７００・・・
・・・暴走割込み要求信号。
Claims (1)
- コンカレントマルチ処理フローを有するマイクロプロセ
ッサを構成する複数のＣＰＵと、各ＣＰＵに固有な命令
が実行されたことを検出するデコード装置と、各ＣＰＵ
の実行サイクルと同期をとるための同期装置と、暴走を
検出して割込みをかける割込装置から成るマイクロプロ
セッサの暴走対策装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2057125A JPH03257640A (ja) | 1990-03-08 | 1990-03-08 | マイクロプロセッサの暴走対策装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2057125A JPH03257640A (ja) | 1990-03-08 | 1990-03-08 | マイクロプロセッサの暴走対策装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03257640A true JPH03257640A (ja) | 1991-11-18 |
Family
ID=13046842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2057125A Pending JPH03257640A (ja) | 1990-03-08 | 1990-03-08 | マイクロプロセッサの暴走対策装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03257640A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01251240A (ja) * | 1988-03-31 | 1989-10-06 | Seiko Epson Corp | 暴走検出方式 |
| JPH026341B2 (ja) * | 1982-09-08 | 1990-02-08 | Teijin Ltd |
-
1990
- 1990-03-08 JP JP2057125A patent/JPH03257640A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH026341B2 (ja) * | 1982-09-08 | 1990-02-08 | Teijin Ltd | |
| JPH01251240A (ja) * | 1988-03-31 | 1989-10-06 | Seiko Epson Corp | 暴走検出方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2916568B2 (ja) | コンピュータシステム及びプロセッサのクロックを停止する方法 | |
| JP3176093B2 (ja) | マイクロプロセッサの割込み制御装置 | |
| US6260162B1 (en) | Test mode programmable reset for a watchdog timer | |
| JPS63279328A (ja) | 仮想計算機システムのゲスト実行制御方式 | |
| JPH03257640A (ja) | マイクロプロセッサの暴走対策装置 | |
| JP2814800B2 (ja) | マイクロコンピュータ | |
| JPH0756774A (ja) | ウォッチドッグタイマ | |
| JPH01243167A (ja) | データ処理装置 | |
| KR100672550B1 (ko) | 멀티플 인터럽트 처리 방법 | |
| JPS633328B2 (ja) | ||
| JPH10326199A (ja) | デュアルシステムにおける割込同期装置 | |
| JP2871171B2 (ja) | マイクロコンピュータ | |
| JPH01280818A (ja) | 演算制御装置の初期化方法 | |
| JPS59121540A (ja) | 演算制御方式 | |
| JPS63153634A (ja) | デ−タ処理装置 | |
| JPH01189749A (ja) | 割込み制御方法 | |
| JPH0423049A (ja) | バスサイクル再実行方法 | |
| JPS61136115A (ja) | マイクロコンピユ−タシステムの基本クロツク発生回路 | |
| JPH04247531A (ja) | 障害検出方式 | |
| JPS60128541A (ja) | マイクロプロセツサ | |
| JPS6299832A (ja) | 計算機制御方式 | |
| JPH0436420B2 (ja) | ||
| JPH02110742A (ja) | マルチプロセッサの誤り検出・同期方式 | |
| JPH0365725A (ja) | データ処理装置 | |
| JPH03269624A (ja) | シーケンサ制御方式 |