JPH06110857A - プログラムディスパッチ方式 - Google Patents

Abstract

(57)【要約】 【目的】 プログラムディスパッチ方式に於いて、高速
演算装置と低速演算装置とを組み合わせて効率の良いシ
ステム運用を行なう。 【構成】高速演算装置５と低速演算装置６とから構成さ
れるマルチプロセッサシステムに於いて、プログラム３
に必要な領域を主記憶装置１上に確保できた場合は、プ
ログラムディスパッチ手段１０は高速演算装置５にプロ
グラム３を割り当て、確保できなかった場合は仮想空間
管理手段７を利用する低速演算装置６にプログラム３を
割り当てる。プログラム特性判定手段１１，プログラム
特性解析手段１２，プログラム特性宣言手段１３，プロ
グラム使用メモリ解析手段１４はプログラム３が演算中
心のものか否かを判断する。プログラム３が演算中心の
ものである場合、プログラムディスパッチ手段１０はプ
ログラム３を優先的に高速演算装置５に割り当てる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は電子計算機システムに関
し、特に、スーパコンピュータ等のような高速の電子計
算機システムに於いて、仮想記憶の機能を持たない高速
演算装置と仮想記憶の機能を持つ低速演算装置とをマル
チプロセッサとして組み合わせることによって効率の良
いシステム運用を行なえるようにしたプログラムディス
パッチ方式に関する。

【０００２】

【従来の技術】従来、プログラムを高速に実行すること
が要求されるスーパコンピュータ等のような高速の電子
計算機システムは、高度なパイプライン処理を行なって
おり、プログラムで発生した例外をその時点から再実行
することを保証していないものが多い。

【０００３】

【発明が解決しようとする課題】このため、従来のスー
パコンピュータ等の計算機システムでは、プログラムに
主記憶装置を割り当てずにおき、主記憶装置上に存在し
ないことにより発生した例外を契機にしてプログラムに
主記憶装置を割り当て、再実行を行ない、実メモリより
多くの空間を必要とするプログラムを実行可能にする所
謂仮想記憶は実現されていない。逆に仮想記憶を実現で
きるようにすると、高速な演算を行なうことができなく
なってしまう。

【０００４】本発明の目的はプログラムで発生した例外
をその時点から再実行することを保証していない高速演
算装置と、プログラムで発生した例外をその時点から再
実行することを保証している低速演算装置とを組み合わ
せて使用すことにより、システムの処理効率を向上させ
ることができるプログラムディスパッチ方式を提供する
ことにある。

【０００５】

【課題を解決するための手段】本発明は上記目的を達成
するため、（Ａ）主記憶装置と、補助記憶装置と、前記
主記憶装置上または前記補助記憶装置上に存在するプロ
グラムと、前記プログラムの論理的なアドレスを前記主
記憶装置上の物理的なアドレスに変換するアドレス変換
機構と、前記プログラムの実行中、前記アドレス変換機
構によるアドレス変換に失敗した時、当該命令から再実
行を行なわないことを前提に高速化された高速演算装置
と、前記高速演算装置との間で、前記主記憶装置を共有
し、且つ前記高速演算装置と同じ命令を実行可能で、更
に、前記プログラムの実行中、前記アドレス変換機構に
よるアドレス変換が失敗した時に当該命令から再実行が
可能な低速演算装置と、前記低速演算装置で実行するプ
ログラムに対する仮想記憶を実現する仮想空間管理手段
と、前記プログラムが高速演算装置で実行されることの
可否を表示する高速実行フラグと、前記プログラムに前
記主記憶装置を割り当てる際、前記プログラムの全てを
前記主記憶装置に割り当てることができる場合、前記プ
ログラム対応の高速実行フラグを前記高速演算装置での
実行可能を表示するものにする主記憶割り当て手段と、
対応する高速実行フラグが実行可能を表示している前記
プログラムを前記高速演算装置に割り当て、実行可能を
表示していない前記プログラムを前記低速演算装置に割
り当てるプログラムディスパッチ手段とを設けたもので
ある。

【０００６】また、本発明は演算中心のプログラムをな
るべく高速演算装置で実行させることにより、システム
全体の性能を向上させるため、（Ｂ）請求項１記載のプ
ログラムディスパッチ方式に於いて、高速実行フラグに
代えて、前記プログラムが高速演算装置で実行されるこ
との可否を表示すると共に、前記高速演算装置で実行さ
れる優先性を表示する高速実行フラグを設け、プログラ
ムディスパッチ手段に代えて、対応する高速実行フラグ
が実行可能を示しているプログラムを、対応する高速実
行フラグが示す優先性に従って前記高速演算装置または
低速演算装置に割り当て、対応する高速実行フラグが実
行不可能を示しているプログラムを前記低速演算装置に
割り当てるプログラムディスパッチ手段を設け、更に、
前記プログラムがシステムが所定時間以上連続して前記
高速演算装置または前記低速演算装置を使用した場合、
前記プログラム対応の高速実行フラグが示す優先性を高
くし、前記プログラムによる演算処理が途切れる場合、
前記プログラム対応の高速実行フラグの優先性を低くす
るプログラム特性判定手段を設けたものである。

【０００７】また、本発明は演算中心のプログラムをな
るべく高速演算装置で実行させることにより、システム
全体の性能を向上させるため、（Ｃ）請求項２記載のプ
ログラムディスパッチ方式に於いて、プログラム特性判
定手段に代えて、前記高速演算装置または前記低速演算
装置上で実行されるプログラムをコンパイルする際、プ
ログラムを静的に解析して演算処理が途切れる箇所に演
算中心のプログラムでないことを示すコードを設定し、
演算のみの処理に入る箇所に演算中心のプログラムであ
ることを示すコードを設定するプログラム特性解析手段
を設け、更に、前記プログラム特性解析手段が設定した
コードに従い、プログラムが演算中心の処理に入る前に
対応する高速実行フラグの優先性を高くし、プログラム
が演算処理の途切れる箇所に入る前に対応する高速実行
フラグの優先性を低くするプログラム特性宣言手段を設
けたものである。

【０００８】また、本発明は大きなメモリ領域を必要と
する処理は仮想記憶の機能を利用して低速演算装置で演
算を行ない、小さなメモリ領域で十分な処理は高速演算
装置で演算を行なうようにすることにより、システム全
体の性能を向上させるため、（Ｄ）請求項１記載のプロ
グラムディスパッチ方式に於いて、前記高速演算装置ま
たは前記低速演算装置上で実行されるプログラムをコン
パイルする際、前記プログラムを静的に解析してプログ
ラムの処理単位がアクセスするアドレスを宣言するコー
ドを前記処理単位の前に埋め込むプログラム使用メモリ
解析手段を設け、更に、主記憶割り当て手段に代えて、
前記プログラムに前記主記憶装置を割り当てる際、前記
プログラムの全てを前記主記憶装置に割り当てることが
できる場合及び前記コードによってアクセスするアドレ
スが宣言されているプログラムの処理単位を前記主記憶
装置に割り当てることができる場合、前記プログラム対
応の高速実行フラグを前記高速演算装置での実行可能を
表示するものにする主記憶割り当て手段を設けたもので
ある。

【０００９】

【作用】（Ａ）の構成に於いては、主記憶割り当て手段
はプログラムに主記憶装置を割り当てる際、プログラム
の全てを主記憶装置に割り当てることができる場合は、
そのプログラムに対応する高速実行フラグを、高速演算
装置での実行可能を表示するものにする。

【００１０】プログラムディスパッチ手段は対応する高
速実行フラグが高速演算装置での実行可能を表示してい
る場合は、そのプログラムを高速演算装置で実行させ、
実行不可能を表示している場合は、そのプログラムを低
速演算装置で実行させる。

【００１１】（Ｂ）の構成に於いては、主記憶割り当て
手段はプログラムに主記憶装置を割り当てる際、プログ
ラムの全てを主記憶装置に割り当てることができる場合
は、そのプログラムに対応する高速実行フラグを高速演
算装置での実行可能を表示するものにする。

【００１２】また、プログラム特性判定手段はプログラ
ムがシステムに定められている時間以上連続して高速演
算装置または低速演算装置を使用した場合、そのプログ
ラムに対応する高速実行フラグが示す優先性を高くし、
プログラムによる演算処理が途切れる場合、そのプログ
ラムに対応する高速実行フラグが示す優先性を低くす
る。

【００１３】プログラムディスパッチ手段は対応する高
速実行フラグが実行可能を示しているプログラムを、対
応する高速実行フラグが示す優先性に従って高速演算装
置または低速演算装置に割り当て、対応する高速実行フ
ラグが実行不可能を示しているプログラムを低速演算装
置に割り当てる。

【００１４】（Ｃ）の構成に於いては、プログラム特性
解析手段がコンパイル時、プログラムを静的に解析して
演算処理が途切れる箇所に演算中心のプログラムでない
ことを示すコードを設定し、演算のみの処理に入る箇所
に演算中心のプログラムであることを示すコードを設定
する。

【００１５】プログラム特性解析手段が設定したコード
に基づいて、プログラム特性宣言手段はプログラムが演
算中心の処理に入る前に対応する高速実行フラグの優先
性を高くし、プログラムが演算処理の途切れる箇所に入
る前に高速実行フラグの優先性を低くする。

【００１６】プログラムディスパッチ手段は対応する高
速実行フラグが実行可能を示しているプログラムを、対
応する高速実行フラグが示す優先性に従って高速演算装
置または低速演算装置に割り当て、対応する高速実行フ
ラグが実行不可能を示しているプログラムを低速演算装
置に割り当てる。

【００１７】（Ｄ）の構成に於いては、高速演算装置ま
たは低速演算装置上で実行されるプログラムをコンパイ
ルする際、プログラム使用メモリ解析手段がプログラム
を静的に解析してプログラムの処理単位がアクセスする
アドレスを宣言するコードを処理単位の前に埋め込んで
おく。

【００１８】主記憶割り当て手段は、プログラムに主記
憶装置を割り当てる際、プログラムの全てを主記憶装置
に割り当てることができる場合及びコードによってアク
セスするアドレスが宣言されているプログラムの処理単
位を主記憶装置に割り当てることができる場合、そのプ
ログラムに対応する高速実行フラグを、高速演算装置で
の実行可能を表示するものにする。

【００１９】プログラムディスパッチ手段は、プログラ
ムの実行時、対応する高速実行フラグが高速演算装置で
の実行可能を表示しているプログラムを高速演算装置に
割り当て、実行不可能を表示しているプログラムを低速
演算装置に割り当てる。

【００２０】

【実施例】次に本発明の実施例について図面を参照して
詳細に説明する。

【００２１】図１は本発明の実施例のブロック図であ
り、主記憶装置１と、補助記憶装置２と、主記憶装置１
上または補助記憶装置２上に存在するプログラム３と、
プログラム３上の論理的なアドレスを主記憶装置１上の
物理的なアドレスに変換するアドレス変換機構４−１，
４−２と、プログラム３の実行中にアドレス変換機構４
−１によるアドレス変換に失敗した場合、当該命令から
再実行を行なわないことを前提に高速化された高速演算
装置５と、高速演算装置５との間で主記憶装置１を共有
し、且つ高速演算装置５と同じ命令を実行可能で、更に
プログラムを実行中、アドレス変換機構４−２によるア
ドレス変換が失敗した場合、当該命令から再実行が可能
な低速演算装置６とから構成されている。

【００２２】また、主記憶装置１上には仮想空間管理手
段７と、高速実行フラグ８と、主記憶割り当て手段９
と、プログラムディスパッチ手段１０と、プログラム特
性判定手段１１と、プログラム特性解析手段１２と、プ
ログラム特性宣言手段１３と、プログラム使用メモリ解
析手段１４とが設けられている。

【００２３】仮想空間管理手段７は低速演算装置６に於
いて実行されるプログラムの一部を主記憶装置１に割り
当て、残りの部分を補助記憶装置２に保持させておき、
アドレス変換機構４−２によるアドレス変換が失敗した
場合、主記憶装置１に領域を確保し、更に、補助記憶装
置２に保持されている内容を確保した領域に書き込み、
その後、当該命令から再実行を行なうことにより、実際
に利用可能な主記憶装置１の容量より大きな空間を利用
するプログラムの実行を可能にする機能を有する。

【００２４】高速実行フラグ８はプログラム３に対応し
て設けられているものであり、プログラム３が高速演算
装置５で実行可能か否かを表示すると共に、対応するプ
ログラム３が高速演算装置５で実行される際の優先性を
表示する。尚、図１ではプログラム３しか示していない
ので、高速実行フラグもプログラム３に対応するものし
か示していないが、実行する全てのプログラムに対応し
て高速実行フラグは設けられる。

【００２５】プログラム使用メモリ解析手段１４は高速
演算装置５または低速演算装置６上で実行されるプログ
ラムをコンパイルする際、プログラムを静的に解析し、
プログラムの或る処理単位がアクセスするアドレスを宣
言するコードを、その処理単位に入る前に埋め込む機能
を有する。

【００２６】主記憶割り当て手段９は主記憶装置１にプ
ログラム３の実行に必要な空きが存在する場合はプログ
ラム３を主記憶装置１に割り当てると共に、プログラム
３対応の高速実行フラグ８を高速演算装置５での実行可
能を表示するものにする機能と、主記憶装置１にプログ
ラム３の実行に必要な空きが存在しない場合はプログラ
ム使用メモリ解析手段１４によってプログラム３に埋め
込まれている或る処理単位がアクセスするアドレス示す
コードを読み込み、コードが示すプログラム部分を割り
当てる空きが主記憶装置１上に存在するか否かを判断す
る機能と、コードが示すプログラム部分を割り当てる空
きが主記憶装置１に存在すると判断した場合は主記憶装
置１にプログラム３の上記或る処理単位（コードが示す
プログラム部分）を割り当て、プログラム３対応の高速
実行フラグ８を高速演算装置５での実行可能を表示する
ものにする機能と、コードが示すプログラム部分を割り
当てる空きが主記憶装置１に存在しないと判断した場合
はプログラム３対応の高速実行フラグ８を高速演算装置
５での実行不可能を表示するものにする機能とを有す
る。

【００２７】プログラムディスパッチ手段１０は対応す
る高速実行フラグが高速演算装置５での実行が可能であ
ることを表示しているプログラムを、対応する高速実行
フラグが示す優先性に従って高速演算装置５または低速
演算装置６に割り当て、対応する高速実行フラグが高速
演算装置５での実行が不可能であることを表示している
プログラムを低速演算装置６に割り当てる機能を有す
る。

【００２８】プログラム特性判定手段１１は対応する高
速実行フラグが高速演算装置５での実行可能を表示して
いるプログラムがシステムで定められている時間以上連
続して高速演算装置５または低速演算装置６を使用した
場合、そのプログラムを演算中心の処理を実行中のプロ
グラムと判定し、そのプログラムに対応する高速実行フ
ラグの優先性を高くし、プログラムのシステム呼び出し
等により演算の処理が途切れる場合、演算中心の処理を
実行中のプログラムでないと判定し、そのプログラムに
対応する高速実行フラグの優先性を低くする機能を有す
る。

【００２９】プログラム特性解析手段１２は高速演算装
置５または低速演算装置６上で実行されるプログラムを
コンパイルする際、プログラムを静的に解析し、システ
ム呼び出し等により処理が途切れる箇所に入る前の部分
に、演算中心の処理を実行中のプログラムでないことを
示すコードを設定し、演算のみの処理に入る前の部分
に、演算中心の処理を実行中のプログラムであることを
示すコードを設定する機能を有する。

【００３０】プログラム特性宣言手段１３はプログラム
特性解析手段１２が設定したコードに従い、演算のみの
処理に入る前に高速実行フラグの優先性を高くし、逆に
システム呼び出し等により処理が途切れる箇所の入る前
に、高速実行フラグの優先性を低くする機能を有する。

【００３１】図２は主記憶割り当て手段９の処理例を示
す流れ図である。

【００３２】主記憶割り当て手段９はプログラム３を実
行させる場合、先ず、主記憶装置１上にプログラム３を
実行させるために必要となる空きが存在するか否かを判
断する (ステップＳ２１）。

【００３３】そして、空きが存在すると判断した場合
（ステップＳ２１がｙｅｓ）は、主記憶割り当て手段９
はプログラム３に主記憶装置１を割り当てる (ステップ
Ｓ２３）。このプログラム３は高速演算装置５上で実行
可能となるので、主記憶割り当て手段９はプログラム３
対応の高速実行フラグ８を、高速演算装置５での実行可
能を表示するものにする (ステップＳ２３）。

【００３４】また、主記憶装置１上にプログラム３の実
行に必要な空きが存在しない場合 (ステップＳ２１がｎ
ｏ）は、プログラム使用メモリ解析手段１４によってプ
ログラム３に埋め込まれているプログラム３の或る処理
単位がアクセスするアドレスを示すコードを読み込み、
そのコードが示すプログラム部分を割り当てることがで
きる空きが主記憶装置１上に存在するか否かを判断する
(ステップＳ２４）。

【００３５】そして、存在すると判断した場合 (ステッ
プＳ２４がｙｅｓ）はプログラム３の上記或る処理単位
を主記憶装置１上に割り当てる (ステップＳ２５）。こ
のプログラム３も高速演算装置５上で実行可能となるの
で、主記憶割り当て手段９はプログラム３対応の高速実
行フラグ８を、高速演算装置５での実行可能を示すもの
にする (ステップＳ２６）。

【００３６】また、コードが示すプログラム部分を割り
当てることができる空きが主記憶装置１上に存在しない
と判断した場合 (ステップＳ２４がｎｏ）は、主記憶割
り当て手段９はそのプログラム３は高速演算装置５では
実行不可能と判定し、プログラム３対応の高速実行フラ
グ８を、高速演算装置５での実行不可能を表示するもの
にする (ステップＳ２７）。尚、高速実行フラグ８が高
速演算装置５での実行不可能を示すものにされた場合、
プログラム３は低速演算装置６上で実行され、必要なメ
モリは仮想空間管理手段７によって実際に必要になった
時に割り当てられる。

【００３７】図３はプログラムディスパッチ手段１０の
処理例を示す流れ図である。

【００３８】プログラムディスパッチ手段１０はプログ
ラム割り当ての対象としてい演算装置が高速演算装置５
である場合（ステップＳ３１がｙｅｓ）、高速演算装置
５での実行が優先されているプログラム、即ち対応する
高速実行フラグが高速演算装置５での実行可能を表示
し、且つ優先性が高くなっているプログラムが存在する
か否かを判断する (ステップＳ３２）。

【００３９】そして、存在すると判断した場合 (ステッ
プＳ３２がｙｅｓ）は、プログラムディスパッチ手段１
０は高速実行フラグが高速演算装置５での実行可能を示
し、且つ優先性が高くなっているプログラムの内の１つ
を選択し、高速演算装置５で実行させる (ステップＳ３
５）。

【００４０】また、存在しないと判断した場合 (ステッ
プＳ３２がｎｏ）は、プログラムディスパッチ手段１０
は主記憶装置１上に高速演算装置５で実行可能なプログ
ラム、即ち対応する高速実行フラグが高速演算装置５で
の実行可能を表示し、且つ優先性が低くなっているプロ
グラムが存在するか否かを判断する (ステップＳ３
３）。

【００４１】そして、存在すると判断した場合 (ステッ
プＳ３３がｙｅｓ）は、プログラムディスパッチ手段１
０は高速実行フラグが高速演算装置５での実行可能を表
示し、且つ優先性が低くなっているプログラムの内の１
つを選択し、高速演算装置５で実行させる (ステップＳ
３５）。

【００４２】また、存在しないと判断した場合 (ステッ
プＳ３３がｎｏ）は、割り当てるプログラムがないので
アイドル状態になる (ステップＳ３４）

【００４３】また、プログラムの割り当ての対象にして
いる演算装置が低速演算装置６の場合 (ステップＳ３１
がｎｏ）は、プログラムディスパッチ手段１０は高速演
算装置５での実行が優先されていないプログラム、即ち
高速実行フラグが高速演算装置５での実行可能を表示
し、且つ優先性が低くなっているプログラムが存在する
か否かを判断する (ステップＳ３６）。

【００４４】そして、存在すると判断した場合 (ステッ
プＳ３６がｙｅｓ）は、プログラムディスパッチ手段１
０は高速実行フラグが高速演算装置５での実行可能を表
示し、且つ優先性が低くなっているプログラムの内の１
つを選択し、低速演算装置６で実行させる (ステップＳ
３５）。

【００４５】また、存在しないと判断した場合 (ステッ
プＳ３６がｎｏ）は、プログラムディスパッチ手段１０
は実行可能なプログラム、即ち高速実行フラグが高速演
算装置５での実行不可能を表示しているプログラムが存
在するか否かを判断する (ステップＳ３７）。

【００４６】そして、存在すると判断した場合 (ステッ
プＳ３７がｙｅｓ）は、プログラムディスパッチ手段１
０は高速実行フラグが高速演算装置５での実行不可能を
表示しているプログラムの内の１つを選択し、低速演算
装置６で実行させる (ステップＳ３５）。

【００４７】また、存在しないと判断した場合（ステッ
プＳ３７がｎｏ）は、割り当てるプログラムが存在しな
いのでアイドル状態になる (ステップＳ３８）。

【００４８】尚、ここでは、高速実行フラグに対応する
プログラムの高速演算装置５での実行の可否及び優先性
を表示させ、優先性も考慮してプログラムを高速演算装
置５または低速演算装置６に割り当てるようにしたが、
高速演算装置５での実行の可否のみを高速実行フラグに
表示させ、対応する高速実行フラグが高速演算装置５で
の実行可能を表示しているプログラムは高速演算装置５
に割り当て、実行不可能の表示しているプログラムは低
速演算装置６に割り当てるようにすることもできる。

【００４９】図４は高速実行フラグの優先性を制御する
処理の内、プログラム特性判定手段１１が行なう処理を
示した流れ図である。

【００５０】プログラム特性判定手段１１は高速演算装
置５で実行されているプログラムがスーパバイザの呼び
出しを行なうと (ステップＳ４１）、そのプログラムは
演算中心の処理を実行中でないと判定し、そのプログラ
ム対応の高速実行フラグの優先性を低くする (ステップ
Ｓ４２）。

【００５１】また、プログラム特性判定手段１１はステ
ップＳ４３に示すタイムスライスによる割り込みを契機
にして、プログラムがシステムで定められている時間以
上連続して高速演算装置５，低速演算装置６を使用した
か否かをチェックする（ステップＳ４４）。

【００５２】そして、プログラムがシステムに定められ
ている時間以上連続して高速演算装置５，低速演算装置
６を使用した場合 (ステップＳ４４がｙｅｓ）は、その
プログラムは演算中心の処理を行なっていると判定し、
そのプログラムに対応する高速実行フラグの優先性を高
くする (ステップＳ４５）。

【００５３】また、プログラムがシステムに定められた
時間以上連続して高速演算装置５，低速演算装置６を使
用していないと判断した場合 (ステップＳ４４がｎｏ）
は、そのプログラムに対応する高速実行フラグの優先性
には変化を与えない。

【００５４】尚、図４に示したプログラム特性判定手段
１１による処理は、プログラム特性解析手段１２によっ
てコードが埋め込まれているプログラムに対しては行な
わない。

【００５５】図５は高速実行フラグの優先性を制御する
処理の内、プログラム特性宣言手段１３が行なう処理を
示した流れ図である。

【００５６】プログラム特性宣言手段１３はプログラム
３の実行時、プログラム特性解析手段１２によってプロ
グラム３に埋め込まれているコードに基づいて、プログ
ラム３が演算のみの処理に入ると判定した場合、プログ
ラム３がステップＳ５２に示す演算中心の処理を実行す
る前に、プログラム３に対応する高速実行フラグ８の優
先性を高くする (ステップＳ５１）。

【００５７】また、プログラム特性宣言手段１３はプロ
グラム特性解析手段１２によってプログラム３に埋め込
まれているコードに基づいて、プログラム３がシステム
呼び出し等により処理が途切れる箇所に入ると判断した
場合、プログラム３がステップＳ５４に示す演算中心の
処理を終了する前に、プログラム３に対応する高速実行
フラグ８の優先性を低くする (ステップＳ５３）。

【００５８】

【発明の効果】以上説明したように、本発明は、プログ
ラムを全て主記憶装置に割り当てることができる場合は
そのプログラムを高速演算装置に割り当て、割り当てる
ことができない場合は仮想記憶の機能を利用する低速演
算装置に割り当てるようにしたものであるので、システ
ムの処理効率を高いものにすることができ、また、何ら
かの原因でシステムのメモリを少なく構成して利用しな
ければならない時でも全てのプログラムの実行が可能に
なる効果がある。

【００５９】また、本発明は所定の時間以上連続して高
速演算装置または低速演算装置を使用したプログラム
（演算中心のプログラム）に対応する高速実行フラグの
優先性を高いものにし、そのプログラムが優先的に高速
演算装置に割り当てられるようにするプログラム特性判
定手段を備えたものであるので、プログラムの特性にあ
った演算装置の割り当てが可能になり、更にシステムの
処理効率を向上させることが可能になる効果がある。

【００６０】また、本発明はプログラムのコンパイル時
に静的にプログラムを解析し、プログラムが演算中心の
処理に入る部分，演算中心でない処理に入る部分にそれ
ぞれそのことを示すコードを設定するプログラム特性解
析手段と、プログラムの実行時にプログラム特性解析手
段が設定したコードに従って対応する高速実行フラグの
優先性を変更するプログラム特性宣言手段を備えたもの
であるので、プログラムの特性にあった演算装置の割り
当てが可能になり、システムの処理効率を向上させるこ
とが可能になる効果がある。

【００６１】更に、本発明はプログラムのコンパイル時
に、プログラムの処理単位がアクセスするアドレスを宣
言するコードを処理単位の前に埋め込むプログラム使用
メモリ解析手段と、処理単位を主記憶装置に割り当てる
ことができる場合はそのプログラムが高速演算装置で実
行可能なことを高速実行フラグに表示させる主記憶割り
当て手段とを備えたものであり、大きなメモリ領域を必
要とする処理は仮想記憶の機能を利用して低速演算装置
で、小さなメモリ領域で十分な処理は高速演算装置で実
行することができるので、システムの負荷が高い状況
で、プログラム全体を主記憶装置に割り当てることがで
きない場合であってもシステムの処理効率を高いものに
することができる効果がある。

【図面の簡単な説明】

【図１】本発明の実施例のブロック図である。

【図２】主記憶割り当て手段９の処理例を示す流れ図で
ある。

【図３】プログラムディスパッチ手段１０の処理例を示
す流れ図である。

【図４】プログラム特性判定手段１１の処理例を示す流
れ図である。

【図５】プログラム特性宣言手段１３の処理例を示す流
れ図である。

【符号の説明】

１…主記憶装置 ２…補助記憶装置 ３…プログラム ４−１，４−２…アドレス変換機構 ５…高速演算装置 ６…低速演算装置 ７…仮想空間管理手段 ８…高速実行フラグ ９…主記憶割り当て手段 １０…プログラムディスパッチ手段 １１…プログラム特性判定手段 １２…プログラム特性解析手段 １３…プログラム特性宣言手段 １４…プログラム使用メモリ解析手段

Claims (4)

【特許請求の範囲】
1. 【請求項１】 主記憶装置と、 補助記憶装置と、 前記主記憶装置上または前記補助記憶装置上に存在する
   プログラムと、 前記プログラムの論理的なアドレスを前記主記憶装置上
   の物理的なアドレスに変換するアドレス変換機構と、 前記プログラムの実行中、前記アドレス変換機構による
   アドレス変換に失敗した時、当該命令から再実行を行な
   わないことを前提に高速化された高速演算装置と、 前記高速演算装置との間で、前記主記憶装置を共有し、
   且つ前記高速演算装置と同じ命令を実行可能で、更に、
   前記プログラムの実行中、前記アドレス変換機構による
   アドレス変換が失敗した時に当該命令から再実行が可能
   な低速演算装置と、 前記低速演算装置で実行するプログラムに対する仮想記
   憶を実現する仮想空間管理手段と、 前記プログラムが高速演算装置で実行されることの可否
   を表示する高速実行フラグと、 前記プログラムに前記主記憶装置を割り当てる際、前記
   プログラムの全てを前記主記憶装置に割り当てることが
   できる場合、前記プログラム対応の高速実行フラグを前
   記高速演算装置での実行可能を表示するものにする主記
   憶割り当て手段と、 対応する高速実行フラグが実行可能を表示している前記
   プログラムを前記高速演算装置に割り当て、実行可能を
   表示していない前記プログラムを前記低速演算装置に割
   り当てるプログラムディスパッチ手段とを備えたことを
   特徴とするプログラムディスパッチ方式。
2. 【請求項２】 請求項１記載のプログラムディスパッチ
   方式に於いて、 高速実行フラグに代えて、前記プログラムが高速演算装
   置で実行されることの可否を表示すると共に、前記高速
   演算装置で実行される優先性を表示する高速実行フラグ
   を備え、 プログラムディスパッチ手段に代えて、対応する高速実
   行フラグが実行可能を示しているプログラムを、対応す
   る高速実行フラグが示す優先性に従って前記高速演算装
   置または前記低速演算装置に割り当て、対応する高速実
   行フラグが実行不可能を示しているプログラムを前記低
   速演算装置に割り当てるプログラムディスパッチ手段を
   備え、 更に、前記プログラムがシステムが所定時間以上連続し
   て前記高速演算装置または前記低速演算装置を使用した
   場合、前記プログラム対応の高速実行フラグが示す優先
   性を高くし、前記プログラムによる演算処理が途切れる
   場合、前記プログラム対応の高速実行フラグの優先性を
   低くするプログラム特性判定手段を備えたことを特徴と
   するプログラムディスパッチ方式。
3. 【請求項３】 請求項２記載のプログラムディスパッチ
   方式に於いて、 プログラム特性判定手段に代えて、前記高速演算装置ま
   たは前記低速演算装置上で実行されるプログラムをコン
   パイルする際、プログラムを静的に解析して演算処理が
   途切れる箇所に演算中心のプログラムでないことを示す
   コードを設定し、演算のみの処理に入る箇所に演算中心
   のプログラムであることを示すコードを設定するプログ
   ラム特性解析手段を備え、 更に、前記プログラム特性解析手段が設定したコードに
   従い、プログラムが演算中心の処理に入る前に対応する
   高速実行フラグの優先性を高くし、プログラムが演算処
   理の途切れる箇所に入る前に対応する高速実行フラグの
   優先性を低くするプログラム特性宣言手段を備えたこと
   を特徴とするプログラムディスパッチ方式。
4. 【請求項４】 請求項１記載のプログラムディスパッチ
   方式に於いて、 前記高速演算装置または前記低速演算装置上で実行され
   るプログラムをコンパイルする際、前記プログラムを静
   的に解析してプログラムの処理単位がアクセスするアド
   レスを宣言するコードを前記処理単位の前に埋め込むプ
   ログラム使用メモリ解析手段を備え、 更に、主記憶割り当て手段に代えて、前記プログラムに
   前記主記憶装置を割り当てる際、前記プログラムの全て
   を前記主記憶装置に割り当てることができる場合及び前
   記コードによってアクセスするアドレスが宣言されてい
   るプログラムの処理単位を前記主記憶装置に割り当てる
   ことができる場合、前記プログラム対応の高速実行フラ
   グを前記高速演算装置での実行可能を表示するものにす
   る主記憶割り当て手段を備えたことを特徴とするプログ
   ラムディスパッチ方式。