KR20020088063A - 정보 처리 시스템에서 병렬 처리되는 작업들간의 데이터종속성의 대략적인 결정 - Google Patents

Abstract

컴퓨터 시스템은 메모리를 공유하는 동시 실행된 작업들간의 대략적인 종속성 체킹을 수행한다. 제1 및 제2 작업들이 정의되고, 각각은 메모리내의 위치의 대응 셋트에 저장된 공유된 개별적으로 주소지정가능한 데이터 아이템 셋트를 가지고 있다. 위치 셋트는 데이터 영역 셋트로 구분되고, 적어도 하나의 데이터 영역은 하나 이상의 데이터 아이템을 저장한다. 그리고나서, 제1 및 제2 작업이 실행된다. 제1 작업과 제2 작업간에 충돌이 발생했는지 여부를 결정하기 위해서는, 동일한 데이터 영역내의 동일한 데이터 아이템이 제1 작업 및 제2 작업 모두에 의해 액세스되었는지 여부에 관계없이, 제1 작업이 제2 작업에 의해 액세스되었던 동일한 데이터를 제1 작업이 액세스했는지 여부가 결정된다.

Description

정보 처리 시스템에서 병렬 처리되는 작업들간의 데이터 종속성의 대략적인 결정{COARSE GRAINED DETERMINATION OF DATA DEPENDENCE BETWEEN PARALLEL EXECUTED JOBS IN AN INFORMATION PROCESSING SYSTEM}

통상의 전자 컴퓨터는 하나의 처리 유닛을 가지고 있고, 하나의 모델에 따라 동작함으로써, 프로그램 명령들이 주소지정가능한(addressable) 메모리로부터 하나씩 검색("페치")된 후 실행된다. 연속적으로 실행되어야 할 명령들은 메모리 내의 순차 어드레스 위치에 통상 저장된다. 이러한 명령들의 순차 저장의 예외는, 예를 들면 프로그램의 세그먼트의 실행이 테스트되는 일부 조건에 따라 조건이 부여된 경우(예를 들면, 2개의 값이 서로 동일한 지 여부) 또는 현재 프로그램의 세그먼트의 실행이 다른 프로그램 세그먼트의 실행에 의해 인터럽트되는 경우(예를 들면, 서브루틴 호출 또는 인터럽트에 응답하여)에 종종 발생된다. 그러한 경우에, 프로그램 실행은 다른 위치로 소위 "분기" 또는 "점프"하게 되어, 명령들이 순차적으로저장된 다음 명령으로가 아니라 메모리 내의 일부 다른 위치에 저장된 명령으로 계속적으로 페치된다.

명령이 저장되는 방법에 관계없이, 특정 작업을 구성하는 명령들이 특정 순서로 실행될 것이라고 프로그래머는 기대한다. 이러한 기대로 인해, 결국 특정 시퀀스에서 변수가 작용한다(예를 들면, 변형되거나 테스트된다)는 것이다. 이러한 기대에 일치하지 못함으로써 에러가 포함된 결과를 생성하는 작업이 되게 된다.

더 많은 일을 더 적은 시간에 완성하는 시스템을 설계하는 것이 컴퓨터 아키텍쳐의 지속적인 목표가 될 것이다. 이러한 것을 수행하기 위한 하나의 접근법은 더 빠르게 동작할 수 있는 처리 요소를 만드는 것에 집중해 왔다. 이러한 접근법은 순차 프로그램 실행에 대한 프로그래머의 기대에 전혀 영향을 주지 않는다.

처리 속도를 개선하는 다른 접근법은 동시에 동작할 수 있는 프로세서를 고안하는 것이었다. 예를 들면, 소위 "슈퍼-스칼러" 프로세서에서, 수개의 명령들이 동시에 수행될 수 있도록 단일 프로세스 내의 요소들이 구축된다. 명령들의 동시 실행(소위 "명령 레벨 병렬"(ILP)처리)을 제공하는 다른 방법은 공유 메모리에 각각이 부착된 복수의 처리 유닛을 제공하고, 다른 처리 유닛들 상에서 실행되는 단일 프로그램의 개별 명령들을 할당하는 것이다.

순차 프로그램 실행에 대한 프로그래머의 기대가 수행되는 것을 보장하기 위해서는, 이들 아키텍쳐들이 2가지 형태의 종속성, 즉 "제어 종속성" 및 "데이터 종속성"을 다룰 필요가 있다. 제어 종속성은 조건 분기 또는 점프가 이전 명령에서 취해졌는지 여부의 함수로서만 실행되는 명령의 종속성을 나타낸다. 데이터 종속성은 이전 명령들에 의해 생성되거나 변경되는 데이터를 이용하는 명령들의 종속성이다. 동일한 데이터를 이용하는 이전 명령들은 공통 데이터를 변경하지 않거나 공통 데이터의 변경을 완료한 경우에만, 나중에 제시되는 명령들이 정확하게 실행된다.

그 실행이 다른 명령에 의해 생성되는 결과에 어느 정도 의존하는 명령의 실행을 유지하고 있는 것보다, 이들 아키텍쳐는 종종 명령의 추론적 실행을 이용한다. 즉, 명령이 제어 또는 데이터 종속성이 전혀 없는 것처럼 실행된다. 그러한 추론적으로 실행된 명령들의 결과는, 원래 계획된 명령들의 순차 실행이 다른 결과를 나타낸 것을 나중에 발견한 경우에 수행되지 않아야 된다. 미국 특허 제5,781,752호는 테이블 기반 데이터 추론 회로를 채용하는 ILP 아키텍쳐를 기술하고 있다.

전체 처리 속도를 향상시키는 또 다른 접근법에서, 일부 컴퓨터 시스템들은 대칭 멀티 프로세싱(SMP)으로서 알려진 컴퓨터 아키텍쳐를 통해 높은 처리 성능을달성한다. 상기 설명한 ILP 아키텍쳐에 의해 달성되는 미세(fine-grained) 병렬 연산과는 반대로, SMP 아키텍쳐는 동시 프로그래밍 원리에 따라 설계되는 프로그램에 분명하게 지정되어 있거나 컴파일링 동안에 단일 프로세서 시스템 상의 순차 실행을 위해 설계된 프로그램들로부터 추출되는 대략적인(coarse-grained) 병렬 연산을 이용한다.

대략적인 병렬 연산(parallelism)은 명령 레벨 병렬 연산과 반대되는 태스크-레벨 병렬 연산을 의미한다(2가지 타입의 병렬 연산은 상호 배타적이지 않지만, 다른 태스크들이 분리된 프로세서들에 할당되어 각각이 명령-레벨 병렬 연산을 채용함으로써 각각의 태스크를 수행함). SMP 아키텍쳐에서, 수개 이상의 자기-포함되고 복잡한 컴퓨팅 태스크의 각각은 수개의 프로세서들의 각각 하나에서 수행된다. 이들 태스크들은 상호 동시 발생하는 프로세스, 스레드 또는 정보 처리 기술 분야에 주지된 다른 유사한 구조들이다.

다중 프로세서들을 구비하는 다른 컴퓨터 아키텍쳐에서, 단일 프로그램으로부터 다른 스레드들을 생성하고 동시 실행을 위해 수개의 태스크들을 다른 프로세서에 할당함으로써, 프로그램 실행 동안에 추가적인 병렬 연산이 추출된다. 그들은 동일한 프로그램으로부터 추출되므로, 이들 스레드들은 명령 레벨 병렬연산에 대해 상기 설명한 것과 유사한 종속성을 가지고 있을 수 있다. 특히, 2개 이상의 스레드들이 데이터 일관성을 유지하는 것이 중요하다, 즉 나중 실행을 위한 스레드가 이전 실행을 위한 스레드에 의해 아직 갱신되어야 하는 데이터 변수를 이용하지 않는 것, 및 나중 실행을 위한 스레드가 이전 실행을 위한 스레드에 의해 순차적으로 액세스될 데이터 변수를 변형하지 않는 것이 중요하다. 이들 이벤트 중 어느 것이든 하나가 발생하는 것을 "충돌(collision)"이라 부른다.

충돌 가능성으로 인해, 데이터 일관성을 유지하기 위해 코드에 락(세마포어(semaphore))을 삽입하는 것이 보통이다. 이것은 임의의 충돌이 발생되지 못하도록 한다. 그러나, 병렬 연산을 추출하고 이러한 목적을 위해 락을 삽입하는 알고리즘은, 충돌이 절대 발생하지 않도록 보장해야 하므로 매우 보수적인(conservative) 전략을 취해야 한다. 이것은 추출될 수 있는 병렬 연산의양을 한정하는 단점을 가지고 있다.

데이터 메모리 공간을 공유하는 스레드들이 동시에 실행되는 경우에 발생하는 문제들에 대한 다른 해결책으로서, 추론적 실행을 채용할 수 있다. 추론적 실행에서, 스레드들간의 충돌이 검출되고, 실행된 스레드들의 잘못된 결과들이 수행되지 않거나 제거되며, 절차를 보장하는 방식으로(즉, 적어도 하나의 재시작된 작업들이 충돌없이 완료하는 것을 보장하도록) 스레드들이 재시작된다.

하나의 아키텍쳐에서, 다수의 병렬 스레드들 중의 하나는 "커미팅된 스레드(comitted thread)"로서 지정된다. 모든 다른 동시 실행된 스레드들은 "추론적 스레드"로서 지칭된다. 커미팅된 스레드는 실행이 순차적인 경우에 가장 일찍 실행되는 스레드이다. 커미팅된 스레드는 그 상태를 메인 메모리에 직접 저장한다. (여기에 이용되는 바와 같이, "상태"라는 용어는 메모리 업데이트, 힙(heap), 스택, 시그널링 등과 같은 스레드 또는 작업의 실행 결과를 지칭한다.) 그러나, 추론적 스레드들은 그 상태를 공유 메모리가 아니라, 공유 메모리와는 다른 메모리(또는 메모리 영역)에 일시적으로 저장한다.

커미팅된 스레드는, 실행이 순차적이었다면 가장 이른 실행을 위한 스레드이고, 추론적 스레드의 실행 결과들이 공유 메모리에 영향을 미치지 않으므로, 커미팅된 스레드의 결과의 정확성에 관해 의심할 바가 없다. 커미팅된 스레드의 실행이 완료된 경우, 그것은 간단하게 종료된다. 커미팅된 스레드의 정확한 상태는 이미 공유 메모리의 일부이므로 메모리에 대해서 특정 조치가 취해지지 않는다.

커미팅된 스레드의 종료 이후에, 다른 스레드가 새로운 커미팅된 메모리로서지정된다. 스레드를 새로운 커미팅된 스레드로 지정하는 것을 "스레드를 커미팅시키는 것"이라 부른다. 스레드들이 커미팅되어지는 순서는 순차적으로 실행되는 경우 스레드들이 실행되는 순서와 항상 동일하게 유지된다. 스레드에 대해 충돌이 전혀 검출되지 않으면 스레드를 커미팅시키는 것이 진행된다. 스레드를 커미팅시키는 것이 추론적으로 실행되는 경우(또는 추론적으로 실행된 경우), 임시 저장된 메모리 상태가 공유 메모리에 복사된다.

추론적 스레드가 충돌에 직면한 경우, 적어도 하나 이상의 추론적으로 실행된 스레드들의 임시로 저장된 상태들을 제거하고 그들을 새롭게 실행함으로써 충돌을 해소한다. 임시 저장된 상태들을 제거하는 것을 또한 "롤-백(roll-back)"또는 "플러시(flush)"라 부른다.

충돌을 검출하고 필요한 경우에 상태 변화를 롤백하는 것과 결합한 추론적 실행은 프로그램으로부터 병렬 연산을 추출하는데 높은 잠재력을 제공한다. 충돌이 너무 자주 발생하지 않는 한(즉, 롤백을 수행하는 것과 연관된 오버헤드가 과도하지 않는 한) 양호한 성능이 달성된다.

텔레호나크티에볼라겟 엘엠 에릭슨에 의한 "Program Language for EXchanges"(PLEX) 프로그래밍-모델은 실질적으로 비우선적인 스케줄링을 채용한다. 각 PLEX 프로그램은 다중 작업들로 분할된다. 하나의 작업은 이벤트에 응답하여 스케줄러에 의해 개시되고, 외부 개입없이 종료될 때까지 중단없이 지속되는 순차 프로그램의 실행이다. 이벤트는 외부에서 생성된 요구(전화 가입자에 의하는 것과 같음)로부터 기인하거나 다른 작업에 의해 생성된 요구로부터 기인할 수도 있다.수개의 작업들이 일반적으로 스케줄러에 큐잉되고 선입선출 방식으로 수행된다.

PLEX는 병렬 처리에 잘 이용된다. 작업들은 스케줄러에 의해 다중 프로세서들 상에서 간단하게 스케줄링된다. 그러나, 단일 프로세서 상에서 실행을 위해 설계되는 PLEX 프로그램이 다중 프로세서 상에서 병렬로 실행되는 경우, 작업들이 공유 메모리 상에서 동작하므로, 종속성이 나타나게 된다.

소위 "작업 병렬 컴퓨터(JPC)"라 불리는 에릭슨에 의한 다른 개념에 따르면, 병렬로 실행되는 작업들간의 종속성은 추론적 실행을 통해 해결된다. JPC에서, 하나 및 한번에 단지 하나의 작업이 커미팅된다. 커미팅된 작업의 상태들은 실행 동안에 공유 메모리에서 즉시 영향을 미치게 된다. 커미팅된 작업의 실행이 종료하는 때에 종속성이 없는 경우, 추론적으로 실행된 작업은 스케줄러에 의해 결정되는 대로 커미팅되게 된다. 커미팅되는 추론적으로 실행된 작업에 의해 생성되는 상태들은 이전에 커미팅된 작업이 실행을 종료하고 추론적으로 실행된 작업이 새로운 커미팅된 작업이 된 직후에 공유 메모리에 효과를 미친다.

종속성의 경우에, 추론적으로 실행된 작업들을 플러시되고, 추론적으로 실행된 작업의 실행은 반복된다. 엄격한 스케줄링 순서는 항상 유지된다.

추론적으로 실행으로 대략적인 병렬 연산을 관리하는데 전용 하드웨어가 이용된다. 전용 하드웨어는 스레드들 또는 작업들의 추론적 실행으로부터 정보를 임시로 저장하기 위한 메모리 영역을 포함한다. 추론적으로 실행된 작업을 커미팅할 때가 되면, 정보는 임시 저장 영역으로부터 공유 메모리로 복사된다. 전용 하드웨어는 또한 종속성 체킹을 위한 로직을 더 포함한다.

추론적 실행으로 대략적인 병렬 연산을 가능하게 하는 현재의 접근법들은 일반적으로 효율적이 되기 위해 전용 하드웨어 지원을 요구한다. 그러나, 표준 프로세서로 구현되는 컴퓨터 아키텍쳐의 전체 잠재력으로부터 이익이 될 수 있는 것이 바람직하다. 특히, 순차 프로그래밍 패러다임 하에서 설계되는 프로그램들은 표준 프로세서를 이용하는 멀티-프로세서 기반 컴퓨터의 대략적인 병렬 성능으로부터 이전에는 이익을 얻지 못했다.

또한, 전용 하드웨어가 지원되더라도, 추론적인 실행으로 대략적인 병렬 연산을 구현하기 위한 종래 기술들은 동시 실행되는 작업들간의 종속성 체크와 관련하여 매우 적은 리소스 및 처리 오버헤드를 요구한다. 특히, 이들 기술들은 동시에 실행되는 작업들에 의해 공유되는 모든 어드레스가능한 데이터 아이템마다 여분 저장의 할당을 요구한다. 이러한 여분 저장은 특정 공유 어드레스에 액세스하는 작업의 종류, 및 수행되는 액세스의 타입 종류(즉, 리드 또는 라이트)를 추적하는데 이용된다. 뿐만 아니라, 다량의 여분 처리 오버헤드가 필요에 의해 발생되어 공유 메모리에 액세스하는 각각 및 모든 시도 바로 이전에 종속성 체크를 수행한다. 그러므로, 메모리 공간을 공유하는 동시에 실행된 작업들간의 종속성 체킹을 수행하기 위한 더 효율적인 기술이 필요하다.

본 발명은 정보 처리 시스템 구조에 관한 것으로서, 보다 구체적으로는 컴퓨터 프로그램 또는 작업들의 병렬 실행에 관한 것으로, 특히 정보 처리 시스템에서 동시 작업의 추론적 실행(speculative execution)을 가능하게 하기 위한 기술에 관한 것이다.

도 1은 본 발명의 다양한 형태를 구현하는데 적합한 예시적인 멀티-프로세서 시스템의 블록도.

도 2는 메모리 공간을 공유하는 작업의 동시 실행을 지원하기 위한 예시적인 소프트웨어 배열의 블록도.

도 3은 본 발명의 양태에 따라, 메모리 공간을 공유하는 작업들을 동시에 실행하도록 채용될 수 있는 전체 전략을 도시한 흐름도.

도 4a 내지 4c는 2개 프로세서 시스템에 대한 공유 메모리내의 각각 및 모든 변수에 마커(marker) 필드를 연관시키는 종래 접근법을 도시한 도면.

도 5는 종래 기술에 따른 작업의 실행과 연관된 결과적인 실행 트리를 도시한 도면.

도 6은 본 발명의 한 양태에 따른 예시적인 마커필드 분산의 블록도.

도 7은 본 발명의 한 양태에 따른 예시적인 작업의 실행 트리.

도 8은 본 발명의 한 양태에 따른 예시적인 충돌 검출 전략의 흐름도.

그러므로, 본 발명의 목적은 작업의 추론적 실행을 핸들링하는 특정 지원 하드웨어를 필요로하지 않는 동시 작업들의 대략적인 실행을 가능하게 하기 위한 기술을 제공하는 것이다.

본 발명의 한 양태에 따르면, 이전 및 다른 목적들은 메모리 공간을 공유하는 2개 이상의 동시 실행된 작업들간의 종속성 체킹을 수행하는 컴퓨터에서 달성된다. 일부 실시예에서, 이것은 제1 작업과 제2 작업을 정의하는 것과 관련되고, 각각은 메모리내의 대응하는 위치 셋트에 저장된 공유된 개별적으로 주소지정가능한 데이터 아이템 셋트를 가진다. 위치 셋트는 데이터 영역 - 적어도 하나의 데이터 영역은 하나 이상의 데이터 아이템을 저장함 - 의 셋트로 구분된다. 그리고 나서, 제1 작업 및 제2 작업이 실행된다. 제1 작업과 상기 제2 작업간의 충돌이 발생했는지 여부를 결정하기 위해, 동일한 데이터 영역내의 동일한 데이터 아이템이 제1 작업 및 제2 작업 모두에 의해 액세스되었는지 여부에 관계없이, 제2 작업에 의해 액세스되었던 것과 동일한 데이터 영역에 제1 작업이 액세스하였는지 여부가 결정된다. 개별적인 데이터 아이템보다는 데이터 영역으로의 액세스의 충돌을 체킹함으로써, 종속성 체킹에 연관된 오버헤드가 크게 감소될 수 있다.

또 다른 양태에서, 각각이 데이터 영역의 대응하는 하나와 유일하게 연관되는 마커필드의 셋트가 생성된다. 각 데이터 영역에 대해, 데이터 영역 내에 저장된 임의의 데이터를 액세스하는 제1 작업에 응답하여 연관된 마커필드에 제1 서브필드(예를 들면, 비트)가 설정된다. 또한, 각 데이터 영역에 대해, 데이터 영역 내에 저장된 임의의 데이터를 액세스하는 제2 작업에 응답하여 연관된 마커필드에 제2 서브 필드가 설정된다. 이들 플래그들은 제1 및 제2 작업들 간의 충돌 발생을 결정하는데 이용될 수 있다.

한 종류의 실시예에서, 제1 작업과 제2 작업간에 충돌이 발생했는지 여부를판별하는 단계는 제1 서브필드 및 상기 제2 서브필드 셋트를 모두 가지는 마커필드가 존재하는지 여부를 판별하는 단계를 포함한다. 이와 같이, 제1 및 제2 작업들이 데이터 영역을 액세스한 후에 충돌 체킹이 수행될 수 있다.

또 다른 실시예에서, 제1 작업과 상기 제2 작업간에 충돌이 발생했는지 여부를 판별하는 단계는 제1 작업이 제1 데이터 영역 내에 저장된 데이터 아이템 중 하나를 액세스하려고 시도할 지 여부를 결정하는 단계; 및 제1 데이터 영역과 연관된 마커필드 내의 제2 서브필드가 설정되는지 여부를 결정하는 단계를 포함한다. 이와 같이, 양쪽 작업이 데이터 영역을 액세스하는 것을 중지하는 것을 기다리기보다는, 제1 작업의 액세스가 시도되고 있을 때, 충돌 체킹이 다이나믹하게 수행될 수 있다. 이것은 추론적 상태를 유지하기 위해 비독점(non-privatization) 전략이 채용된 경우에 특히 유용하다.

또 다른 양태에서, 각 데이터 영역에 대해, 데이터 영역 내에 저장된 임의의 데이터를 액세스하는 제1 작업에 응답하여 연관된 마커필드에 제1 서브필드를 설정하는 단계는 제1 작업이 데이터 영역 내에 저장된 임의의 데이터를 처음으로 액세스하는 것에 응답하여서만 수행될 수 있다.

또 다른 양태에서, 각 데이터 영역에 대해, 연관된 마커필드 내에 제1 서브필드를 설정하는 단계는 데이터 영역 내에 저장된 데이터 아이템들 중 하나에 제1 작업이 액세스하도록 하는 다른 프로그램 명령 바로 이전에 실행되는 소프트웨어 트랩 명령에 응답하여 수행될 수 있다.

대안적으로는, 연관된 마커필드 내에 제1 서브필드를 설정하는 단계는 데이터 영역 내에 저장되는 임의의 데이터 아이템을 액세스하는 제1 작업에 의해 유발되는 제1 메모리 보호 인터럽트에 응답하여 수행될 수 있다. 본 실시예의 다른 양태에서, 제1 작업과 데이터 영역에 연관된 메모리 보호 비트가 데이터 영역내에 저장된 임의의 데이터 아이템을 액세스하는 제1 작업에 의해 유발되는 제1 메모리 보호 인터럽트 후에 리셋된다. 이것은 이러한 작업 및 데이터 영역에 연관된 추가 메모리 보호 인터럽트가 재발생되는 것을 방지시켜 준다.

또 다른 실시예에서, 적어도 하나의 데이터 영역은 프로그램 블록과 연관되고, 적어도 하나의 데이터 영역에 대해, 연관된 마커필드의 제1 서브필드가 프로그램 블록내의 프로그램 실행을 개시하는 것에 응답하여 설정된다.

또 다른 실시예에서, 적어도 하나의 데이터 영역은 메모리의 페이지이다. 다른 실시예에서, 적어도 하나의 데이터 영역은 제1 작업 및 제2 작업에 의해 정의되는 데이터 레코드이고, 데이터 레코드는 복수의 레코드 변수를 포함한다. 또 다른 실시예에서, 제1 작업 및 제2 작업은 객체 지향 프로그래밍 언어에 의해 생성되고, 적어도 하나의 데이터 영역은 제1 작업 및 제2 작업의 일부인 메소드(method) 또는 전체 오브젝트를 포함하는 메모리의 일부이다.

다른 양태에서, 제1 작업과 제2 작업간에 충돌이 발생했는지 여부를 결정하는 단계는 동일한 데이터 영역내의 동일한 데이터 아이템이 제1 작업 및 제2 작업 모두에 의해 액세스되었는지 여부에 관계없이, 제1 작업이 제2 작업에 의해 액세스되었던 것과 동일한 데이터 영역으로부터 판독되었는지 여부를 결정하는 단계를 포함한다.

또 다른 양태에서, 제1 작업과 제2 작업간에 충돌이 발생했는지 여부를 결정하는 단계는 동일한 데이터 영역내의 동일한 데이터 아이템이 제1 작업 및 제2 작업 모두에 의해 액세스되었는지 여부에 관계없이, 제1 작업이 제2 작업에 의해 액세스되었던 것과 동일한 데이터 영역에 기록되었는지 여부를 결정하는 단계를 포함한다.

본 발명의 목적들 및 장점들은 첨부된 도면을 참고한 이하의 상세한 설명으로부터 더 잘 이해될 것이다.

본 발명의 여러 가지 특징들을 유사한 부분은 동일한 참조 부호로 식별되는 도면을 참조하여 설명한다.

메모리를 공유하는 동시 실행된 작업들간의 충돌 발생을 더 효율적으로 체크할 수 있는 기술들이 설명된다. 2개의 작업들이 동일한 블록 내에서 동일하거나 다른 위치에 액세스했는지 여부에 관계없이 동일한 데이터 블록이나 영역을 액세스한 경우에 이들 2개의 작업들이 충돌한 것으로 간주되는 코스 그레인드(course-grained) 종속성 체크를 통해 이러한 기술들이 달성된다. 본 발명의 한 양태에서, 이것은 "마커필드"를 각 데이터 영역에 연관시킴으로써 수행된다(여기에서, 용어 "데이터 영역"은 단일 개별 변수 또는 데이터 아이템보다 큰 저장 영역을 지칭하는데 이용된다.). 마커는 특정 작업이 연관된 데이터 영역을 액세스했는지 여부를 나타낸다. 2개 이상의 작업들에 연관된 마커들이 각각 동일한 데이터 영역을 액세스한 경우, 충돌이 검출된다.

여러 가지 실시예들에서, 마커필드가 연관되는 데이터 영역은 다르게는 물리적으로 정의되고(예를 들면, 메모리 관리 유닛에 의해 관리되는 메모리의 페이지로서 정의됨), 논리적으로 정의되거나(예를 들면, 프로그램내의 레코드, 오브젝트, 파일 및/또는 테이블로서 정의됨), 또는 2가지의 조합으로 정의될 수도 있다.

본 발명의 이들 및 다른 양태들을 다수의 실시예에 관련하여 더 상세하게 설명한다. 본 발명의 이해를 용이하게 하기 위해, 본 발명의 여러 가지 양태들은 컴퓨터 시스템의 구성요소들에 의해 수행되는 액션의 시퀀스들의 측면에서 기술된다. 각 실시예들에서, 여러 가지 액션들이 전용 회로(예를 들면, 메모리 관리 유닛 하드웨어), 하나 이상의 프로세서들에 의해 실행되는 프로그램 명령들, 또는 그 양쪽의 조합에 의해 수행될 수 있다는 것을 알 수 있을 것이다. 또한, 본 발명은 여기에 설명된 기술들을 프로세서가 수행하도록 하는 적절한 컴퓨터 명령들의 셋트를 그 내부에 저장하고 있는 임의의 형태의 컴퓨터 판독 가능한 저장 매체 내에 전부 실시되는 것으로 또한 간주될 수 있다. 그러므로, 본 발명의 여러 가지 양태들이 많은 다른 형태로 실시될 수도 있고, 모든 그러한 형태들은 본 발명의 범주 내에 포함된다. 본 발명의 여러 가지 양태들 각각에 대해, 실시예의 임의의 그러한 형태는 여기에서 설명된 액션을 수행하도록 "구성된 로직"으로서 지칭될 수 있다.

우선, 도 1을 참조하면, 본 발명의 여러 가지 양태들을 구현하는데 적합한 예시적인 멀티-프로세서 시스템(101)의 블록도이다. 예제 시스템(101)은 버스(105)를 통해 다른 시스템 구성요소와 통신하는 하나 이상의 프로세서(103)들을 포함하는 SMP 아키텍쳐를 가지고 있다. 본 발명을 실시하는데 필요하지는 않지만, 실시예들에서, 각 프로세서(103)는 인텔^TM에서 제공하는 펜티엄-프로^TM프로세서와 같이 슈퍼-스칼라 아키텍쳐를 가지고 있다.

시스템(101)은 컴퓨터 산업에 널리 이용되는 다수의 주지된 표준 플랫폼 중의 하나에 따라 설계된다. 실시예에서, 시스템(101)은 프로세서(103) 뿐만 아니라, 시스템 메모리(107) 및 메모리 컨트롤러(109)를 더 포함한다. 시스템메모리(107) 및 메모리 컨트롤러(109)는 메모리 버스(111)를 통해 서로 통신한다.

메모리 컨트롤러(109)는 메모리 버스(111)를 통해 마이크로프로세서 프로세서(103)에 의해 시스템 메모리(107)와의 메모리 액세스를 제어한다. 프로세서(103)에 의해 생성되는 판독 및 기록 액세스 요구에 응답하여, 메모리 컨트롤러(109)는 시스템 메모리(107) 내의 어드레싱된 메모리 위치를 향하여 지향되는 대응하는 메모리 액세스 사이클을 생성한다. 메모리 컨트롤러(109)는 주지의 직접 메모리 액세스(DMA) 유닛(113, 점선으로 도시됨), 주변 장치가 프로세서들(103)의 개입없이 시스템 메모리를 판독하고 기록할 수 있게 하는 일부 아키텍쳐의 장비를 포함한다. 양호하게는, 시스템(101)은 하나 이상의 내부 또는 외부 캐시 메모리 유닛(115, 117, 점선으로 도시됨)을 또한 포함한다. 캐시 유닛(115, 117)은 프로세서(103)에 의해 더 자주 이용되는 시스템 메모리(107)의 특정 부분을 저장한다. 유의할 점은, 일부 멀티-프로세서 시스템 아키텍쳐는 각 프로세서에 전용 캐시 메모리를 제공하지만, 다른 아키텍쳐는 모든 프로세서들에 대해 공유된 캐시 메모리를 제공한다는 점이다.

각 프로세서(103)에 액세스 가능한 시스템 메모리(107)는 소정의 물리적 메모리 어드레스 범위를 가지고 있다. 시스템 메모리(107)내의 임의의 위치에 액세스하기(즉, 판독하거나 기록함) 위해서는, 메모리 버스(111)를 통해 시스템 메모리(107)에 대응하는 물리적 메모리 어드레스를 제공하는 것이 필요하다. 그러나, 임의의 프로세서(103) 상에서 실행되는 컴퓨터 프로그램들(예를 들면, 운영 체제, 어플리케이션 프로그램, 에뮬레이션 프로그램 등)은 이들 물리적 어드레스들을직접 이용하지는 않는다. 대신에, 각 컴퓨터 프로그램은 물리적 어드레스 공간과 동일한 크기이거나 그렇지 않을 수도 있는 가상 어드레스 공간을 본다.

가상 어드레싱을 이용하므로, 시스템 메모리(107)가 액세스되어야 될 때마다, 각 가상 메모리 어드레스를 물리적 메모리 어드레스로 변환하는 것이 필요하다. 이 프로세스를 용이하게 하기 위해, 가상 및 물리적 어드레스 범위들이 각각 연속적인 어드레스들의 블록으로 분할된다. "페이지"로서도 알려진 이들 블록들의 각각은 그것과 연관된 고정된 개수의 연속적인 메모리 어드세스를 가지고 있다. 통상, 각 페이지는 2＾N(N은 정수)의 크기를 가지고 있다. 그러므로, 페이지(가상 또는 물리적 메모리 공간 중 어느 하나에서)의 개시로의 포인터가 주어지면, 페이지내의 임의의 위치에 액세스하는데 N-비트 오프셋 어드레스가 이용될 수 있다.

각 페이지는 그것을 모든 다른 페이지와 분별하는 고유한 페이지 번호와 자체적으로 연관된다. 그리고, 메모리(가상 또는 물리적)내의 페이지 개수가 2＾M이라 가정하면, 하나의 메모리 위치를 고유하게 식별하는 어드레스는 페이지 번호를 상기 설명한 N-비트 오프셋 어드레스와 연결시켜 M+N 비트 어드레스를 형성함으로서 형성될 수 있다. 상기 언급한 바와 같이, 가상 메모리 공간의 크기는 물리적 메모리 공간의 크기와 동일할 필요는 없다. 결과적으로, "M"의 값은 물리적 어드레스와 같이 가상 어드레스에 대해 동일할 필요는 없다.

상기 언급한 바와 같이, 실행중인 프로그램에 의해 이용되는 M+N 비트 가상 어드레스들은 시스템 메모리(107)에 공급될 수 있기 전에 물리적 어드레스들로 변환될 필요가 있다. 실시예에서 이러한 기능을 수행하기 위해서는, 각프로세서(103)는 각 어드레스의 최상위 M 비트들을 페이지 번호로, 나머지 N 비트들을 페이지내의 오프셋으로서 다루는 메모리 관리 유닛(MMU, 119)를 구비하고 있다. 시스템 메모리(107) 내에 배치된 페이지 테이블(도 1에 도시되지 않음)은 각각의 2＾M 가상 페이지를 시스템 메모리(107)내의 대응하는 물리적 페이지로 고유하게 맵핑(map)한다. MMU(119)가 각 메모리 판독 또는 기록에 대해 논리 대 물리적 어드레스 변환을 수행하는 경우, 테이블 룩업("테이블 워크(walk)"라고도 불림)을 수행하고, 관련 페이지 테이블 엔트리를 배치시키며, 물리적 어드레스를 계산함으로써 그것을 수행한다. 페이지 테이블을 조직화하는 전통적인 방식은 2개 또는 3개 레벨의 인덱싱된 룩업 테이블이나 해시(hash) 테이블로서이다. 페이지 테이블 룩업의 속도를 향상시키기 위해서는, 변환 룩-어사이드 버퍼(Translation Look-aside Buffer, TLB)라 불리는 특정 캐시가 가장 자주 이용되는 변환을 유지하는데 도입된다. 시스템이 TLB를 포함하는 경우, TLB가 요구된 가상 페이지에 대한 변환을 포함하지 못한 경우에만 테이블 룩업이 필요하다. "TLB 미스(miss)"라고 불리는 이러한 발생은 필요한 테이블 룩업을 수행할 뿐만 아니라 TLB에 적절한 엔트리를 로딩하여 이러한 변환이 장래에 더 효율적으로 수행될 수 있게 하는 인터럽트를 통상 유발시킨다.

시스템은 테이블 워크 동작을 하드웨어나 소프트웨어로 수행하도록 설계될 수 있다. 하드웨어 구현된 테이블 워크를 이용하는 것은, 소프트웨어 구현보다 약간 빠르다고 하는 장점을 가지고 있다. 하드웨어 구현된 테이블 워크의 단점은 하드웨어의 복잡성이 부가된다는 점이다. 다른 단점은 유연성이 감소된다는 점이다.하드웨어로 구현되는 경우, 일반적으로 테이블 구조 및 TLB 미스 핸들링이 하드웨어에 의해 결정되고, 하드웨어 상에서 실행되고 있는 운영 체제에 의해 정의될 수 없다.

테이블 워크를 소프트웨어로 구현하기 위해서는, 프로그램 실행이 프로세서에 트랩되어, 트랩 핸들러에서 테이블 워크를 수행한다. 이러한 접근법의 장점은, 칩의 복잡성이 감소된다는 점이다(하드웨어 구현된 테이블 워크와 비교한 경우). 또한, 일반적인 핸들링뿐만 아니라 테이블 구조가 실행 중인 운영 체제에 의해 지정될 수 있다.

상기 설명한 맵핑 정보뿐만 아니라, 각 페이지 테이블 엔트리(PTE)는 또한 가상 페이지가 캐싱되었는지 여부뿐만 아니라 가상/물리적 페이지가 액세스되었는지 여부(가능하다면 시기)를 나타내는 정보를 또한 포함한다.

PTE는 또한 메모리 보호 플래그를 포함할 수 있다. 메모리 보호는 프로그램의 다른 부분에 할당되는 메모리에 프로그램의 일부가 우연히 액세스하는 것을 방지하는 메카니즘이다. 하나의 예는 다수의 사용자 프로세스 각각에 "자신의" 보호된 메모리 공간의 할당이다. (프로세스는 순차적으로 실행되는 프로그램이다.) 하나의 프로세스에 의한 다른 프로세스에 할당된 메모리로의 판독 및 기록 동작은 허용되지 않는다. 그것을 하려는 임의의 시도는 결국 소위 "트랩 예외"로 나타난다. 트랩은 통상은 운영 체제의 일부인, 프로그램의 다른 부분으로의 트랩 유발 명령("트랩 핸들러")을 수행한 프로그램으로부터 실행 제어를 전달하는 소프트웨어 인터럽트이다. (운영체제는 기반 하드웨어 상에서 다른 프로그램들의 실행을 제어하는 특별한 프로그램이다.) 그러면, 운영체제는 트랩-관련된 문제들을 적절하게 해결한다. 본 발명과 관련하여 트랩 핸들러 루틴의 이용을 본 상세한 설명에서 더 상세하게 설명한다.

메모리 관리는 통상 일반적인 어플리케이션 프로그램에는 평이하다. 결과적으로, 가상 어드레스 공간(가상 저장영역)에서 그 저장이 레이아웃되는 방식의 프로그램의 관점은 물리적 어드레스 공간(물리적 저장영역)에서 저장이 배열되는 방식과 매칭될 필요는 없다. 특히, 시스템 메모리(107)내의 다수의 분산된(예를 들면, 비연속적이거나 순차적이 아닌) 물리적 메모리 페이지에 실제로 맵핑되더라도, 시스템 메모리(107)는 연속적인 메모리 어드레스(가상 저장영역 내)의 시퀀스로서 프로그램에게 보일 수도 있다. 이것으로 인해, 기저 운영체제는 가용한 물리적 메모리를 최대한 효율적으로 이용하는 메모리 할당 전략을 활용할 수 있다.

유의할 점은, 도 1에 도시된 실시예는 본 발명에 유효하게 이용될 수 있는 다수의 가능한 SMP 아키텍쳐들 중 단지 하나라는 점이다. 예를 들면, 공유되거나 분산된 다수의 물리적 메모리 및 캐시 구조가 이용될 수 있다. 이들은 버스 또는 스위치 상호 접속된다. 또한, 물리적 메모리는 프로세서(103)들 사이에서 중앙집중화되거나 분산되어, 다른 프로세서(103)에 대해 다른 액세스 타임을 제공할 수 있다.

상기 설명에서는, 시스템(101)의 물리적 구조에 초점을 맞추었다. 그러나, 시스템의 소프트웨어는 메모리 공간을 공유하는 작업의 동시 실행을 지원하도록 적절하게 배열되어야 된다. 하나의 그러한 배열이 도 2에 도시되어 있다.시스템(101)은 프로그램의 계층(hierarchy)에 의해 제어된다. 최상위 레벨에는 어플리케이션 프로그램(201)이 있다. 어플리케이션 프로그램(201)은 예를 들면, 원래는 단일 프로세서 환경에서 실행되도록 의도된 소위 "레거시(legacy)" 프로그램일 수 있다. 결과적으로, 어플리케이션 프로그램(201)은 그 구성 부분의 동시 실행과 연관된 문제들을 핸들링하도록 특별히 적응되는 것은 아니다.

본 실시예에서 이러한 적응을 제공하기 위해, 어플리케이션 프로그램(201)은 에뮬레이터 프로그램(203)과 인터페이싱한다. 에뮬레이터 프로그램은 어플리케이션 코드를 인터프리팅하거나 어플리케이션 코드를 재컴파일링함으로써 원래는 다른 프로세서에 대해 기록된 어플리케이션들이 가용한 다른 프로세서 상에서 실행될 수 있도록 하는 가상 머신을 생성하는 프로그램으로서 본 기술 분야에서 주지되어 있다. 예를 들면, 자바 가상 머신(JVM)은 자바 바이트 코드가 거의 모든 프로세서 상에서 실행될 수 있도록 하는 에뮬레이터이다. 에뮬레이터 프로그램은 기저 처리 장비와 직접 인터페이싱하거나, 다르게는 기저 처리 장비와 직접 인터페이싱하는 운영 체제(205, 도 2의 점선 표시)와의 상호작용으로 동작할 수도 있다.

현재의 환경에서, 에뮬레이터 프로그램(203, 단독으로 또는 운영 체제(205)와 조합하여 동작함)은 가용한 멀티-프로세서 시스템(101) 상에서 어플리케이션 프로그램(201)이 수행될 수 있도록 하는 가상 머신을 생성한다. 여기에서, 에뮬레이터(203)의 태스크들 중 하나는 어플리케이션 프로그램(201)을 하나 이상의 작업들(207)로 변환하는 것이고, 각각의 작업들은 시스템(101)내의 프로세서(103)들 중 하나에서 실행된다. 분리된 작업들이 어플리케이션 프로그램(201)의 기본블록, 루프내의 개별적인 반복, 객체 지향 프로그램내의 메소드 호출들, 또는 태스크들 사이에서, 또는 이벤트 기반 시스템에서 "이벤트"의 결과로서 생성될 수 있다. 이러한 측면에서 취해된 특정 접근법은 설계자에게 달려있고, 본 설명의 범주를 벗어나난다.

도 2에 도시된 에뮬레이터 프로그램(203)의 이용은 어플리케이션 프로그램(201)으로부터 병렬 작업(207)을 생성하고 운영하는 단지 하나의 방법이다. 다른 실시예에서, 어플리케이션 프로그램(201)에 대한 소스 코드를 재컴파일링하도록 에뮬레이터(203)를 이용하지 않을 수도 있다. 본 예에서 이용된 컴파일러는 복수의 작업들(207)에 대한 오브젝트 코드를 생성하는 하나이고, 각각은 다른 작업들(207)과의 동시 실행을 위해 의도된 것이다.

또 다른 방법에서, 어플리케이션 프로그램(201)에 대한 오브젝트 코드는 그것을 분리된 작업들(207)로 분리하고 복수의 작업(207)의 동시 실행을 지원하는 적절한 명령을 부가함으로써 변형되는 "사용(instrumentation)" 프로세스를 위해 에뮬레이터(203)를 사용하지 않을 수도 있다.

또 다른 방법에서, 어플리케이션 프로그램(201)은 PLEX 프로그래밍 언어로 기록될 수 있다. 이 경우에, 코드는 스레드 또는 작업(207)으로 이미 분할되어 에뮬레이터(203)는 불필요하다.

그들을 생성하는데 이용되는 기술에 관계없이, 작업들(207)이 단일 어플리케이션 프로그램(201)이었던 것으로부터 생성되므로, 적어도 일부 작업들(207)이 메모리 공간을 공유할 것이다. 그러나, 메모리 공간을 공유하는 다수의 동시 작업을실행하기 위해서는, 데이터의 순결성을 유지하는 지원이 제공되어야 된다. 발명의 배경에서 설명한 바와 같이, 소위 "충돌"은 원래는 공유 메모리 공간에서 순차 실행을 위해 의도된 2개 이상의 작업들이 동시에 실행되는 경우에는 언제나 발생할 수 있다. 그러한 충돌을 해결하는 조치가 취해지지 않는다면, 잘못된 실행 결과가 나타날 수 있다.

도 3은 메모리 공간을 공유하는 작업(207)을 동시에 실행하도록 채택된 전체 전략을 도시한 흐름도이다. 전략의 기본은 작업(207)이 한번에 하나씩 실행된다면 유효한 결과를 보장하는 실행 순서로 작업(207)이 배열될 수 있다는 개념이다. 예를 들면, 작업(207)이 단일 프로세서 상에서의 실행을 위해 원래 의도된 단일 어플리케이션 프로그램으로부터 도출된 경우, 작업들에 대한 "정확한" 실행 순서는 어플리케이션 프로그램에 의해 정의된 것이다. 다른 실시예에서, 작업(207)은 동일한 어플리케이션 프로그램으로부터 도출되지 않고, 대신에 시스템(101) 외부의 프로그램/이벤트를 개별적으로 실행함으로써 생성될 수 있다. 그러한 경우에, 하나의 작업(207)이 다른 하나의 이전이나 이후에 실행되는지 여부는 중요하지 않다. 그럼에도 불구하고, 작업들이 메모리 공간을 공유하고 동시에 실행되면, 하나의 작업(207)의 중간 상태가 다른 하나에 의해 변형되어 유효하지 못한 결과를 나타낼 수 있다. 완전히 시퀀스-독립된 작업(207)에 대해서도, 특정 변수 셋트로의 액세스 순서가 중요하지 않지만, 그러한 변수 셋트는 각 작업(207)에 의한 "원자적" 액세스(즉, 다른 프로세스에 의해 인터럽션없이 동작하는 기록 및 판독 명령의 일부 조합을 허용하는 액세스)를 요구할 수 있다. 그러므로, "정확한" 실행 순서는 이들 작업에 대해서도 정의될 수 있다. 예를 들면, "정확한" 실행 순서는 실행을 위해 작업들이 시스템(101)에 제공되는 순서(예를 들면, 선입선출, FIFO)로서 정의될 수 있다.

도 3의 흐름도를 참조하면, 작업들이 그 "정확한" 실행 순서대로 큐잉되는 것으로 간주될 수 있다. 실시예에서, 큐는 프로세서(103)로의 할당을 대기하는 작업(207)을 유지할 뿐만 아니라, 프로세서들(103) 중의 하나 상에 실행을 위해 이미 개시(launch)되었던 작업들(207)을 유지할 수 있고, 이들 작업들은 아직 종료(retire)되지 않았다. (작업(207)의 종료는 작업(207)이 임의의 이전 작업(207)과의 "충돌"없이 그 실행을 완료한 후에 발생한다.) 그러므로, 프로세서들(103) 중 하나가 가용하게 된 경우(이전 작업(207)의 완료 및 종료로 인함), 큐의 헤드에 가장 인접한 개시되지 않은 작업(207)이 개시된다(단계 301). 새롭게 개시된 작업(207)은 종료될때까지 큐에 남아있을 수 있다.

다른 이전 작업들(207)이 다른 프로세서(103)에서 실행되고 있는 한, 새롭게 개시된 각각의 작업(207)은 추론적으로 실행된다. 즉, 변경된 메모리 상태를 생성할 뿐만 아니라 공유 메모리 공간의 원래 상태를 보존하는 방식으로 프로세서(103)에서 실행된다(단계 303). 여기에 사용되는 바와 같이, "원래"라는 용어는 작업(207)이 처음으로 개시되었던 시기에 존재하는 메모리 상태를 의미한다. 알게 되는 바와 같이, 현재의 작업(207)과 큐의 이전 위치를 가지고 있는 하나와의 사이에 충돌이 검출된 경우에 임의의 메모리 상태 변경을 수행하지 않는 기능을 유지할 필요가 있다. 이것은 수개의 방식으로 달성될 수 있다.

소위 "비독점(non-privatization)"이라 불리는 제1 기술에서, 모든 추론적 작업의 기록 및 판독은 공유 메모리 공간의 올바른 위치로 지향된다. 그러나, 임의의 기록을 수행하기 전에, 타겟팅된 메모리 어드레스에 저장된 이전 값은 히스토리 로그에 복사된다. 이것은 추론이 실패한 경우에, 상태의 롤백(즉, 히스토리 로그로부터의 모든 이전값들을 공유 메모리 공간에 다시 복사함))을 위한 시스템(101)을 준비한다. 추론이 성공한 경우에 대해서는, 이러한 히스토리 로그는 단순히 플러시되어, 공유 메모리 공간의 변화를 보존한다.

"독점"이라 불리는 다른 기술에서는, 추론적 작업(207)은 공유 메모리 공간으로의 기록을 수행하지 않고, 대신에 모든 그 기록 동작들을 자신의 개인 메모리 영역(다른 작업(207)은 이 메모리 공간을 전혀 공유하지 않는다)에 지향한다. 추론적 실행이 성공하면, 작업(207)은 비-추론적이 되고, 개인 메모리 영역으로의 기록이 공유 메모리 공간내의 정확한 위치로 복사될 수 있다. 대신에, 추론이 실패하면, 개인 영역이 플러시된다. 이러한 기술에 있어서, 작업(207)이 추론적인 한(즉, 동시에 실행되는 이전 작업(207)이 아직 존재하는 한), 추론적 작업(207)에 의해 수행되는 모든 판독은 개인 영역내에 체크를 포함하여, 사용되는 업데이트된 값이 존재하는지 여부를 결정해야만 한다. 그렇지 않으면, 판독은 공유 메모리내의 원래 위치로 지향된다.

상기 각 기술들은 대부분의 마이크로프로세서들에서 발견되는 MMU(119)에 의해 지원되는 표준 페이징 기술을 이용함으로써 구현될 수 있다. 더 구체적으로는, 메모리 맵핑 기술은 공유 메모리 공간으로 구성되는 페이지들과 분리되고 떨어진추론적 데이터를 유지하기 위한 페이지를 생성하도록 적용된다. 이들 기술들은, 추론적 상태의 유지를 지원하는 전용 하드웨어에 대한 요구를 없앨 뿐만 아니라, 이하에 설명되는 바와 같이 데이터 복사와 연관된 다량의 오버헤드를 제거할 수 있다. 작업(207)의 추론적 실행으로부터 기인하는 상태 변경을 수행하지 않는 기능을 유지하기 위한 표준 페이징 메카니즘을 채용하는 기술은 발명의 명칭이 "Maintenance of Speculative State of Parallel Executed Jobs in an Information Processing System"이고 P. Holmberg의 이름으로 동일자로 출원된 US 특허 출원 번호 제_____호(변리사 문서 번호 031218-019)에 기재되어 있고, 참고로 그 전부를 첨부하였다.

도 3의 설명을 계속하면, 일부 포인트에서 작업(207)은 완료로 끝낼 것이다(결정 블록(305)으로부터 "YES" 경로). 이제는 작업(207)이 종료될지 여부를 결정해야 한다. 이것은 방금-완료된 작업(207)이 큐의 헤드에 있는지를 검출함으로써와 같이, 모든 이전 작업들이 종료되었는지 여부(결정 블록(307))를 결정하는 것에 관련된다. 적어도 하나의 이전 작업(207)이 아직 완료되지 않았다면, 이전 작업(207)의 상태와의 하나 이상의 충돌로 인해 그 자신의 생성된 상태가 정확하지 않을 수도 있으므로 현재의 작업(207)은 아직도 추론적인 것으로 간주되어야 한다. 추론적 작업(207)으로서, 현재 작업(207)은 종료될 수 없다. 그러므로, 그것은 계속해서 대기해야 한다(결정 블록(307)으로부터 "NO" 경로).

일부 포인트에서, 모든 이전 작업들이 종료되었는지가 결정된다(결정 블록(307)으로부터의 "YES" 경로). 이 포인트에서, 현재 작업(207)은 "커미팅된"작업으로 간주될 수 있고, 그 생성된 메모리 상태는 정확한 것으로 간주되며 나중 작업들에 대한 "원래" 메모리 상태로서 이용될 것이다. 현재의 작업(207)을 큐로부터 제거하는 것을 포함하여 현재의 작업(207)을 종료시키기 이전에, 나중 작업들과의 임의의 충돌이 발생되었는지 여부, 또는 나중 작업들과의 충돌 가능성이 있는지 여부에 관한 판별이 수행된다(결정 블록(309)). 이제 "커미팅된" 작업에 의해 순차적으로 변형되었던 메모리 위치를 아직 추론적인 작업이 판독한 경우에 충돌이 발생하였다. "정확한" 작업 순서에 따르면, 추론적 작업이 변형된 값을 얻었다. 그러나, 추론적 실행으로 인해, 추론적 작업의 메모리 액세스가 이전 시간에 발생하였으므로, 잘못된 값을 찾아내었다.

충돌이 검출된 경우(결정 블록(309)으로부터 "YES" 경로), 충돌과 연관된 추론적 작업 또는 작업들(207)은 그 추론적으로 생성된 상태들이 플러시되도록 되어야하고, 작업들은 재 시작된다(단계 311). 이러한 가능성과 관련하여, 도 3의 엔트리 포인트(313)는 이전 작업(207)과의 충돌로 인해 재 시작되는 현재 작업(207)의 발생을 나타낸다(즉, 이전 작업(207), 자체적으로 실행되는 단계(311)는 현재 작업(207)이 임의의 생성된 상태 변화를 수행하지 않도록 하고, 처음부터 시작되도록 한다).

재시작은 임의의 다양한 방식으로 구현될 수 있다. 다수의 시스템들에서, 프로세스 상태는 통상 프로세스 제어 블록(PCB)에 유지된다. 프로세스(작업)가 실행을 위해 스케줄링되는 경우, 내용들이 프로세서 레지스터에 복사된다. PCB가 계획적으로 변경되지 않는 한, 오리지널은 재 시작을 위해 거기에 존재할 것이다.다른 타입의 시스템들에서, PCB는 이용되지 않는다. 대신에, 시작 조건이 작업 개시 신호에 의해 완전하게 정의된다. 예를 들면, 이것은 스웨덴, 스톡홀름 주재의 에릭슨으로부터 상용으로 구입 가능한 AXE 시스템이다. 시작 신호는 시스템내에서 생성되거나, 원격 프로세서에서 외부적으로 생성되어 수신될 수도 있다. 이들 형태의 시스템에서, 작업이 비-추론적이 될 때까지(즉, 커미트 우선권이 부여된 후에), 작업 신호를 원래대로 남겨둠으로써 작업 재시작이 가능하게 된다.

충돌(들)과 연관된 나중 작업(들)(207)을 재시작한 후, 또는 충돌이 전혀 발생하지 않은 경우(결정 블록(309)으로부터 "NO" 경로), 현재의 작업(307)이 종료될 수 있다. 이것은 추론적으로 결정된 상태가 공유 메모리 공간의 일부로서 포함시키고 작업의 큐로부터 작업(207)을 제거시키도록 하는데 필요한 임의의 조치를 취하는 것을 의미한다. 유의할 점은, 현재 작업(207)에 의해 생성된 결과적인 상태를 유지하고 현재의 작업(207)을 종료하는 전략은 그 상태가 정확한 경우에만 수행될 수 있다는 점이다. 이것은 "독점" 전략을 채용하는 실시예들에도 적용된다. 다른 경우들(즉, "비독점" 전략)에서, 현재 작업(207)의 상태가 플러시되어야만 하고, 현재 작업이 재시작된다. 이러한 후자의 접근법은 도 3에 도시된 것과 같이 효율적이지는 않지만 "독점" 전략과 함께 채용될 수도 있다.

이제는, 결정 블록(309)에 대해 요구되는 바와 같이, 현재 실행되는 작업들(207)간의 충돌을 검출하기 위한 기술에 대해 중점적으로 설명한다. 달리 지정하지 않는 한, 이하의 전략은 독점 접근법이 동시 실행되는 작업들(207)의 추론적 상태를 유지하는데 이용되고 있다고 가정한다.

충돌의 검출을 체크하는 것은 일정 레벨의 오버헤드와 관련되고, 임의의 다수의 주지된 방식으로 수행될 수 있다. 물론, 특정 메모리 위치에서 충돌이 발생했는지 여부를 실제 결정하는 메카니즘이 채용될 수 있다. 한 기술은 비트의 벡터(여기에서는, "마커필드"라 지칭함)를 종속성 체킹이 수행되는 각 메모리 위치에 연관시키는 것과 관련된다. 마커필드는 공유 데이터와 함께 시스템 메모리(107)에 저장된다. 일부 실시예들에서, 각 마커필드는 적어도 시스템(101)에서 동시에 실행되는 작업(207)이 존재할 수 있을 정도의 많은 비트를 가지고 있다. 다르게는, 비트를 "프로세스 당" 할당하여, 마커필드의 비트 개수가 시스템(101)내의 프로세서(103)의 개수와 대응할 수 있게 한다. 본 설명에서, 우리는 "작업 당" 접근법을 이용하는 실시예들에 초점을 맞춘다. 그러나, 여기에 설명한 발명적 기술들은 "프로세스 당" 접근법을 채용하는 실시예들에도 동일하게 적용될 수 있다.

마커필드의 각 비트는 동시에 실행되는 작업들 중 하나에 연관되고, 비트들은 대응하는 작업(207)과 연관된 추론 레벨과 대응하여 순서가 정해지며, 마커필드의 한쪽 말단에서는 비트는 가장 빠르게 실행되는 작업(207)과 연관되고, 다른 말단에서는 비트가 가장 늦게 실행되는 작업(207)과 연관된다. 작업이 위치로의 판독을 수행하는 경우, 대응하는 마커필드내의 대응하는 비트가 설정된다. 작업(207)이 기록을 수행할 때마다, 나중 작업을 위한 임의의 "판독 비트"가 설정되어 있는지 여부를 보기 위해 체크한다. 그렇다면, 이들 각 작업들은 잘못된 데이터를 이용하였고, 따라서 플러시되고 재시작된다. 프로세스에서 사이클 레벨 레이싱(racing)이 방해받지 않고 충돌 검출을 보장하기 위해서는, 마커필드에 "자신의" 비트를 우선 설정하고 충돌 검출을 위해 전체 마커필드를 판독하는 시퀀스를 따르는 것이 중요하다.

"판독" 동작을 나타내는 비트와 함께, 마커필드는 가능한 도시 실행 작업 각각에 하나씩으로 "기록" 비트를 포함할 수 있다. 이 경우에, 데이터 아이템을 공통 메모리로부터 액세스하기 전에, 모든 작업(207)은 적절한 "자신의 비트"를 (액세스가 "판독" 또는 "기록"인지 여부에 따라) 설정하고, 임의의 다른 작업(207)이 그 비트를 설정했는지 여부를 체크한다. 이러한 여분 정보는 일부 실시예들에서 충돌의 경우에 어떤 액션을 취해야 할지를 정확하게 결정하는데 유용하다. 예를 들면, "비독점" 전략이 채용된 경우, 특정 메모리 위치로부터 판독하고자 하는 작업(207)은 나중 작업이 이미 동일한 위치에 기록되었다는 것을 발견한 경우, 나중 작업뿐만 아니라 자신을 재시작해야 할 것이다. 그러나 이것은, 나중 작업들이 그 동일한 위치로부터 판독만하는 경우에는 필요하지 않을 것이다.

도 4a-4c는 2개의 프로세서 시스템(마커필드의 용량에 따라 적어도 2개의 작업(207)들을 동시에 및 가능하다면 더 추론적으로 실행함)에서 마커필드를 공유 메모리내의 각각 및 모든 변수에 연관시키는 이러한 종래 접근법을 도시하고 있다. 더 구체적으로는, 도 4a는 마커필드(401)의 예를 도시하고 있다. 마커필드(401)에 4개의 비트들이 있다는 것을 알 수 있고, 제1 프로세서에 의해 수행되는 판독 및 기록 동작을 각각 나타내기 위한 2비트(JOB1), 및 제2 프로세서에 의해 수행되는 판독 및 기록 동작을 각각 나타내기 위한 다른 2비트(JOB2)이다. 물론, 표시된 정보를 저장하기 위한 단일 비트를 사용하는 것은 단순히 설명의 목적 때문이다. 다른 실시예에서, 이들은 각각이 표시된 정보를 저장하기 위한 단일 비트 이상으로 구성되는 서브필드일 수 있다.

도 4b는 종래 접근법에 있어서, 마커필드(401)를, 동시에 실행되는 작업(207)에 의해 이용되는 모든 공통 또는 글로벌 변수 각각에 연관시키는 것이 필요하다는 것을 도시하고 있다. 도 4c에 도시된 바와 같이, 마커필드(401)는 모든 각 레코드(RECORD1... RECORD N)내의 모든 각 변수와 연관된다는 것을 더 잘 알 수 있다.

도 5는 작업(207)의 종래 기술에 따른 실행과 연관된 결과적인 실행 트리를 도시하고 있다. 도면에서, 작업 예(207)는 다수의 브랜치 포인트(501)를 가지고 있는 것으로 도시되어 있다. 각 실행 경로의 브랜치내에서, 메모리 기록 동작은 "W"에 의해 플래그되고, 메모리 판독 동작은 "R"에 의해 플래그된다. 판독 및 기록 동작의 매 하나 이전에, 상기 기술한 마커필드 조작을 수행하기 위해(즉, 작업의 "자신의" 판독 또는 기록 비트를 설정한 후 임의의 다른 프로세서가 그 비트를 설정하는지 여부를 보기 위해 전체 마커필드를 다시 판독함), 코드("I"로 지정됨)를 삽입할 필요가 있다. 컴파일링된 구현에서, 이러한 코드는 오브젝트 코드 상에서 동작하는 포스트-프로세서에 의해 작업의 컴파일 동안에 또는 이미 존재하는 오브젝트 코드에 대해 삽입될 수 있다. 인터프리팅된 환경에서, 코드는 판독 또는 기록 동작이 소스 코드에서 만날 때마다 인터프리터에 의해 런타임으로 실행된다.

모든 메모리 액세스의 어드레스가 2개의 작업들간에서 비교되어야 할 뿐만아니라, 커미팅된 작업의 최종 기록에 대한 추론적 작업의 판독의 순서가 결정되어야 하므로, 이러한 충돌 검출 기술은 약간의 오버헤드의 손실이 발생된다는 것을 알 수 있다.

이러한 레벨의 오버헤드를 유발한다기 보다는, 요구되는 오버헤드 량과, 실제 충돌이 발생했는지 여부에 관해 얻어질 수 있는 확실성의 정도와의 사이에 상호 교환되는 점이 있을 수 있다. 본 발명의 한 양태에 따르면, 개별적으로 주소지정가능한 변수/데이터 아이템보다 큰 데이터 영역에 마커필드를 연관시킴으로써 데이터의 구조가 활용된다. 앞서 언급한 바와 같이, 구조는 물리적(예를 들면, 메모리 관리 유닛에 의해 관리되는 페이지), 논리적(예를 들면, 레코드, 오브젝트, 파일, 테이블), 및/또는 그 2개의 조합이 될 수 있다. 이것은 마커필드의 조작과 연관된 오버헤드 량을 실질적으로 감소시킬 수 있고, 정확한 량은 개별적인 변수/데이터 아이템이 하나의 데이터 영역내에 포함되는 개수의 함수이다. 예를 들면, 10의 인자로 오버헤드를 감소시키는 것은, 각 데이터 영역이 통상 작업에 의해 액세스되는 10개의 개별적인 변수/데이터 아이템과 연관되는 것만을 요구하므로, 비합리적이지는 않다.

일반적으로, 데이터 영역의 크기가 커질수록, 연관된 마커필드에 액세스하고 조작하는 것과 연관된 런-타임 오버헤드의 양이 더 작아지게 된다. 그러나, 동일한 데이터 영역내에 배치된 다른 변수들에 액세스하는 2개의 작업들이 그럼에도 불구하고 충돌이 검출되도록 하므로, 데이터 영역의 크기가 더 커질수록, 충돌의 확률이 더 커진다. 이것이 추론적으로 생성된 상태를 불필요하게 버리고(플러싱하고) 추론적 작업을 재실행할 확률을 증가시키지만, 이러한 확률은 감소된 오버헤드의 장점이 단점보다 더 나은 충분하게 낮은 레벨로 유지될 수 있다. 특히, 마커필드 조작 오버헤드를 감소시키는 것은 충돌(결과적으로 하나 이상의 작업(207)을 플러싱하는 것과 연관된 오버헤드로 나타남)의 확률을 증가시킬 수 있다는 사실을 고려하면서, 성능을 최적화하도록 데이터 영역의 크기를 선택하는 것이 바람직하다. 또한, 실행 플로우를 활용하는 방식으로 메모리를 데이터 영역들로 구분하는 것도 바람직하다. 예를 들면, 트랜잭션(transaction)과 연관된 레코드/오브젝트/구조에서, 특정 트랜잭션에 속하는 하나의 작업이 특정 레코드/오브젝트/구조에 액세스하는 경우, 동일한 레코드/오브젝트/구조에 액세스하는 일부 다른 트랜잭션에 속하는 다른 작업의 확률(동일한 시간 프레임 동안에, 예를들면 2개의 작업들의 동시 실행의 주기 동안에)이 매우 낮다(즉, 특정 어플리케이션에 대해 수용가능한 것으로 결정되는 소정 확률 레벨 이하임).

유의할 점은, 동일한 크기 데이터 영역이 전체 시스템에 이용될 필요가 없다는 점이다. 오브젝트 지향 설계에 대해, 마커필드를 모든 공통/글로벌/공개 변수에 연관시키는 것 및 전체적으로 마커필드를 레코드/테이블/개인 데이터에 연관시키는 것은 통상 최적 성능을 발휘한다. 이것은, 작업(207) 동안의 대부분의 액세스들이 레코드/개인 변수들이기 때문이다. 하나의 이벤트가 주어진 레코드를 이용하는 경우에, 동시에 실행되는 일부 다른 이벤트가 동일한 레코드에 액세스를 시도할 가능성이 매우 낮다. 마커필드의 이러한 분산 효과는 다수의 충돌/롤백이 마커필드를 모든 변수에 연관시키는 시스템의 경우와 거의 동일한 레벨로 유지되고, 마커필드에 액세스하고 조작하는 것과 연관된 런-타임 오버헤드는 심지어 90%만큼 삭감될 수 있다는 것이다.

도 6은 본 발명의 한 양태에 따른 예시적인 마커필드 분산의 블록도이다. 본 예에서, 각 공통/글로벌 데이터 아이템/변수(C1, C2, C3, ..., CN)는 그것과 연관된 마커필드(M)(601)를 가지고 있다. 그러나, 모든 레코드 변수(R1, ..., RN)가 고유하게 연관된 마커필드(601)를 가지고 있지는 않다. 대신에, 전체 레코드(603)는 단지 유일한 마커필드(601)와 연관된다.

도 7은 본 발명의 한 양태에 따른 예시적인 작업(207)의 실행 트리이다. 도면에서, 삽입된 마커 코드는 "I"로 표시되고, 판독 동작은 "R"로 표시되며, 기록 동작은 "W"로 동작되고, "C1" 및 "C2"는 글로벌 변수를 나타내며, "RP"는 레코드 포인터를 나타내고, "RV1", "RV5" 및 "RV8"은 레코드 변수를 나타낸다. 마커 조작 코드가 모든 각각의 변수 앞에 삽입되지 않고, 각 공통/글로벌 변수 액세스 이전에만 삽입되고, 출구 다리로의 모든 각각의 엔트리에서 레코드 포인터("RP")의 변경/로딩 이전에 삽입된다. 마커 조작 코드가 레코드 변수로의 임의의 액세스 이전에 삽입되지 않으므로, 다량의 런타임 오버헤드가 회피된다.

마커필드 조작 코드를 각 작업(207)의 적절한 위치로 삽입하는 다른 방법으로서(다르게는, 트랩 핸들러가 마커필드 조작 코드인 경우에, 이들 위치에서 소프트웨어 트랩 명령들을 삽입하는 것), 일부 실시예들은 이러한 것을 지원하는 MMU(119)를 이용한다. 이들 실시예에서, 충돌 검출은 "페이지 당" 베이스로 수행된다. 즉, 2개의 작업들(207)이 메모리의 동일하게 공유된 가상 페이지에 액세스하는 경우, 그들은 충돌한 것으로 간주된다.

그러한 전략을 더 효율적으로 구현하기 위해서는, 작업(207)이 페이지로부터 판독한 경우 작업이 그 동일한 페이지에 기록하는 것을 가정하는 것이 기본 원리이다. 결과적으로, 작업의 기록 동작을 검출하는 것이 불필요하게 된다. 판독이 발생하는 때를 검출하는 것만으로 충분하다. 도 8은 예시적인 충돌 검출 전략의 흐름도이다.

작업(207)이 일단 시작된 경우, 모든 데이터 페이지에 대한 판독 보호 비트들이 작업의 페이지 테이블에 설정된다(단계 801). 그리고 나서, 작업이 실행을 시작한다. 제1 판독이 발생한 경우, 트랩을 유발시킨다(결정 블록(803)으로부터 "YES" 경로). 그러면, 트랩 핸들러는 이러한 작업(207)이 페이지를 판독했다는 사실을 나타내도록 그 페이지의 마커필드를 조작한다(단계 805). 이러한 페이지 테이블은 개인 페이지를 생성하는 경우 및 작업(207)을 커미팅하는 경우에 모두 액세스되기 때문에, 마커필드는 공유 페이지에 대한 페이지 테이블과 연관될 수도 있다.

다음으로, 마커필드 조작에 연관된 오버헤드를 감소시키기 위해, 이 페이지에 대한 판독 보호 비트가 작업의 페이지 테이블에서 리셋되어(단계 807), 동일한 작업(207)에 의한 동일 페이지로의 장래 액세스가 어떠한 추가 트랩도 유발시키지 않는다. 그리고 나서, 트랩 핸들러가 완료됨으로써, 작업(207)이 그 실행을 재개하도록 한다(단계 809).

이러한 전략으로, 작업의 추론적 상태가 커미팅될 준비가 된 경우에(즉, 현재의 작업(207)과 이전 작업(207)간에 어떠한 충돌도 존재하지 않아, 현재의 작업의 추론적 상태가 공유 메모리의 "공식적" 상태의 일부가 될 수 있음), 종속성 체킹이 수행될 수 있다. 추론적 페이지가 공식적인 것이 되도록 맵핑되는 경우, 임의의 나중 추론적 작업(207)이 또한 그 페이지를 판독하는지 여부를 결정하는 체크가 수행된다. 그렇다면, 이들 나중 작업들은 플러시되고 재시작되어야 된다.

메모리 보호 비트를 설정하고, 페이지의 제1 판독에 트랩을 취하며, 메모리 보호 비트를 복원하는 것과 연관된 오브헤드가 존재한다. 이러한 오버헤드를 더 감소키기 위해, 추가 최적화가 수행될 수 있다. PLEX 프로그램에서의 종속성 체킹을 위한 적절한 레벨의 세분성(granularity)을 결정하기 위한 양호한 전략은 다음과 같다.

- 개별적인 글로벌 변수 당

- 인덱스 값 당(PLEX는 "포인터" 및 "인덱스"의 의해 인덱싱되는 2차원 어레이를 지원한다. 이 경우에, "포인터"는 종속성 체킹을 위한 기초이다.)

- 다이나믹 데이터 구조에 대한 각 레코드 상.

이러한 전략은 대략적이고 개별적인 어드레스 종속성 체킹을 혼합하여 이용하고, 또한 변수 형태에 따라 다른 스킴(scheme)을 이용한다.

다른 종류의 실시예들에서, 데이터가 변경되거나 심지어 액세스된 때를 검출하는 시도가 발생되지 않는다. 대신에, 시스템은 그 데이터를 변경할 코드 세그먼트가 입력될 때마다를 검출하도록 배열된다.

이들 실시예에서, 종속성 검출을 위한 코드가 호출 및 리턴 루틴에 삽입된다. 그러므로, 예를 들면 PLEX 환경에서, 단일-전송 및 종료(end)-프로그램 루틴에 종속성 검출 소프트웨어를 삽입한다. 마찬가지로, 객체 지향 프로그래밍 환경에서, 종속성 검출 소프트웨어는 메소드를 호출하고 리턴하기 위한 루틴의 일부가 될 수 있다.

이와 같이 배열된 종속성 검출 소프트웨어에 있어서, 프로그램 블록이 입력될 때마다 판독 비트가 프로그램 블록(즉, 메소드와 같이 작업(207)의 소정 부분)에 대해 설정된다. 이것은 프로그램 블록이 적어도 하나의 데이터 아이템의 판독을 수행할 것이라는 가정하에서 수행된다. 추론적 데이터가 페이지당 베이스로 저장된 경우, 동일한 날짜에 P. Holmberg에 의해 출원된 발명의 명칭이 "Maintenance of Speculative State of Parallel Executed Jobs in an Information Processing System"인 미국 출원번호 제____호(변리사 문서번호 제031218-019)에 기재되어 있는 바와 같이, 마커필드내의 판독 비트는 루틴이 판독하는 각 개별 페이지마다 설정될 수 있다.

이들 실시예들에서, 공유 메모리 공간에 추론적 데이터를 커미팅하는 경우에 체크가 수행된다. 추론적 페이지가 공유 메모리 공간의 일부가 되도록 맵핑되는 경우, 임의의 나중 추론적 태스크가 그 페이지를 판독했는지 여부를 결정하는 추가 체크가 수행된다. 그렇다면, 충돌이 검출되고 나중 작업들이 플러시되고 재시작되어야 한다.

페이지에 액세스하는 프로그램 블록이 실행될 때마다 액세스되는 페이지를 고려하는 이들 실시예들을 요약하면, 채택된 전략은 이하를 포함한다.

1) 페이지 경계에서 시작하도록 각 프로그램 블록에 속하는 데이터 영역을 할당하는 것. 이것은 페이지가 2개의 블록에 속하는 데이터를 유지하지 않는다는 것을 보장한다.

2) 각 프로그램 블록과 연관된 판독 비트(또는 서브 필드)를 포함하는 하나의 벡터를 제공하는 것. 하나의 판독 비트(또는 서브 필드)는 현재 실행되는 프로그램들 각각에 대해 제공된다.

3) 그 블록이 프로그램 실행에 들어갈 때마다 특정 프로그램 블록과 연관된 판독 비트(또는 서브 필드)를 설정하는 것. 이 동작은 프로그램 블록이 실행되는 경우에, 프로그램 블록 내에 포함된 페이지에 대한 적어도 한번의 판독을 수행할 것이다. 유의할 점은, 하나의 작업은 하나 이상의 프로그램 블록에 들어갈 수 있다는 점이다.

4) 작업이 커미팅된 경우에(즉, 종료됨) 판독 비트(또는 서브필드)를 제거하는 것.

5) 작업의 완료시, 나중 작업에 연관된 임의의 판독 비트(또는 서브필드)가 설정되는지 여부(완료된 작업이 공유 상태를 업데이트하여 그 최종 기록을 수행한 후)를 체크하는 것. 임의의 판독 비트(또는 서브필드)가 설정된 것으로 발견되면, 대응하는 작업들이 플러시되고 재시작된다.

또 다른 실시예에서, 이러한 종속성 체킹 전략의 추가적인 최적화가 수행됨으로써, 추론적 작업이 블록에 들어가는 경우, 임의의 이전 작업이 그 대응하는 판독 비트(또는 서브필드)를 설정했는지 여부를 결정하는 체크가 수행된다. 그렇다면, 추론적 작업이 그 실행을 계속하기 보다는 실속되게 되어, 어쨌든 플러시되고 재시작되는 것을 보장한다. 판독 비트(서브필드)를 설정한 이전 작업은 종료한 경우에 플러시를 수행할 것이다.

현재의 소프트웨어는 많은 산업 분야의 많은 투자를 나타낸다. 매우 자주, 이러한 현재의 소프트웨어는 멀티-프로세서 시스템 상의 대략적인 동시 실행을 위해 분리되도록 설계되지 않는다. 상기 기술한 기술을 이용하여, 필요한 성능 이득이 컴퓨터 아키텍쳐의 변경을 요구하는 경우에 그러한 레거시 소프트웨어가 계속적으로 이용될 수 있다. 현재의 순차적으로 프로그래밍되는 소프트웨어는 스크래핑되거나 재기록될 필요가 없다. 큰 범위에서, 그러한 소프트웨어는 변경될 필요가 없지만, 대신에 멀티프로세서 컴퓨터로 용이하게 이주될 수 있다. 또한, 대부분의 프로세서에서 표준인 메모리 관리를 가지고 있거나 없는 소프트웨어 기술이 추론적 실행의 특정 요구를 지원하는데 이용될 수 있기 때문에 전용 하드웨어 지원은 이러한 소프트웨어를 실행하도록 구현될 필요는 없다.

본 발명을 특정 실시예를 참조하여 설명했다. 그러나, 상기 기술한 양호한 실시예와 다른 특정 형태로 본 발명을 실시하는 것이 가능하다는 것을 본 기술 분야의 숙련자라면 잘 알고 있을 것이다. 이것은 본 발명의 사상에서 벗어나지 않고서도 수행될 수 있다. 양호한 실시예는 단지 설명의 목적상 제공되는 것으로서 본 발명을 제한하는 것으로 간주하여서는 안된다. 본 발명의 범위는 상기 설명보다는 이하의 첨부된 청구의 범위에 의해 주어지고, 본 청구의 범위의 범주에 드는 모든 변동 및 등가는 그 범위에 포함된다.

Claims (34)

1. 컴퓨터 시스템을 동작시키는 방법에 있어서,

   메모리내의 대응하는 위치 셋트에 저장된 공유된 개별적으로 주소지정가능한 데이터 아이템 셋트(set of shared individually addressable data item)를 가지는 제1 작업을 정의하는 단계;

   상기 메모리내의 대응하는 위치 셋트에 저장된 공유된 개별적으로 주소지정가능한 데이터 아이템 셋트를 가지는 제2 작업을 정의하는 단계;

   상기 위치 셋트를 데이터 영역 셋트 - 상기 적어도 하나의 데이터 영역은 하나 이상의 데이터 아이템을 저장함 - 로 구분(partition)하는 단계;

   상기 제1 작업 및 상기 제2 작업을 실행하는 단계; 및

   동일한 데이터 영역내의 동일한 데이터 아이템이 상기 제1 작업 및 상기 제2 작업 모두에 의해 액세스되었는지 여부에 관계없이, 상기 제2 작업에 의해 액세스되었던 동일한 데이터 영역에 상기 제1 작업이 액세스하였는지 여부를 판별함으로써, 상기 제1 작업과 상기 제2 작업간의 충돌이 발생했는지 여부를 판별하는 단계

   를 포함하는 컴퓨터 시스템 동작 방법.
2. 제1항에 있어서,

   각각이 상기 데이터 영역 중 대응하는 하나의 영역과 고유하게 연관되는 마커필드 셋트를 생성하는 단계;

   상기 각 데이터 영역에 대해, 상기 데이터 영역 내에 저장된 임의의 데이터를 액세스하는 상기 제1 작업에 응답하여 상기 연관된 마커필드에 제1 서브필드를 설정하는 단계; 및

   상기 각 데이터 영역에 대해, 상기 데이터 영역 내에 저장된 임의의 데이터를 액세스하는 상기 제2 작업에 응답하여 상기 연관된 마커필드에 제2 서브 필드를 설정하는 단계

   를 더 포함하는 컴퓨터 시스템 동작 방법.
3. 제2항에 있어서,

   상기 제1 작업과 상기 제2 작업간에 충돌이 발생했는지 여부를 판별하는 단계는 상기 제1 서브필드 및 상기 제2 서브필드 셋트를 모두 가지는 마커필드가 존재하는지 여부를 판별하는 단계를 포함하는 컴퓨터 시스템 동작 방법.
4. 제2항에 있어서,

   상기 제1 작업과 상기 제2 작업간에 충돌이 발생했는지 여부를 판별하는 단계는

   상기 제1 작업이 제1 데이터 영역 내에 저장된 데이터 아이템 중 하나를 액세스하려고 시도중인 지 여부를 판별하는 단계; 및

   상기 제1 데이터 영역과 연관된 상기 마커필드 내의 상기 제2 서브필드가 설정되는지 여부를 판별하는 단계

   를 포함하는 컴퓨터 시스템 동작 방법.
5. 제2항에 있어서,

   상기 각 데이터 영역에 대해, 상기 데이터 영역 내에 저장된 임의의 데이터를 액세스하는 상기 제1 작업에 응답하여 상기 연관된 마커필드에 제1 서브필드를 설정하는 단계는 상기 제1 작업이 상기 데이터 영역 내에 저장된 임의의 데이터를 처음으로 액세스하는 때에만 응답하여 수행되는 컴퓨터 시스템 동작 방법.
6. 제2항에 있어서,

   상기 각 데이터 영역에 대해, 상기 연관된 마커필드 내에 제1 서브필드를 설정하는 단계는 상기 데이터 영역 내에 저장된 데이터 아이템들 중 하나를 상기 제1 작업이 액세스하도록 하는 다른 프로그램 명령 바로 이전에 실행되는 소프트웨어 트랩 명령에 응답하여 수행되는 컴퓨터 시스템 동작 방법.
7. 제2항에 있어서,

   상기 각 데이터 영역에 대해, 상기 연관된 마커필드 내에 제1 서브필드를 설정하는 단계는 상기 데이터 영역 내에 저장되는 임의의 데이터 아이템을 액세스하는 상기 제1 작업에 의해 유발되는 제1 메모리 보호 인터럽트에 응답하여 수행되는 컴퓨터 시스템 동작 방법.
8. 제7항에 있어서,

   상기 제1 메모리 보호 인터럽트 후에 상기 제1 작업 및 상기 데이터 영역과 연관된 메모리 보호 비트를 리셋하는 단계를 더 포함하는 컴퓨터 시스템 동작 방법.
9. 제2항에 있어서,

   상기 적어도 하나의 데이터 영역은 프로그램 블록과 연관되고, 상기 적어도 하나의 데이터 영역에 대해, 연관된 마커필드에 제1 서브필드를 설정하는 것은 상기 프로그램 블록내의 프로그램 실행을 개시하는 것에 응답하여 수행되는 컴퓨터 시스템 동작 방법.
10. 제1항에 있어서, 상기 적어도 하나의 데이터 영역은 상기 메모리의 페이지인 컴퓨터 시스템 동작 방법.
11. 제1항에 있어서,

    상기 적어도 하나의 데이터 영역은 상기 제1 작업 및 상기 제2 작업에 의해 정의되는 데이터 레코드이고, 상기 데이터 레코드는 복수의 레코드 변수를 포함하는 컴퓨터 시스템 동작 방법.
12. 제1항에 있어서,

    상기 적어도 하나의 데이터 영역은 상기 제1 작업 및 상기 제2 작업에 의해 정의되는 오브젝트이고, 상기 오브젝트는 하나 이상의 개별적으로 주소지정가능한 데이터 아이템을 포함하는 컴퓨터 시스템 동작 방법.
13. 제1항에 있어서,

    상기 제1 작업 및 상기 제2 작업은 객체 지향 프로그래밍 언어에 의해 생성되고,

    상기 적어도 하나의 데이터 영역은 상기 제1 작업 및 제2 작업의 일부인 메소드(method)를 포함하는 상기 메모리의 일부인 컴퓨터 시스템 동작 방법.
14. 제1항에 있어서,

    상기 제1 작업과 상기 제2 작업간에 충돌이 발생했는지 여부를 판별하는 단계는 동일한 데이터 영역내의 동일한 데이터 아이템이 상기 제1 작업 및 상기 제2 작업 모두에 의해 액세스되었는지 여부에 관계없이 상기 제1 작업이 상기 제2 작업에 의해 액세스되었던 것과 동일한 데이터 영역으로부터 판독되었는지 여부를 판별하는 단계를 포함하는 컴퓨터 시스템 동작 방법.
15. 제1항에 있어서,

    상기 제1 작업과 상기 제2 작업간에 충돌이 발생했는지 여부를 판별하는 단계는 동일한 데이터 영역내의 동일한 데이터 아이템이 상기 제1 작업 및 상기 제2작업 모두에 의해 액세스되었는지 여부에 관계없이 상기 제1 작업이 상기 제2 작업에 의해 액세스되었던 것과 동일한 데이터 영역에 기록되었는지 여부를 결정하는 단계를 포함하는 컴퓨터 시스템 동작 방법.
16. 제1항에 있어서,

    상기 위치 셋트를 데이터 영역 셋트로 구분하는 단계는, 상기 적어도 하나의 데이터 영역이 데이터 아이템의 개수 n - n은 1보다 크다 - 을 저장하도록 정의하는 단계를 포함하고, 상기 제1 작업이 상기 적어도 하나의 데이터 영역을 액세스하는 경우 상기 제1 및 제2 작업의 동시 실행 동안에 상기 제2 작업이 상기 적어도 하나의 데이터 영역을 액세스할 확률은 소정 확률 레벨보다 더 낮도록 n이 선택되는 컴퓨터 시스템 동작 방법.
17. 제1항에 있어서,

    상기 데이터 영역들 중 적어도 제2의 데이터 영역은 개별적으로 어드레싱 가능한 데이터 아이템 중 하나만을 저장하는 컴퓨터 시스템 동작 방법.
18. 컴퓨터 시스템을 동작시키는 장치에 있어서,

    메모리내의 대응하는 위치 셋트에 저장된 공유된 개별적으로 주소지정가능한 데이터 아이템 셋트를 가지는 제1 작업을 정의하도록 구성되는 로직;

    상기 메모리내의 대응하는 위치 셋트에 저장된 공유된 개별적으로 주소지정가능한 데이터 아이템 셋트를 가지는 제2 작업을 정의하도록 구성되는 로직;

    상기 위치 셋트를 데이터 영역 셋트 - 상기 적어도 하나의 데이터 영역은 하나 이상의 데이터 아이템을 저장함 - 로 구분하도록 구성되는 로직;

    상기 제1 작업 및 상기 제2 작업을 실행하도록 구성되는 로직; 및

    동일한 데이터 영역내의 동일한 데이터 아이템이 상기 제1 작업 및 상기 제2 작업 모두에 의해 액세스되었는지 여부에 관계없이, 상기 제2 작업에 의해 액세스되었던 것과 동일한 데이터 영역에 상기 제1 작업이 액세스하였는지 여부를 판별함으로써, 상기 제1 작업과 상기 제2 작업간의 충돌이 발생했는지 여부를 판별하도록 구성되는 로직

    을 포함하는 컴퓨터 시스템 동작 장치.
19. 제18항에 있어서,

    각각이 상기 데이터 영역 중 대응하는 하나의 영역과 고유하게 연관되는 마커필드 셋트를 생성하도록 구성되는 로직;

    상기 각 데이터 영역에 대해, 상기 데이터 영역 내에 저장된 임의의 데이터를 액세스하는 상기 제1 작업에 응답하여 상기 연관된 마커필드에 제1 서브필드를 설정하도록 구성되는 로직; 및

    상기 각 데이터 영역에 대해, 상기 데이터 영역 내에 저장된 임의의 데이터를 액세스하는 상기 제2 작업에 응답하여 상기 연관된 마커필드에 제2 서브 필드를 설정하도록 구성되는 로직

    을 더 포함하는 컴퓨터 시스템 동작 장치.
20. 제19항에 있어서,

    상기 제1 작업과 상기 제2 작업간에 충돌이 발생했는지 여부를 판별하도록 구성되는 로직은 상기 제1 서브필드 및 상기 제2 서브필드 셋트를 모두 가지는 마커필드가 존재하는지 여부를 판별하도록 구성되는 로직을 포함하는 컴퓨터 시스템 동작 장치.
21. 제19항에 있어서,

    상기 제1 작업과 상기 제2 작업간에 충돌이 발생했는지 여부를 판별하도록 구성되는 로직은

    상기 제1 작업이 제1 데이터 영역 내에 저장된 데이터 아이템 중 하나에 액세스하려고 시도중인 지 여부를 판별하도록 구성되는 로직; 및

    상기 제1 데이터 영역과 연관된 상기 마커필드 내의 상기 제2 서브필드가 설정되는지 여부를 판별하도록 구성되는 로직

    을 포함하는 컴퓨터 시스템 동작 장치.
22. 제19항에 있어서,

    상기 각 데이터 영역에 대해, 상기 데이터 영역 내에 저장된 임의의 데이터를 액세스하는 상기 제1 작업에 응답하여 상기 연관된 마커필드에 제1 서브필드를설정하도록 구성된 로직은 상기 제1 작업이 상기 데이터 영역 내에 저장된 임의의 데이터를 처음으로 액세스하는 때에만 응답하여 동작하는 컴퓨터 시스템 동작 장치.
23. 제19항에 있어서,

    상기 각 데이터 영역에 대해, 상기 연관된 마커필드 내에 제1 서브필드를 설정하도록 구성된 로직은 상기 데이터 영역 내에 저장된 데이터 아이템들 중 하나를 상기 제1 작업이 액세스하도록 하는 다른 프로그램 명령 바로 이전에 실행되는 소프트웨어 트랩 명령에 응답하여 동작되는 컴퓨터 시스템 동작 장치.
24. 제19항에 있어서,

    상기 각 데이터 영역에 대해, 상기 연관된 마커필드 내에 제1 서브필드를 설정하도록 구성된 로직은 상기 데이터 영역 내에 저장된 임의의 데이터 아이템을 액세스하는 상기 제1 작업에 의해 유발되는 제1 메모리 보호 인터럽트에 응답하여 동작하는 컴퓨터 시스템 동작 장치.
25. 제24항에 있어서,

    상기 제1 메모리 보호 인터럽트 후에 상기 제1 작업 및 상기 데이터 영역과 연관된 메모리 보호 비트를 리셋하도록 구성되는 로직을 더 포함하는 컴퓨터 시스템 동작 장치.
26. 제19항에 있어서,

    상기 적어도 하나의 데이터 영역은 프로그램 블록과 연관되고, 상기 적어도 하나의 데이터 영역에 대해, 연관된 마커필드에 제1 서브필드를 설정하도록 구성되는 로직은 상기 프로그램 블록내의 프로그램 실행을 개시하는 것에 응답하여 동작되는 컴퓨터 시스템 동작 장치.
27. 제18항에 있어서, 상기 적어도 하나의 데이터 영역은 상기 메모리의 페이지인 컴퓨터 시스템 동작 장치.
28. 제18항에 있어서,

    상기 적어도 하나의 데이터 영역은 상기 제1 작업 및 상기 제2 작업에 의해 정의되는 데이터 레코드이고, 상기 데이터 레코드는 복수의 레코드 변수를 포함하는 컴퓨터 시스템 동작 장치.
29. 제18항에 있어서,

    상기 적어도 하나의 데이터 영역은 상기 제1 작업 및 상기 제2 작업에 의해 정의되는 오브젝트이고, 상기 오브젝트는 하나 이상의 개별적으로 주소지정가능한 데이터 아이템을 포함하는 컴퓨터 시스템 동작 장치.
30. 제18항에 있어서,

    상기 제1 작업 및 상기 제2 작업은 객체 지향 프로그래밍 언어에 의해 생성되고,

    상기 적어도 하나의 데이터 영역은 상기 제1 작업 및 제2 작업의 일부인 메소드를 포함하는 상기 메모리의 일부인 컴퓨터 시스템 동작 장치.
31. 제18항에 있어서,

    상기 제1 작업과 상기 제2 작업간에 충돌이 발생했는지 여부를 판별하도록 구성되는 로직은, 동일한 데이터 영역내의 동일한 데이터 아이템이 상기 제1 작업 및 상기 제2 작업 모두에 의해 액세스되었는지 여부에 관계없이 상기 제1 작업이 상기 제2 작업에 의해 액세스되었던 것과 동일한 데이터 영역으로부터 판독되었는지 여부를 판별하도록 구성된 로직을 포함하는 컴퓨터 시스템 동작 장치.
32. 제18항에 있어서,

    상기 제1 작업과 상기 제2 작업간에 충돌이 발생했는지 여부를 판별하도록 구성된 로직은, 동일한 데이터 영역내의 동일한 데이터 아이템이 상기 제1 작업 및 상기 제2 작업 모두에 의해 액세스되었는지 여부에 관계없이 상기 제1 작업이 상기 제2 작업에 의해 액세스되었던 것과 동일한 데이터 영역에 기록되었는지 여부를 판별하도록 구성된 로직을 포함하는 컴퓨터 시스템 동작 장치.
33. 제18항에 있어서,

    상기 위치 셋트를 데이터 영역 셋트로 구분하도록 구성되는 로직은, 상기 적어도 하나의 데이터 영역이 데이터 아이템의 개수 n - n은 1보다 크다 - 을 저장하게끔 정의하도록 구성되는 로직을 포함하고, 상기 제1 작업이 상기 적어도 하나의 데이터 영역을 액세스하는 경우 상기 제1 및 제2 작업의 동시 실행 동안에 상기 제2 작업이 상기 적어도 하나의 데이터 영역을 액세스할 확률은 소정 확률 레벨보다 더 낮도록 n이 선택되는 컴퓨터 시스템 동작 장치.
34. 제18항에 있어서,

    상기 데이터 영역들 중 적어도 제2의 데이터 영역은 개별적으로 주소지정가능한 데이터 아이템 중 하나만을 저장하는 컴퓨터 시스템 동작 장치.