JPH0830562A

JPH0830562A - マルチプロセッサシステム

Info

Publication number: JPH0830562A
Application number: JP6166486A
Authority: JP
Inventors: Yoshihiro Iwata; 吉弘岩田
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1994-07-19
Filing date: 1994-07-19
Publication date: 1996-02-02

Abstract

(57)【要約】【目的】マルチプロセッサシステムにおいて、プロセ
ッサにタスクをディスパッチする際に、キャッシュミス
の発生し難いようにタスクスケジュールを行う。【構成】共有バス４００に接続され演算処理を行う演
算処理回路１１０と、複数のブロックを含むキャッシュ
メモリ１２０と、キャッシュメモリ１２０の対応するブ
ロックが現在実行中のタスクにより更新されたことを記
憶する更新メモリ１３０と、更新カウンタの計数を制御
するカウンタ制御回路１６０と、現在実行中のタスクの
データを格納しているブロックの数を計数する更新カウ
ンタ１７０とを含んでいる。キャッシュミス又はキャッ
シュ無効化が発生したブロックに対応する更新メモリ１
３０が”１”であれば更新カウンタ１７０が加算又は減
算される。この更新メモリ１３０の値に基づき、キャッ
シュミスの発生を予測する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数のプロセッサの各
々がキャッシュメモリを有するマルチプロセッサシステ
ムに関し、特に各プロセッサにおけるキャッシュメモリ
のミスヒット回数を低減するように各プロセッサにタス
クを割り当てるマルチプロセッサシステムに関する。

【０００２】

【従来の技術】プロセッサへのタスクの割当て（以下、
タスクスケジューリングという）においては、プロセッ
サの利用率を最大にするために、負荷の最も少ないプロ
セッサに対して新しいタスクを割り当てることが望まし
い。これを実現するためには、タスクの中断が発生した
プロセッサに対して、最も高い優先度を有する実行待ち
タスクを割り当てる方法が考えられる。負荷の少ないプ
ロセッサほどタスクの実行時間が短く、タスク切替えが
発生する頻度が高いため、より多くのタスク割り当ての
機会が与えられるからである。

【０００３】しかし、上記技術では、タスクがどのプロ
セッサに割り当てられるかはプロセッサのタスク切替え
時刻に依存するため、そのタスクが以前実行されたプロ
セッサ以外のプロセッサに割り当てられる可能性も多
い。タスクのこのようなプロセッサ間での移動が起こる
と、実行再開直後にキャッシュのミスヒットが多く発生
し、該当データのメモリからの読込みにより実行が遅れ
てしまう。また、キャッシュ間でのデータの一貫性を保
証するためのキャッシュ更新またはキャッシュ無効化に
伴い他のプロセッサの実行にも影響が及び、マルチプロ
セッサシステム全体としての性能が下がってしまうとい
う問題がある。

【０００４】上記問題点を解決するために、タスクの管
理表の中にそのタスクが最後に実行されたプロセッサの
識別名を格納し、タスク切替えの際に、タスク中断が発
生したプロセッサと管理表に格納されたプロセッサの識
別名とが一致するタスクを優先してそのプロセッサに割
り当てる技術がある。例えば、特開平３−４４７４２号
公報には、実行中のタスクが中断または終了した後、次
に実行すべきタスクを選択する際、中断前に実行してい
た処理ユニットが一致するタスクまたは中断時間が予め
定められた時間以上であるタスク、あるいは初めて実行
されるタスクを選択するマルチプロセッサシステムが記
載されている。この技術では、処理待ちのタスクは、中
断される前に実行されていた処理ユニットに優先的に割
り付けられ、処理再開後のキャッシュのミスヒット回数
を減少させる。また、キャッシュメモリに共通に格納さ
れているブロックを書替えた場合において、各キャッシ
ュメモリ間で対応するブロックを一致するための処理を
減少させる。

【０００５】また、上記問題点を解決する他の技術で
は、タスク管理表の中にそのタスクが最後に実行された
識別名を格納し、あるタスクが実行待ちになった時、実
行待ちタスクの中で最も優先度の高いタスクを選び、ア
イドル状態のプロセッサがある場合はそのプロセッサに
割り当てる。そして、アイドル状態のプロセッサがない
場合は、選択されたタスクの管理表に格納された識別名
を持つプロセッサが実行しているタスクの優先度と選択
されたタスクの優先度とを比較し、選択されたタスクの
優先度が高ければ実行中のタスクを中断して選択された
タスクをそのプロセッサに割り当て、優先度が低ければ
次に他のプロセッサに対して同様の試みを行う。例え
ば、特開昭６２−１１５５６７号公報には、優先度に基
づく制御を妨げない限り、自タスクを最後に実行したプ
ロセッサで実行状態となるように制御することにより、
タスク切替えを実行した後のキャッシュヒット率を向上
させる技術が記載されている。

【０００６】

【発明が解決しようとする課題】上述の従来技術では、
タスク管理表の中にそのタスクを最後に実行したプロセ
ッサの識別名を持たせ、タスク切替えが発生したプロセ
ッサと最後に実行したプロセッサとが一致するタスクを
優先して割り当てている。しかしながら、この従来技術
では、ある実行待ち状態のタスクにとって実行を再開し
た時キャッシュのミスヒットが少なくなるような最適な
プロセッサを選択するための情報を１プロセッサ分だけ
しか有さないため、それ以外のプロセッサに割り当てら
れた場合にキャッシュのミスヒットを少なくするような
タスクの割当てができなかった。また、タスク切替えが
発生したプロセッサにとって、実行を再開した際にキャ
ッシュのミスヒットが少なくなるような割り当てをする
ことができなかった。

【０００７】本発明の目的は、キャッシュのミスヒット
の発生が少なくなるようにタスクの割当てを行うマルチ
プロセッサシステムを提供することにある。

【０００８】また、本発明の他の目的は、特にシステム
タスクの実行によるキャッシュのミスヒットの増加を低
く抑えることにある。

【０００９】また、本発明の他の目的は、上記キャッシ
ュのミスヒットの低減を、より単純な構成により実現す
ることにある。

【００１０】

【課題を解決するための手段】上記課題を解決するため
に本発明のマルチプロセッサシステムは、各々がキャッ
シュメモリを含む複数のプロセッサと、これらプロセッ
サに共有される共有メモリとを含み、前記共有メモリ
は、各タスクが各プロセッサのキャッシュに確保するブ
ロックの数をそれぞれ記憶し、あるタスクを何れかのプ
ロセッサに割り当てる際に前記ブロックの数が最大とな
るプロセッサを選択する。

【００１１】また、本発明の他のマルチプロセッサシス
テムは、各々がキャッシュメモリを含む複数のプロセッ
サと、これらプロセッサに共有される共有メモリとを含
むマルチプロセッサシステムにおいて、前記共有メモリ
は、各タスクが各プロセッサのキャッシュに確保するブ
ロックの数をそれぞれ記憶し、あるプロセッサにおいて
何れかのタスクを割り当てる際に前記ブロックの数が最
大となるタスクを選択する。

【００１２】また、本発明の他のマルチプロセッサシス
テムは、各々がキャッシュメモリを含む複数のプロセッ
サと、これらプロセッサに共有される共有メモリとを含
むマルチプロセッサシステムにおいて、前記共有メモリ
は、各タスクが各プロセッサのキャッシュに確保するブ
ロックの数である親密度をそれぞれ示す親密度管理情報
を含み、前記プロセッサは、タスクが割り当てられた後
に前記キャッシュメモリの各ブロックが更新されたか否
かを示す更新情報を含む更新メモリと、キャッシュのミ
スヒットが発生した際に前記更新情報が更新されていな
い旨を示していれば加算され、キャッシュ無効化が発生
した際に前記更新情報が更新されている旨を示していれ
ば減算される更新カウンタとを含み、タスク開始の際に
は、そのタスクについて当該プロセッサの示す前記親密
度管理情報の位置に格納される親密度を前記更新カウン
タに保持し、タスク終了の際には、そのタスクについて
当該プロセッサの示す前記親密度管理情報の位置に前記
更新カウンタの値を格納し、タスク割り当ての際には前
記親密度が最大となるタスクまたはプロセッサを選択す
る。

【００１３】また、本発明の他のマルチプロセッサシス
テムは、各々がキャッシュメモリを含む複数のプロセッ
サと、これらプロセッサに共有される共有メモリとを含
むマルチプロセッサシステムにおいて、前記共有メモリ
は、各タスクが各プロセッサのキャッシュに確保するブ
ロックの数である親密度をそれぞれ示す親密度管理情報
を含み、前記プロセッサは、タスクが割り当てられた後
に前記キャッシュメモリの各ブロックが更新されたか否
かを示す更新情報を含む更新メモリと、キャッシュのミ
スヒットが発生した際に前記更新情報が更新されていな
い旨を示していれば加算され、キャッシュ無効化が発生
した際に前記更新情報が更新されている旨を示していれ
ば減算される更新カウンタとを含み、タスク終了の際に
は、そのタスクについて当該プロセッサの示す前記親密
度管理情報の親密度に対して前記更新カウンタの値を加
算し、他のタスクについて当該プロセッサの示す前記親
密度管理情報の親密度に対して前記更新カウンタの値を
それぞれの親密度に比例して減算し、タスク割り当ての
際には前記親密度が最大となるタスクまたはプロセッサ
を選択する。

【００１４】また、本発明の他のマルチプロセッサシス
テムは、各々がキャッシュメモリを含む複数のプロセッ
サと、これらプロセッサに共有される共有メモリとを含
むマルチプロセッサシステムにおいて、前記共有メモリ
は、システムタスク及び各ユーザタスクが各プロセッサ
のキャッシュに確保するブロックの数である親密度をそ
れぞれ示す親密度管理情報を含み、前記プロセッサは、
タスクが割り当てられた後に前記キャッシュメモリの各
ブロックが更新されたか否かを示す更新情報を含む更新
メモリと、前記キャッシュメモリの各ブロックがシステ
ムタスクにより確保されているか否かを示すシステム識
別メモリと、システムタスクにおいて、キャッシュのミ
スヒットが発生した際に前記更新情報が更新されていな
い旨を示していれば加算され、キャッシュ無効化が発生
した際に前記更新情報が更新されている旨を示していれ
ば減算されるシステム更新カウンタと、ユーザタスクに
おいて、キャッシュのミスヒットが発生した際に前記更
新情報が更新されていない旨を示していれば加算され、
キャッシュ無効化が発生した際に前記更新情報が更新さ
れている旨を示していれば減算されるユーザ更新カウン
タとを含み、タスク終了の際には、そのタスクについて
当該プロセッサの示す前記親密度管理情報の親密度に対
して前記ユーザ更新カウンタの値を加算し、他のタスク
について当該プロセッサの示す前記親密度管理情報の親
密度に対して前記ユーザ更新カウンタの値をそれぞれの
親密度に比例して減算し、システムタスクについて当該
プロセッサの示す前記親密度管理情報の親密度に対して
前記システム更新カウンタの値を加算し、タスク割り当
ての際には前記親密度が最大となるタスクまたはプロセ
ッサを選択する。

【００１５】また、本発明の他のマルチプロセッサシス
テムは、各々がキャッシュメモリを含む複数のプロセッ
サと、これらプロセッサに共有される共有メモリとを含
むマルチプロセッサシステムにおいて、前記共有メモリ
は、各タスクが各プロセッサのキャッシュに確保するブ
ロックの数である親密度をそれぞれ示す親密度管理情報
を含み、前記プロセッサは、実行中のタスクのタスク番
号を保持するタスクレジスタと、前記キャッシュメモリ
の各ブロックを確保するタスクのタスク番号を示すタス
ク番号情報を含むタスク番号メモリと、各タスク番号に
対応する複数の更新カウンタとを含み、キャッシュのミ
スヒットが発生した際に前記更新情報が更新されていな
い旨を示していれば前記タスクレジスタが示す前記更新
カウンタを加算し、キャッシュ無効化が発生した際に前
記更新情報が更新されている旨を示していれば前記タス
クレジスタが示す前記更新カウンタを減算し、タスク終
了の際には、前記複数の更新カウンタの各々を前記親密
度管理情報の当該プロセッサの示す位置に格納し、タス
ク割り当ての際には前記親密度が最大となるタスクまた
はプロセッサを選択する。

【００１６】また、本発明の他のマルチプロセッサシス
テムでは、前記タスクはシステムタスク及びユーザタス
クを含み、前記親密度管理情報は、システムタスク及び
各ユーザタスクが各プロセッサのキャッシュに確保する
ブロックの数である親密度を含む。

【００１７】また、本発明の他のマルチプロセッサシス
テムでは、前記共有メモリは各プロセッサ毎にタスクの
タスク番号を保持するタスクスロット表をさらに含み、
前記タスクスロット表に付されたスロット番号により各
タスクを管理する。

【００１８】また、本発明の他のマルチプロセッサシス
テムは、各々がキャッシュメモリを含む複数のプロセッ
サと、これらプロセッサに共有される共有メモリとを含
むマルチプロセッサシステムにおいて、前記共有メモリ
は、各タスクが各プロセッサのキャッシュに確保するブ
ロックの数である親密度をそれぞれ示す親密度管理情報
を含み、前記プロセッサは、実行中のタスクがキャッシ
ュに確保しているブロックの数を計数する計数手段を含
み、タスク終了の際には、前記親密度管理情報を前記計
数手段を更新し、タスク割り当ての際には前記親密度が
最大となるタスクまたはプロセッサを選択する。

【００１９】また、本発明の他のマルチプロセッサシス
テムは、各々がキャッシュメモリを含む複数のプロセッ
サと、これらプロセッサに共有される共有メモリとを含
むマルチプロセッサシステムにおいて、前記共有メモリ
は、各タスクが各プロセッサのキャッシュに確保するブ
ロックの数である親密度をそれぞれ示す親密度管理情報
を含み、前記プロセッサは、実行中のタスクのタスク識
別子を保持するタスク識別レジスタと、前記キャッシュ
メモリの各ブロックを確保するタスクのタスク識別子を
示すタスク識別子情報を含むタスク識別メモリと、各タ
スク識別子に対応する複数の更新カウンタとを含み、キ
ャッシュのミスヒットが発生した際に前記更新情報が更
新されていない旨を示していれば前記タスク識別レジス
タが示す前記更新カウンタを加算し、キャッシュ無効化
が発生した際に前記更新情報が更新されている旨を示し
ていれば前記タスク識別レジスタが示す前記更新カウン
タを減算し、タスク終了の際には、前記複数の更新カウ
ンタの各々を前記親密度管理情報の当該プロセッサの示
す位置に格納し、タスク割り当ての際には前記親密度が
最大となるタスクまたはプロセッサを選択する。

【００２０】

【実施例】次に本発明のマルチプロセッサシステムの第
一の実施例について図面を参照して詳細に説明する。

【００２１】図１を参照すると、本発明のマルチプロセ
ッサシステムは、Ｎ個のプロセッサ１００と、共有メモ
リ２００と、入出力装置３００とが共有バス４００によ
って接続される構成を有している。また、共有メモリ２
００はその記憶領域の一部に後述の親密度管理表２１０
を含んでいる。

【００２２】図２を参照すると、本発明の第一の実施例
におけるプロセッサ１００は、共有バス４００に接続さ
れ演算処理を行う演算処理回路１１０と、キャッシュメ
モリ１２０と、キャッシュメモリ１２０が現在実行中の
タスクにより更新されたことを記憶する更新メモリ１３
０と、更新カウンタの計数を制御するカウンタ制御回路
１６０と、現在実行中のタスクのデータを格納している
ブロックの数を計数する更新カウンタ１７０とを含んで
いる。

【００２３】図３を参照すると、キャッシュメモリ１２
０は複数のブロックにより成り、アドレスタグ１２１、
データ部１２２および有効ビット１２３の各フィールド
に分けられている。有効ビット１２３はそれぞれ対応す
るブロックのデータが有効ならば”１”を、有効なデー
タを格納していなければ”０”を示す。また、更新メモ
リ１３０は、対応するブロックが、現在実行中のタスク
により更新されているか否かを示す。

【００２４】図４を参照すると、共有メモリ２００に格
納されている親密度管理表２１０は、配列状に親密度値
を保持している。この親密度管理表２１０中の各値は、
列方向に分類されたプロセッサ番号（＃１等と表す）
と、行方向に分類されたタスク番号（％１等と表す）と
により、対応する格納位置が一意に特定される。第一の
実施例においては、この親密度値は、あるプロセッサに
おいてこれまでに実行された各タスクが、そのタスクの
終了時点でキャッシュメモリに読み込んでいたブロック
の数を表す。この各値は、該当するタスクがプロセッサ
にディスパッチされる際に更新カウンタ１７０に読み込
まれる。また、そのタスクがプロセッサを手放す際に、
更新カウンタ１７０の値が親密度管理表２１０の該当位
置に格納される。

【００２５】次に、本発明の上記第一の実施例のマルチ
プロセッサシステムにおいてキャッシュのミスヒットが
生じた場合の状態の遷移について図面を参照して詳細に
説明する。

【００２６】まず、第ｉブロックにおいて有効ビット１
２３の値が”１”で、更新メモリ１３０の値が”０”で
あるとする。これは、第ｉブロックが有効であり、か
つ、現在実行中のタスク割当て前のデータを含むブロッ
クであることを意味している。当該プロセッサにおいて
キャッシュのミスヒットが発生すると、第ｉブロックの
タスク割り当て前のデータはキャッシュメモリから追い
出され、現タスクのデータが共有メモリから読み込まれ
る。現在の有効ビットの値が”１”で、更新メモリ１３
０の値が”０”であることから、カウンタ制御回路１６
０は更新カウンタ１７０に１加算するように指示する。
これにより、更新カウンタ１７０はその値を１加算す
る。キャッシュのミスヒットに伴う新たなデータが共有
メモリ２００から読み込まれると、第ｉブロックのアド
レスタグ１２１、とデータ部１２２は、この新たなデー
タに変わる。この時、有効ビット１２３は”１”のまま
であり、更新メモリ１３０は”０”から”１”に変わ
る。すなわち、第ｉブロックは有効であり、かつ、現在
実行中のタスクによって更新されてそのデータが格納さ
れていることを示す。

【００２７】また、有効ビット１２３の値が”１”で、
更新メモリ１３０の値が”１”である時にキャッシュの
ミスヒットが発生しても有効ビット１２３、更新メモリ
１３０および更新カウンタ１７０の値は変化しない。既
に当該タスクのために更新されたブロックであることか
ら、読み込みブロック数は変化しないからである。

【００２８】また、有効ビット１２３の値が”０”の
時、すなわち有効なデータを含んでいないブロックであ
るとき、そのブロックについてキャッシュのミスヒット
が発生すると、新たなデータが読み込まれ、有効ビット
１２３は”１”に変わる。また、現タスクにより読み込
まれたブロックであることから、更新メモリ１３０の値
が”１”になり、さらに更新カウンタ１７０が１加算さ
れる。

【００２９】次に、本発明の上記第一の実施例のマルチ
プロセッサシステムにおいてキャッシュ無効化が発生し
た場合の状態の遷移について図面を参照して詳細に説明
する。

【００３０】まず、有効ビット１２３の値が”１”で、
更新メモリ１３０の値が”０”の時キャッシュ無効化が
発生すると、当該ブロックのデータはキャッシュメモリ
から追い出される。このとき、更新カウンタ１７０は変
化しない。無効化されたのが、他のタスクのブロックだ
からである。また、無効化後は有効ビット１２３の値
は”０”に変わる。

【００３１】また、有効ビット１２３の値が”１”で、
更新メモリ１３０の値が”１”の時キャッシュ無効化が
発生すると、カウンタ制御回路１６０は更新カウンタに
その値を１減算するように指示する。これにより、更新
カウンタ１７０はその値を１減算する。無効化されたの
が、現タスクのブロックだからである。また、無効化後
は有効ビット１２３の値は”０”に変わる。

【００３２】このように制御されることにより、更新カ
ウンタ１７０は、前回の更新カウンタの値＋読込みブ
ロック数 − 追出しブロック数となる値を保持すること
になる。

【００３３】次に、本発明の上記第一の実施例のマルチ
プロセッサシステムにおける動作について図面を参照し
て詳細に説明する。

【００３４】図５を参照すると、プロセッサＰにおいて
タスクＵの中断が発生すると、まずタスク終了処理とし
て、更新カウンタ１７０の値は共有メモリ２００内の親
密度管理表２１０のタスクＵとプロセッサＰにより特定
される位置に格納される（ステップ５０１）。そして、
実行待ち状態のタスクが存在するか否かを検査する（ス
テップ５０２）。実行待ち状態のタスクが存在しない場
合は、プロセッサＰはアイドル状態となり、当該タスク
切替え処理は終了する（ステップ５２０）。

【００３５】実行待ち状態のタスクが存在する場合は、
それらのタスクの中から１つずつタスクを選択しながら
（ステップ５０４）、対象となるタスクがなくなるまで
（ステップ５０３）、以下のように検査及び処理を実行
する。親密度管理表２１０の中から選択されたタスクの
プロセッサＰに対する値を取り出してＣＮＴとする（ス
テップ５０５）。検査済みのタスクがないか、または、
ＣＮＴの値が検査済みのタスクよりも大きい場合には
（ステップ５０６）、そのタスクの番号をＴとする（ス
テップ５０７）。１つのタスクについてこれら処理が終
了すると、そのタスクを検査済みとする（ステップ５０
８）。

【００３６】これら処理（ステップ５０１から５０８）
により、未審査の実行待ちタスクがなくなった時には、
ＴにはＣＮＴの値が最大となるタスクの番号が保持され
ていることになる。すなわち、タスクＴは、プロセッサ
Ｐにおいてタスク直前に残っていたブロック数が最大と
なるタスクを示すことになる。この第一の実施例では、
キャッシュにブロックを多く確保しているタスクに対し
て優先的にディスパッチするポリシーを採用し、上記タ
スクＴをプロセッサＰの実行タスクとして割り当てる
（ステップ５０９）。そして、上記処理終了後、次のよ
うなタスク開始処理を行う（ステップ５１０）。まず、
プロセッサＰの更新メモリの全てのビットを”０”とす
る。そして、親密度管理表２１０中、プロセッサＰのタ
スクＴに対応する値を更新カウンタ１７０に格納する。
その後、プロセッサＰがタスクＴを実行開始する。

【００３７】次に、タスクＴが実行待ち状態になった際
に、アイドル状態のプロセッサが存在すれば（ステップ
５２１）、それらのプロセッサの中から１つずつプロセ
ッサを選択しながら（ステップ５２３）、対象となるプ
ロセッサがなくなるまで（ステップ５２２）、以下の検
査及び処理を実行する。親密度管理表２１０の中から選
択されたタスクＴの選択されたプロセッサに対する値を
取り出してＣＮＴとする（ステップ５２４）。検査済み
のプロセッサがないか、または、ＣＮＴの値が検査済み
のプロセッサよりも大きい場合には（ステップ５２
５）、そのプロセッサの番号をＰとする（ステップ５２
６）。１つのプロセッサについてこれら処理が終了する
と、そのプロセッサを検査済みとする（ステップ５２
７）。

【００３８】これら処理（ステップ５２１から５２７）
により、未審査のアイドルプロセッサがなくなった時に
は、ＰにはＣＮＴの値が最大となるプロセッサの番号が
保持されていることになる。すなわち、プロセッサＰ
は、タスクＴが中断前に確保していたブロック数が最大
となるアイドルプロセッサの番号を示すことになる。こ
の第一の実施例では、キャッシュにブロックを多く確保
しているプロセッサに対して優先的にディスパッチする
ポリシーを採用し、上記プロセッサＰにタスクＴを実行
タスクとして割り当てる（ステップ５０９）。そして、
前述のようにタスク開始処理を行う（ステップ５１
０）。その後、プロセッサＰがタスクＴを実行開始す
る。

【００３９】このように、本発明の第一の実施例である
マルチプロセッサシステムによれば、プロセッサＰにお
けるタスクＴがキャッシュ中に確保しているブロック数
を更新カウンタ１７０で計数して、この計数結果を親密
度管理表２１０に格納しておくことにより、プロセッサ
Ｐ上で新たなタスクにディスパッチする際、または、タ
スクＴをアイドル状態のプロセッサにディスパッチする
際、キャッシュのミスヒットを低く抑えるようなディス
パッチを行うことができる。

【００４０】次に本発明のマルチプロセッサシステムの
第二の実施例について図面を参照して説明する。

【００４１】この第二の実施例のマルチプロセッサシス
テムは、第一の実施例と同様に図１の構成を有してい
る。また、プロセッサ１００、キャッシュメモリ１２０
並びに更新メモリ１３０及び親密度管理表２１０も、第
一の実施例と同様であり、それぞれ、図２、図３および
図４の構成を有している。

【００４２】次に、本発明の上記第二の実施例のマルチ
プロセッサシステムにおける動作について図面を参照し
て詳細に説明する。

【００４３】この第二の実施例のマルチプロセッサシス
テムは、第一の実施例と同様に図５の流れ図のように動
作する。但し、タスク終了処理（ステップ５０１）及び
タスク開始処理（ステップ５１０）が以下のように第一
の実施例と異なる。この第二の実施例では、タスク開始
の際に更新カウンタ１７０を”０”とする。従って、更
新カウンタ１７０は、読込みブロック数 − 追出しブロック数となる値を保持することになる。キャッシュのミスヒッ
トにより新たなブロックが読み込まれると、その位置に
あったブロックはキャッシュから追い出されるため、そ
のブロックを持っていた他のタスクのプロセッサＰに対
する親密度値は小さくなるべきである。しかし、ここで
は各ブロックがいずれのタスクにより更新されたものか
が判別できないため、全体の割合からこの親密度値を計
算する。すなわち、プロセッサＰの更新カウンタ１７０
の値をＣ、元のタスクの番号をｕ、プロセッサＰのキャ
ッシュメモリの全ブロック数をＢ、各タスクｎのプロセ
ッサＰに対応する親密度管理表２１０の値をＡ（Ｐ，
ｎ）とすると、Ａ（Ｐ，ｕ） ← Ａ（Ｐ，ｕ）＋ＣＡ（Ｐ，ｎ） ← Ａ（Ｐ，ｎ） − Ｃ × Ａ（Ｐ，ｎ）
／Ｂ（ｎ≠ｕ）のような置き換えを、タスク終了処理（ステップ５０
１）として行う。

【００４４】すなわち、第二の実施例においては、親密
度値は、あるプロセッサにおいてこれまでに実行された
各タスクが、現時点でキャッシュメモリに読み込んでい
ると思われるブロックの数の概数を表す。

【００４５】なお、別のタスクの親密度値の減算を行う
際、分母を全ブロック数Ｂとしたのは、Ｂが通常２の累
乗になることが多いため、除算をシフト演算にすること
で計算が速くなるからである。従って、この分母をＢと
せず、プロセッサＰで現在有効となっているブロックの
総数を求めて、これを分母としてもよい。この場合は処
理の手間がかかるおそれがある一方、より正確に親密度
値を計算できるという利点がある。

【００４６】また、タスク開始処理（ステップ５１０）
としては、プロセッサＰの更新メモリ１３０の全てのブ
ロックを”０”として、さらに、プロセッサＰの更新カ
ウンタ１７０を”０”とする。これにより、更新カウン
タ１７０は、現タスクがディスパッチされた時を基準と
して、現タスクが確保したブロックの数を示す。

【００４７】このように、本発明の第二の実施例である
マルチプロセッサシステムによれば、プロセッサＰにお
けるタスクＴがキャッシュ中に新たに確保したブロック
数を更新カウンタ１７０で計数して、この計数結果に基
づいて親密度管理表２１０に反映することにより、第一
の実施例に比べてより厳密にキャッシュのミスヒットを
低く抑えるようなディスパッチを行うことができる。

【００４８】次に本発明のマルチプロセッサシステムの
第三の実施例について図面を参照して説明する。

【００４９】この第三の実施例のマルチプロセッサシス
テムは、第一の実施例と同様に図１の構成を有してい
る。

【００５０】図６を参照すると、本発明の第三の実施例
におけるプロセッサ１００は、図２の第一の実施例の場
合と同様に、演算処理回路１１０と、キャッシュメモリ
１２０と、更新メモリ１３０と、カウンタ制御回路１６
０とを含んでいる。また、このプロセッサ１００は、対
応するキャッシュのブロックがシステムモードによって
更新されたものかユーザモードによって更新されたもの
かを示すシステム識別メモリ１４０を含んでいる。さら
に、このプロセッサ１００は、システムモードにおいて
確保されたブロックの数を計数するシステムカウンタ１
８０と、ユーザモードにおいて確保されたブロックの数
を計数するユーザカウンタ１９０とを含んでいる。

【００５１】図７を参照すると、キャッシュメモリ１２
０は第一の実施例と同様に、複数のブロックにより構成
される。また、システム識別メモリ１４０は、対応する
ブロックが、システムモードにより確保されていれば”
１”を、ユーザモードにより確保されていれば”０”を
示す。

【００５２】図８を参照すると、共有メモリ２００に格
納されている親密度管理表２１０は、第一の実施例と同
様に、配列状に親密度値を保持している。第一の実施例
と異なるのは、システムタスク用の行が設けられている
点である。これにより、システムモードによる各プロセ
ッサにおける親密度値を格納することができる。

【００５３】図９を参照すると、第三の実施例では、キ
ャッシュのミスヒットまたはキャッシュ無効化が発生す
ると、システムカウンタまたはユーザカウンタは、不変
であるか若しくは加算または減算される。図９におい
て、×はドントケア、すなわちどのような値でもかまわ
ない意である。図９のように制御することにより、シス
テムカウンタ１８０にはシステムモードにおいて確保さ
れたブロックの数が計数され、ユーザカウンタ１９０に
はユーザモードにおいて確保されたブロックの数が計数
される。

【００５４】次に、本発明の上記第三の実施例のマルチ
プロセッサシステムにおける動作について図面を参照し
て詳細に説明する。

【００５５】この第三の実施例のマルチプロセッサシス
テムは、第一の実施例と同様に図５の流れ図のように動
作する。但し、タスク終了処理（ステップ５０１）及び
タスク開始処理（ステップ５１０）が以下のように第一
の実施例と異なる。この第三の実施例では、第二の実施
例と同様に、タスク開始の際にシステムカウンタ１８０
およびユーザカウンタ１９０を”０”とする。従って、
システムカウンタ１８０およびユーザカウンタ１９０
は、第二の実施例の更新カウンタ１７０と同様に、読込みブロック数 − 追出しブロック数となる値を保持することになる。また、タスク終了処理
（ステップ５０１）としては、プロセッサＰのシステム
カウンタ１８０の値を、親密度管理表２１０におけるシ
ステムタスクのプロセッサＰに対する値に加算する。元
のタスクｕが中断された時、システムカウンタにはシス
テムモードで読み込んでキャッシュメモリに残っている
ブロックの数の増減が正確に反映されているからであ
る。また、ユーザカウンタ１９０については、第二の実
施例における更新カウンタ１７０と同様の処理を行う。

【００５６】また、タスク開始処理（ステップ５１０）
としては、プロセッサＰのシステム識別メモリ１４０の
各ブロックの値を更新メモリ１３０の対応するブロック
に全て複写する。システムモードで読み込んだブロック
は全てのタスクに共有されるから、システム識別メモリ
１４０の値が”１”のブロック、すなわちシステムモー
ドのブロックを未更新であると誤認して、更新メモリ１
３０を”０”にしてしまうことを回避するためである。
また、このタスク開始処理において、システムカウンタ
１８０およびユーザカウンタ１９０は、割り当てられた
タスクのディスパッチ後のブロック数の増減分のみを計
測するために”０”とされる。

【００５７】第三の実施例において、アイドル状態のプ
ロセッサが存在しない場合に、入出力装置３００等から
の割込み等によりシステムタスクの起動が必要になった
時は、図８の親密度管理表２１０において、システムタ
スクに対応する値が最大となるプロセッサを見つけ、そ
のプロセッサに対して現在実行中のタスクの実行を中断
させて、前述したタスク切替え処理を行わせてシステム
タスクを割り当てる。

【００５８】このように、本発明の第三の実施例である
マルチプロセッサシステムによれば、システムモード用
のシステムカウンタ１８０を設けたことにより、第一の
実施例に比べて割込み等のためのシステムタスクの実行
によるキャッシュのミスヒットの増加を低く抑えること
ができる。

【００５９】次に本発明のマルチプロセッサシステムの
第四の実施例について図面を参照して説明する。

【００６０】この第四の実施例のマルチプロセッサシス
テムは、第一の実施例と同様に図１の構成を有してい
る。

【００６１】図１０を参照すると、本発明の第四の実施
例におけるプロセッサ１００は、図２の第一の実施例の
場合と同様に、演算処理回路１１０と、キャッシュメモ
リ１２０とを含んでいる。また、このプロセッサ１００
は、現在実行中のタスク番号を保持するタスクレジスタ
１１５と、キャッシュメモリの対応するブロックを確保
しているタスクのタスク番号を格納するタスク識別メモ
リ１５０と、それぞれが各タスクに対応する複数の更新
カウンタ１７０と、更新カウンタ１７０を減算する減算
制御回路１６３と、更新カウンタ１７０を加算する加算
制御回路１６６と、減算制御回路１６３と加算制御回路
１６６とに指示をするカウンタ制御指示回路１６１とを
さらに含んでいる。

【００６２】図１１を参照すると、キャッシュメモリ１
２０は第一の実施例と同様に、複数のブロックにより構
成される。また、タスク識別メモリ１５０は、対応する
ブロックを確保しているタスクの識別番号を示す。

【００６３】次に、本発明の上記第四の実施例のマルチ
プロセッサシステムにおいてキャッシュのミスヒットが
生じた場合の状態の遷移について図面を参照して詳細に
説明する。

【００６４】プロセッサがタスク番号％３のタスクを実
行しているとする。この時、タスクレジスタ１１５の値
は”％３”となっている。キャッシュのミスヒットが生
じた際、対応するブロックの有効ビットが”１”であっ
たとすると、カウンタ制御指示回路１６１は減算指示の
制御信号を出力する。減算制御回路１６３はタスク識別
メモリ１５０のタスク番号が”％１”であったとする
と、これに対応する更新カウンタ１７０に減算指示を発
行する。これにより、第１番目の更新カウンタ１７０は
その値を１減算する。次いで、新たなブロックが読み込
まれると、カウント制御指示回路１６１は加算指示の制
御信号を出力する。加算制御回路１６６は、タスクレジ
スタ１１５の値”％３”により、これに対応する更新カ
ウンタ１７０に加算指示を発行する。これにより、第３
番目の更新カウンタ１７０はその値を１加算する。タス
ク識別メモリの対応する位置には”％３”が格納され
る。これは、キャッシュのミスヒットによりタスク番
号”％１”のタスクのブロックが追い出されてブロック
数が１減り、タスク番号”％３”のタスクのブロックが
読み込まれてブロック数が１増えたことを示している。

【００６５】また、プロセッサがタスク番号”％１”の
タスクを実行しているとすると、タスクレジスタ１１５
の値は”％１”である。上記ブロックを再度アクセスし
てキャッシュのミスヒットが発生すると、有効ビットの
値が”１”なので、カウンタ制御指示回路１６１は減算
指示を減算制御回路１６３に与える。減算制御回路１６
３は、タスク識別メモリの値”％１”により指定された
第１番目の更新カウンタ１７０に減算指示を与え、第１
番目の更新カウンタ１７０はその値を１減じる。次に新
たなブロックが読み込まれると、カウンタ制御指示回路
１６１は加算制御回路１６６に加算指示を与える。加算
制御回路１６６はタスクレジスタ１１５の値”％１”に
より指定された第１番目の更新カウンタ１７０に加算指
示を与え、第１番目の更新カウンタ１７０は１を加算す
る。当該ブロックには、新たなデータが読み込まれる
が、タスク識別メモリ１５０には元の値と同じ”％１”
が格納される。これは、キャッシュのミスヒットによ
り、タスク番号”％１”のタスクのブロック数が変化し
ないことを示している。

【００６６】また、有効ビットが”０”であるブロック
をアクセスしてキャッシュのミスヒットが発生すると、
カウンタ制御指示回路１６１は減算指示を出力しない。
新たなブロックが読み込まれると、カウンタ制御指示回
路１６１は加算指示を加算制御回路１６６に与える。加
算制御回路１６６はタスクレジスタ１１５の値”％１”
により指定された第１番目の更新カウンタに加算指示を
与える。これにより、第１番目の更新カウンタはその値
を１加算する。当該ブロックに新たなデータが読み込ま
れると有効ビットは”１”になり、タスク識別メモリ１
５０にはタスク番号”％１”が格納される。これはすな
わち、キャッシュのミスヒットにより無効状態のブロッ
クにタスク番号”％１”のブロックが読み込まれてブロ
ック数が１増えたことを示している。

【００６７】次に、本発明の上記第四の実施例のマルチ
プロセッサシステムにおいてキャッシュ無効化が生じた
場合の状態の遷移について図面を参照して詳細に説明す
る。

【００６８】有効ビットが”１”であるブロックに対し
てキャッシュ無効化が発生すると、カウンタ制御指示回
路１６１は減算指示を減算制御回路１６３に与える。タ
スク識別メモリの値が”％１”であるとすると、減算制
御回路１６３はこれによって指定された第１番目の更新
カウンタに減算指示を与える。これにより、第１番目の
更新カウンタは１減算する。この無効化により、当該ブ
ロックの有効ビットは”０”となる。これはすなわち、
キャッシュ無効化により、タスク番号”％１”のタスク
のブロックが無効となり、ブロック数が１減ったことを
示している。

【００６９】なお、有効ビットが”０”であるブロック
に対しては無効化は通常発生しない。万一無効化が発生
しても、カウンタ制御指示回路１６１は減算を指示しな
い。

【００７０】次に、本発明の上記第四の実施例のマルチ
プロセッサシステムにおける動作について図面を参照し
て詳細に説明する。

【００７１】この第四の実施例のマルチプロセッサシス
テムは、第一の実施例と同様に図５の流れ図のように動
作する。但し、タスク終了処理（ステップ５０１）及び
タスク開始処理（ステップ５１０）が以下のように第一
の実施例と異なる。

【００７２】タスク終了処理（ステップ５０１）では、
複数の更新カウンタ１７０の値を、親密度管理表２１０
のプロセッサＰに対する各タスクに対応する位置に各々
格納する。ディスパッチの対象を検査する際にプロセッ
サＰの状態を調べる必要があるからである。

【００７３】また、タスク開始処理（ステップ５１０）
では、プロセッサＰのタスクレジスタ１１５にタスクＴ
のタスク番号を保持させる。この際、各更新カウンタの
値はそのままでよい。各タスクが確保するブロック数は
常に最新の状態が更新カウンタ１７０に保持されている
からである。

【００７４】このように、本発明の第四の実施例である
マルチプロセッサシステムによれば、プロセッサ１００
内に全てのタスクに対応する更新カウンタ１７０を別々
に設けたことにより、第一乃至第三の各実施例に比べて
より正確に各タスクのブロック数を計測して各プロセッ
サに対する親密度値を管理し、最適なタスクスケジュー
リングを行うことができる。

【００７５】次に本発明のマルチプロセッサシステムの
第五の実施例について図面を参照して説明する。

【００７６】この第五の実施例のマルチプロセッサシス
テムは、第一の実施例と同様に図１の構成を有してい
る。また、プロセッサ１００及びキャッシュメモリ１２
０並びにタスク識別メモリ１５０は第四の実施例と同様
であり、それぞれ、図２および図３の構成を有してい
る。また、親密度管理表２１０は第３の実施例と同様で
あり、図８の構成を有している。

【００７７】次に、本発明の上記第五の実施例のマルチ
プロセッサシステムにおける動作について図面を参照し
て説明する。

【００７８】この第五の実施例のマルチプロセッサは、
以下の場合を除いて第四の実施例と同様の動作を行う。
すなわち、アイドル状態のプロセッサが存在しない場合
に、入出力装置３００等からの割込み等が発生し、シス
テムタスクの起動が必要になった時には、図８の親密度
管理表２１０において、システムタスクに対応する値が
最大となるプロセッサを検索する。そして、そのように
して検索されたプロセッサに対して現在実行中のタスク
の実行を中断させて、前述したタスク切替え処理を行わ
せてシステムタスクを割り当てる。

【００７９】このシステムタスクの取り扱いにおいて
は、システムタスクのタスク番号を”％０”とすれば、
第０番目の更新カウンタを使用することにより他の一般
のタスクと統一的に取り扱うことができる。

【００８０】このように、本発明の第五の実施例である
マルチプロセッサシステムによれば、親密度管理表２１
０内にシステムタスク用のエントリを設けたことによ
り、第四の実施例に比べて割込み等のためのシステムタ
スクの実行によるキャッシュのミスヒットの増加を低く
抑えることができる。

【００８１】次に本発明のマルチプロセッサシステムの
第六の実施例について図面を参照して説明する。

【００８２】この第六の実施例のマルチプロセッサシス
テムは、第一の実施例と同様に図１の構成を有してい
る。また、プロセッサ１００、キャッシュメモリ１２０
並びにタスク識別メモリ１５０及び親密度管理表２１０
は第四の実施例と同様であり、それぞれ、図２、図１１
および図４の構成を有している。さらに、共有メモリ２
００には各プロセッサに対応するタスクスロット表を格
納している。

【００８３】図１２を参照すると、タスクスロット表は
各々が複数のタスク番号を含んでおり、その各々のエン
トリにはスロット番号が付されている。図１２の例では
スロット数は４つであるが、これは任意の構成をとるこ
とが可能である。この第六の実施例は、タスクレジスタ
１１５及びタスク識別メモリが上記のスロット番号を保
持又は格納し、更新レジスタ１７０の数がスロット数と
一致すること以外は第四の実施例と同様の構成を有す
る。

【００８４】次に、本発明の上記第六の実施例のマルチ
プロセッサシステムにおける動作について図面を参照し
て詳細に説明する。

【００８５】この第六の実施例のマルチプロセッサシス
テムは、キャッシュのミスヒット及びキャッシュ無効化
が発生した時の動作は、第四の実施例においてタスク番
号をスロット番号と読み替えたものと同様である。

【００８６】また、第六の実施例において、タスク中断
が発生した場合及びアイドル状態のプロセッサが存在す
る場合にあるタスクが実行待ち状態になった時の動作
は、第一の実施例と同様に図５の流れ図のように動作す
る。但し、タスク終了処理（ステップ５０１）及びタス
ク開始処理（ステップ５１０）が以下のように第一の実
施例と異なる。

【００８７】タスク終了処理（ステップ５０１）では、
プロセッサＰのタスクスロット表２２０に格納されてい
るタスク番号を用いて、更新カウンタ１７０の値を親密
度管理表２１０の該当位置に格納する。例えば、図１２
の例では、第０スロットに格納されているタスク番号が
％１０であることから、第０番目の更新カウンタ１７０
の内容は親密度管理表２１０のプロセッサＰのタスク番
号％１０の位置に格納される。

【００８８】図１３を参照すると、タスクＴをプロセッ
サＰにディスパッチする際のタスク開始処理（ステップ
５１０）では、まず、変数ＩとＳを初期化する（ステッ
プ５３１）。そしてプロセッサＰのタスクスロット表の
第Ｉスロットに格納されたタスクをＵとする（ステップ
５３２）。タスクＵがタスクＴと一致すれば（ステップ
５３３）、すなわちプロセッサＰのタスクスロット表に
タスクＴのタスク番号が格納されていれば、そのスロッ
ト番号をタスクレジスタに格納して（ステップ５５２，
５５１）タスクＴを実行する。

【００８９】ステップ５３３においてタスクＴとタスク
Ｕが一致しない場合は、タスクスロット表に格納されて
いるタスクの内、プロセッサＰに対する値が最小のタス
クＵを検索する（ステップ５３４から５３８）。このよ
うにして検索されたタスクＵを削除タスクとして（ステ
ップ５３９）、親密度管理表２１０のプロセッサＰに対
応するタスクＴの値とタスクＵの値を交換する（ステッ
プ５４０）。そして、タスクＵの識別番号が格納されて
いた第ＳスロットにタスクＴのタスク番号を格納する
（スロット５５０）。なお、これによりタスクＴはタス
クＵのキャッシュ内のブロック数を引き継ぐことになる
が、ブロック数が最小のタスクであるからほとんど誤差
は生じない。また、キャッシュ内のタスク識別メモリに
スロットＳが記憶されているブロック数と更新カウンタ
１７０の値との誤差も生じない。その後、タスクレジス
タ１１５にスロット番号Ｓが格納されて（ステップ５５
１）、タスクＴが実行される。

【００９０】このように、本発明の第六の実施例である
マルチプロセッサシステムによれば、タスク番号をタス
クスロット表２２０のスロット番号に置き換えて管理す
ることにより、第五の実施例に比べて、更新カウンタ１
７０の数を削減し、また各部のハードウェア資源を削減
することができる。

【００９１】

【発明の効果】以上の説明で明らかなように、本発明に
よると、プロセッサＰにおけるタスクＴがキャッシュ中
に確保しているブロック数を親密度管理表に格納してお
くことにより、プロセッサＰ上で新たなタスクにディス
パッチする際、または、タスクＴをアイドル状態のプロ
セッサにディスパッチする際、キャッシュのミスヒット
を低く抑えるようなディスパッチを行うことができる。

【００９２】また、本発明によると、システムモードに
おいてもキャッシュのミスヒットの増加を低く抑えるこ
とができる。

【００９３】また、本発明によると、更新カウンタを複
数設けたことにより、タスク毎の最新のブロック数を管
理することができる。

【００９４】また、、本発明によると、タスク番号をス
ロット番号に置き換えて管理でき、ハードウェア構成を
単純化することができる。

【図面の簡単な説明】

【図１】本発明のマルチプロセッサシステムの構成を示
すブロック図である。

【図２】本発明の第一及び第二の実施例のマルチプロセ
ッサシステムにおけるプロセッサの構成を示す図であ
る。

【図３】本発明の第一及び第二の実施例におけるキャッ
シュメモリと更新メモリの構成を示す図である。

【図４】本発明の第一、第二、第四及び第六の実施例に
おける親密度管理表の構成を示す図である。

【図５】本発明の各実施例における各プロセッサの動作
を示す流れ図である。

【図６】本発明の第三の実施例のマルチプロセッサシス
テムにおけるプロセッサの構成を示す図である。

【図７】本発明の第三の実施例におけるキャッシュメモ
リとシステム識別メモリの構成を示す図である。

【図８】本発明の第三及び第五の実施例における親密度
管理表の構成を示す図である。

【図９】本発明の第三の実施例における各プロセッサの
内部状態の遷移を表す図である。

【図１０】本発明の第四、第五及び第六の実施例のマル
チプロセッサシステムにおけるプロセッサの構成を示す
図である。

【図１１】本発明の第四の実施例におけるキャッシュメ
モリとタスク識別メモリの構成を示す図である。

【図１２】本発明の第六の実施例におけるタスクスロッ
ト表の構成を示す図である。

【図１３】本発明の第六の実施例におけるタスク開始処
理の動作を示す流れ図である。

【符号の説明】

１００プロセッサ１１０演算処理回路１１５タスクレジスタ１２０キャッシュメモリ１３０更新メモリ１４０システム識別メモリ１５０タスク識別メモリ１６０カウンタ制御回路１６１カウンタ制御指示回路１６３減算制御回路１６６加算制御回路１７０更新カウンタ１８０システムカウンタ１９０ユーザカウンタ２００共有メモリ２１０親密度管理表３００入出力装置４００共有バス

Claims

【特許請求の範囲】

【請求項１】各々がキャッシュメモリを含む複数のプ
ロセッサと、これらプロセッサに共有される共有メモリ
とを含むマルチプロセッサシステムにおいて、前記共有メモリは、各タスクが各プロセッサのキャッシ
ュに確保するブロックの数をそれぞれ記憶し、あるタス
クを何れかのプロセッサに割り当てる際に前記ブロック
の数が最大となるプロセッサを選択することを特徴とす
るマルチプロセッサシステム。
【請求項２】各々がキャッシュメモリを含む複数のプ
ロセッサと、これらプロセッサに共有される共有メモリ
とを含むマルチプロセッサシステムにおいて、前記共有メモリは、各タスクが各プロセッサのキャッシ
ュに確保するブロックの数をそれぞれ記憶し、あるプロ
セッサにおいて何れかのタスクを割り当てる際に前記ブ
ロックの数が最大となるタスクを選択することを特徴と
するマルチプロセッサシステム。
【請求項３】各々がキャッシュメモリを含む複数のプ
ロセッサと、これらプロセッサに共有される共有メモリ
とを含むマルチプロセッサシステムにおいて、前記共有メモリは、各タスクが各プロセッサのキャッシ
ュに確保するブロックの数である親密度をそれぞれ示す
親密度管理情報を含み、前記プロセッサは、タスクが割り当てられた後に前記キャッシュメモリの各
ブロックが更新されたか否かを示す更新情報を含む更新
メモリと、前記キャッシュメモリにおいてミスヒットが発生した際
に前記更新情報が更新されていない旨を示していれば加
算され、キャッシュ無効化が発生した際に前記更新情報
が更新されている旨を示していれば減算される更新カウ
ンタとを含み、タスク開始の際には、そのタスクについて当該プロセッ
サの示す前記親密度管理情報の位置に格納される親密度
を前記更新カウンタに保持し、タスク終了の際には、そのタスクについて当該プロセッ
サの示す前記親密度管理情報の位置に前記更新カウンタ
の値を格納し、タスク割り当ての際には前記親密度が最大となるタスク
またはプロセッサを選択することを特徴とするマルチプ
ロセッサシステム。
【請求項４】各々がキャッシュメモリを含む複数のプ
ロセッサと、これらプロセッサに共有される共有メモリ
とを含むマルチプロセッサシステムにおいて、前記共有メモリは、各タスクが各プロセッサのキャッシ
ュに確保するブロックの数である親密度をそれぞれ示す
親密度管理情報を含み、前記プロセッサは、タスクが割り当てられた後に前記キャッシュメモリの各
ブロックが更新されたか否かを示す更新情報を含む更新
メモリと、前記キャッシュメモリにおいてミスヒットが発生した際
に前記更新情報が更新されていない旨を示していれば加
算され、キャッシュ無効化が発生した際に前記更新情報
が更新されている旨を示していれば減算される更新カウ
ンタとを含み、タスク終了の際には、そのタスクについて当該プロセッ
サの示す前記親密度管理情報の親密度に対して前記更新
カウンタの値を加算し、他のタスクについて当該プロセ
ッサの示す前記親密度管理情報の親密度に対して前記更
新カウンタの値をそれぞれの親密度に比例して減算し、タスク割り当ての際には前記親密度が最大となるタスク
またはプロセッサを選択することを特徴とするマルチプ
ロセッサシステム。
【請求項５】各々がキャッシュメモリを含む複数のプ
ロセッサと、これらプロセッサに共有される共有メモリ
とを含むマルチプロセッサシステムにおいて、前記共有メモリは、システムタスク及び各ユーザタスク
が各プロセッサのキャッシュに確保するブロックの数で
ある親密度をそれぞれ示す親密度管理情報を含み、前記プロセッサは、タスクが割り当てられた後に前記キャッシュメモリの各
ブロックが更新されたか否かを示す更新情報を含む更新
メモリと、前記キャッシュメモリの各ブロックがシステムタスクに
より確保されているか否かを示すシステム識別メモリ
と、システムタスクにおいて、前記キャッシュメモリのミス
ヒットが発生した際に前記更新情報が更新されていない
旨を示していれば加算され、キャッシュ無効化が発生し
た際に前記更新情報が更新されている旨を示していれば
減算されるシステム更新カウンタと、ユーザタスクにおいて、前記キャッシュメモリのミスヒ
ットが発生した際に前記更新情報が更新されていない旨
を示していれば加算され、キャッシュ無効化が発生した
際に前記更新情報が更新されている旨を示していれば減
算されるユーザ更新カウンタとを含み、タスク終了の際には、そのタスクについて当該プロセッ
サの示す前記親密度管理情報の親密度に対して前記ユー
ザ更新カウンタの値を加算し、他のタスクについて当該
プロセッサの示す前記親密度管理情報の親密度に対して
前記ユーザ更新カウンタの値をそれぞれの親密度に比例
して減算し、システムタスクについて当該プロセッサの
示す前記親密度管理情報の親密度に対して前記システム
更新カウンタの値を加算し、タスク割り当ての際には前記親密度が最大となるタスク
またはプロセッサを選択することを特徴とするマルチプ
ロセッサシステム。
【請求項６】各々がキャッシュメモリを含む複数のプ
ロセッサと、これらプロセッサに共有される共有メモリ
とを含むマルチプロセッサシステムにおいて、前記共有メモリは、各タスクが各プロセッサのキャッシ
ュに確保するブロックの数である親密度をそれぞれ示す
親密度管理情報を含み、前記プロセッサは、実行中のタスクのタスク番号を保持するタスクレジスタ
と、前記キャッシュメモリの各ブロックを確保するタスクの
タスク番号を示すタスク番号情報を含むタスク番号メモ
リと、各タスク番号に対応する複数の更新カウンタとを含み、前記キャッシュメモリにおいてミスヒットが発生した際
に前記更新情報が更新されていない旨を示していれば前
記タスクレジスタが示す前記更新カウンタを加算し、キャッシュ無効化が発生した際に前記更新情報が更新さ
れている旨を示していれば前記タスクレジスタが示す前
記更新カウンタを減算し、タスク終了の際には、前記複数の更新カウンタの各々を
前記親密度管理情報の当該プロセッサの示す位置に格納
し、タスク割り当ての際には前記親密度が最大となるタスク
またはプロセッサを選択することを特徴とするマルチプ
ロセッサシステム。
【請求項７】前記タスクはシステムタスク及びユーザ
タスクを含み、前記親密度管理情報は、システムタスク
及び各ユーザタスクが各プロセッサのキャッシュに確保
するブロックの数である親密度を含むことを特徴とする
前記請求項６記載のマルチプロセッサシステム。
【請求項８】前記共有メモリは、各プロセッサ毎にタス
クのタスク番号を保持するタスクスロット表をさらに含
み、前記タスクスロット表に付されたスロット番号により各
タスクを管理することを特徴とする前記請求項６記載の
マルチプロセッサシステム。