JPS59165145A - スタックポインタ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ＋１１　　発明の技術分野 本発明はプログラム等を格納しておくメモリに割込み、
サブルーチンが復帰するための復帰データを格納する格
納位置を示すポインタに関する。

（２）技術の背景 計算機の処理装置内においてひとつのプログラムが実行
されているとき処理途中で他の処理（例えは割込み、サ
ブルーチンからの復帰）が必要番こなって、現在の番地
から、他のプログラムの番地にとぶことがある。このと
き、計算機内では他のプログラムにとんだために０元の
プログラムの処理をどこまで実行していたかというプロ
ゲラ、ム′の番地をメモＩＮこ順番に格納しておくこと
が行なわれて′Ｊ？シ、特にこの領域をスタック領域と
呼んでいる。そして、このスタック領域４こ格納するた
めの格納位置を示すところをポインタと呼び、該ポイン
タは値が＋１又は−１されるごとにメモリの位置を指定
し、そこへデータを書き込んだり、読み出したシするこ
とを行なっている。

（３）従来技術と問題点 ２１図は従来のポインタを示す図で、図においてｌはポ
インタ、２はマルチプレクサ、３はメモリ、４〜６は信
号線である。

マルチ７゛レクサ２はポインタ１と信号線５で接続され
ており、さらに信号線６とも接続し、両信号線５．６を
選択してメモリ３へ信号線４を介して信号を送出する。

プログラムが実行されている途中でサブルーチン命令が
あると、あらかじめ与えられているメモリ３の格納位置
に該命令の番地を格納し、ポインタ１を＋１更新する。

そして、再びサブルーチン命令があると次の番地に格納
しポインタ１を再び＋１更新する。このようにして処理
を行ない、サブルーチンのプログラムが終了すると、メ
モリ３に格納した新しい内容を読みだし、そのプログラ
ムの途中から実行を始める。このときポインタ１は−１
される。

ところでメモリ３のスタック領域は、限定されており、
最大でもポインタの個数分（例えばｎビットあれば２／
７１−個）だけ必要となる。しかし通常はプログラムに
あわせ、必要なスタック領域をとっておき、その領域以
外は使用されないか、又は別のプログラムを格納するた
めに使用される。そのため、プログラムミスζこよシ、
プログラム上手じめ定めたスタック領域以外の部分をス
タックとして使用してしまう等のボイツタ畝動作がおこ
ると、障害が発生しかねない。

すなわち、スタック領域外がプログラム領域である場合
、上記のようなポインタの誤動作のためｌこプログラム
及びデータ領域が破壊され、そのためにプログラムの暴
走及び領域破壊によるプログラムの誤動作を生じるとい
う問題があった。

（４）発明の目的 本発明は上記欠点をなりシ、プログラム領域等の破壊を
なくし、プログラムの暴走を防止することを目的とする
ものである。

（５）発明の構成 本発明の目的は、プロクラ台等を格納しておくメモリに
割込み、サブルーチンが復帰するための復帰データ全格
納するなめの格納位置を示すポインタにおいて、保持内
容を加算又は減算する一カウンク、所定の値をセットし
つるレジスタをもつとともに、カウンタの下位所定ビッ
ト数、レジスタの上位所定ビット数とを゛結合して格納
位置金示すポイント値を生成するよう構成したポインタ
によって達成される◎ （６）発明の実施例 以下、本発明を図面を用いて詳＃Ｉｌこ説ＩｙＪプる。

以下本発明を図面を用いて詳細に説明する。第２図は本
発明実施例である。図において７は保持内容を加算又は
減算するカウンタ、８はメモリに所定の値をセットしつ
るレジスタ、９はカランタフの上位ビット、レジスタ８
の下位ビットを選択するマルチプレクサ、１０はマルチ
プレクサ９へ選択指示を与える制御線である。ここでは
カランタフの幅はｎ＋ｍビット、レジスタの幅をＬ　＋
ｍビット、カウンタ７の上位ビット及び固定レジスタ８
の下位ビットをそれぞれｍビットとし、メモリ空間は２
　ｔ　＋　ｎ　＋　ｍだけ存在する。メモリ内にあるス
タックの開始番地及び制御線ｌＯからどの信号が送られ
てくるかはあらがしめ決められているため該制御線ｌＯ
の信号にあった位置に応じてレジスタ８に７ラグがたて
られる。

ここで制御線１０’ｔ−含むマルチプレクサ９の部分の
詳細図を第３図に示す。１１はレジスゲ又はカウンタの
選択を指示する設定部、１２はデコーダ、１３はオア回
路、１４は信号線・である。

第２図、第３図を用いて流れを説明する。

いま、スタックの領域が２牝個よシも多く必要であると
、設定部１１にはあらかじめ多くなる分の数値が設定さ
れる。以下の説明は設定部１１１こ例えば１２１がセッ
トされた場合について述べる。

デコーダ１２には＋２１が入力され、これ（こ対応する
信号線１０　’　−ｔ　　がＯＮＧこなる。１０　’　
−ｔの信号はオア回路１３−＋＋１３−１　　を介して
マルチプレクサ９−１＋　９−ｔｔオンするようにはた
らく。このマルチプレクサ９はオンのときスタックポイ
ンタ７を、オフのとき固定レジスタ８を選択するよう番
こセットしておけば、マルチプレク”１９−＋　　１９
−２　はカウンタ７のｍビット中の下位又ビットを１マ
ルチプレクサ９−３〜９−ｍは国威レジスタ８の３ビツ
トからｍビットまでを選択し、信号線１１こそれぞれの
値を出力する。この出力結果をメモリのアドレスとする
。この結果カウンタ７の受は持つアドレス線は１ビツト
からｎ　＋２ビツトであるからスタックとしての領域は
２　ｎ　＋２個の領域をもつことになる。

また、あらかじめレジスタ８のビット中に７うグをたて
ておけば、例えばレジスタ８の３ビツトめがＩＩ＋で、
他のビットがＩＱ＋であればメモリのスタック格納位置
は２　ｎ　＋２番地から、スタック領域は２ｎ＋２の領
域分だけとられることになる。このようにカウンタ７の
下位所定ビット数とレジスタ８の上位所定ビット数を結
合することで、メモリのスタック領域、及び格納位置を
自由に変えることが可能になる。

ざらｌこ、制御線ｌＯからの指示によってカウンタ７及
びレジスタ８の選択を行なうので、カウンタ７が故障し
てもメモリのスタック領域外には影響を与えずζこおく
ことができる。

尚、メモリはスタック専用のメモリでも、主メモリの一
部でもよい。

（７）発明の効果 以上、本発明は、ポインタをカウンタとレジスタの２つ
に分け、さらにカウンタとレジスタのどちら番こもな９
うるビットを指示することで、メモリへのスタック領域
及び格納位置を自由に変えることが可能になるため、プ
ログラムの暴走を防ぐことができるという効果がある。

【図面の簡単な説明】

第１図は従来例、第２図は本発明実施例、第３図は本発
明実施例のポインタ選択のだめの詳細図である。 図において、１はポインタ、２はマルチプレクサ、３は
メモリ、４〜６は信号線、７はカウンタ、８は固定レジ
スタ、９はマルチプレクサ、１ｏは制御線、１１は設定
部、１２はデコーダである。

Claims (1)

【特許請求の範囲】
1. メモリに、割込み、サブルーチンが復帰するための復帰
   データを格納するための格納位置を示すポインタにおい
   て、保持内容を加算又は減算するカウンタ、所定の値を
   セットしつるレジスタを備えるとともに、該カウンタの
   下位所定ビット数と該レジスタの上位所定ビット数とを
   結合して格納位置を示すポイント値を生成するよう構成
   したことを特徴とするポインタ。