JPH01289363A - 文字パタンの補正回路 - Google Patents
文字パタンの補正回路Info
- Publication number
- JPH01289363A JPH01289363A JP63119569A JP11956988A JPH01289363A JP H01289363 A JPH01289363 A JP H01289363A JP 63119569 A JP63119569 A JP 63119569A JP 11956988 A JP11956988 A JP 11956988A JP H01289363 A JPH01289363 A JP H01289363A
- Authority
- JP
- Japan
- Prior art keywords
- character pattern
- data
- correction
- correcting
- character
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012937 correction Methods 0.000 claims abstract description 48
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Facsimiles In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明はホストコンピュータで作成したファクシミリ電
文をファクシミリ端末に出力するシステムに使用される
ホストコンピュータのデータをファクシミリ信号に変換
するための文字パタン発生回路における文字パタンの補
正回路に関する。
文をファクシミリ端末に出力するシステムに使用される
ホストコンピュータのデータをファクシミリ信号に変換
するための文字パタン発生回路における文字パタンの補
正回路に関する。
[従来の技術]
一般に漢字などの文字パタンはJIS規格に示されてい
るパタンの状態で使用され、特に必要のない限り網かけ
やアンダーラインなどの補正を行なうことはない、もし
文字パタンに補正を行なう必要があればソフトウェアの
処理により行なわれていた。
るパタンの状態で使用され、特に必要のない限り網かけ
やアンダーラインなどの補正を行なうことはない、もし
文字パタンに補正を行なう必要があればソフトウェアの
処理により行なわれていた。
[発明が解決しようとする課題]
ところで上述した従来のソフトウェアによって文字パタ
ンに補正を行なうことは処理に時間がかかり、多量の処
理を行なう場合、それに従属する処理に追いつかないと
いう欠点がある。
ンに補正を行なうことは処理に時間がかかり、多量の処
理を行なう場合、それに従属する処理に追いつかないと
いう欠点がある。
[課題を解決するための手段]
本発明において、上記の問題点を解決するための手段は
、ホストコンピュータから受信した文字パタンデータを
ファクシミリ信号に変換する装置の文字パタンの補正回
路において、入力された文字パタン補正データから補正
の種類を識別し、制御命令を出力する制御部と、補正デ
ータを収納したメモリ部と、文字パタンデータと補正デ
ータの論理和により補正を実行する補正部を備えるよう
にしたことである。
、ホストコンピュータから受信した文字パタンデータを
ファクシミリ信号に変換する装置の文字パタンの補正回
路において、入力された文字パタン補正データから補正
の種類を識別し、制御命令を出力する制御部と、補正デ
ータを収納したメモリ部と、文字パタンデータと補正デ
ータの論理和により補正を実行する補正部を備えるよう
にしたことである。
[実施例]
次に本発明に係る文字パタンの補正回路の実施例を図面
を参照して説明する。
を参照して説明する。
第1図は本発明に係る文字パタンの補正回路の実施例を
示すブロック図である。
示すブロック図である。
同図において、1は入力される文字パタン補正データで
あり、補正要求や種類を含んでいる。
あり、補正要求や種類を含んでいる。
2はROM、RAM、カウンタ、レジスタから構成され
文字パタン補圧データ1から補正のMMを識別して制御
命令を出力する制御部、3は補正内容を格納するメモリ
、4はカウンタ、RAM、OR回路から構成され補正を
実行する補正部、5はメモリや補正部4の制御信号、6
はメモリ3の補正データ、7は補正部4に入力される文
字パタンデータ、8は補正部4から出力される補正され
た補正文字パタンデータ、9は読出しクロックである。
文字パタン補圧データ1から補正のMMを識別して制御
命令を出力する制御部、3は補正内容を格納するメモリ
、4はカウンタ、RAM、OR回路から構成され補正を
実行する補正部、5はメモリや補正部4の制御信号、6
はメモリ3の補正データ、7は補正部4に入力される文
字パタンデータ、8は補正部4から出力される補正され
た補正文字パタンデータ、9は読出しクロックである。
次に動作を説Illする。ホストコンピュータから送ら
れてくる文字パタン補正データ1により制御部2は、文
字補正の種類、文字のバイト数、制御内容を識別し、補
正パタンの収納されたメモリ3に必要な補正データ6の
要求命令をする。メモリ3から出力された補正データ6
は補正部4内に収納され、補正部4は制御部2の命令に
より文字パタンデータ7と補正データ6との論理和を作
成し、補正文字パタンデータ8を読出しクロック9のタ
イミングに従って出力する。この補正文字パタンデータ
8はファクシミリ信号変換回路に取込まれる。
れてくる文字パタン補正データ1により制御部2は、文
字補正の種類、文字のバイト数、制御内容を識別し、補
正パタンの収納されたメモリ3に必要な補正データ6の
要求命令をする。メモリ3から出力された補正データ6
は補正部4内に収納され、補正部4は制御部2の命令に
より文字パタンデータ7と補正データ6との論理和を作
成し、補正文字パタンデータ8を読出しクロック9のタ
イミングに従って出力する。この補正文字パタンデータ
8はファクシミリ信号変換回路に取込まれる。
[発IJ1の効果]
以上説明したように本発明によれば、文字パタンの補正
をホストコンピュータから受信した文字パタンデータを
ファクシミリ信号に変換する装置の文字パタンの補正回
路において、入力された文字パタン補正データから補正
の種類を識別し、制御命令を出力する制御部と、補正デ
ータを収納したメモリ部と、文字パタンデータと補正デ
ータの論理和により補正を実行する補正部を備えること
としたため文字パタンの補正をすでに補正された文字パ
タンを出力するだけですみデータをファクシミリ信号に
変換する処理において、処理時間を短縮することができ
るという効果がある。
をホストコンピュータから受信した文字パタンデータを
ファクシミリ信号に変換する装置の文字パタンの補正回
路において、入力された文字パタン補正データから補正
の種類を識別し、制御命令を出力する制御部と、補正デ
ータを収納したメモリ部と、文字パタンデータと補正デ
ータの論理和により補正を実行する補正部を備えること
としたため文字パタンの補正をすでに補正された文字パ
タンを出力するだけですみデータをファクシミリ信号に
変換する処理において、処理時間を短縮することができ
るという効果がある。
第1図は本発明の実施例に係る文字パタンの補正回路の
ブロック図を示すものである。 に文字パタン補正データ 2二制御部 3:メモリ 4:補正部 5:制御命令 6:補正データ 7:文字パタンデータ 8:補正文字パタンデータ 9:読出しクロック
ブロック図を示すものである。 に文字パタン補正データ 2二制御部 3:メモリ 4:補正部 5:制御命令 6:補正データ 7:文字パタンデータ 8:補正文字パタンデータ 9:読出しクロック
Claims (1)
- ホストコンピュータから受信した文字パタンデータをフ
ァクシミリ信号に変換する装置の文字パタンの補正回路
において、入力された文字パタン補正データから補正の
種類を識別し、制御命令を出力する制御部と、補正デー
タを収納したメモリ部と、文字パタンデータと補正デー
タの論理和により補正を実行する補正部を備えることを
特徴とする文字パタンの補正回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63119569A JPH01289363A (ja) | 1988-05-17 | 1988-05-17 | 文字パタンの補正回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63119569A JPH01289363A (ja) | 1988-05-17 | 1988-05-17 | 文字パタンの補正回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01289363A true JPH01289363A (ja) | 1989-11-21 |
Family
ID=14764589
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63119569A Pending JPH01289363A (ja) | 1988-05-17 | 1988-05-17 | 文字パタンの補正回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01289363A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6442689A (en) * | 1987-08-10 | 1989-02-14 | Nippon Telegraph & Telephone | Media converter |
-
1988
- 1988-05-17 JP JP63119569A patent/JPH01289363A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6442689A (en) * | 1987-08-10 | 1989-02-14 | Nippon Telegraph & Telephone | Media converter |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH01289363A (ja) | 文字パタンの補正回路 | |
AU654769B2 (en) | Trigger signal generating circuit | |
JP2002278924A (ja) | データの転送制御システム,転送制御方法およびそのプログラム | |
KR970008189B1 (ko) | 메모리 공간 제어방법 및 메모리 장치 | |
US7325085B2 (en) | Motherboard and control method thereof | |
JPS63118280A (ja) | プリンタ制御装置 | |
US5828898A (en) | Microcomputer for outputting data to the outside of the microcomputer in real time in response to a RTP output request signal received from outside the microcomputer | |
KR880004413Y1 (ko) | 마이크로 프로그램에 의한 계산기의 콘트롤 신호장치 | |
SU1439593A1 (ru) | Синтаксический анализатор | |
KR100205305B1 (ko) | 페이지 모드회로 | |
SU1434446A1 (ru) | Устройство дл вывода информации | |
JPH036624A (ja) | 複数コード系に対応する翻訳リスト出力処理方式 | |
JPH01189749A (ja) | 割込み制御方法 | |
JPS63251825A (ja) | 実時間タイマ制御方式 | |
JPH0812600B2 (ja) | 並列データ処理制御方法 | |
JPS617769A (ja) | イメ−ジメモリ書き込み制御方式 | |
JPH04170653A (ja) | キャッシュメモリシステム | |
JPH01173237A (ja) | Ramアクセス方式 | |
JPS62151964A (ja) | 割り込み制御回路 | |
JPS61102895A (ja) | メモリ制御回路 | |
JPS61112272A (ja) | マイクロコンピユ−タ応用装置 | |
JPS63115227A (ja) | 画面表示アドレス変換装置 | |
JPH0292086A (ja) | 電子機器 | |
JPS61252173A (ja) | プリンタ制御方式 | |
JPH04137135A (ja) | プログラムメモリ制御回路 |