KR880004413Y1 - 마이크로 프로그램에 의한 계산기의 콘트롤 신호장치 - Google Patents
마이크로 프로그램에 의한 계산기의 콘트롤 신호장치 Download PDFInfo
- Publication number
- KR880004413Y1 KR880004413Y1 KR2019850012332U KR850012332U KR880004413Y1 KR 880004413 Y1 KR880004413 Y1 KR 880004413Y1 KR 2019850012332 U KR2019850012332 U KR 2019850012332U KR 850012332 U KR850012332 U KR 850012332U KR 880004413 Y1 KR880004413 Y1 KR 880004413Y1
- Authority
- KR
- South Korea
- Prior art keywords
- control signal
- calculator
- control
- register
- address
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30029—Logical and Boolean instructions, e.g. XOR, NOT
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
Abstract
내용 없음.
Description
제1도는 본 고안의 블럭도.
제2도는 본 고안의 회로도.
제3도는 본 고안의 플로우 챠트.
* 도면의 주요부분에 대한 부호의 설명
1 : 주소콘트롤 레지스터 3 : 명령 레지스터
5 : 메모리롬 6 : 콘트롤 신호회로
7 : 멀티플렉세 GO-GN: OR게이트
RO-RN, CO-CN: 콘트롤 레지스터의 입출력 단자점
AO-AN, SO-SN, T1-T8: 메모리롬의 입출력 단자점
INV : 인버터
본 고안은 계산기(Calculator)의 각 연산동작에 필요한 타이밍 신호(Timing Signal)를 마이크로 프로그램(Microprogram)에 의해 콘트롤할 경우 플립플롭이나 PLA (Programmable Logic Array)를 사용하는 것보다 속도가 빠르고 회로를 간단하게 하고 전력소모를 줄일 수 있게한 계산기의 콘트롤 신호장치에 관한 것이다.
종래에는 플립플롭이나 계산기의 연산기능 및 제어기능을 갖는 PLA방식을 이용한 콘트롤회로를 사용하였으므로서 이의 공급신호가 늦어짐에 따라서 계산기능이 늦을뿐만 아니라 회로가 복잡하여 생산원가가 고가이며 이의 회로가 복잡함에 따라서 이를 동작히기 위한 불필요한 소비전력을 낭비해야만 하는 결점이 있었다.
본 고안은 상기와 같은 결점을 해결하고자 타이밍 신호를 마이크로 프로그램에 의해 콘트롤할 수 있도록 하기위해서 다음 주소회로에 주소콘트롤 메모리와 명령레지스터 및 조건레지스터와 메모리롬을 연결하고 주소콘트롤 메모리에서 메모리롬을 통해서 신호콘트롤회로에 연결하여서 된 것으로 이를 첨부도면에 제2도에 따라서 상세히 설명하면 다음과 같다.
명령레지스터(3)의 단자점(IRO, IR1-IRn)에서 OR게이트(GO, G1-Gn)의 일측을 통하여 주소 콘트롤레지스터(1)의 입려단자점(RO, R1-Rn)에 각각 연결하고 상기 주소콘트롤 레지스터(1)의 출력 단자점(CO, C1-Cn)에서 메모리롬(5)의 입력단자점(AO, A1-An)에 연결하였으며 상기 메모리롬(5)의 출력단자점(SO, S1-Sn)을 상기 OR게이트(GO, G1-Gn)의 타측에 직결하였고 상기 메모리롬(5)에서 멀티플렉서(7)을 통하여 상기 주소콘트롤레지스터(1)에 연결하고 상기 멀티플렉서(7)와 주소콘트롤 레지스터(1) 사이에 인버터(INV)를 연결하여서 된 것이다.
이와 같은 회로로서 구성된 본 고안의 동작 및 작용효과를 상세히 설명하면 다음과 같다. 메모리롬(5)에 기억시켜야 할 제어단어(Word)로서 쓰이는 마이크로 명령어의 형식(Formate)은 다음과 같다.
여기서, 콘트롤 신호는 1바이트(Byte)로 구성되고 차기 주소는 2바이트로 구성된다. 상기 마이크로 명령어(MicroInstruction)의 기능은 디지탈 시스템의 소자들을 위한 마이크로 연산(Micro operation)을 시행하는데 쓰이는 제어 타이밍 신호(Timing Signal)를 콘트롤 신호부(Control Singal)(6)에서 제어한다. 해당되는 마이크로 연산을 시행하면 다음 주소부(Next Address)와 명령레지스터(Instruction Register)(3)에서 다음 주소를 결정하고 마이크로 명령어가 현재 주소 다음이거나 다음 주소에 있을 수도 있다. 상기 명령레지스터(3)에 의해서 명령이 주어지면 주소콘트롤 레이스터(Control Address register)(1)를 거쳐서 메로리롬(5)에 전달되어 명령에 알맞는 콘트롤신호를 발생하며, 〔이때 신호는 단자점(T1-T8)의신호이다.〕다음 주호를 결정한다. 상기 명령레지스터(3)가 차기주소부에서 데이타 신호를 필요에 따라서 처리하기 위한 주소콘트롤 신호회로(6)에서 콘트롤을 하기 위하여 멀티플렉서(7)를 사용하였다. 콘트롤 신호에 따라 입력을 메모리롬(5)에 적재하기로 하고 주소 콘트롤 메모리를 "1" 증가시키기도 한다.
이와 같이 본 고안은 계산기의 연산제어신호를 마이크로 프로그램에 의한 콘트롤 신호를 이용하여 종전의 플립플롭이나 PLA방식보다 연산속도가 빠르고 회로가 간단하여 소비전력을 줄일 수 있게 하였고 생산원가를 절감할수 있으며 또한 계산기를 소형화시킬 수 있게한 매우 실용적인 것이다.
Claims (1)
- 명령레지스터(3)의 출력단자점에서 OR(GO, G1-Gn)의 일측을 통하여 주소콘트롤 레지스터(1)의 입력단자점에 각각 연결하고, 상기 주소콘트롤 레지스터(1)의 출력단자점에 메모리롬(5)의 입력단자점에 연결하였으며, 상기 메모리롬(5)의 출력단자점(SO, S1-Sn)을 상기 OR게이트 타측에 직결하였고, 상기 메모리롬(5)에서 멀티플렉서(7)을 통하여 상기 주소콘트롤 레지스터(1)에 연결하고, 상기 멀티플렉서(7)와 주소콘트롤 레지스터(1) 사이에 인버터(INV)를 연결하여서 된 마이크로 프로그램에 의한 계산기의 콘트롤 신호장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019850012332U KR880004413Y1 (ko) | 1985-09-24 | 1985-09-24 | 마이크로 프로그램에 의한 계산기의 콘트롤 신호장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019850012332U KR880004413Y1 (ko) | 1985-09-24 | 1985-09-24 | 마이크로 프로그램에 의한 계산기의 콘트롤 신호장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR870005717U KR870005717U (ko) | 1987-04-24 |
KR880004413Y1 true KR880004413Y1 (ko) | 1988-12-12 |
Family
ID=19245469
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019850012332U KR880004413Y1 (ko) | 1985-09-24 | 1985-09-24 | 마이크로 프로그램에 의한 계산기의 콘트롤 신호장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR880004413Y1 (ko) |
-
1985
- 1985-09-24 KR KR2019850012332U patent/KR880004413Y1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR870005717U (ko) | 1987-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR880004413Y1 (ko) | 마이크로 프로그램에 의한 계산기의 콘트롤 신호장치 | |
JPS5937639U (ja) | 工業用処理装置 | |
KR870002522A (ko) | 데이터 처리장치 | |
JPS6237737A (ja) | マイクロプロセツサ回路 | |
JPS5739438A (en) | Input controlling system | |
SU1198532A1 (ru) | Операционное устройство микропроцессорной вычислительной системы | |
JPH05143322A (ja) | マイクロコンピユータ | |
KR870000834Y1 (ko) | 마이크로 프로세서의 16비트 단위체계를 8비트 체계로 변환시키는 장치 | |
KR890001798B1 (ko) | 8비트 및 16비트 중앙처리 장치를 이용한 데이타신호 처리장치 | |
JPS57114946A (en) | Microprogram controller | |
JPS54115036A (en) | Control system for microprogram | |
JPS57197653A (en) | Control device of microprogram | |
SU398988A1 (ru) | Устройство для управления печатающим механизмом | |
JPS5445545A (en) | Control system for input and output interface | |
KR940004366Y1 (ko) | 프로그래머블 콘트롤러의 비트 처리 회로 | |
KR890000770Y1 (ko) | 비디오텍스의 블링크 제어장치 | |
JPS56137444A (en) | Data processing controller | |
JPS5453840A (en) | Communication control unit | |
JPS6362065A (ja) | デ−タ転送制御方式 | |
JPS62124689A (ja) | プログラマブルチツプセレクト信号発生回路 | |
JPS54114945A (en) | Information processing system | |
JPS56110166A (en) | Memory circuit | |
JPS54130023A (en) | External information input system in signal processing system using microcomputer | |
JPH05101008A (ja) | ワンチツプマイクロコンピユータ | |
JPS56101247A (en) | Audio output device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 19901127 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |