KR940004366Y1 - 프로그래머블 콘트롤러의 비트 처리 회로 - Google Patents

Abstract

내용 없음.

Description

프로그래머블 콘트롤러의 비트 처리 회로

제1도는 종래의 프로그래머블 콘트롤러의 비트 처리 방식의 흐름도.

제2도는 본 고안 프로그래머블 콘트롤러의 비트 처리 회로도.

제3a도 및 b도는 제2도에서의 비트 처리 명령과 그에 따른 로직 처리의 관계도.

제4도는 제3도에서의 각 부 파형에 대한 타이밍도.

* 도면의 주요부분에 대한 부호의 설명

10 : 제1멀티플렉서 11 : 데이타 논리 연산부

12 : 제2멀티플렉서 13 : 데이타 래치부

본 고안은 프로그래머블 콘트롤러의 비트 처리 방법에 관한 것으로, 특히 빠른 공정 처리가 요구되는 프로그래머블 콘트롤러에 적당하도록 한 프로그래머블 콘트롤러의 비트 처리 회로에 관한 것이다.

일반적으로 프로그래머블 콘트롤러는 공정 처리의 핵심으로 프로그래머블 콘트롤러의 처리 속도에 따라 공정처리의 속도가 결정된다. 그리고 프로그래머블 콘트롤러의 내부 프로그램은 비트 명령이 대부분을 차지하므로 비트 명령의 처리가 곧 프로그래머블 콘트롤러의 처리 속도를 좌우하게 된다. 따라서 비트 명령 처리를 간단한 하드웨어와 기계어 번역으로 비트 명령 처리 시간을 단축하여 프로그래머블 콘트롤러의 수행 시간을 단축시킬 필요가 있다.

한편, 일반적으로 사용되고 있는 종래의 프로그래머블 콘트롤러는 비트 명령의 실행시간을 단축시키기 위해 전용 비트 처리용 코프로세서(CO-PROCESSOR)를 사용하여 명령을 처리하거나 명령어를 프로세서가 처리할 수 있는 기계어로 번역 처리하는 방법을 사용하였는데 상기와 같은 방식에서 사용되는 제어 흐름을 제1도의 흐름도와 함께 설명하면 다음과 같다.

먼저 비트 명령 처리 전용 코-프로세서를 사용한 경우 외부의 크리스탈에 의한 내부 클럭에 의해 비트 명령을 자체에서 처리하고 처리못하는 응용 명령일 경우 프로세서에 처리하지 못한다는 신호를 주어 처리하는 방식이며, 비트 명령을 프로세서에 맞는 기계어로 번역하여 처리하는 방식은 비트 명령을 프로세서가 명령어의 종류에 관계없이 프로그램에 있는 기계어를 그대로 수행하는데 주요 비트 명령은 다음과 같다.

LOAD(NOT)XX : 입력 접점의 시작으로 접점의 온/오프 상태를 보관한다.

AND(NOT)XX : 보관된 접점의 온/오프 상태와 입력 접점과 앤드한 접점 상태를 보관한다.

OR(NOT)XX : 보관된 접점의 온/오프 상태와 입력과 접점과 오아링한 접점 상태를 보관한다.

여기서 (NOT)는 입력 접점의 온/오프 상태의 반전을 의미하며 XX는 입력 접점을 의미한다.

그러나 종래 전용 비트 명령 실행 코-프로세서를 가진 프로그래머블 콘트롤러에서는 프로그래머블 콘트롤러에 따라 전용 코-프로세서를 개발해야 하는 단점과 비트 명령만 처리하는 경우는 처리 속도가 빠르나 응용 명령이 비트 명령과 복합된 경우는 응용 명령의 처리전 비트 명령의 입력 상태를 읽어들여야 하고 응용 명령의 처리후에는 코-프로세서를 재 기동해야 하는데 많은 시간이 소요되는 단점을 가지고 있었다. 그리고 기계어로 번역하여 실행하는 경우에는 1비트 명령을 처리하기 위하여 많은 메모리가 소요되고 번역된 기계어를 프로세서가 실행하는데는 많은 시간이 걸리는 단점이 있다.

이에 따라 본 고안은 상기와 같은 종래 프로그래머블 콘트롤러의 결함을 감안하여 프로그래머블 콘트롤러에서 비트 명령의 처리를 간단한 하드웨어와 기계어 번역을 통해 비트 명령의 처리 시간을 단축할 수 있어 프로그래머블 콘트롤러의 비트 처리 시간을 크게 단축시키도록 안출한 것으로 이를 상세히 설명하면 다음과 같다.

제2도는 본 고안의 구성으로서 이에 도시한 바와 같이 입력 데이타중에서 비트 처리할 데이타를 선택하여 출력하는 제1멀티플렉서(10)와, 상기 제1멀티플렉서로 부터 출력되는 비트를 BIT-RLO 신호와 함께 논리 조합을 취하여 앤드, 앤드 낱, 오아, 오아 낱 신호 및 로드 신호를 출력하는 데이타 논리 연산부(11)와, 입력되는 제어 명령에 따라 상기 데이타 논리 연산부(11)의 출력중에서 명령에 맞게 논리 연산된 신호를 입력하여 이를 출력하는 제2멀티플렉서(12)와, 상기 제2멀티플렉서로 부터 출력되는 비트 연산된 데이타를 리드 신호에 따라 래치하는 데이타 래치부(13)로 구성된다.

상기와 같이 구성한 본 고안의 회로에 대하여 그 동작 및 작용효과를 상세히 설명하면 다음과 같다.

먼저 본 고안의 회로에 대하여 하드웨어를 구동시키기 위한 각 명령을 설명하면 명령은 ZXXXYYYKKKKKKKKK와 같은 형식으로 표현되는데, 여기서 XXX는 제2멀티플렉서(12)에 인가되는 데이타 셀렉트 신호이고, YYY는 제1멀티플렉서(10)에 인가되는 데이타 셀렉트 신호이며, Z는 비트 처리 명령일 경우 1로 세트되어 연산 결과를 변경시키는 신호이며, KKKKKKKKK는 연산 처리해야 할 데이타가 저장되어 있는 메모리상의 위치를 지정한다.

상기와 같은 명령의 기본 동작에 대하여 제2도의 회로에 대한 동작을 제3a도 및 b도와 함께 상세히 설명하면 다음과 같다.

먼저 상기 제2도는 8비트의 데이타에서 특정 비트를 선택하여 이를 XXX신호와 BIT-RLO 신호에 따라서 비트 처리를 하게 되는데 예를 들어, 입력된 명령이 1000 YYYK KKKK KKKK이면 이는 XXX=○○○의 값을 가지고 있으므로 제3a도에서 로드 즉, 데이타(D0-D7)에서 특정 비트를 선택하여 비트의 변경없이 그대로 래치하는 동작을 수행하게 되는데, 이때에는 YYY 신호에 의해 제1멀티플렉서(10)로 부터 선택되어 출력된 비트가 제2멀티플렉서로 그대로 입력된 신호 즉, 제2멀티플렉서(12)의 최하위 비트 신호(D0)가 제어 신호 XXX=○○○에 의해 상기 제2멀티플렉서(12)로 부터 선택되어 출력된 다음 제4도와 같은 리드 신호(RD)에 의해 플립플롭(FF1)으로 래치된다.

즉, 상기의 동작은 만일 명령이 데이타의 로드를 지정하면 제2멀티플렉서(12)에 대한 제어 신호(XXX)가 XXX=○○○이 되고 이 제어 신호에 의해 제1멀티플렉서(10)로 부터 제2멀티플렉서(12)로 비트 데이타가 그대로 입력되는 단자(D0)의 데이타가 리드 신호에 따라 플립플롭(FF1)으로 래치가 되어 선택된 비트에 대한 로드 동작을 완료하게 된다.

그러나 만일 명령이 1010 YYYK KKKK KKKK이라면 XXX=010이므로 제3a도에서 앤드로직을 하라는 명령으로 해석이 되므로 제1멀티플렉서(10)에 대한 제어 신호 YYY의 값에 의해 선택된 비트를 BIT-RLO 신호와 앤드 로직을 취하게 된다. 이때에는 제1멀티플렉서(10)에 입력되는 데이타는 메모리상에서 KKKKKKKKK의 어드레스에 저장된 데이타가 되며 앤드 로직을 취할 때에는 제1멀티플렉서(10)로 부터 출력되어 BIT-RLO신호와 앤드 로직을 취한 신호 즉, 제2멀티플렉서(12)의 3번째 하위 비트 단자에 입력된 신호가 XXX=010에 의해 선택되어 제4도와 같은 리드 신호가 인가될 때 플립플롭(FF1)으로 래치된다.

이와 같은 작용은 제3a도 및 b도의 테이블에 도시한 바와 같이 동작하여 간단한 하드웨어 구성으로 고속의 비트 처리가 수행할 수 있게 된다.

이상에서와 같이 본 고안은 프로그래머블 콘트롤러에서 비트 명령의 처리를 간단한 하드웨어와 기계어 번역을 통해 비트 명령의 처리 시간을 단축할 수 있어 프로그래머블 콘트롤러의 비트 처리 시간을 크게 단축시킬 수 있다.

Claims (1)

1. 입력 데이타 중에서 비트 처리할 데이타를 선택하여 출력하는 제1멀티플렉서(10)와, 상기 제1멀티플렉서로 부터 출력되는 비트를 BIT-RLO 신호와 함께 논리 조합을 취하여 앤드, 앤드 낱, 오아, 오아 낱 신호 및 로드 신호를 출력하는 데이타 논리 연산부(11)와, 입력되는 제어 명령에 따라 상기 데이타 논리 연산부(11)의 출력중에서 명령에 맞게 논리 연산된 신호를 입력하여 이를 출력하는 제2멀티플렉서(12)와, 상기 제2멀티플렉서로 부터 출력되는 비트 연산된 데이타를 리드 신호에 따라 래치하는 데이타 래치부(13)를 포함하여 구성한 것을 특징으로 하는 프로그래머블 콘트롤러의 비트 처리 회로.