KR870000721Y1

KR870000721Y1 - 명령어코드독출시 시간지연회로

Info

Publication number: KR870000721Y1
Application number: KR2019840014426U
Authority: KR
Inventors: 유태흥
Original assignee: 삼성전자주식회사; 정재은
Priority date: 1984-12-29
Filing date: 1984-12-29
Publication date: 1987-02-25
Also published as: KR860008952U

Abstract

내용 없음.

Description

명령어코드독출시 시간지연회로

제1도는 본 고안의 회로도.

제2도는 본 고안에 따른 타이밍챠트이다.

* 도면의 주요부분에 대한 부호의 설명

1 : 마이크로프로세서 2 : ROM

3 : 발진부 4,5 : D형 플립플롭

OR₁: 오아게이트 RD : 독출신호단

MREQ : 메모리요청신호단 MI : 명령어신호단

CK : 클록신호단 WT : 대기신호단

DT : 데이터버스 CE : 칩이네이블신호

본 고안은 고속의 처리속도로 동작하는 마이크로프로세서 (Z-80)가 명령어 코드의 데이터를 읽을때만 시간지연을 가능케하여 전체의 처리속도에 큰 변함이 없어도 안전하게 처리속도가 늦은 ROM을 사용할 수 있는 마이크로프로세서의 명령어 독출시 시간 지연회로에 관한 것이다.

범용 마이크로프로 세서에서는 명령어를 읽는 시간이 다른 시간보다 짧아 처리속도가 늦은 프로그램메모리인 ROM을 사용할 경우 시스템이 불안하게 될때가 많이 발생되곤 하였고, 이를 개선하기 위해서 마이크로프로세서에서는 주파수가 낮은 클록신호를 사용하여 처리속도를 늦추는 방법으로 처리속도가 늦는 ROM을 사용하였으며, 또한 마이크로프로세서가 명령어를 읽는 시간에 맞는 고속처리의 ROM을 사용하여 안전된 시스템을 사용할 수 있게 하였다.

본 고안은 고속의 처리속도를 동작하는 마이크로프로세서의 대기신호단과 명령어신호단에 2개의 D플립플롭을 설치하여 마이크로프로세서에서 로우상태의 대기신호를 감지하면 독출신호와 메모리요청신호가 오아게이트를 통해 저속의 프로그램메모리인 ROM에 인가될 때 1개의 클록만큼 시간이 길어져서 마크로프로세서의 데이터버스 상으로 데이터를 보내게되므로 전체의 처리속도에 큰 변함없이 안전하게 저속의 프로그램메모리인 ROM을 사용할 수 있도록 마이크로프로세서에서의 명령어코드독출시 시간지연회로를 제공함에 고안의 목적이 있다.

이하 본 고안의 구성 및 작용, 효과를 예시도면에 입각하여 설명하면 다음과 같다.

본 고안은 고속의 처리속도로 동작하는 마이크로프로세서(1)에 오아게이트(OR₁)를 매개하여 저속의 프로그램메모리인ROM(2), 클록신호단(CK)에 발진부(3)와 D형 플립플롭(4)(5)의 클록단을, 명령어신호단(M1)에 D형 플립플롭(4)의 입력단을, 대기신호단(WT)에 D형 플립플롭(4)의 출력단과 D형 플립플롭(5)의 입력단을 각각 연결하고, D형 플립플롭(4)의 출력단과 크리어단에는 D형플립플롭(5)의 입출력단을 연결시킨 구조로 되어 있다.

미설명부호 DT는 데이터버스, CE는 칩이네이블신호단, D와 Q는 D형플립플롭(4)(5)의 입출력단을 나타낸다.

제1도는 상기한 구조로 되어있는 본 고안의 회로도를 나타내는 것으로 고속의 처리속도로 동작하는 마이크로프로세서(1)에서 저속의 프로그램메모리인 ROM(2)의 명령어코드를 읽고자할때는 먼저 발진부(2)에서의 제2도의 (2-1)와 같은 클록신호가 마이크로프로세서(1)의 클록신호단(CK)과 D형 플립플롭(4) (5)의 클록단에 공급되고, 이때 마이크로프로세서(1)에서는 저속의 프로그램메모리인 ROM(2)의 한개의 명령어를 랫치시키기 위해 명령어신호단(M1)에서의 신호가 제2도의(2-2)와 같이 D형플립플롭(4)의 입력단(D)에 입력되며, 이때 D형플립플롭(4)의 출력단 (Q)에는 일정시간 지연후에 마이크로프로세서(1)의 대기신호단(WT)과 D형 플립플롭(5)의 입력단(D)에 각각 공급된다.

그러면, D형플립플롭(5)의 출력단(Q)에는 일정시간 지연후 D형 플립플롭(4)의 크리어단에 공급되어 크리어시키고, 마이크로프로세서(1)의 메모리요청신호단(MREQ)으로부터 송출된 신호는 어드레스버스가 읽는 동작을 위해 정확한 어드레스를 유지할 것을 지시하는 것으로 제2도의 (2-4)와 같은 신호가 오아게이트(OR₁)를 통해 저속 ROM(2)의 칩이네이블신호단(CE)에 입력되며, 또한 마이크로프로세서(1)의 데이터버스(DT)상에 터이터를 보내기 위해 독출신호(RD)단으로부터(2-3)과 같은 독출신호가 오아게이트(OR₁)를 통해 저속의 ROM(2)칩이네이블신호단(CE)에 입력되므로 마이크로프로세서(1)에서는 저속의 ROM(2)으로부터 (2-6)와 같은 명령어코드의 데이터를 읽게된다. 이때, 마이크로프로세서(1)에서는(2-1)과 같이 클록신호가 네가티브진행시(2-5)와 같이 로우상태로 있으면 이를 감지하여 독출시 1개의 클록만큼 시간이 길어지므로(2-2),(2-3),(2-4)와 같이 시간이 지연되고, 이에 따라 저속의 프로그램메모리인 ROM(2)에서의 처리속도가 늦더라도 마이크로프로세서(1)에서 명령어코드의 데이터를 읽을때 1개의 클록만큼 시간이 길어지므로 전체의 처리속도에 큰 변함이 없이 안전하게 저속의 프로그램메모리인 ROM(2)을 사용할 수 있게된다.

상기한 바와 같이 본 고안은 고속의 처리속도로 동작하는 마이크로프로세서(Z-80)가 명령어코드의 데이터를 읽을때 D형 플립플롭으로 1개의 클록만큼 로우상태의 대기신호를 마이크로프로세서에 인가하므로서 1개의 클록만큼 시간지연을 시켜 전체의 처리속도에 큰 변함이 없어도 안전하게 저속의 프로그램메모리인 ROM을 사용할 수 있어 프로그램메모리로 선택하기가 쉽게된다.

Claims

고속의 처리속도로 동작하는 마이크로프로세서(1)에 오아게이트(OR₁)를 매개하여 저속의 프로그램메모리인 ROM(2)을, 클록신호단(CK)에 발진부(3)와 D형 플립플롭(4)(5)의 클록단을, 명령어신호단(M1)에 D형 플립플로(4)의 입력단을, 대기신호단(WT)에 D형 플립플롭(4)의 출력단과 D형 플립플롭(5)의 입력단을 각각 연결하고, D형 플립플롭(4)의 출력단과 크리어단에는 D형 플립플롭(5)의 입출력단을 연결하여서 전체의 처리속도에 큰 변함이 없이도 안전하게 처리속도가 늦은 ROM을 사용할 수 있도록된 마이크로프로세서(Z-80)의 명령어 코드독출시 시간지연회로.