KR870000834Y1 - 마이크로 프로세서의 16비트 단위체계를 8비트 체계로 변환시키는 장치 - Google Patents

마이크로 프로세서의 16비트 단위체계를 8비트 체계로 변환시키는 장치 Download PDF

Info

Publication number
KR870000834Y1
KR870000834Y1 KR2019870000275U KR870000275U KR870000834Y1 KR 870000834 Y1 KR870000834 Y1 KR 870000834Y1 KR 2019870000275 U KR2019870000275 U KR 2019870000275U KR 870000275 U KR870000275 U KR 870000275U KR 870000834 Y1 KR870000834 Y1 KR 870000834Y1
Authority
KR
South Korea
Prior art keywords
bit
microprocessor
signal
buffers
output
Prior art date
Application number
KR2019870000275U
Other languages
English (en)
Inventor
최낙봉
Original Assignee
대우중공업 주식회사
이경훈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019840006887A external-priority patent/KR860004353A/ko
Application filed by 대우중공업 주식회사, 이경훈 filed Critical 대우중공업 주식회사
Priority to KR2019870000275U priority Critical patent/KR870000834Y1/ko
Application granted granted Critical
Publication of KR870000834Y1 publication Critical patent/KR870000834Y1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4009—Coupling between buses with data restructuring
    • G06F13/4018—Coupling between buses with data restructuring with data-width conversion
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bus Control (AREA)
  • Microcomputers (AREA)

Abstract

내용 없음.

Description

마이크로 프로세서의 16비트 단위체계를 8비트 체계로 변환시키는 장치
제1도는 본 고안의 계통도.
제2도는 본 고안의 회로도.
제3도는 본 고안의 타이밍 챠트.
제4도는 종래의 회로도.
* 도면의 주요부분에 대한 부호의 설명
C : 마이크로프로세서 DB1,DB2: 16비트 정보체계 디바이스
DA1,DA2: 8비트 정보체계 디바이스 16 I / O : 16비트 입출력 포트
8 I / O : 8비트 입출력 포트 Mtp : 멀티플렉서
1 : 데코더 2 : 메모리
3-1,3-2,6 : 오어게이트 4 : 앤드게이트
7-1,7-2,7-3.7-4 : 버퍼,: 상, 하위 바이트 신호
,: 상, 하위 바이트 검출신호
,: 상, 하위 바이트 선택신호
: 동기신호
본 고안은 16비트 단위의 마이크로 프로세서와 8비트 단위의 마이크로프로세서 및 8비트 정보처리용 단말장치가 상호 호환성을 가지도록, 인터페이스 장치를 하드웨어적으로 구성한 마이크로 프로세서의 16비트 단위체계를 8비트 단위 체계로 변환시키는 장치에 관한 것이다.
일반적으로 마이크로 프로세서의 단위정보체게는 4,8,16비트등으로 구성되며, 이들중 8비트 단위체계가 주종을 이루고 있었다.
그러나, 근자에 와서는 마이크로 칩의 의발달 로인하여, 메모리 용량 및 그 처리능력이 현저히 확장된 16비트체계의 마이크로프로세서가 다수 등장하게 되었고, 이러한 16비트 마이크로프로세서가 종래의 8비트 마이크로 프로세서나 8비트 정보체계로 된 단말장치 또는 산업용 기기등을 제어하기에는 기술적으로 번거롭고 까다로웁게 되는 (즉, 소프트웨어의 증가)불편이 있었다.
즉, 16비트 단위체계의 마이크로 프로세서에서는, 주변디바이스가 제4도에 도시한 바와같이 16비트 단위체계로 되어있지 않으면 그 사용이 불편하게 되므로, 이들주면디바이스를 효율적으로 이용할수가 없는 것이어서, 그 마이크로 프로세서의 이용상의 실용가치가 떨어지게 되는 문제점이 있었다.
본 고안은 이와같은 종래의 문제점에 착안하여, 8비트 정보체계, 각종 디바이스 및 프로세서와 16비트 정보체계의 마이크로 프로세서가 서호 호환성을 가지도록, 인터페이스 장치를 하드웨어적으로 구성한 것이다.
이하 첨부도면에 따라 본 고안의 구성을 설명하면 다음과 같다.
제1도는 본 고안의 계통도로써, 16비트 정보체계의 각종 디바이스(DB1,DB2)(예를들어 16비트 처리용 ROM이나 RAM)가 연결된 16비트 마이크로프로세서(C)의 버스에 8비트 정보체계의 각종 디바이스(DA1,DA2) (예를들어 8비트 처리용 ROM이나 RAM 또는 CPU)를 연결하여, 1바이트로 구성되는 8비트 데이터와 상, 하위 바이트로 구성되는 16비트 데이터가 멀티플렉서(Mtp)의 선택에 의해서 8비트 입출력 포트를 통하여 입출력됨을 나타낸다.
제2도는 본 고안의 회로도로써, 16비트 처리용 마이크로 프로세서(예를들어 MC68000CPU)에서 출력되는 상, 하위 바이트 신호(,)가 데코더(1)에서 동기 신호()에의해 동기되어 각 오어게이트(3-1,3-2)로 인가되게 연결시킴에 있어, 상기 오어게이트(3-1,3-2)의 각 일측 입력단에는 데코더(1)의 상,하위 바이트검출신호(,)가 직접 인가되게 연결하고, 그들의 각타측입력단에는 상, 하위 바이트 검출신호(,) 및 클럭신호(CLK)에 의한 각 D플립죠롭(D1,D2)의 각 출력단(Q,)의 출력이 인가되게 연결하며, 상기오어게이트(3-1,3-2)의 각 출력을 멀티플렉서(Mtp)의 버퍼(7-1,7-3) 및 버퍼(7-2,7-4)의 상, 하위바이트 선택신호(,)로 인가되게 연결하고, 또한 각 오어게이트(3-1,3-2)의 출력이 앤드게이트(4)를 거친후, 마이크로 프로세서에 의한 해당 메모리의 칡셀렉트용 선택신호()와 함께 오어게이트(6)를 통하여 메모리(2)의 칩 선택단자()로 인가되게 연결하며, 16비트 버스의 상위 바이트는 버퍼(7-1,7-3)를 통하여, 16비트 버스의 하위 바이트는 버퍼(7-2,7-4)를 통하여 8비트 버스와 연결되게 구성하고, 리드(RD) 및 라이트()신호에 의해서는 버퍼(7-1,7-2) 및 버퍼(7-3,7-4)가 선택되게 연결하여 구성한다.
이와 같이 구성된 본 고안의 작용 및 효과를 설명하면 다음과 같다.
제3도에 도시한 바와 같이 16비트 마이크로 프로세서(도시생략)에서 동시에 발생되는 상, 하위 바이트신호(,)가 입력되는 데코더(1)에 동기신호()가 인가되면, 데코더(1)에서는 상, 하위 바이트 검출신호(,)가 출력된다.
이 신호는 각 오어게이트(3-1,3-2)의 일측 입력단에 직접 인가되고, 또한 상, 하위 바이트 검출 신호(,)가 D플립플롭(D1,D2)으로 인가되므로서 그의 출력단(Q,)에서 나타나는 신호(,)는 상기오어게이트(3-1,3-2)의 타측 입력단에 인가된다.
이에 따라 오어게이트(3-1,3-2)에서 출력되는 상, 하위 바이트 선택신호(,)가 멀티플렉서(Mtp)의 각 버퍼(7-1,7-3) 및 버퍼(7-2,7-4)에 인가된다.
따라서, 리드(RD) 사이클시에서는, 동기신호()가 입력된 후의 첫번째 클럭신호(CLK)에서 상위바이트 선택신호()에 의한 버퍼(7-1)가 동작되므로, 8비트 정보체계 디바이스 첫번째 8비트 데이터가 16비트 버스의 상위 8비트(상위 바이트)버스에 실리게 되고, 그 다음 출력신호(CLK)에서는 하위바이트 선택신호(LCK)에 의한 버퍼(7-2)가 동작되므로, 8비트 정보체계 바바이스의 그 다음 8비트 데이터가 16비트 버스의 하위 8비트(하위 바이트)버스에 실리게되며 이러한 과정을 거쳐 8비트 정보체계의 데이터를 16비트 정보체계에서 읽어들여 처리할수 있게 된다.
또한 라이트()사이클 시에서는, 동기신호()가 입력된 후의 첫번째 클럭신호(CLK)에서 동작하는 버퍼(7-3)에 의해 16비트 버스의 상위 바이트의 데이터가 8비트 버스에 실리게 되고, 그 다음 클럭신호(CLK)에서 동작하는 버퍼(7-4)에 의해 16비트 버스의 하위 바이트의 데이터가 8비트 버스에 실리게 되며, 이러한 과정을 거쳐 16비트 정보체계의 상, 하위 바이트의 데이터를 한 클럭의 주기로 하여 순차적으로 8비트 정보체게에 출력할 수 있게된다.
한편, 오어게이트(3-1,3-2)의 출력은 앤드게이트(4)에서 앤드된후, 마이크로 프로세서의 해당 메모리 선택신호()와 함께 오어게이트(6)를 통하여 해당메모리(2)를 선택하게되는데, 상기 데코더(1)에 동기신호()가 입력되지 않거나 마이크로 프로세서에 의한 해당 메모리 선택신호()가 입력되지 않으며, 제3도에 도시한 바와 같이 오어게이트(6)의 출력은 하이레벨로 되어 해당 메모리를 선택할 수 없게 된다.
이와같은 본 고안은, 16비트 마이크로 프로세서와 8비트 마이크로 프로세서 또는 8비트 체계의 각종 장치간에, 그 구성비트단위체계가 다른 데이터를 처리하기 위한 별도의 프로그램을 가지지 않더라도, 간단한 하드웨어적 인터페이스 장치로서 8비트 정보 체계와 16비트 정보체계를 호환시켜 줄수 있는 특징을 가지는 것이다.

Claims (1)

  1. 상, 하위 바이트신호(,) 및 동기신호()가 입력되는 데코더(1)의 출력이 각각 D플립플롭(D1,D2) 및 오어게이트(3-1,3-2)를 통하여 상위바이트용 버퍼(7-1,7-3)와 하위바이트용 버퍼(7-2,7-4)로 인가되게 연결하고, 상기 버퍼(7-1,7-2) 및 버퍼(7-3,7-4)에 각각 리드(RD) 및 라이트()신호가 인가되게 연결하며,앤드게이트(4)를 거친 오어게이트(3-1,3-2)의 출력과 메모리 선택신호()가 오어게이트(6)를 통하여 메모리(2)의 칩 선택단자()로 인가되게 연결하여 구성함을 특징으로 하는 마이크로 프로세서의 16비트 단위체계를 8비트 체계로 변환시키는 장치.
KR2019870000275U 1984-11-03 1987-01-13 마이크로 프로세서의 16비트 단위체계를 8비트 체계로 변환시키는 장치 KR870000834Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019870000275U KR870000834Y1 (ko) 1984-11-03 1987-01-13 마이크로 프로세서의 16비트 단위체계를 8비트 체계로 변환시키는 장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019840006887A KR860004353A (ko) 1984-11-03 1984-11-03 마이크로 프로세서의 16비트단위 체계를 8비트체계로 변환시키는 장치
KR2019870000275U KR870000834Y1 (ko) 1984-11-03 1987-01-13 마이크로 프로세서의 16비트 단위체계를 8비트 체계로 변환시키는 장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1019840006887A Division KR860004353A (ko) 1984-11-03 1984-11-03 마이크로 프로세서의 16비트단위 체계를 8비트체계로 변환시키는 장치

Publications (1)

Publication Number Publication Date
KR870000834Y1 true KR870000834Y1 (ko) 1987-03-05

Family

ID=26627411

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019870000275U KR870000834Y1 (ko) 1984-11-03 1987-01-13 마이크로 프로세서의 16비트 단위체계를 8비트 체계로 변환시키는 장치

Country Status (1)

Country Link
KR (1) KR870000834Y1 (ko)

Similar Documents

Publication Publication Date Title
US4839797A (en) Microprocessor compatible with any software represented by different types of instruction formats
EP0238090A2 (en) Microcomputer capable of accessing internal memory at a desired variable access time
US5802382A (en) Flexible single chip digital processor architecture
US5113093A (en) Semiconductor integrated circuit with multiple operation
EP0458693B1 (en) Document data input system for a scanner
KR870000834Y1 (ko) 마이크로 프로세서의 16비트 단위체계를 8비트 체계로 변환시키는 장치
JPS63250759A (ja) 集積回路装置
KR920006870A (ko) 데이터 처리장치
JPH0778780B2 (ja) バス幅制御装置
JPS59123957A (ja) デジタル信号演算装置
KR900007614B1 (ko) 버스 콘트롤러
KR900008242Y1 (ko) 16비트/32비트 산술 연산기 자동 선택회로
KR900005798B1 (ko) Cpu 공유회로
KR900003621Y1 (ko) 상이한 프로세서간의 데이터 교환장치
JPS5523550A (en) Interface system
JPS6349870A (ja) マイクロコンピユ−タ
KR950010903B1 (ko) 스탠다드 비동기 콘트롤러를 이용한 미디장치와 미디 제어방법
KR910008254Y1 (ko) 직접 메모리 억세스 제어기의 용량 확장회로
KR900006797Y1 (ko) 데이타 카운트회로
KR950007122B1 (ko) 키보드 제어 회로
SU1675897A1 (ru) Устройство дл обработки данных переменной длины
KR910003512A (ko) 중앙처리장치와 주변 입출력 장치와의 인터페이스 회로
JPH07146813A (ja) 論理演算機能付画像メモリ
JPH01298816A (ja) シリアルインターフェイス回路
JPH0370028A (ja) シリアルデータの論理演算回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19871223

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee