KR950010903B1 - 스탠다드 비동기 콘트롤러를 이용한 미디장치와 미디 제어방법 - Google Patents

스탠다드 비동기 콘트롤러를 이용한 미디장치와 미디 제어방법 Download PDF

Info

Publication number
KR950010903B1
KR950010903B1 KR1019930015273A KR930015273A KR950010903B1 KR 950010903 B1 KR950010903 B1 KR 950010903B1 KR 1019930015273 A KR1019930015273 A KR 1019930015273A KR 930015273 A KR930015273 A KR 930015273A KR 950010903 B1 KR950010903 B1 KR 950010903B1
Authority
KR
South Korea
Prior art keywords
signal
midi
asynchronous
output
signal processing
Prior art date
Application number
KR1019930015273A
Other languages
English (en)
Other versions
KR950006589A (ko
Inventor
최차봉
Original Assignee
엘지전자주식회사
이헌조
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자주식회사, 이헌조 filed Critical 엘지전자주식회사
Priority to KR1019930015273A priority Critical patent/KR950010903B1/ko
Publication of KR950006589A publication Critical patent/KR950006589A/ko
Application granted granted Critical
Publication of KR950010903B1 publication Critical patent/KR950010903B1/ko

Links

Classifications

    • G—PHYSICS
    • G10—MUSICAL INSTRUMENTS; ACOUSTICS
    • G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
    • G10H1/00—Details of electrophonic musical instruments
    • G10H1/0033—Recording/reproducing or transmission of music for electrophonic musical instruments
    • G10H1/0041—Recording/reproducing or transmission of music for electrophonic musical instruments in coded form
    • G10H1/0058—Transmission between separate instruments or between individual components of a musical system
    • G10H1/0066—Transmission between separate instruments or between individual components of a musical system using a MIDI interface
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/16—Sound input; Sound output
    • G06F3/162—Interface to dedicated audio devices, e.g. audio drivers, interface to CODECs
    • G—PHYSICS
    • G10—MUSICAL INSTRUMENTS; ACOUSTICS
    • G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
    • G10H2240/00—Data organisation or data communication aspects, specifically adapted for electrophonic musical tools or instruments
    • G10H2240/171—Transmission of musical instrument data, control or status information; Transmission, remote access or control of music data for electrophonic musical instruments
    • G10H2240/281—Protocol or standard connector for transmission of analog or digital data to or from an electrophonic musical instrument
    • G10H2240/311—MIDI transmission

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Audiology, Speech & Language Pathology (AREA)
  • General Health & Medical Sciences (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Electrophonic Musical Instruments (AREA)

Abstract

내용 없음.

Description

스탠다드 비동기 콘트롤러를 이용한 미디장치와 미디 제어방법
제 1 도는 스탠다드 비동기 콘트롤러의 구성도.
제 2 도는 본 발명의 미디장치의 블록 구성도.
제 3a도 및 제 3b도는 본 발명의 미디 제어방법에서 모드지정 플로우차트.
제 4 도는 본 발명의 미디 제어방법에서 미디모드시의 가상모드 처리 플로우차트.
* 도면의 주요부분에 대한 부호의 설명
1 : 비동기 콘트롤러 6 : 제 1 발진수단
7 : 제 2 발진수단 8 : 미디포트 디코더
9 : 제 1 멀티플렉서 10 : 제 2 멀티플렉서
11 : 미디 입력단 12 : 광결합기
13, 14, 16, 17 : 인버터 15 : 미디 송출단
18 : 미디 출력단
본 발명은 컴퓨터에 미디(MIDI)포트를 구현함에 있어, 스탠다드 비동기 콘트롤러를 이용하여 비동기 신호처리와 미디 신호처리를 겸용할 수 있도록 한 스탠다드 비동기 콘트롤러를 이용한 미디장치와 미디 제어방법에 관한 것이다.
종래의 개인용 컴퓨터(PC)에 미디장치를 구현할 경우 비동기 신호처리를 위한 스탠다드 비동기 콘트롤러와는 별도로 미디처리를 위한 콘트롤러와 부가 로직회로가 요구되고 있다.
제 1 도는 기존의 비동기 콘트롤러와 이를 제어하는 주변 로직의 회로 구성을 나타낸 것으로서, 호우스트 컴퓨터와 주변 기기와의 비동기 신호 입출력 처리를 수행하는 비동기 콘트롤러(1)와, 상기 비동기 콘트롤러(1)에 클록을 공급하는 발진기(2)와, 상기 비동기 콘트롤러(1)에 비동기 입력 신호를 공급하는 광결합기(3) 및 인버터(4)와, 상기 비동기 콘트롤러(1)의 신호 출력을 위한 인버터(5)로 구성된다.
이와같이 구성된 비동기 콘트롤러 회로에서는 비동기 콘트롤러(1)가 호우스트 컴퓨터로부터 어드레스(ADDR)와 칩셀렉트 신호(CS1)를 입력받아 데이타(DATA)를 직렬 데이타로 변환하여 비동기 신호를 출력하거나 또는 입력되는 비동기 신호를 병렬 데이타로 변환하여 호우스트 컴퓨터측에 공급하게 된다.
즉, 호우스트 컴퓨터에서 칩셀렉트 신호(CS1)와 비동기 콘트롤러(1)의 액세스 어드레스(ADDR)가 각 칩 셀렉트단(CS)과 어드레스 입력단(A)에 입력되면 비동기 콘트롤러(1)는 작동상태가 되고, 광결합기(3)와 인버터(4)를 통해 입력단(IN)에 입력되는 비동기 신호를 발진기(2)의 클록에 따라서 신호 처리하여 데이타 라인(DATA)에 실어 호우스트 컴퓨터측에 공급하며, 호우스트 컴퓨터에서 데이타 라인(DATA)에 보내온 데이타는 입력단(D)으로 입력되어 직렬 데이타로 변환시킨 후 출력단(OUT)에서 인버터(5)를 통해 출력하게 된다.
이와같은 스탠다드 비동기 콘트롤러(1)는 직렬 데이타 전송을 수행하고 고유의 비동기 포트를 지원하기 때문에 미디장치를 위해서는 별도의 비동기 콘트롤러와 주변 로직을 필요로 하게 되고, 따라서 미디장치를 위해 기존의 비동기 콘트롤러와는 별도로 비동기 콘트롤러를 구성해야 하며 이 미디를 위한 비동기 콘트롤러를 제어하는 로직 또한 새로 구성하여야 되므로 컴퓨터 기기의 소형 경량화에 장애 요인이 됨은 물론, 전력 소비량 또한 증가하게 되어 노트북 컴퓨터에 적용하는 경우 기기의 가동시간이 현저하게 단축되는 요인이 되었으며, 원가 상승이 초래되는 등의 문제점이 있다.
본 발명은 기존의 비동기 콘트롤러를 비동기 신호처리 모드와 미디 신호처리 모드로 구분하고, 호우스트 컴퓨터에서 가상(VIRTUAL) 포트 처리를 통해 미디 데이타의 호환성을 유지시키고, 비동기 신호처리 모드와 미디 신호처리 모드를 구분하여 동작시키는 수단을 구비하므로서 기존의 비동기 콘트롤러를 미디 신호처리에 겸용할 수 있도록 한 스탠다드 비동기 콘트롤러를 이용한 미디장치와 미디 제어방법을 제공함을 목적으로 하며, 이하 첨부된 도면을 참조하여 본 발명의 구성과 그에 따른 작용 효과를 설명하면 다음과 같다.
먼저, 제 2 도를 참조하여 본 발명의 스탠다드 비동기 콘트롤러를 이용한 미디장치의 구성부터 설명하면 본 발명의 미디장치는, 비동기 신호와 미디신호의 입출력 처리를 수행하는 비동기 콘트롤러(1)와, 비동기 신호처리에 필요한 클록을 발생시키는 제 1 발진수단(6)과, 미디 신호처리에 필요한 클록을 발생시키는 제 2 발진수단(7)과, 호우스트 컴퓨터에서 제공되는 어드레스를 디코드하여 미디 신호처리를 위한 칩셀렉트 신호를 발생시키는 미디포트 디코더(8)와, 상기 제 1 발진수단(6)의 출력, 상기 제 2 발진수단(7)의 출력, 상기 미디포트 디코더(8)의 출력, 호우스트 컴퓨터에서 제공되는 비동기 신호처리를 위한 칩셀렉트 신호, 호우스트 컴퓨터에서 제공되는 비동기 신호 입력을 호우스트 컴퓨터에서 제공되는 선택 제어신호(L)에 따라서 선택하여 비동기 신호처리 또는 미디 신호처리에 맞게 비동기 콘트롤러(1)의 클록, 칩셀렉트, 비동기 신호 입력으로 공급하는 제 1 멀티플렉서(9)와, 상기 호우스트 컴퓨터에서 제공되는 선택 제어신호(L)에 따라서 비동기 콘트롤러(1)의 출력 신호를 비동기 신호출력 또는 미디신호 출력으로 각각 선택하여 출력하는 제 2 멀티플렉서(10)로 구성된다.
그리고, 상기 제 1 멀티플렉서(9)에 미디신호를 공급하기 위한 미디 입력단(11)과, 상기 미디 입력단(11)으로 입력된 신호를 광전 변환하여 제 1 멀티플렉서(9)에 공급하는 광결합기(12)와, 상기 광결합기(12)의 출력신호를 차례로 반전하는 인버터(13)(14)와, 상기 인버터(14)로 반전된 신호의 출력을 위한 미디 송출단(15)이 구비되는 한편, 상기 제 2 멀티플렉서(10)의 출력을 미디신호로 출력하기 위하여 차례로 반전시키는 인버터(16)(17) 및 인버터(17)로 반전된 신호를 미디신호로 출력하는 미디 출력단(18)이 구비된다.
도면에서 부호 VCC는 전원이고, D1은 다이오드, R1-R6은 저항, 5, 8A, 8B는 인버터, 8C는 낸드게이트이다.
이와같이 구성된 본 발명의 미디 장치에 의하여 수행되는 미디 제어방법은, 비동기 신호처리 모드 또는 미디 신호처리 모드를 선택하는 제 1 과정과, 상기 제 1 과정에서 선택된 모드가 비동기 신호처리 모드인 경우 비동기 신호처리를 위한 클록, 칩셀렉트 신호를 공급하여 비동기 콘트롤러(1)가 입력 신호의 신호처리를 수행하는 제 2 과정과, 상기 제 1 과정에서 선택된 모드가 미디 신호처리 모드이면 미디 스테이터스 및 데이타의 비트 패턴을 비동기에서 사용되는 비트 패턴으로 변환하여 비동기 콘트롤러(1)에서 미디신호의 비동기 신호처리를 수행하는 제 3 과정으로 이루어진다.
상기한 바와같은 본 발명은 스탠다드 비동기 콘트롤러를 이용한 미디장치와 미디 제어방법의 작용 효과를 도면 제 2 도 내지 제 4 도를 참조하여 설명하면 다음과 같다.
먼저, 호우스트 컴퓨터측에서 비동기 신호처리 모드인가 또는 미디 신호처리 모드인가를 판단하여 비동기 신호처리 모드이면 제 3a도와 같이 선택 제어신호(L)를 로우('0')신호로 공급하고, 미디 신호처리 모드이면 제 3b도와 같이 하이('1')신호로 공급하며, 선택 제어신호(L)가 로우신호이면 제 1 멀티플렉서(9)는 입력단(A1)(A2)(A3)을 선택하여 출력단(O1)(O2)(O3)으로 출력하고, 제 2 멀티플렉서(10)는 입력단(I)을 출력단(A)으로 선택하여 출력하며, 선택 제어신호(L)가 하이신호로 입력되면 제 1 멀티플렉서(9)는 입력단(B1)(B2)(B3)을 선택하여 출력단(O1)(O2)(O3)으로 출력하고, 제 2 멀티플렉서(10)는 입력단(I)을 출력단(B)으로 선택하여 출력한다.
그리고, 제 1 발진수단(6)은 비동기 콘트롤러(1)가 기존의 비동기 신호처리를 수행할 경우에 적합한 클록을 발생시키며, 제 2 발진수단(2)은 비동기 콘트롤러(1)가 미디신호를 처리하는 경우에 적합한 클록을 발생시킨다.
먼저, 비동기 신호처리를 수행하는 경우은 선택 제어신호(L)가 로우신호로 입력되어 제 1 멀티플렉서(9)와 제 2 멀티플렉서(10)는 상기한 바와같이 선택 전환되고, 이때 호우스트 컴퓨터측에서 비동기 포트의 칩셀렉트를 위한 칩셀렉트 신호(CS1)를 공급하는 한편, 처리할 비동기 신호를 공급하게 된다.
칩셀렉트 신호(CS1)는 제 1 멀티플렉서(9)의 입력단(A2)으로 공급되고, 비동기 신호입력은 입력단(A3)으로 공급되며, 상기 제 1 발진수단(6)의 출력은 입력단(A1)으로 공급되는데, 이때 상기한 바와같이 제 1 멀티플렉서(9)는 입력단(A1)(A2)(A3)을 선택하여 출력단(O1)(O2)(O3)으로 출력하므로, 상기 제 1 발진수단(6)의 출력이 비동기 콘트롤러(1)의 클록 입력단(CK)에 공급되고, 상기 칩셀렉트 신호(CS1)가 칩셀렉트 입력단(CS)에 공급되고, 상기 비동기 신호 입력은 입력단(IN)으로 공급된다.
따라서, 비동기 콘트롤러(1)는 입력된 비동기 신호를 처리하여 출력단(OUT)으로 출력하고, 이 신호는 인버터(5)로 반전되어 제 2 멀티플렉서(10)의 입력단(I)에 공급된다.
제 2 멀티플렉서(10)는 상기한 바와 같이 선택 제어신호(L)는 로우신호로 입력되며 입력단(I)과 출력단(A)이 선택되므로 상기 입력된 비동기 처리된 신호는 출력단(A)을 통해 데이타 라인(DATA)으로 출력된다.
한편, 미디 신호처리 모드에서는 호우스트 컴퓨터에서 선택 제어신호(L)가 하이신호로 입력되고, 이에 따라 상기한 바와같이 제 1 멀티플렉서(9)는 입력단(B1)(B2)(B3)과 출력단(O1)(O2)(O3)이 선택되며, 제 2 멀티플렉서(10)는 입력단(I)과 출력단(B)이 선택된다.
그리고 이때 호우스트 컴퓨터에서는 미디포트를 선택하는 어드레스(A3-A9)를 출력하고 어드레스 인에이블 신호(AEN)를 출력하며, 이 신호들은 미디포트 디코더(8)에서 인버터(8A)(8B)와 낸드게이트(8C)로 디코드되어 미디 칩셀렉트 신호(CS2)를 액티브 시켜준다.
이 칩셀렉트 신호(CS2)는 제 1 멀티플렉서(9)의 입력단(B2)에 공급되고, 이때 제 2 발진수단(7)은 미디 신호처리에 적절한 클록(20MHz)을 발생시켜 제 1 멀티플렉서(9)의 입력단(B1)에 공급하게 된다.
그리고, 호우스트 컴퓨터에서 미디 입력단(11)에 미디신호를 공급하고, 이 미디신호는 광결합기(12)에서 광전 변환의 인터페이스를 거쳐 제 1 멀티플렉서(9)의 입력단(B3)에 공급되는데, 이와같이 호우스트 컴퓨터에서 공급되는 미디신호는 비동기에서 사용하는 비트 패턴으로 다음과 같은 과정을 통해 변환되어 공급되게 된다.
즉, 제 4 도는 본 발명의 비동기 콘트롤러 회로가 미디로 동작하는 경우 미디 데이타의 호환성을 유지하기 위한 데이타 변환 작업을 수행하는 일련의 과정을 나타낸 것으로, 컴퓨터 프로세서가 V86모드(가상모드)로 동작하고 있을때 미디포트(388H 또는 389H)의 액세스(리드/라이트)가 발생하면 트랩(TRAP)이 발생하여 미디 스테이터스(MIDI STATUS), 데이타 비트 패턴을 비동기에서 사용하는 비트 패턴으로 변환해 주는 것이다.
제 4 도는 인텔사의 80386 프로세서(CPU), 80486 프로세서를 적용한 경우에 프로세서에 있는 가상모드(V86모드)를 이용하는 경우를 보이고 있다.
이 과정을 설명하면, 가상모드를 지정하고 미디포트(388H, 389H) 트랩을 설정한 후 트랩 발생을 검색하여 트랩이 발생하면(리드/라이트 액세스 발생), 388H 리드의 경우 비동기 스테이터스를 리드하고 미디 스테이터스로 비트 변환을 수행하며, 388H 라이트의 경우 비동기 포트 어드레스로 변환후 비동기 포트에 기록(라이트)을 수행하며, 389H 리드/라이트의 경우는 비동기 포트에 리드 또는 라이트후 미디 데이타로 비트 변환을 수행하므로서 미디포트의 호환성 유지를 위한 데이타 변환 작업을 선행하게 되는 것이다.
이와같이 하여 상기한 바와같이 제 1 멀티플렉서(9)의 입력단(B3)에 공급된 미디신호는 출력단(O3)을 통해 비동기 콘트롤러(1)의 입력단(IN)에 공급되고, 상기 입력단(B1)에 공급된 제 2 발진수단(7)의 클록은 출력단(O1)을 통해 비동기 콘트롤러(1)의 입력단(CK)에 공급되며, 상기 입력단(B2)에 공급된 미디포트 디코더(8)의 칩셀렉트 신호(CS2)는 출력단(O2)을 통해 비동기 콘트롤러(1)의 칩셀렉트단(CS)에 공급된다.
그러므로, 이 경우에 비동기 콘트롤러(1)는 미디신호의 비동기 처리를 수행하게 되고, 비동기 신호처리된 미디신호는 출력단(OUT)과 인버터(5)를 통해 제 2 멀티플렉서(10)의 입력단(I)에 공급되며, 제 2 멀티플렉서(10)는 선택 제어신호(L)가 하이신호로 입력되어 입력단(I)과 출력단(B)이 선택되었으므로 비동기 신호 처리된 미디신호는 인버터(16)(17)를 거쳐 반전 및 재반전된 후 미디 출력단(18)을 통해 출력되게 된다.
즉, 비동기 콘트롤러(1)는 선택 제어신호(L)가 로우신호로 입력되면 기존의 비동기 콘트롤러로 동작하고, 선택 제어신호(L)가 하이신호로 입력되면 미디처리를 위한 비동기 콘트롤러로 동작하게 되는 것이다.
이상에서 설명한 바와같이 본 발명에 의하면, 하나의 비동기 신호처리기인 비동기 콘트롤러로 기존의 비동기 신호처리 기능과 미디포트 기능을 수행하기 때문에 원가 절감에 기여할 수 있고, 미디장치가 차지하는 점유공간을 줄여서 소형 컴퓨터에 유용하며, 미디를 위한 별도의 비동기 콘트롤러 및 주변로직의 사용이 배제되므로 소비전력을 줄여서 소형의 노트북 컴퓨터에 적용할때 기기의 작동 시간을 연장시킬 수 있는 효과가 있다.

Claims (3)

  1. 비동기 신호와 미디신호의 입출력 처리를 수행하는 비동기 콘트롤러(1)와, 비동기 신호처리에 필요한 클록을 발생시키는 제 1 발진수단(6)과, 미디 신호처리에 필요한 클록을 발생시키는 제 2 발진수단(7)과 그 호우스트 컴퓨터에서 제공되는 어드레스를 디코드하여 미디 신호처리를 위한 칩셀렉트 신호를 발생시키는 미디포트 디코더(8)와, 상기 제 1 발진수단(6)의 출력, 상기 제 2 발진수단(7)의 출력, 상기 미디포트 디코더(8)의 출력, 호우스트 컴퓨터에서 제공되는 비동기 신호처리를 위한 칩셀렉트 신호, 호우스트 컴퓨터에서 제공되는 비동기 신호 입력을 호우스트 컴퓨터에서 제공되는 선택 제어신호(L)에 따라서 선택하여 비동기 신호 처리 또는 미디 신호처리에 맞게 비동기 콘트롤러(1)의 클록, 칩셀렉트, 비동기 신호입력으로 공급하는 제 1 멀티플렉서(9)와, 상기 호우스트 컴퓨터에서 제공되는 선택 제어신호(L)에 따라서 비동기 콘트롤러(1)의 출력신호를 비동기 신호출력 또는 미디신호 출력으로 각각 선택하여 출력하는 제 2 멀티플렉서(10)로 구성된 스탠다드 비동기 콘트롤러를 이용한 미디장치.
  2. 제 1 항에 있어서, 상기 제 1 멀티플렉서(9)에 미디신호를 공급하기 위한 미디 입력단(11)과, 상기 미디 입력단(11)으로 입력된 신호를 광전변환하여 제 1 멀티플렉서(9)에 공급하는 광결합기(12)와, 상기 광결합기(12)의 출력신호를 차례로 반전하는 인버터(13)(14)와, 상기 인버터(14)로 반전된 신호의 출력을 위한 미디 송출단(15)이 구비되는 한편, 상기 제 2 멀티플렉서(10)의 출력을 미디신호로 출력하기 위하여 차례로 반전시키는 인버터(16)(17) 및 인버터(17)로 반전된 신호를 미디신호로 출력하는 미디 출력단(18)이 구비된 스탠다드 비동기 콘트롤러를 이용한 미디장치.
  3. 비동기 신호처리 모드 또는 미디 신호처리 모드를 선택하는 제 1 과정과, 상기 제 1 과정에서 선택된 모드가 비동기 신호처리 모드인 경우 비동기 신호처리를 위한 클록, 칩셀렉트 신호를 공급하여 비동기 콘트롤러(1)가 입력신호의 신호처리를 수행하는 제 2 과정과, 상기 제 1 과정에서 선택된 모드가 미디 신호처리 모드이면 미디 스테이터스 및 데이타의 비트 패턴을 비동기에서 사용하는 비트 패턴으로 변환하여 비동기 콘트롤러(1)에서 미디신호의 비동기 신호처리를 수행하는 제 3 과정으로 이루어진 스탠다드 비동기 콘트롤러를 이용한 미디 제어방법.
KR1019930015273A 1993-08-06 1993-08-06 스탠다드 비동기 콘트롤러를 이용한 미디장치와 미디 제어방법 KR950010903B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930015273A KR950010903B1 (ko) 1993-08-06 1993-08-06 스탠다드 비동기 콘트롤러를 이용한 미디장치와 미디 제어방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930015273A KR950010903B1 (ko) 1993-08-06 1993-08-06 스탠다드 비동기 콘트롤러를 이용한 미디장치와 미디 제어방법

Publications (2)

Publication Number Publication Date
KR950006589A KR950006589A (ko) 1995-03-21
KR950010903B1 true KR950010903B1 (ko) 1995-09-25

Family

ID=19360870

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930015273A KR950010903B1 (ko) 1993-08-06 1993-08-06 스탠다드 비동기 콘트롤러를 이용한 미디장치와 미디 제어방법

Country Status (1)

Country Link
KR (1) KR950010903B1 (ko)

Also Published As

Publication number Publication date
KR950006589A (ko) 1995-03-21

Similar Documents

Publication Publication Date Title
WO2002088913A1 (fr) Procede et appareil pour reguler la vitesse d'execution d'un processeur
JPS6045828A (ja) シングルチツプマイコン
JPH11353225A (ja) 逐次実行型でグレイ・コード体系のアドレッシングを行うタイプのプロセッサがアクセスするメモリ、及びメモリにコード／データを格納する方法
KR950010903B1 (ko) 스탠다드 비동기 콘트롤러를 이용한 미디장치와 미디 제어방법
KR900001618Y1 (ko) 중앙처리장치(cpu)의 속도 변환 선택회로
KR100190856B1 (ko) Gpio보드의 내부클럭 분주제어방법
JPH03257608A (ja) マイクロコンピューター
KR940004729B1 (ko) 8비트 및 16비트 공용의 인터페이스 장치
KR0146201B1 (ko) 데이타 입출력 제어 회로
KR0157843B1 (ko) 아이디이 입출력 포트 변환 인터페이스
KR0122740Y1 (ko) 메모리 영역 선택회로
Navarro et al. A simple TMS320C31 DSP-PC bus interface circuit
KR960011278B1 (ko) 확장 롬 영역내의 플렉서블 어드레스 제어기
KR930004906Y1 (ko) 확장메모리의 주소지정시스템
JPS6385842A (ja) 情報処理装置
KR930005770B1 (ko) 한글기능이 추가된 프린터 에뮬레이터
KR890005053B1 (ko) 컴퓨터 시스템의 16비트 기입 데이타 버퍼 제어회로
KR930001739Y1 (ko) 컴퓨터의 수행속도 표시회로
KR890007639Y1 (ko) 메모리 확장회로
JPS58115513A (ja) 周波数可変型マイクロコンピユ−タ
KR940001028Y1 (ko) 캐쉬 메모리 클럭 제어회로
KR940004264Y1 (ko) H-rlsa 회로를 가진 이미지처리장치
KR870000834Y1 (ko) 마이크로 프로세서의 16비트 단위체계를 8비트 체계로 변환시키는 장치
JPH06301798A (ja) 半導体集積回路
JPS61183751A (ja) アクセス制御回路

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee