JPS61252173A - プリンタ制御方式 - Google Patents
プリンタ制御方式Info
- Publication number
- JPS61252173A JPS61252173A JP9291885A JP9291885A JPS61252173A JP S61252173 A JPS61252173 A JP S61252173A JP 9291885 A JP9291885 A JP 9291885A JP 9291885 A JP9291885 A JP 9291885A JP S61252173 A JPS61252173 A JP S61252173A
- Authority
- JP
- Japan
- Prior art keywords
- print data
- area
- data
- printing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/485—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by the process of building-up characters or image elements applicable to two or more kinds of printing or marking processes
- B41J2/505—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by the process of building-up characters or image elements applicable to two or more kinds of printing or marking processes from an assembly of identical printing elements
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔暑既要〕
ラインプリンタ装置のメモリバッファにデータチェック
エリアと印字フラグエリアを付設し、印字データを転送
して（るマイクロプロセッサ（ＭＰＵ）の空き時間を利
用したＤＭＡ処理でプリンタデータの作成を行う。
エリアと印字フラグエリアを付設し、印字データを転送
して（るマイクロプロセッサ（ＭＰＵ）の空き時間を利
用したＤＭＡ処理でプリンタデータの作成を行う。
本発明は、１ライン分以上の容量のメモリバッファを備
えたラインプリンタ装置の制御方式に関し、プロセッサ
の空き時間を利用してＤ Ｍ Ａ （Ｄｉ−ｒｅｃｔ
Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）による印字データの
転送、フラグ生成でプリンタデータの作成を行い、プロ
セッサの負担を軽減して高速化を図ろうとするものであ
る。
えたラインプリンタ装置の制御方式に関し、プロセッサ
の空き時間を利用してＤ Ｍ Ａ （Ｄｉ−ｒｅｃｔ
Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）による印字データの
転送、フラグ生成でプリンタデータの作成を行い、プロ
セッサの負担を軽減して高速化を図ろうとするものであ
る。
ラインプリンタ装置はインタフェースから送られてくる
印字データ（アスキーコード、転送単位は１バイト）を
１ライン分以上メモリバッファに蓄え、メモリバッファ
に格納された各印字データの有効、無効を判断して各々
にフラグを立て、か＼るフラグ付き印字データに従かい
プリンタは印字動作する。従来はこの判断などもプロセ
ッサ（ＭＰＵ）のプログラムで行い、印字可、不可を示
すビット（フラグ）を印字データに付加してプリンタデ
ータとする方式が一般的である。
印字データ（アスキーコード、転送単位は１バイト）を
１ライン分以上メモリバッファに蓄え、メモリバッファ
に格納された各印字データの有効、無効を判断して各々
にフラグを立て、か＼るフラグ付き印字データに従かい
プリンタは印字動作する。従来はこの判断などもプロセ
ッサ（ＭＰＵ）のプログラムで行い、印字可、不可を示
すビット（フラグ）を印字データに付加してプリンタデ
ータとする方式が一般的である。
しかしながら、転送した印字データのチェックもＭＰＵ
で行うと、ＭＰＵの負担が増加するだけでなく、高速印
字するプリンタの場合にはＭＰＵ側の時間的余裕がなく
なる欠点がある。ところで同期式のＭＰＵはＨ，Ｌを繰
り返すクロックの該Ｈ（ハイ）レベル期間でアクティブ
となり、Ｌ（ロー）レベル期間では非アクティブ（バス
不使用）である。この非アクティブであるＬレベル期間
でＤＭＡにより印字データの転送を行ない、また該デー
タのチェック、フラグ付加を行なえば、ＭＰＵの負担を
軽減しかつ高速印字動作することが可能になる。本発明
はか＼る１点に着目するものであり、プリンタ側のハー
ドウェアによる、空き時間を利用しての印字データ転送
、及びプリンタデータ作成を行なうことにより、従来方
式の問題点を解決しようとするものである。
で行うと、ＭＰＵの負担が増加するだけでなく、高速印
字するプリンタの場合にはＭＰＵ側の時間的余裕がなく
なる欠点がある。ところで同期式のＭＰＵはＨ，Ｌを繰
り返すクロックの該Ｈ（ハイ）レベル期間でアクティブ
となり、Ｌ（ロー）レベル期間では非アクティブ（バス
不使用）である。この非アクティブであるＬレベル期間
でＤＭＡにより印字データの転送を行ない、また該デー
タのチェック、フラグ付加を行なえば、ＭＰＵの負担を
軽減しかつ高速印字動作することが可能になる。本発明
はか＼る１点に着目するものであり、プリンタ側のハー
ドウェアによる、空き時間を利用しての印字データ転送
、及びプリンタデータ作成を行なうことにより、従来方
式の問題点を解決しようとするものである。
本発明は、同期式マイクロブひセンサにより動作し、メ
モリバッファを有するラインプリンタの制御方式におい
て、該メモリバッファ内に、１ライン分の印字データを
格納できる印字データバ・７フアエリアと、全ての印字
データについての印字可、不可のチェック情報を予め格
納してあるデータチェックエリアと、該印字データバッ
ファエリア内に格納された各印字データのチェック情報
を格納し、印字時に該バッファエリア内の各印字データ
について印字可、不可を指示する印字フラグを与える印
字フラグエリアを設定し、ＤＭＡ転送により印字データ
を入力レジスタにラッチした後、前記マイクロプロセッ
サの空き時間を利用して、該入力レジスタから該バンフ
ァエリアの指定アドレスへ印字データを書込み、該入力
レジスタ内の印字データを元に作成したアドレスにより
該データチェックエリアを参照して当該印字データに対
するチェック情報を他のレジスタに読出し、該他のレジ
スタ内のチェック情報を該印字フラグエリアの、前記指
定アドレスを元に作成したアドレスに書込み、か−る動
作を繰り返してメモリバッファに１ライン分の印字デー
タ及びそれらの印字フラグからなるプリントデータを作
出することを特徴とするものである。
モリバッファを有するラインプリンタの制御方式におい
て、該メモリバッファ内に、１ライン分の印字データを
格納できる印字データバ・７フアエリアと、全ての印字
データについての印字可、不可のチェック情報を予め格
納してあるデータチェックエリアと、該印字データバッ
ファエリア内に格納された各印字データのチェック情報
を格納し、印字時に該バッファエリア内の各印字データ
について印字可、不可を指示する印字フラグを与える印
字フラグエリアを設定し、ＤＭＡ転送により印字データ
を入力レジスタにラッチした後、前記マイクロプロセッ
サの空き時間を利用して、該入力レジスタから該バンフ
ァエリアの指定アドレスへ印字データを書込み、該入力
レジスタ内の印字データを元に作成したアドレスにより
該データチェックエリアを参照して当該印字データに対
するチェック情報を他のレジスタに読出し、該他のレジ
スタ内のチェック情報を該印字フラグエリアの、前記指
定アドレスを元に作成したアドレスに書込み、か−る動
作を繰り返してメモリバッファに１ライン分の印字デー
タ及びそれらの印字フラグからなるプリントデータを作
出することを特徴とするものである。
印字データが転送されるメモリバッファに、全ての印字
データについての印字可、不可を示すチェック情報を予
め格納しておくデータチェックエリアと、格納された印
字データについてのチェック情報を該データチェックエ
リアから読出しこれを格納する印字フラグエリアを付設
し、ＭＰＵクロックのタイミングから判明するＭＰＵの
空き時間（非アクテイブ期間）に印字データの書込み、
該当するチェック情報の読出し、該チェック情報の印字
フラグエリアへの書込みをプリンタ側のハードウェアで
シーケンシャルに行うようにすれば、その分ＭＰＵ側の
負担は軽減され、高速プリンタが接続されても印字デー
タ処理に時間的余裕が生ずる。以下、図示の実施例を参
照しながらこれを詳細に説明する。
データについての印字可、不可を示すチェック情報を予
め格納しておくデータチェックエリアと、格納された印
字データについてのチェック情報を該データチェックエ
リアから読出しこれを格納する印字フラグエリアを付設
し、ＭＰＵクロックのタイミングから判明するＭＰＵの
空き時間（非アクテイブ期間）に印字データの書込み、
該当するチェック情報の読出し、該チェック情報の印字
フラグエリアへの書込みをプリンタ側のハードウェアで
シーケンシャルに行うようにすれば、その分ＭＰＵ側の
負担は軽減され、高速プリンタが接続されても印字デー
タ処理に時間的余裕が生ずる。以下、図示の実施例を参
照しながらこれを詳細に説明する。
第１図は本発明の一実施例を示すブロック図で、１はメ
モリバッファ（ＭＥＭ）である。このＭＥＭｌには１ラ
イン分以上の印字データを格納できる印字データバンフ
ァ１１の他に、データチェックエリア１２と印字フラグ
エリア１３が設定してある。データチェックエリア１２
には印字データの全種類（詳しくは００からＦＦまで）
について印字可、不可を示すチェック情報が予め格納し
てある。即ち印字データはＡＳＣＩＩコードで、００か
らＦＦまでのあるもの（００からＦＦまでなら２５６種
あり、文字は１３５種なので不使用のものもある）であ
るから、００から順に０１，０２、・・・・・・ＦＦま
で、それぞれのチェック情報（このプリンタで印字でき
る文字のコードであるか否かを示す情報）が格納されて
いる。第３図はこの説明図で、００が印字可のチェック
情報（フラグ）ＦＦが印字不可のチェック情報（フラグ
）である。
モリバッファ（ＭＥＭ）である。このＭＥＭｌには１ラ
イン分以上の印字データを格納できる印字データバンフ
ァ１１の他に、データチェックエリア１２と印字フラグ
エリア１３が設定してある。データチェックエリア１２
には印字データの全種類（詳しくは００からＦＦまで）
について印字可、不可を示すチェック情報が予め格納し
てある。即ち印字データはＡＳＣＩＩコードで、００か
らＦＦまでのあるもの（００からＦＦまでなら２５６種
あり、文字は１３５種なので不使用のものもある）であ
るから、００から順に０１，０２、・・・・・・ＦＦま
で、それぞれのチェック情報（このプリンタで印字でき
る文字のコードであるか否かを示す情報）が格納されて
いる。第３図はこの説明図で、００が印字可のチェック
情報（フラグ）ＦＦが印字不可のチェック情報（フラグ
）である。
このデータチェックエリアは印字データをアドレス決定
因子としてアクセスされる。即ち印字データは００〜Ｆ
Ｆの値をとるので、印字データバッファ１１のアドレス
は００からＦＦまで（０００からＯＦＦまで）とし、デ
ータチェックエリア１２のアドレスは印字データバッフ
ァのアドレスの先頭ビットを１として１００〜ＩＦＦと
すれば、印字データの先頭に１を付加することで該印字
データによりデータチェックエリア１２をアクセスする
ことができる。このアドレス１００には印字データＯＯ
のチェック情報（この場合ＦＦ）を格納しておく。以下
同様であり、アドレス１０１には印字データ０１のチェ
ック情報（００）を格納し、・・・・・・アドレスＩＦ
Ｆには印字データＦＦのチェック情報（００）を格納し
ておく。
因子としてアクセスされる。即ち印字データは００〜Ｆ
Ｆの値をとるので、印字データバッファ１１のアドレス
は００からＦＦまで（０００からＯＦＦまで）とし、デ
ータチェックエリア１２のアドレスは印字データバッフ
ァのアドレスの先頭ビットを１として１００〜ＩＦＦと
すれば、印字データの先頭に１を付加することで該印字
データによりデータチェックエリア１２をアクセスする
ことができる。このアドレス１００には印字データＯＯ
のチェック情報（この場合ＦＦ）を格納しておく。以下
同様であり、アドレス１０１には印字データ０１のチェ
ック情報（００）を格納し、・・・・・・アドレスＩＦ
Ｆには印字データＦＦのチェック情報（００）を格納し
ておく。
印字フラグエリア１３も同様であり、印字データバッフ
ァ１１のアドレス００〜ＦＦの先頭にそれぞれ２を付加
したちの２００〜２ＦＦをアドレスとする。２００は０
０に、２０１は０１に、・・・・・・対応しており、例
えばアドレス００に印字データを格納したときはそのチ
ェック情報（印字フラグ）がアドレス２００に格納され
る。２Ｘはエリア１２から読出したチェック情報をラッ
チするレジスタである。
ァ１１のアドレス００〜ＦＦの先頭にそれぞれ２を付加
したちの２００〜２ＦＦをアドレスとする。２００は０
０に、２０１は０１に、・・・・・・対応しており、例
えばアドレス００に印字データを格納したときはそのチ
ェック情報（印字フラグ）がアドレス２００に格納され
る。２Ｘはエリア１２から読出したチェック情報をラッ
チするレジスタである。
インタフェースからの印字データは１バイトずつ転送さ
れ、入力レジスタ２Ｙにラッチされる。
れ、入力レジスタ２Ｙにラッチされる。
ラッチされた１バイト印字データはバス（ＢＵＳ）３を
通して印字データバッファ１１に格納される（タイミン
グについては後述する）。格納されるアドレスは図示し
ないハードウェアが発生したＡＤＲＨであり、これはマ
ルチプレクサ４により選択されてＭＥＭｌをアクセスす
る。マルチプレクサ（ＭＰＸ）４はクロック作成回路７
からのクロックＣＫを受け、ＭＥＭｌに与えるアドレス
を入力Ａ、Ｂ、Ｃの順で切換える。入力Ａは上記ＡＤＲ
Ｈであり、また人力Ｃはこれをデコーダ５でデコードし
た値（ＡＤＲＨの先頭に２を付加したもの）である。ま
た人力Ｂはレジスタ２Ｙにラッチされている印字データ
をデコーダ６でデコードした値（印字データの先頭に１
を付加したもの）である。
通して印字データバッファ１１に格納される（タイミン
グについては後述する）。格納されるアドレスは図示し
ないハードウェアが発生したＡＤＲＨであり、これはマ
ルチプレクサ４により選択されてＭＥＭｌをアクセスす
る。マルチプレクサ（ＭＰＸ）４はクロック作成回路７
からのクロックＣＫを受け、ＭＥＭｌに与えるアドレス
を入力Ａ、Ｂ、Ｃの順で切換える。入力Ａは上記ＡＤＲ
Ｈであり、また人力Ｃはこれをデコーダ５でデコードし
た値（ＡＤＲＨの先頭に２を付加したもの）である。ま
た人力Ｂはレジスタ２Ｙにラッチされている印字データ
をデコーダ６でデコードした値（印字データの先頭に１
を付加したもの）である。
クロック作成回路７は同期式ＭＰＵ、！：本回路との同
期をとるための回路で、ＭＰＵの動作期間（Ａｃｔｉｖ
ｅ）と空き時間によってレベルが異なるＭＰＵクロック
を基に、それに同期した内部クロックＣＫを作成する。
期をとるための回路で、ＭＰＵの動作期間（Ａｃｔｉｖ
ｅ）と空き時間によってレベルが異なるＭＰＵクロック
を基に、それに同期した内部クロックＣＫを作成する。
ＭＰＸ４は上述のようにこのクロックＣＫが入力する毎
に入力Ａ、Ｂ、Ｃを順番に選択する。この入力選択動作
に併せてタイミング発生回路８はタイミング信号ＴＡ
、 ＴＢ 、 Ｔ Ｃを発生する。これらのタイミング
信号Ｔへ、 ＴＢＴｃは第２図に示すようにＭＰＵ動作
の３回分の空き時間に発生し、ＴＢはデコーダ６の活性
化にまたＴｃはレジスタ２Ｘとデコーダ５の活性化に使
用される。
に入力Ａ、Ｂ、Ｃを順番に選択する。この入力選択動作
に併せてタイミング発生回路８はタイミング信号ＴＡ
、 ＴＢ 、 Ｔ Ｃを発生する。これらのタイミング
信号Ｔへ、 ＴＢＴｃは第２図に示すようにＭＰＵ動作
の３回分の空き時間に発生し、ＴＢはデコーダ６の活性
化にまたＴｃはレジスタ２Ｘとデコーダ５の活性化に使
用される。
本発明のプリンタ制御方式では、入力レジスタ２Ｙに印
字データが書込まれると、その後は第２図に示すように
空き時間ＴＡ 、 ＴＢ 、 ７ Ｃを利用して各種処
理がなされる。この動作は入力レジスタ２Ｙに印字デー
タが転送される都度繰り返される。そしてバッファ１１
が印字データで満たされそれらのフラグがエリア１３に
書込まれたときプリンタ（本例ではベルトプリンタ）は
エリア１３の印字フラグを参照しなから１ライン分の印
字データをまとめて印字する。
字データが書込まれると、その後は第２図に示すように
空き時間ＴＡ 、 ＴＢ 、 ７ Ｃを利用して各種処
理がなされる。この動作は入力レジスタ２Ｙに印字デー
タが転送される都度繰り返される。そしてバッファ１１
が印字データで満たされそれらのフラグがエリア１３に
書込まれたときプリンタ（本例ではベルトプリンタ）は
エリア１３の印字フラグを参照しなから１ライン分の印
字データをまとめて印字する。
印字データ（３１とする）がレジスタ２Ｙにラッチされ
ると、このラッチされた印字データは該レジスタ２Ｙよ
りＭＥＭｌの印字データバッファ１１の、ＡＤＤＨへ書
き込まれる。次にレジスタ２Ｙにラッチされた上記印字
データ３１はデコーダ６でその先頭に１が印加されて１
３１となり、マルチプレクサ４を通ってＭＥＭｌのアド
レス１３１ （これはデータチェックエリア１２にある
）をアクセスし、該アドレスにあるチェック情報（印字
データ３１に対するフラグ）を読み出す、このチェック
情報はレジスタ２Ｘにラッチされ、このラッチされたチ
ェック情報はバスを通ってＭＥＭｌへ入り、次のタイミ
ングでＭＥＭｌの、デコーダ５により先頭に２が付加さ
れたアドレスＡＤＲＨ（これは印字フラグエリア１３に
ある）に書き込まれる。こうして印字データバッファ１
１への印字データ書き込み、該印字データに対するフラ
グのエリア１３への書き込みが行なわれ、か＼る動作が
レジスタ２Ｙに印字データがラッチされる毎に繰り返さ
れる。
ると、このラッチされた印字データは該レジスタ２Ｙよ
りＭＥＭｌの印字データバッファ１１の、ＡＤＤＨへ書
き込まれる。次にレジスタ２Ｙにラッチされた上記印字
データ３１はデコーダ６でその先頭に１が印加されて１
３１となり、マルチプレクサ４を通ってＭＥＭｌのアド
レス１３１ （これはデータチェックエリア１２にある
）をアクセスし、該アドレスにあるチェック情報（印字
データ３１に対するフラグ）を読み出す、このチェック
情報はレジスタ２Ｘにラッチされ、このラッチされたチ
ェック情報はバスを通ってＭＥＭｌへ入り、次のタイミ
ングでＭＥＭｌの、デコーダ５により先頭に２が付加さ
れたアドレスＡＤＲＨ（これは印字フラグエリア１３に
ある）に書き込まれる。こうして印字データバッファ１
１への印字データ書き込み、該印字データに対するフラ
グのエリア１３への書き込みが行なわれ、か＼る動作が
レジスタ２Ｙに印字データがラッチされる毎に繰り返さ
れる。
第４図は上記処理を模式的に示したものである。
こ＼では■レジスタ２Ｙにラッチされた印字データ３１
（数字の「１」を指す）が印字データパンファ１１の
アドレスＯＯに格納されるとしている。
（数字の「１」を指す）が印字データパンファ１１の
アドレスＯＯに格納されるとしている。
■印字データが３１であると、次のタイミングではデー
タチェックエリアのアドレス１３１がアクセスされ、そ
こからチェック情報００（印字可）が読出される。この
チェック情報をレジスタ２Ｘにラッチしておいて、０次
のタイミングでは印字フラグエリアのアドレス２００を
アクセスし、そこにレジスタ２Ｘ内のチェック情報００
を印字フラグとして書込む。
タチェックエリアのアドレス１３１がアクセスされ、そ
こからチェック情報００（印字可）が読出される。この
チェック情報をレジスタ２Ｘにラッチしておいて、０次
のタイミングでは印字フラグエリアのアドレス２００を
アクセスし、そこにレジスタ２Ｘ内のチェック情報００
を印字フラグとして書込む。
なお実施例ではメモリバッファは１個であるが、これは
複数個ある場合にも本発明は通用できる。
複数個ある場合にも本発明は通用できる。
以上述べたように本発明によれば、ＭＰＵが介在せずに
印字データの格納、チェック等が行われるので、ＭＰＵ
に時間的余裕がなくともラインプリンタを高速動作させ
ることができる。
印字データの格納、チェック等が行われるので、ＭＰＵ
に時間的余裕がなくともラインプリンタを高速動作させ
ることができる。
第１図は本発明の一実施例を示すブロック図、第２図は
その動作を示すタイムチャート、第３図はデータチェッ
クエリアの説明図、第４図は動作説明図である。 図中、１はメモリバッファ、１１は印字データバッファ
、１２はデータチェックエリア、１３は印字フラグエリ
ア、２Ｘ、２Ｙはレジスタ、３はバス、４はアドレスマ
ルチプレクサ、５．６はデコーダ、７はクロック作成回
路、８はタイミング発生回路である。
その動作を示すタイムチャート、第３図はデータチェッ
クエリアの説明図、第４図は動作説明図である。 図中、１はメモリバッファ、１１は印字データバッファ
、１２はデータチェックエリア、１３は印字フラグエリ
ア、２Ｘ、２Ｙはレジスタ、３はバス、４はアドレスマ
ルチプレクサ、５．６はデコーダ、７はクロック作成回
路、８はタイミング発生回路である。
Claims (1)
- （１）同期式マイクロプロセッサにより動作し、メモリ
バッファを有するラインプリンタの制御方式において、 該メモリバッファ内に、１ライン分の印字データを格納
できる印字データバッファエリアと、全ての印字データ
についての印字可、不可のチェック情報を予め格納して
あるデータチェックエリアと、該印字データバッファエ
リア内に格納された各印字データのチェック情報を格納
し、印字時に該バッファエリア内の各印字データについ
て印字可、不可を指示する印字フラグを与える印字フラ
グエリアを設定し、 ＤＭＡ転送により印字データを入力レジスタにラッチし
た後、前記マイクロプロセッサの空き時間を利用して、
該入力レジスタから該バッファエリアの指定アドレスへ
印字データを書込み、該入力レジスタ内の印字データを
元に作成したアドレスにより該データチェックエリアを
参照して当該印字データに対するチェック情報を他のレ
ジスタに読出し、該他のレジスタ内のチェック情報を該
印字フラグエリアの、前記指定アドレスを元に作成した
アドレスに書込み、かゝる動作を繰り返してメモリバッ
ファに１ライン分の印字データ及びそれらの印字フラグ
からなるプリントデータを作出することを特徴とするプ
リンタ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9291885A JPS61252173A (ja) | 1985-04-30 | 1985-04-30 | プリンタ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9291885A JPS61252173A (ja) | 1985-04-30 | 1985-04-30 | プリンタ制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61252173A true JPS61252173A (ja) | 1986-11-10 |
Family
ID=14067864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9291885A Pending JPS61252173A (ja) | 1985-04-30 | 1985-04-30 | プリンタ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61252173A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58195278A (ja) * | 1982-05-10 | 1983-11-14 | Mitsubishi Electric Corp | プリンタ制御装置 |
| JPS59119440A (ja) * | 1982-12-25 | 1984-07-10 | Toshiba Corp | 印字制御方式 |
| JPS59123987A (ja) * | 1982-12-29 | 1984-07-17 | Fujitsu Ltd | イメ−ジ・メモリのプリント・デ−タ展開方法 |
-
1985
- 1985-04-30 JP JP9291885A patent/JPS61252173A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58195278A (ja) * | 1982-05-10 | 1983-11-14 | Mitsubishi Electric Corp | プリンタ制御装置 |
| JPS59119440A (ja) * | 1982-12-25 | 1984-07-10 | Toshiba Corp | 印字制御方式 |
| JPS59123987A (ja) * | 1982-12-29 | 1984-07-17 | Fujitsu Ltd | イメ−ジ・メモリのプリント・デ−タ展開方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950033816A (ko) | 디지탈 영상/그래픽 프로세싱을 위한 마이크로프로세서에서 회로, 아키텍처 및 방법 | |
| JPS61252173A (ja) | プリンタ制御方式 | |
| JPS62173526A (ja) | ペ−ジバツフア制御方式 | |
| JP2002264442A (ja) | 画像処理装置 | |
| JP3039554B2 (ja) | メモリアクセス回路及び出力装置 | |
| JP3429296B2 (ja) | プリンタの制御方法 | |
| JPH09186836A (ja) | ディジタル複写機 | |
| JPS62113193A (ja) | 記憶回路 | |
| JPH0516452A (ja) | プリンタ | |
| JP3179891B2 (ja) | バス制御方式 | |
| JP2968636B2 (ja) | マイクロコンピュータ | |
| JPS617769A (ja) | イメ−ジメモリ書き込み制御方式 | |
| JPS6159563A (ja) | バス制御方式 | |
| JPH0137019B2 (ja) | ||
| JPH0239383A (ja) | 画像処理装置 | |
| JPH08287001A (ja) | 表示回路 | |
| JPH096712A (ja) | データ処理装置 | |
| JPH06103148A (ja) | ライトバッファ | |
| JPS60122448A (ja) | メモリシステム | |
| JPH10105457A (ja) | メモリ制御システムおよびメモリ制御回路 | |
| JPH0535657A (ja) | データ転送方式 | |
| JPH04118730A (ja) | メモリアクセス回路 | |
| JPS58192139A (ja) | イメ−ジ・メモリ・コントロ−ル装置 | |
| JPH0728740A (ja) | データ転送装置 | |
| JPS6079472A (ja) | データ処理方法 |