JPS63172341A - 電子卓上計算機 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は電子卓上計算機に関し、特に内蔵するプログ
ラムによりプログラム制御によシデータ処理を実行する
機能が付加された電子卓上計算機に関するものである。

〔従来の技術〕

この種の従来の装置としては第２図に示すものがあった
、図において（１）はマイクロプロセッサ、（２１はデ
ータレジスタ、（３）はアドレスレジスタで、＋１１　
、　［２１、＋３１によ多制御処理部（４）を構成し、
（５）は制御記憶、（６）は制御記憶コントロール部で
、［５１、＋６１により制御記憶部（７）を構成する。

また（α）はコントロールバス、（６１はアドレスバス
、　（ｃ）ハｆ　−タハスである。

なお、電子卓上計算機を構成する主要な部分として操作
者がデータ及び制御情報を入力するキー、このキーから
入力される信号に従つて演算、制御等のデータ処理を行
う処理回路、処理回路における処理結果を表示又は印字
する出力装置が存在するが、これらの部分は従来よく知
られているので図面には示さず、図面に示す所はこの発
明に関連する部分だけにとどめる。（８）は電子卓上計
算機を綜合的に示すが、この発明に関係ない部分は図示
してない。

次に第２図に示す装置の動作を説明する。制御処理部（
４）と制御記憶部（７）とは電子卓上計算機（８）への
電源投入の時点で初期化され、操作者がキーを使用して
制御情報を入力することにより起動される。初期化の時
点ではマイクロプロセッサ（１）の動作によりアドレス
レジスタ（３）に初期アドレスがセットされ、このアド
レスがアドレスバス１６１上に送出され制御記憶にも入
力されている。マイクロプロセッサ（１）が起動される
と、コントロールバス（α）上に読出し指令信号を出力
しこの信号が制御記憶コントロール部（６）に入力され
ると、制御記憶コントロール部（６１は制御記憶（５）
からアドレスバス１ｂ１上のアドレス位置に記憶されて
いるデータを読出してデータバスｌＣ１上に送出する。

制御記憶コントロール部（６）からの信号により制御記
憶（５）から読出されたデータがデータバスｌＣ１上に
整定するには若干の遅延時間が必要であるが、制御記憶
コントロール部（６１はこの遅延時間を見込んだ上で読
出し完了信号をコントロールバス（α１上に送出する。

この読出し完了信号を受けたマイクロプロセッサ（１）
はデータバス１２）上の信号をデータレジスタ１２）　
Ｋ　＃　込ミ、このデータレジスタ（２１の内容に従つ
てデータ処理を実行する。このデータ処理の一部分とし
、て、次に続出すべきデータのアドレス（この情報はデ
ータレジスタ（２）の内容のデータ中に含まれているが
）をアドレスレジスタ（３：に入力する。このアドレス
レジスタ％３）に入力したアドレスが制御記憶１５）に
入力されている時点でマイクロプロセッサ（１；はコン
トロールバス（α）上に次の読出し指令を出し、このよ
うにして制御記憶１５）にあらかじめ格納されている制
御情報が順次実行される。

〔発明が解決しようとする問題点〕

従来の装置は以上のように動作するので、コントロール
バスＩＱＩ上の読出し指令を制御記憶コントロール部（
６）が受けてから、データバスｌＣ１ヘデータが読出さ
れるまでには遅延時間を必要とし、この遅延時間は一連
のデータ処理時間内にシリアル（５ｅｒｉａｌ　）に加
算される時間となり、そのために電子卓上計算機の制御
処理の実行速度を低下させるという問題点があった。

この発明は上記のような問題点を解決するためになされ
たもので、制御記憶からの絖出し時間は一連のデータ処
理時間内には加算されない電子卓、上針算機を得ること
を目的とする。

〔問題点を解決するための手段〕

この発明では制御記憶部内に自動的に先行アドレスを作
成し、この先行アドレスによ多制御記憶から読出した制
御情報を先行制御情報として制御情報レジスタに記憶し
ておき、次に読出し指令が与えられた時のアドレスバス
上のアドレスが先行アドレスに合致する場合は先行制御
情報を実行制御情報として直ちにデータバス上に出力す
ることにした。

〔作用〕

制御記憶内における制御情報のアドレス順は多くの場合
当該制御情報の実行順に一致するように定めであるので
、現在実行している制御情報のアドレスから次に実行す
べき制御情報のアドレス、すなわち先行アドレスを定め
、先行制御情報を制御記憶からあらかじめ読出してバッ
ファレジスタに格納しておくことは容易である。実際に
アクセスすべきアドレスが先行アドレスと一致するとき
はバッファレジスタ内の先行制御情報を実行制御情報と
して直ちに出力することができるので、制御記憶の続出
しに必要な時間は一連のデータ処理時間からは除外され
ることになる。

〔実施例〕

以下この発明の実施例を図面について説明する。

第１図はこの発明の一実施例を示すブロック図で、第１
図において第２図と同一符号は同−又は相当部分を示し
、（９１，（１０）はバッファレジスタとして使用され
る１対の制御情報レジスタで、２個のレジスタが交互に
使用される。（１１）は制御記憶アドレスレジスタ、（
１２）は演算回路（以下Ｊと略記する）、（１３）は第
２図の（６１に対応する制御記憶コントロール部、（１
４）は比較器、（１５）は第２図の（７１に対応する制
御記憶部、（１６）は第２図の（８）に対応する電子卓
上計算機である。第１図と第２図の相違は制御記憶部（
７）、（１５）だけであるので、この発明の詳細な説明
は制御記憶部１５）についてだけ行う。制御記憶部（１
５）において（ｄ）。

神１はそれぞれコントロール信号線、Ｖ）はインクレメ
ントデータ線、Ｉｇ）は内部アドレス線、（ｈ）は内部
データ線、ｌ＜１は比較器（１４）の出力信号線である
。

制御記憶コントロール部（１３）は、マイクロタロセッ
サ（１）からコントロールパス（１）を介して読出し指
令が与えられたとき、アドレスバス１６）上のアドレス
を制御アドレスレジスタ（１１）　Ｋ入力しそのアドレ
スで制御記憶（５）から実行制御情報を続出してこれを
制御情報レジスタ（９）（レジスタ（９１、（１０）は
交互に使用される）に書込み、このレジスタの内容をデ
ータバス（ｃ）上に出力する。次圧制御記憶コントロー
ル１（１３）はコントロールパス（α＞を通し、制御処
理部（４）に読出し完了信号を送出する。

この読出し完了信号により、制御処理部（４１はデータ
バスｌｃｌ上のデータをデータレジスタ１２１　Ｋ　書
込んだ上で制御処理の実行に入る。

一方、制御記憶コントロール部（１３）は制御記憶アド
レスレジスタ（１１）の内容とインクレメントデータ線
いに送出する所定のインクレメント量をＡＩＩＪ　（１
２）で加算してその加算結果を制御記憶アドレスレジス
タ（１１）にコントロール信号線（＄１上の信号のタイ
ミングで書込んだ後、この制御記憶アドレスレジスタ（
１１）の内容で制御記憶（５１を読出し内部データ線＋
ｈ）　Ｋ出力されたデータを前回データを入力した制御
情報レジスタとは別の制御情報レジスタ（仮に制御情報
レジスタ（１０）とする）に齋込む。この状態のときの
制御記憶アドレスレジスタ（１１）の内容を仮に先行ア
ドレスと言い、制御情報レジスタ（１０）の内容を仮に
先行制御情報と言う。レジスタ（９１，（１０）を交互
に使用して書込みを行い、かつ、その内容をデータバス
Ｔｅｌに出力するよう出力イネーブルの制御を行うのは
コントロール信号線１ｄ）上の信号による。比較器（１
４）は制御記憶アドレスレジスタ（１１）の内容とアド
レスバス（６）上のアドレスとを比較し両者が一致して
いると出力信号線ｉｓ）上に論理「１」の信号を不一致
の場合は論理ｒＯＪの信号を送出する。

制御処理部（４）は前述の制御処理を終了すると、次の
制御情報のアドレスをアドレスバス［６１上に出力して
コントロールパス（α）上に読出し指令を送出する。制
御記憶コントロール部（１３）はこの読出し指令を受け
た時点において比較器出方信号線（ｆｌ上の信号論理が
ｒｌＪであれば、続出しを指令されたデータは既に読出
し済で制御情報レジスタ（１０）内に存在することを意
味するので、制御情報レジスタ（ｌＯ）の内容を実行制
御情報としてデータバスｌｃ）へ出力した後、直ちに続
出し完了信号を制御処理部（４）に送出する。

その後、制御記憶コントロール部（１３）は先に説明し
たと同様の方法で制御記憶アドレスレジスタ（１１）に
新しい先行アドレスを格納し、制御情報レジスタ（９）
に新しい先行制御情報を格納して次の読出し指令を待つ
。

以上のような動作によりて制御記憶（５）の読出しに要
する時間は総合的なデータ処理に必要な時間には加算さ
れないように、他の処理と並行して読出しを行うことが
できる。

コントロールバス（α１上に読出し指令が送出された時
点で出力信号線１ｊ）上の信号論理が「０」であれば、
プログラムが分岐したことを意味するので、その場合は
先行制御情報を使用せず、アドレスバス（６１上のアド
レスを制御記憶アドレスレジスタＣ１力に書込んだ上、
制御記憶（５）にアクセスしなければならない。

但し、電子卓上計算機（１６）内のプログラム制御で、
プログラム分岐を行わないプログラムが用いられるとき
は比較器（１４）を省略することができる。

〔発明の効果〕

以上のようにこの発明によれば、制御処理動作の実行中
に先行制御情報の読出し動作を実行できるようにしたの
で、電子卓上計算機における綜合的な制御処理の実行速
度を向上することができる。

【図面の簡単な説明】

第１図は仁の発明の一実施例を示すブロック図、第２図
は従来の装置を示すブロック図。 （１）はマイクロプロセッサ、（２）はデータレジスタ
、（３）はアドレスレジスタ、１４）は制御処理部、（
５）は制御記憶、＋９１．（１０）はそれぞれ制御情報
レジスタ、（１１）　線制御記憶アドレスレジスタ、（
１２）はＡＬＵ、（１３）は制御記憶コントロール部、
（１４）は比較器、（１５）は制御記憶部、（α）はコ
ントロールパス、（６１ｄ７ドレスバス、ｌＣｌハｆ　
−ｆｉ　ハス。 尚、各図中同一符号は同−又は相当部分を示す。

Claims (1)

1. 【特許請求の範囲】 操作者がキーを使用して入力するデータ及び制御情報に
   従ってデータ処理を実行する機能の他に、操作者がキー
   を使用して入力する制御情報によって起動され制御記憶
   部の制御記憶にあらかじめ格納されている情報を制御処
   理部によって読出して、この読出した情報に従ってデー
   タ処理を実行する機能を有する電子卓上計算機において
   、 上記制御記憶部は、 上記制御処理部からアドレスバス上に送出されるアドレ
   スを一時記憶する制御記憶アドレスレジスタ、 上記制御処理部からコントロールバス上に送出される読
   出し指令に従って上記制御記憶アドレスレジスタに記憶
   するアドレスにより上記制御記憶から制御情報を読出し
   、この読出した制御情報を実行制御情報とし、１対の制
   御情報レジスタのうちの一方の制御情報レジスタに書込
   む実行制御情報書込み手段、 上記一方の制御情報レジスタに書込まれている実行制御
   情報をデータバス上に出力しかつ上記制御処理部のデー
   タレジスタに書込む手段、 上記実行制御情報書込み手段の実行後、上記制御記憶ア
   ドレスレジスタに所定の数値を加算して先行アドレスを
   作成し、この先行アドレスにより上記制御記憶から制御
   情報を読出し、この読出した制御情報を先行制御情報と
   し、上記１対の制御情報レジスタのうちの他方の制御情
   報レジスタに書込む先行制御情報書込み手段、 上記コントロールバス上に次の読出し指令が送出された
   時点において上記制御記憶アドレスレジスタの内容の先
   行アドレスと上記アドレスバス上のアドレスを比較し両
   者が一致するときは上記先行制御情報を実行制御情報と
   して上記データバス上に出力しかつ上記制御処理部のデ
   ータレジスタに書込んだ後次の先行アドレスを作成し次
   の先行制御情報を上記一方の制御情報レジスタに書込む
   手段、 を備えたことを特徴とする電子卓上計算機。