JPH05233366A - ソフトウェア検証方法およびソフトウェア検証装置 - Google Patents
ソフトウェア検証方法およびソフトウェア検証装置Info
- Publication number
- JPH05233366A JPH05233366A JP4030900A JP3090092A JPH05233366A JP H05233366 A JPH05233366 A JP H05233366A JP 4030900 A JP4030900 A JP 4030900A JP 3090092 A JP3090092 A JP 3090092A JP H05233366 A JPH05233366 A JP H05233366A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- verification
- inter
- rom
- software
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】ひとつのオペレーティングシステムと複数のタ
スクとから構成されるソフトウェアの結合試験に際して
検証者の検証の手間を軽減できるソフトウェア検証方法
およびソフトウェア検証装置を提供する。 【構成】ＲＯＭアクセス監視部５は、ＣＰＵ１がアクセ
スするＲＯＭアドレスを監視し、タスク間同期通信機能
を提供するマクロ関数に対するＲＯＭアクセスの発生に
よりタスク間同期通信の発生を認識してクロック制御部
４にＣＰＵ１をホールド状態にする要求を行なう。検証
部７は、ＣＰＵ１がホールド状態にある間にＲＡＭ３を
検索して、その情報内容と比較情報記録部６のタスク間
をやり取りされる情報内容とを比較して、内容が一致し
た場合はクロック制御部４にＣＰＵ１を再度動作状態に
する要求を出力して検証を続行し、一致しなかった場合
は検証者にエラーの発生を通知して検証を中断させる。
スクとから構成されるソフトウェアの結合試験に際して
検証者の検証の手間を軽減できるソフトウェア検証方法
およびソフトウェア検証装置を提供する。 【構成】ＲＯＭアクセス監視部５は、ＣＰＵ１がアクセ
スするＲＯＭアドレスを監視し、タスク間同期通信機能
を提供するマクロ関数に対するＲＯＭアクセスの発生に
よりタスク間同期通信の発生を認識してクロック制御部
４にＣＰＵ１をホールド状態にする要求を行なう。検証
部７は、ＣＰＵ１がホールド状態にある間にＲＡＭ３を
検索して、その情報内容と比較情報記録部６のタスク間
をやり取りされる情報内容とを比較して、内容が一致し
た場合はクロック制御部４にＣＰＵ１を再度動作状態に
する要求を出力して検証を続行し、一致しなかった場合
は検証者にエラーの発生を通知して検証を中断させる。
Description
【０００１】
【産業上の利用分野】本発明は、ひとつのオペレーティ
ングシステムと複数のタスクとから構成されるソフトウ
ェアの結合試験に用いるソフトウェア検証方法およびソ
フトウェア検証装置に関するものである。
ングシステムと複数のタスクとから構成されるソフトウ
ェアの結合試験に用いるソフトウェア検証方法およびソ
フトウェア検証装置に関するものである。
【０００２】
【従来の技術】ＩＳＤＮ基本インタフェースなどの通信
プロトコル処理をマイクロコンピュータなどを使用して
ソフトウェアにより実現する場合、そのソフトウェア
は、通信プロトコルにおける各レイヤ概念の処理を個別
に実現する複数のタスクを、ひとつのオペレーティング
システムが管理して動作するように構成することが、一
般的によく用いられる。また、その他の制御用ソフトウ
ェアにおいても、実現する処理の大規模化、複雑化など
に伴い、ひとつのオペレーティングシステムと複数のタ
スクとから構成することが多くなってきている。
プロトコル処理をマイクロコンピュータなどを使用して
ソフトウェアにより実現する場合、そのソフトウェア
は、通信プロトコルにおける各レイヤ概念の処理を個別
に実現する複数のタスクを、ひとつのオペレーティング
システムが管理して動作するように構成することが、一
般的によく用いられる。また、その他の制御用ソフトウ
ェアにおいても、実現する処理の大規模化、複雑化など
に伴い、ひとつのオペレーティングシステムと複数のタ
スクとから構成することが多くなってきている。
【０００３】これらのソフトウェアでは、従来、オペレ
ーティングシステムが提供するタスク間同期通信機能を
用いて各タスクが連動し、処理を実現していた。たとえ
ば通信プロトコル処理の場合には、タスクは規格で定義
されているレイヤエンティティを具現化したものとな
り、レイヤエンティティ間の情報交換概念であるプリミ
ティブを、代表的なタスク間同期通信機能であるメール
ボックスまたはイベントフラグにより実現している。
ーティングシステムが提供するタスク間同期通信機能を
用いて各タスクが連動し、処理を実現していた。たとえ
ば通信プロトコル処理の場合には、タスクは規格で定義
されているレイヤエンティティを具現化したものとな
り、レイヤエンティティ間の情報交換概念であるプリミ
ティブを、代表的なタスク間同期通信機能であるメール
ボックスまたはイベントフラグにより実現している。
【０００４】このようなソフトウェアは、オペレーティ
ングシステムおよび各タスクをそれぞれ部品ソフトウェ
アとして捉え、別々の開発者がそれら部品ソフトウェア
を個別に並行して開発することにより、総開発期間を短
縮できることが大きな利点である。
ングシステムおよび各タスクをそれぞれ部品ソフトウェ
アとして捉え、別々の開発者がそれら部品ソフトウェア
を個別に並行して開発することにより、総開発期間を短
縮できることが大きな利点である。
【０００５】
【発明が解決しようとする課題】しかし上記従来の方式
では、開発した部品ソフトウェアを結合した時点で、ソ
フトウェアの検証に膨大な手間がかかるという欠点を有
していた。これは、ソフトウェアの動作の正当性を検証
するためには、時間の経過にしたがった一連のタスク間
同期通信が行われる過程である動作シーケンスの正当性
を確認する必要があり、かつ、タスク間同期通信機能に
よってタスク間をやり取りされる情報量が膨大であるに
もかかわらず、従来よりソフトウェアの検証に用いられ
ているデバッガでは、ソフトウェアのある一時点におけ
るシステム内情報を確認することか、またはタスク切り
換えの発生シーケンス程度の情報を確認することしかで
きないためである。
では、開発した部品ソフトウェアを結合した時点で、ソ
フトウェアの検証に膨大な手間がかかるという欠点を有
していた。これは、ソフトウェアの動作の正当性を検証
するためには、時間の経過にしたがった一連のタスク間
同期通信が行われる過程である動作シーケンスの正当性
を確認する必要があり、かつ、タスク間同期通信機能に
よってタスク間をやり取りされる情報量が膨大であるに
もかかわらず、従来よりソフトウェアの検証に用いられ
ているデバッガでは、ソフトウェアのある一時点におけ
るシステム内情報を確認することか、またはタスク切り
換えの発生シーケンス程度の情報を確認することしかで
きないためである。
【０００６】本発明はかかる事情に鑑みて成されたもの
であり、ひとつのオペレーティングシステムと複数のタ
スクとから構成されるソフトウェアの結合試験に際して
検証者の検証の手間を軽減できるソフトウェア検証方法
およびソフトウェア検証装置を提供することを目的とす
る。
であり、ひとつのオペレーティングシステムと複数のタ
スクとから構成されるソフトウェアの結合試験に際して
検証者の検証の手間を軽減できるソフトウェア検証方法
およびソフトウェア検証装置を提供することを目的とす
る。
【０００７】
【課題を解決するための手段】本発明のソフトウェア検
証方法は、検証対象のソフトウェアを実行処理するＣＰ
Ｕと、前記ソフトウェアを格納するＲＯＭと、前記ソフ
トウェアを実行処理する上での変数領域を提供するＲＡ
Ｍと、前記ＣＰＵに動作クロックを提供して動作状態に
する状態と、ＣＰＵへの動作クロックの供給を一時的に
停止してホールド状態にする状態とを、外部からの要求
に応じて切り換え可能なクロック制御部と、ＲＯＭアク
セス監視ステップでタスク間同期通信の発生を認識する
ためのＲＯＭアドレスを得るための情報と、タスク間同
期通信が発生した時点においてタスク間をやり取りされ
る情報内容とを、タスク間同期通信の発生が期待される
時間順序にしたがって格納する比較情報記録部とを用い
て、前記ＣＰＵがアクセスするＲＯＭアドレスを監視
し、タスク間同期通信機能を提供するマクロ関数に対す
るＲＯＭアクセスの発生によりタスク間同期通信の発生
を認識して前記クロック制御部に前記ＣＰＵをホールド
状態にする要求を行なうＲＯＭアクセス監視ステップ
と、前記ＣＰＵがホールド状態にある間に前記ＲＡＭを
検索して、その情報内容と前記比較情報記録部のタスク
間をやり取りされる情報内容とを比較して、内容が一致
した場合は前記クロック制御部に前記ＣＰＵを再度動作
状態にする要求を出力して検証を続行し、一致しなかっ
た場合は検証者にエラーの発生を通知して検証を中断さ
せる検証ステップとを実行することを特徴としている。
証方法は、検証対象のソフトウェアを実行処理するＣＰ
Ｕと、前記ソフトウェアを格納するＲＯＭと、前記ソフ
トウェアを実行処理する上での変数領域を提供するＲＡ
Ｍと、前記ＣＰＵに動作クロックを提供して動作状態に
する状態と、ＣＰＵへの動作クロックの供給を一時的に
停止してホールド状態にする状態とを、外部からの要求
に応じて切り換え可能なクロック制御部と、ＲＯＭアク
セス監視ステップでタスク間同期通信の発生を認識する
ためのＲＯＭアドレスを得るための情報と、タスク間同
期通信が発生した時点においてタスク間をやり取りされ
る情報内容とを、タスク間同期通信の発生が期待される
時間順序にしたがって格納する比較情報記録部とを用い
て、前記ＣＰＵがアクセスするＲＯＭアドレスを監視
し、タスク間同期通信機能を提供するマクロ関数に対す
るＲＯＭアクセスの発生によりタスク間同期通信の発生
を認識して前記クロック制御部に前記ＣＰＵをホールド
状態にする要求を行なうＲＯＭアクセス監視ステップ
と、前記ＣＰＵがホールド状態にある間に前記ＲＡＭを
検索して、その情報内容と前記比較情報記録部のタスク
間をやり取りされる情報内容とを比較して、内容が一致
した場合は前記クロック制御部に前記ＣＰＵを再度動作
状態にする要求を出力して検証を続行し、一致しなかっ
た場合は検証者にエラーの発生を通知して検証を中断さ
せる検証ステップとを実行することを特徴としている。
【０００８】本発明のソフトウェア検証装置は、検証対
象のソフトウェアを実行処理するＣＰＵと、前記ソフト
ウェアを格納するＲＯＭと、前記ソフトウェアを実行処
理する上での変数領域を提供するＲＡＭと、前記ＣＰＵ
に動作クロックを提供して動作状態にする状態と、ＣＰ
Ｕへの動作クロックの供給を一時的に停止してホールド
状態にする状態とを、外部からの要求に応じて切り換え
可能なクロック制御部と、前記ＣＰＵがアクセスするＲ
ＯＭアドレスを監視し、タスク間同期通信機能を提供す
るマクロ関数に対するＲＯＭアクセスの発生によりタス
ク間同期通信の発生を認識して前記クロック制御部に前
記ＣＰＵをホールド状態にする要求を行なうＲＯＭアク
セス監視部と、このＲＯＭアクセス監視部がタスク間同
期通信の発生を認識するためのＲＯＭアドレスを得るた
めの情報と、タスク間同期通信が発生した時点において
タスク間をやり取りされる情報内容とを、タスク間同期
通信の発生が期待される時間順序にしたがって格納する
比較情報記録部と、前記ＣＰＵがホールド状態にある間
に前記ＲＡＭを検索して、その情報内容と前記比較情報
記録部のタスク間をやり取りされる情報内容とを比較し
て、内容が一致した場合は前記クロック制御部に前記Ｃ
ＰＵを再度動作状態にする要求を出力して検証を続行
し、一致しなかった場合は検証者にエラーの発生を通知
して検証を中断させる検証部とを備えたことを特徴とし
ている。
象のソフトウェアを実行処理するＣＰＵと、前記ソフト
ウェアを格納するＲＯＭと、前記ソフトウェアを実行処
理する上での変数領域を提供するＲＡＭと、前記ＣＰＵ
に動作クロックを提供して動作状態にする状態と、ＣＰ
Ｕへの動作クロックの供給を一時的に停止してホールド
状態にする状態とを、外部からの要求に応じて切り換え
可能なクロック制御部と、前記ＣＰＵがアクセスするＲ
ＯＭアドレスを監視し、タスク間同期通信機能を提供す
るマクロ関数に対するＲＯＭアクセスの発生によりタス
ク間同期通信の発生を認識して前記クロック制御部に前
記ＣＰＵをホールド状態にする要求を行なうＲＯＭアク
セス監視部と、このＲＯＭアクセス監視部がタスク間同
期通信の発生を認識するためのＲＯＭアドレスを得るた
めの情報と、タスク間同期通信が発生した時点において
タスク間をやり取りされる情報内容とを、タスク間同期
通信の発生が期待される時間順序にしたがって格納する
比較情報記録部と、前記ＣＰＵがホールド状態にある間
に前記ＲＡＭを検索して、その情報内容と前記比較情報
記録部のタスク間をやり取りされる情報内容とを比較し
て、内容が一致した場合は前記クロック制御部に前記Ｃ
ＰＵを再度動作状態にする要求を出力して検証を続行
し、一致しなかった場合は検証者にエラーの発生を通知
して検証を中断させる検証部とを備えたことを特徴とし
ている。
【０００９】
【作用】本発明のソフトウェア検証方法においては、検
証対象のソフトウェアを実行処理するＣＰＵと、ソフト
ウェアを格納するＲＯＭと、ソフトウェアを実行処理す
る上での変数領域を提供するＲＡＭと、ＣＰＵに動作ク
ロックを提供して動作状態にする状態と、ＣＰＵへの動
作クロックの供給を一時的に停止してホールド状態にす
る状態とを、外部からの要求に応じて切り換え可能なク
ロック制御部と、ＲＯＭアクセス監視ステップでタスク
間同期通信の発生を認識するためのＲＯＭアドレスを得
るための情報と、タスク間同期通信が発生した時点にお
いてタスク間をやり取りされる情報内容とを、タスク間
同期通信の発生が期待される時間順序にしたがって格納
する比較情報記録部とを用い、ＲＯＭアクセス監視ステ
ップで、ＣＰＵがアクセスするＲＯＭアドレスを監視
し、タスク間同期通信機能を提供するマクロ関数に対す
るＲＯＭアクセスの発生によりタスク間同期通信の発生
を認識してクロック制御部にＣＰＵをホールド状態にす
る要求を行ない、検証ステップで、ＣＰＵがホールド状
態にある間にＲＡＭを検索して、その情報内容と比較情
報記録部のタスク間をやり取りされる情報内容とを比較
して、内容が一致した場合はクロック制御部にＣＰＵを
再度動作状態にする要求を出力して検証を続行し、一致
しなかった場合は検証者にエラーの発生を通知して検証
を中断させる。
証対象のソフトウェアを実行処理するＣＰＵと、ソフト
ウェアを格納するＲＯＭと、ソフトウェアを実行処理す
る上での変数領域を提供するＲＡＭと、ＣＰＵに動作ク
ロックを提供して動作状態にする状態と、ＣＰＵへの動
作クロックの供給を一時的に停止してホールド状態にす
る状態とを、外部からの要求に応じて切り換え可能なク
ロック制御部と、ＲＯＭアクセス監視ステップでタスク
間同期通信の発生を認識するためのＲＯＭアドレスを得
るための情報と、タスク間同期通信が発生した時点にお
いてタスク間をやり取りされる情報内容とを、タスク間
同期通信の発生が期待される時間順序にしたがって格納
する比較情報記録部とを用い、ＲＯＭアクセス監視ステ
ップで、ＣＰＵがアクセスするＲＯＭアドレスを監視
し、タスク間同期通信機能を提供するマクロ関数に対す
るＲＯＭアクセスの発生によりタスク間同期通信の発生
を認識してクロック制御部にＣＰＵをホールド状態にす
る要求を行ない、検証ステップで、ＣＰＵがホールド状
態にある間にＲＡＭを検索して、その情報内容と比較情
報記録部のタスク間をやり取りされる情報内容とを比較
して、内容が一致した場合はクロック制御部にＣＰＵを
再度動作状態にする要求を出力して検証を続行し、一致
しなかった場合は検証者にエラーの発生を通知して検証
を中断させる。
【００１０】本発明のソフトウェア検証装置において、
ＣＰＵは、検証対象のソフトウェアを実行処理する。Ｒ
ＯＭは、ソフトウェアを格納する。ＲＡＭは、ソフトウ
ェアを実行処理する上での変数領域を提供する。クロッ
ク制御部は、ＣＰＵに動作クロックを提供して動作状態
にする状態と、ＣＰＵへの動作クロックの供給を一時的
に停止してホールド状態にする状態とを、外部からの要
求に応じて切り換える。ＲＯＭアクセス監視部は、ＣＰ
ＵがアクセスするＲＯＭアドレスを監視し、タスク間同
期通信機能を提供するマクロ関数に対するＲＯＭアクセ
スの発生によりタスク間同期通信の発生を認識してクロ
ック制御部にＣＰＵをホールド状態にする要求を行な
う。比較情報記録部は、ＲＯＭアクセス監視部がタスク
間同期通信の発生を認識するためのＲＯＭアドレスを得
るための情報と、タスク間同期通信が発生した時点にお
いてタスク間をやり取りされる情報内容とを、タスク間
同期通信の発生が期待される時間順序にしたがって格納
する。検証部は、ＣＰＵがホールド状態にある間にＲＡ
Ｍを検索して、その情報内容と比較情報記録部のタスク
間をやり取りされる情報内容とを比較して、内容が一致
した場合はクロック制御部にＣＰＵを再度動作状態にす
る要求を出力して検証を続行し、一致しなかった場合は
検証者にエラーの発生を通知して検証を中断させる。
ＣＰＵは、検証対象のソフトウェアを実行処理する。Ｒ
ＯＭは、ソフトウェアを格納する。ＲＡＭは、ソフトウ
ェアを実行処理する上での変数領域を提供する。クロッ
ク制御部は、ＣＰＵに動作クロックを提供して動作状態
にする状態と、ＣＰＵへの動作クロックの供給を一時的
に停止してホールド状態にする状態とを、外部からの要
求に応じて切り換える。ＲＯＭアクセス監視部は、ＣＰ
ＵがアクセスするＲＯＭアドレスを監視し、タスク間同
期通信機能を提供するマクロ関数に対するＲＯＭアクセ
スの発生によりタスク間同期通信の発生を認識してクロ
ック制御部にＣＰＵをホールド状態にする要求を行な
う。比較情報記録部は、ＲＯＭアクセス監視部がタスク
間同期通信の発生を認識するためのＲＯＭアドレスを得
るための情報と、タスク間同期通信が発生した時点にお
いてタスク間をやり取りされる情報内容とを、タスク間
同期通信の発生が期待される時間順序にしたがって格納
する。検証部は、ＣＰＵがホールド状態にある間にＲＡ
Ｍを検索して、その情報内容と比較情報記録部のタスク
間をやり取りされる情報内容とを比較して、内容が一致
した場合はクロック制御部にＣＰＵを再度動作状態にす
る要求を出力して検証を続行し、一致しなかった場合は
検証者にエラーの発生を通知して検証を中断させる。
【００１１】
【実施例】以下、本発明の実施例を図面を用いて詳細に
説明する。図１は本発明の一実施例におけるソフトウェ
ア検証装置の構成図で、このソフトウェア検証装置は、
ＣＰＵ１と、ＲＯＭ２と、ＲＡＭ３と、クロック制御部
４と、ＲＯＭアクセス監視部５と、比較情報記録部６
と、検証部７とを備えている。ＣＰＵ１は、検証対象の
ソフトウェアを実行処理する。ＲＯＭ２には、ソフトウ
ェアが格納される。このソフトウェアのオペレーティン
グシステムは、タスク間同期通信機能としてメールボッ
クス機能を提供する。ＲＡＭ３には、ＣＰＵ１がソフト
ウェアを実行処理する際の変数データなどが格納され
る。クロック制御部４は、ＣＰＵ１に動作クロックを供
給する。ＲＯＭアクセス監視部５は、ＣＰＵ１の実行処
理においてアクセスされるＲＯＭアドレスを監視してタ
スク間同期通信の発生を検出する。比較情報記録部６に
は、ソフトウェアの検証する動作シーケンスにおいて検
証者が設定するタスク間同期通信でやり取りされる情報
が格納される。検証部７は、ＲＡＭ３と比較情報記録部
６との情報をタスク間同期通信が発生した時点で比較検
証する。
説明する。図１は本発明の一実施例におけるソフトウェ
ア検証装置の構成図で、このソフトウェア検証装置は、
ＣＰＵ１と、ＲＯＭ２と、ＲＡＭ３と、クロック制御部
４と、ＲＯＭアクセス監視部５と、比較情報記録部６
と、検証部７とを備えている。ＣＰＵ１は、検証対象の
ソフトウェアを実行処理する。ＲＯＭ２には、ソフトウ
ェアが格納される。このソフトウェアのオペレーティン
グシステムは、タスク間同期通信機能としてメールボッ
クス機能を提供する。ＲＡＭ３には、ＣＰＵ１がソフト
ウェアを実行処理する際の変数データなどが格納され
る。クロック制御部４は、ＣＰＵ１に動作クロックを供
給する。ＲＯＭアクセス監視部５は、ＣＰＵ１の実行処
理においてアクセスされるＲＯＭアドレスを監視してタ
スク間同期通信の発生を検出する。比較情報記録部６に
は、ソフトウェアの検証する動作シーケンスにおいて検
証者が設定するタスク間同期通信でやり取りされる情報
が格納される。検証部７は、ＲＡＭ３と比較情報記録部
６との情報をタスク間同期通信が発生した時点で比較検
証する。
【００１２】図２はＲＡＭ３の内容の説明図で、ＲＡＭ
３は、各受信タスク毎のメールボックス管理領域と、メ
ールボックス機能によりやり取りされる情報の格納領域
として用いる一定数の固定長のバッファからなる各タス
クの共用領域としのバッファ領域とを有している。そし
て、メールボックス機能においては、各受信タスクのメ
ールボックス管理領域内のバッファアドレス格納域に、
その時点で使用しているバッファの先頭アドレスを格納
することで、タスク間をやり取りされる情報を受信タス
クへと通信することを実現する。さらに複数のタスク間
同期通信が一時点でひとつのタスクに発生した場合に対
応するため、バッファの末尾には別のバッファの先頭ア
ドレスを格納する領域を設けて、バッファとともにリス
ト構造を形成している。そして、リスト構造の末尾のバ
ッファの末尾領域には、他のバッファの先頭アドレスと
は一致しない値である終了記号を格納する。図２におい
ては、タスク１がバッファ３につづいてバッファ１の２
つの受信を完了しており、タスク２がバッファ２のみの
受信を完了している状態を示している。
３は、各受信タスク毎のメールボックス管理領域と、メ
ールボックス機能によりやり取りされる情報の格納領域
として用いる一定数の固定長のバッファからなる各タス
クの共用領域としのバッファ領域とを有している。そし
て、メールボックス機能においては、各受信タスクのメ
ールボックス管理領域内のバッファアドレス格納域に、
その時点で使用しているバッファの先頭アドレスを格納
することで、タスク間をやり取りされる情報を受信タス
クへと通信することを実現する。さらに複数のタスク間
同期通信が一時点でひとつのタスクに発生した場合に対
応するため、バッファの末尾には別のバッファの先頭ア
ドレスを格納する領域を設けて、バッファとともにリス
ト構造を形成している。そして、リスト構造の末尾のバ
ッファの末尾領域には、他のバッファの先頭アドレスと
は一致しない値である終了記号を格納する。図２におい
ては、タスク１がバッファ３につづいてバッファ１の２
つの受信を完了しており、タスク２がバッファ２のみの
受信を完了している状態を示している。
【００１３】図３は比較情報記録部６の内容の説明図
で、比較情報記録部６は、ＥＰＲＯＭにより構成されて
いる。ＲＯＭ２に格納されたソフトウェアに対して検証
を行なうに際して、検証者は、検証しようとするソフト
ウェアの動作シーケンスにおいて発生することが期待さ
れるタスク間同期通信機能を提供するマクロ関数におい
て、タスクへのリターン処理が行なわれるアドレスと、
その時点の受信タスクのメールボックス管理領域内のバ
ッファアドレス格納域のアドレスと、その時点のタスク
間同期通信によってやり取りされるされることが期待さ
れる情報内容とを、タスク間同期通信が発生する時間順
序に従って比較情報記録部６に図３のように格納し、最
後にマクロ関数においてタスクへのリターン処理が行な
われるアドレス値とは異なる識別可能な終了記号を格納
する。
で、比較情報記録部６は、ＥＰＲＯＭにより構成されて
いる。ＲＯＭ２に格納されたソフトウェアに対して検証
を行なうに際して、検証者は、検証しようとするソフト
ウェアの動作シーケンスにおいて発生することが期待さ
れるタスク間同期通信機能を提供するマクロ関数におい
て、タスクへのリターン処理が行なわれるアドレスと、
その時点の受信タスクのメールボックス管理領域内のバ
ッファアドレス格納域のアドレスと、その時点のタスク
間同期通信によってやり取りされるされることが期待さ
れる情報内容とを、タスク間同期通信が発生する時間順
序に従って比較情報記録部６に図３のように格納し、最
後にマクロ関数においてタスクへのリターン処理が行な
われるアドレス値とは異なる識別可能な終了記号を格納
する。
【００１４】次に動作を説明する。先ず検証の準備とし
て検証部７は、比較情報記録部６に対するアドレスカウ
ンタの値を０に初期化する。これにより比較情報記録部
６は、最初に監視されるべきマクロ関数からのリターン
処理が行なわれる時にＲＯＭ２がアクセスされるアドレ
スを出力し、このアドレス値をＲＯＭアクセス監視部５
が内部のアドレスレジスタに格納する。
て検証部７は、比較情報記録部６に対するアドレスカウ
ンタの値を０に初期化する。これにより比較情報記録部
６は、最初に監視されるべきマクロ関数からのリターン
処理が行なわれる時にＲＯＭ２がアクセスされるアドレ
スを出力し、このアドレス値をＲＯＭアクセス監視部５
が内部のアドレスレジスタに格納する。
【００１５】そして検証は、ＣＰＵ１が、クロック制御
部４から供給される動作クロックによってＲＯＭ２およ
びＲＡＭ３をアクセスしながらソフトウェアを実行処理
することで開始される。このときＣＰＵ１は動作状態で
ある。この状態において、ＲＯＭアクセス監視部５は、
ＣＰＵ１が命令を一つ実行する毎にＲＯＭ２をアクセス
するアドレスが、比較情報記録部６内のアドレスレジス
タの値と一致するか否かを比較する。ここで、タスク間
同期通信機能が実行されると、やり取りされる情報が当
該メールボックスバッファ内に格納されて、さらにその
メールボックスバッファの先頭アドレスが当該タスクの
メールボックス管理領域内のバッファアドレス格納域に
格納された状態で、ＲＯＭアクセス監視部５により一致
が検出される。これによりＲＯＭアクセス監視部５は、
クロック制御部４にＣＰＵ１をホールド状態にする要求
を行ない、これによりクロック制御部４は、ＣＰＵ１へ
の動作クロックの供給を一時的に停止してＣＰＵ１をホ
ールド状態にする。これにより検証部７は、ＣＰＵ１が
ホールド状態にある間に、比較情報記録部６に対するア
ドレスカウンタをインクリメントして、比較情報記録部
６に当該タスク間同期通信における受信タスクのメール
ボックス管理領域内のバッファアドレス格納域のアドレ
スを出力させ、さらにそのアドレスを用いてＲＡＭ３を
アクセスし、ＲＡＭ３内の当該バッファの先頭アドレス
を得て、その先頭アドレスにより通信内容比較時に用い
るＲＡＭ３に対するアドレスカウンタを初期化し、さら
に、比較情報記録部６に対するアドレスカウンタをイン
クリメントする。さらに検証部７は、上記２つのアドレ
スカウンタを同時にインクリメントしながら、固定長バ
ッファの情報内容の大きさの回数だけ、比較情報記録部
６に記録されている内容とＲＡＭ３に格納されている内
容とを比較し、その内容がすべて一致した場合は、比較
情報記録部６のアドレスカウンタをインクリメントして
次に監視すべきＲＯＭアドレスを出力させて、その値を
上記のようにＲＯＭアクセス監視部５内のアドレスレジ
スタに格納した後、クロック制御部４にＣＰＵ１を再度
動作状態にする要求を出して検証を続行する。これによ
りＲＯＭアクセス監視部５は、次に記録されているＲＯ
Ｍアドレスへのアクセスに対する監視を行なう。以上の
過程を比較情報記録部６が終了記号を出力して記録され
ている情報がなくなったことが判明するまで繰り返す。
終了時には、検証部７は、例えば図外のＬＥＤを点灯さ
せて検証者に検証の終了を通知する。また、比較した内
容が一致しなかった場合、検証部７は、別のＬＥＤを点
灯させて検証者にエラーの発生を通知して検証を中断さ
せる。
部４から供給される動作クロックによってＲＯＭ２およ
びＲＡＭ３をアクセスしながらソフトウェアを実行処理
することで開始される。このときＣＰＵ１は動作状態で
ある。この状態において、ＲＯＭアクセス監視部５は、
ＣＰＵ１が命令を一つ実行する毎にＲＯＭ２をアクセス
するアドレスが、比較情報記録部６内のアドレスレジス
タの値と一致するか否かを比較する。ここで、タスク間
同期通信機能が実行されると、やり取りされる情報が当
該メールボックスバッファ内に格納されて、さらにその
メールボックスバッファの先頭アドレスが当該タスクの
メールボックス管理領域内のバッファアドレス格納域に
格納された状態で、ＲＯＭアクセス監視部５により一致
が検出される。これによりＲＯＭアクセス監視部５は、
クロック制御部４にＣＰＵ１をホールド状態にする要求
を行ない、これによりクロック制御部４は、ＣＰＵ１へ
の動作クロックの供給を一時的に停止してＣＰＵ１をホ
ールド状態にする。これにより検証部７は、ＣＰＵ１が
ホールド状態にある間に、比較情報記録部６に対するア
ドレスカウンタをインクリメントして、比較情報記録部
６に当該タスク間同期通信における受信タスクのメール
ボックス管理領域内のバッファアドレス格納域のアドレ
スを出力させ、さらにそのアドレスを用いてＲＡＭ３を
アクセスし、ＲＡＭ３内の当該バッファの先頭アドレス
を得て、その先頭アドレスにより通信内容比較時に用い
るＲＡＭ３に対するアドレスカウンタを初期化し、さら
に、比較情報記録部６に対するアドレスカウンタをイン
クリメントする。さらに検証部７は、上記２つのアドレ
スカウンタを同時にインクリメントしながら、固定長バ
ッファの情報内容の大きさの回数だけ、比較情報記録部
６に記録されている内容とＲＡＭ３に格納されている内
容とを比較し、その内容がすべて一致した場合は、比較
情報記録部６のアドレスカウンタをインクリメントして
次に監視すべきＲＯＭアドレスを出力させて、その値を
上記のようにＲＯＭアクセス監視部５内のアドレスレジ
スタに格納した後、クロック制御部４にＣＰＵ１を再度
動作状態にする要求を出して検証を続行する。これによ
りＲＯＭアクセス監視部５は、次に記録されているＲＯ
Ｍアドレスへのアクセスに対する監視を行なう。以上の
過程を比較情報記録部６が終了記号を出力して記録され
ている情報がなくなったことが判明するまで繰り返す。
終了時には、検証部７は、例えば図外のＬＥＤを点灯さ
せて検証者に検証の終了を通知する。また、比較した内
容が一致しなかった場合、検証部７は、別のＬＥＤを点
灯させて検証者にエラーの発生を通知して検証を中断さ
せる。
【００１６】このように、ＣＰＵ１がアクセスするＲＯ
Ｍアドレスを監視し、タスク間同期通信機能を提供する
マクロ関数に対するＲＯＭアクセスの発生によりタスク
間同期通信の発生を認識してクロック制御部４にＣＰＵ
ＣＰＵ１をホールド状態にする要求を行ない、ＣＰＵ１
がホールド状態にある間にＲＡＭ３を検索して、その情
報内容と比較情報記録部６のタスク間をやり取りされる
情報内容とを比較して、内容が一致した場合はクロック
制御部４にＣＰＵ１を再度動作状態にする要求を出力し
て検証を続行し、一致しなかった場合は検証者にエラー
の発生を通知して検証を中断させるので、自動的に検証
を行うことができることから、ひとつのオペレーティン
グシステムと複数のタスクとから構成されるソフトウェ
アの結合試験において、ソフトウェアの動作シーケンス
の検証中に検証者が検証環境の操作をする必要がなくな
り、検証の手間を軽減できる。
Ｍアドレスを監視し、タスク間同期通信機能を提供する
マクロ関数に対するＲＯＭアクセスの発生によりタスク
間同期通信の発生を認識してクロック制御部４にＣＰＵ
ＣＰＵ１をホールド状態にする要求を行ない、ＣＰＵ１
がホールド状態にある間にＲＡＭ３を検索して、その情
報内容と比較情報記録部６のタスク間をやり取りされる
情報内容とを比較して、内容が一致した場合はクロック
制御部４にＣＰＵ１を再度動作状態にする要求を出力し
て検証を続行し、一致しなかった場合は検証者にエラー
の発生を通知して検証を中断させるので、自動的に検証
を行うことができることから、ひとつのオペレーティン
グシステムと複数のタスクとから構成されるソフトウェ
アの結合試験において、ソフトウェアの動作シーケンス
の検証中に検証者が検証環境の操作をする必要がなくな
り、検証の手間を軽減できる。
【００１７】
【発明の効果】以上説明したように本発明によれば、Ｃ
ＰＵがアクセスするＲＯＭアドレスを監視し、タスク間
同期通信機能を提供するマクロ関数に対するＲＯＭアク
セスの発生によりタスク間同期通信の発生を認識してク
ロック制御部にＣＰＵをホールド状態にする要求を行な
い、ＣＰＵがホールド状態にある間にＲＡＭを検索し
て、その情報内容と比較情報記録部のタスク間をやり取
りされる情報内容とを比較して、内容が一致した場合は
クロック制御部にＣＰＵを再度動作状態にする要求を出
力して検証を続行し、一致しなかった場合は検証者にエ
ラーの発生を通知して検証を中断させるので、自動的に
検証を行うことができることから、ひとつのオペレーテ
ィングシステムと複数のタスクとから構成されるソフト
ウェアの結合試験において、ソフトウェアの動作シーケ
ンスの検証中に検証者が検証環境の操作をする必要がな
くなり、検証の手間を軽減できる。
ＰＵがアクセスするＲＯＭアドレスを監視し、タスク間
同期通信機能を提供するマクロ関数に対するＲＯＭアク
セスの発生によりタスク間同期通信の発生を認識してク
ロック制御部にＣＰＵをホールド状態にする要求を行な
い、ＣＰＵがホールド状態にある間にＲＡＭを検索し
て、その情報内容と比較情報記録部のタスク間をやり取
りされる情報内容とを比較して、内容が一致した場合は
クロック制御部にＣＰＵを再度動作状態にする要求を出
力して検証を続行し、一致しなかった場合は検証者にエ
ラーの発生を通知して検証を中断させるので、自動的に
検証を行うことができることから、ひとつのオペレーテ
ィングシステムと複数のタスクとから構成されるソフト
ウェアの結合試験において、ソフトウェアの動作シーケ
ンスの検証中に検証者が検証環境の操作をする必要がな
くなり、検証の手間を軽減できる。
【図１】本発明の一実施例におけるソフトウェア検証装
置の構成図である。
置の構成図である。
【図２】ＲＡＭの内容の説明図である。
【図３】比較情報記録部の内容の説明図である。
１ ＣＰＵ ２ ＲＯＭ ３ ＲＡＭ ４ クロック制御部 ５ ＲＯＭアクセス監視部 ６ 比較情報記録部 ７ 検証部
Claims (2)
- 【請求項１】 検証対象のソフトウェアを実行処理する
ＣＰＵと、 前記ソフトウェアを格納するＲＯＭと、 前記ソフトウェアを実行処理する上での変数領域を提供
するＲＡＭと、 前記ＣＰＵに動作クロックを提供して動作状態にする状
態と、ＣＰＵへの動作クロックの供給を一時的に停止し
てホールド状態にする状態とを、外部からの要求に応じ
て切り換え可能なクロック制御部と、 ＲＯＭアクセス監視ステップでタスク間同期通信の発生
を認識するためのＲＯＭアドレスを得るための情報と、
タスク間同期通信が発生した時点においてタスク間をや
り取りされる情報内容とを、タスク間同期通信の発生が
期待される時間順序にしたがって格納する比較情報記録
部とを用いて、 前記ＣＰＵがアクセスするＲＯＭアドレスを監視し、タ
スク間同期通信機能を提供するマクロ関数に対するＲＯ
Ｍアクセスの発生によりタスク間同期通信の発生を認識
して前記クロック制御部に前記ＣＰＵをホールド状態に
する要求を行なうＲＯＭアクセス監視ステップと、 前記ＣＰＵがホールド状態にある間に前記ＲＡＭを検索
して、その情報内容と前記比較情報記録部のタスク間を
やり取りされる情報内容とを比較して、内容が一致した
場合は前記クロック制御部に前記ＣＰＵを再度動作状態
にする要求を出力して検証を続行し、一致しなかった場
合は検証者にエラーの発生を通知して検証を中断させる
検証ステップとを実行することを特徴とするソフトウェ
ア検証方法。 - 【請求項２】 検証対象のソフトウェアを実行処理する
ＣＰＵと、 前記ソフトウェアを格納するＲＯＭと、 前記ソフトウェアを実行処理する上での変数領域を提供
するＲＡＭと、 前記ＣＰＵに動作クロックを提供して動作状態にする状
態と、ＣＰＵへの動作クロックの供給を一時的に停止し
てホールド状態にする状態とを、外部からの要求に応じ
て切り換え可能なクロック制御部と、 前記ＣＰＵがアクセスするＲＯＭアドレスを監視し、タ
スク間同期通信機能を提供するマクロ関数に対するＲＯ
Ｍアクセスの発生によりタスク間同期通信の発生を認識
して前記クロック制御部に前記ＣＰＵをホールド状態に
する要求を行なうＲＯＭアクセス監視部と、 前記ＲＯＭアクセス監視部がタスク間同期通信の発生を
認識するためのＲＯＭアドレスを得るための情報と、タ
スク間同期通信が発生した時点においてタスク間をやり
取りされる情報内容とを、タスク間同期通信の発生が期
待される時間順序にしたがって格納する比較情報記録部
と、 前記ＣＰＵがホールド状態にある間に前記ＲＡＭを検索
して、その情報内容と前記比較情報記録部のタスク間を
やり取りされる情報内容とを比較して、内容が一致した
場合は前記クロック制御部に前記ＣＰＵを再度動作状態
にする要求を出力して検証を続行し、一致しなかった場
合は検証者にエラーの発生を通知して検証を中断させる
検証部とを備えたことを特徴とするソフトウェア検証装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4030900A JPH05233366A (ja) | 1992-02-18 | 1992-02-18 | ソフトウェア検証方法およびソフトウェア検証装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4030900A JPH05233366A (ja) | 1992-02-18 | 1992-02-18 | ソフトウェア検証方法およびソフトウェア検証装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05233366A true JPH05233366A (ja) | 1993-09-10 |
Family
ID=12316608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4030900A Pending JPH05233366A (ja) | 1992-02-18 | 1992-02-18 | ソフトウェア検証方法およびソフトウェア検証装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05233366A (ja) |
-
1992
- 1992-02-18 JP JP4030900A patent/JPH05233366A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5437033A (en) | System for recovery from a virtual machine monitor failure with a continuous guest dispatched to a nonguest mode | |
| US4860190A (en) | Computer system for controlling virtual machines | |
| US4503495A (en) | Data processing system common bus utilization detection logic | |
| EP1133733B1 (en) | Host controller interface descriptor fetching unit | |
| RU2137182C1 (ru) | Выполнение инструкции обработки данных | |
| US20080162764A1 (en) | Processing method and processing device for a hardware interrupt | |
| US5371857A (en) | Input/output interruption control system for a virtual machine | |
| US5659760A (en) | Microprocessor having interrupt vector generation unit and vector fetching command unit to initiate interrupt processing prior to returning interrupt acknowledge information | |
| JPH03174632A (ja) | リアルタイムでコンピュータシステムを動作させる方法及び装置 | |
| JPH05233366A (ja) | ソフトウェア検証方法およびソフトウェア検証装置 | |
| JPS634209B2 (ja) | ||
| JPH01286029A (ja) | マイクロプログラムのパッチ方式 | |
| JP3585510B2 (ja) | プログラム実行管理装置及びプログラム実行管理方法 | |
| JPH05134930A (ja) | メモリ保護装置 | |
| JP2617984B2 (ja) | 中央処理装置のテスト方法 | |
| JP2522162B2 (ja) | 仮想計算機システムにおける端末共用制御方式 | |
| JPH11143789A (ja) | バストレース装置 | |
| JPH086819A (ja) | デバイスドライバプログラムのテスト装置およびその方法 | |
| JP2000089971A (ja) | 割込み順位制御方法及び割込み順位制御装置 | |
| JP2638078B2 (ja) | 情報処理装置 | |
| JPS61292752A (ja) | 仮想計算機システム | |
| JPH07114479A (ja) | 割り込み制御方式 | |
| JP2594567B2 (ja) | メモリアクセス制御装置 | |
| JPH03204735A (ja) | 競合動作試験方式 | |
| JPH10247185A (ja) | プロセッサの故障診断方式 |