JPH03174632A - リアルタイムでコンピュータシステムを動作させる方法及び装置 - Google Patents

リアルタイムでコンピュータシステムを動作させる方法及び装置

Info

Publication number
JPH03174632A
JPH03174632A JP2228523A JP22852390A JPH03174632A JP H03174632 A JPH03174632 A JP H03174632A JP 2228523 A JP2228523 A JP 2228523A JP 22852390 A JP22852390 A JP 22852390A JP H03174632 A JPH03174632 A JP H03174632A
Authority
JP
Japan
Prior art keywords
real
time
task
tasks
execution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2228523A
Other languages
English (en)
Inventor
Harry R Seebode
ハーリィ アール.スィーボード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Northrop Grumman Guidance and Electronics Co Inc
Original Assignee
Litton Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Litton Systems Inc filed Critical Litton Systems Inc
Publication of JPH03174632A publication Critical patent/JPH03174632A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/48Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806Task transfer initiation or dispatching
    • G06F9/4843Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G06F9/4881Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
    • G06F9/4887Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues involving deadlines, e.g. rate based, periodic
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14Protection against unauthorised use of memory or access to memory
    • G06F12/1458Protection against unauthorised use of memory or access to memory by checking the subject access rights
    • G06F12/1483Protection against unauthorised use of memory or access to memory by checking the subject access rights using an access-table, e.g. matrix or list
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Security & Cryptography (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 央盃公夏 本発明はコンピュータシステムに関し、特にプロセス、
産業アプリケーション、ロボット制御アプリケーション
を含むリアルタイムサブルーチンを処理するコンピュー
タシステムに関する。本発明は、例えば航空機航行にお
ける飛行機と計器のリアルタイムなモニタおよび制御の
分野で用いて特に石川である。
史坐韮カ リアルタイムのアプリケーション処理用の従来のコンピ
ュータシステムは、マルチカード入出力サブシスデムに
サポートされたマルチカードコンピュータから構成され
た比較的複雑なコンピュータシステムが必要である。小
型であるが強力な単一チップコンピュータを右した小型
コンピュータハードウェアシステムの出現によって、リ
アルタイムのコンピュータアブリケーシ二Jンはより実
用的かつ魅力のあるものとなったが、その設計および試
験は非常に複雑なものとなった。
飛行機の操縦のように動作の失敗が許されないような多
くの分野でリアルタイムなコンピュータアプリケーショ
ンが動作している。このことによって、事故がなくフェ
ールセーフであるシスデム設計が要求される。しかし、
コンピュータの中央処理装置CPUがさらに巧妙になる
につれ、そのようなアプリケーションの制御、ヘリファ
イおよびモニタのための現在の開発業務が非常に困難と
なってきた。
リアルタイムでないアプリケーションに用いられる従来
のメモリ管理ツールは、リアルタイムのアプリケーショ
ンに使用するには実際的あるいは簡便なものでない。従
来のメモリ管理手法は大きすぎるリアルタイムオーバヘ
ットを消費することが多く、典型的なリアルタイムの:
】ンピュータアプリケーションにしばしば要求される多
数の小さなリアルタイムタスクに充分な時間分解能を必
ずしも提供するものでない。
ソフトウェアの動作は、いく通りにも結合してシステム
の事故をもたらす可能外のあるほぼ無限の数の非同期事
象を含んでいる。それにもかかわらず、リアルタイムシ
ステムの開発にたずされる設計者や製造業者はそのよう
なソフトウェアの保全性をベリファイする困難に直面し
ている。このような開発時の問題は、リアルタイムでな
いコンピュータシステムをリアルタイムのタスクとアプ
リケーション用に変えるために高価なハードウェアと高
度のプログラム言語を用いることによって従来は解決さ
れていた。
凌豐汲且4 従来技術の上記及び他の欠点は本発明によって解決され
る。本発明の特徴によれば、リアルタイムの割込みを受
けると、リアルタイムのタスクのすへてをサポートする
に充分なタイムインタバルチックの期間内でリアルタイ
ムのタスクをスケジュールする、リアルタイムでタスク
を実行するようコンピュータシステムを動作させる方法
を提供する。これらタスクは、各タスクの割込み許容能
力に応じて各タスクを分類した所定の分類に従ってスケ
ジュールされる。谷タスクに委任した所定の連続したア
ドレス空間外のメモリアドレスに各タスクがアクセスす
ることは選択的に禁ILされる。
他の特徴によれば本発明はリアルタイムコンピュータタ
スクを実行する装置を提供する。リアルタイムの割込み
に対して、各リアルタイムタスクの割込み許容能力に応
じて各タスクを分類した所定の分類に従って、リアルタ
イムタスクのすべてをサポートするに充分なタイムイン
タバルチックの期間内でリアルタイムタスクをスケジュ
ールする手段を提供する。各タスクに委任した所定の連
続したアドレス空間外のメモリアドレスに各タスクがア
クセスすることを選択的に禁止する手段を提供する。リ
アルタイムタスクの各4に委任された所定の連続したア
ドレス空間外のメモリアドレスに当該リアルタイムタス
クがアクヤスするのを検出すると当該リアルタイムタス
クを終了させる手段を提供する。
X凰藁 現代のコンピュータの動作はハードウェアとソフトウェ
アの組合せによって制御されている。
各々非常に異なったハードウェアとソフトウェアの組合
せによって、種々のコンピュータシステムを同じ方法で
動作するように構築てきる。ここで使用する特定の組合
せは、以下の説明の範囲を超えて種々変更することがで
きる。従って、ここで説明する本発明の好ましい実施例
は、特許請求の範囲て規定する本発明の精神と範囲から
逸脱することなく種々の異なったハードウェアとソフト
ウェアの組合せを用いて構成てきる。
第1図は本発明のリアルタイムコンピュータシステム1
0に必要な基本的構成の概略を示すブロック図である。
リアルタイムコンピュータシステムioは、数個のチッ
プから構築されたスタンドアローンシステムでもよく、
あるいは、リアルタイムアプリケーション用あるいはリ
アルタイムアプリケーションとリアルタイムでないアプ
リケーションの組合せ用の大きなコンピュータシステム
(図示せず)の小さな一部てもよい。
リアルタイムコンピュータシステム10はデータ/メモ
リバス16にライン14を介して接続されたCPU 1
2を有している。CPU 12とデータ/メモリバス1
6との間でデータが双方向に流れることを示すために、
ライン14は両方向の矢印で示されている6CPU 1
2は、第1図でRAM +8として示されているシステ
ムメモリからデータ/メモリバス16を介して受ける命
令に従って、所与の構成に構築されたシステムとして動
作する。
RAM +8は、実際には、RAM 、 l+ROM及
び/又Iオテープやディスケット等の固定メモリの組合
せとして構築できるが、ここでは便宜上【)1−の素子
として図示されている。RAM +8はRAMゲート2
0を介してデータ/メモリバス16と通信を行う。RA
Mゲート20の動作は実行スケジュール部22と共に後
に詳細に説明する。
Cll012は、ここでは便宜上池のシステム24とし
て固定されているリアルタイム:〕ンビュータの外部か
らデータ及び命令を受けることもできる。
他のシステム24は、他のメモリ資源、他のコンピュー
タシステム、あるいはセンサやモータコン1 トローラ(図示せず)等の、リアルタイムコンピュータ
システム10に与えられるデータおよび命令の資源、あ
るいはこれら組合せの資源を含んでもよい。例えばコン
ソール、キーボード、プリンタ等のデイスプレデバイス
を含んたリアルタイムコンピュータシステム10以外の
デバイスは、すべて、ここでは便官−1=I10部26
として示されている入出力サブシステムを介して、リア
ルタイムコンビエータシステムIDと通信を行う。
I/O部26は、実行スケジュール部22と共に後に詳
細に説明する I10ゲート28、及びデータ/メモリ
バス16を介して、CPU 12とRAM +8とに通
信を行う。
実行スケジュール部22とゲート20および28以外の
上述したコンピュータシステムは、従来のコンピュータ
システムの心臓部であり、これは、当然、他の多くのハ
ードウェア、ソフトウェアおよび両省の組合せの:]ン
ボーネントとサブシステムを含む。タスク30として図
示されているリアルタイムタスクがそのような従来のコ
ンピュータシス2 デムに与えられる時、本発明のリアルタイムサブシステ
ム32を加えることによってそのようなタスク実行の開
発、動作および保全外が大いに改古される。
以下に説明する実行スケジュール部22、ゲート20お
よび28、およびタイマ34を含むリアルタイムサブシ
ステム32は、最も簡便にはハードウェアとソフトウェ
アの組合せによって構築できる。以下の説明では、リア
ルタイムコンピュータシステム設計にあたる当業者が本
発明のコンピュータシステムを設計し構築できるようそ
の機能のみの説明をずれば充分である。
リアルタイムタスク30は、代表的には、他のプログラ
ムのサブルーチンやデータ区分である。タスク30は、
温度あるいは圧力のセンサをモニタする等の多くの小さ
なタスクや、jll(線航行↑1′i報を受信して計算
し飛行機の方侍を訂正する等の長くて複雑なタスクが含
まれる。
第1図に示すように、リアルタイムサブシステム32は
、CPI112とRAM Illを含むリアルタイム:
〕ンビュータシステムIOの他のデバイスに、リアルタ
イムタスク30のすべてではないかもしれないがその大
部分を接続する働きをする。リアルタイムサブシステム
32はリアルタイムの割込みによってニルできる。
割込みは、あるタスクあるいはサブシステムがCPll
 12を要求していることを示すのに用いられる従来の
ような命令である。代表的なリアルタイム割込みは、例
えば、現在測定された高度データと所望の計算データと
を比較する高度サブシステムからの要求である。
実1jスケジュール部22は、リアルタイム割込みによ
ってニルされ、ずへてのタスク30を各特定のリアルタ
イムインタバルあるいはチックの期間で開始あるいは終
γさせるようスケジュールを行う。CPU 12によっ
てリアルタイムタスクの動作が直接制御されモニタされ
る期間である各チックずなわちインタバルの長さは、タ
スク30が必要とする最短時間をサポートする必要があ
る。、従って各タスク30はそれが必要とする時間情報
を担持する必要がある。
例えば、異なったチックで実行されるタスクが毎秒10
00回、100目、および10回の動作を必要とすると
、リアルタイムインタバルは毎秒当り最低で1000タ
スクすなわちチックの速度で発生し、実行スケジュール
部22はこの速度で動作する必要がある1、このような
臨界的なタスク以外にも、実行スケジュール部22は実
行+1.’j間が臨界的でないリアルタイムタスクを取
扱うことができる。このような臨海的でないタスクをA
SAPタスクと称しておく。
実際のアプリケーションでは、同一インタバルあるいは
チックの間に実行されるタスクは時間、メモリおよびI
/Oに対してオーバラップした要求を有することもある
が、実行スケジュール部22は、このようなすべてのタ
スクに対してあたかもこれらタスクがそれら内部コンピ
ュータ資源を要求しているものとして各チックで取扱う
。この手法によれば、実行スケジュール部22はそれら
タスクを明確に特定した実行順序でスケジュールず5 る。
適切な順序を決定するためには、各タスクは優先情報を
担持する必要がある。種々の優先システムを使用できる
が、タスクを臨界的タスク、重要タスク、あるいは非重
要タスクとして優先付けることが便利である。最初に臨
界的タスクがスケジュールされ、そのチック内に時間が
あまっていれば次に重要タスクがスケジュールされ最後
に非重要タスクがスケジュールされる。
この優先システムは、タスクの事故の後退結果(ホール
・バック・コンシーケンス)をも提供する。例えば、重
要タスクの事故が臨界的タスクの動作を阻害することは
許されない。同様に非重要タスクの事故が重要タスクあ
るいは臨界的タスクを阻害することは許されない。大抵
の場合CPU 12によるこのような保護は少ししかな
いので、この保護は実行スケジュール部22で提供する
必要がある。
優先度の高いタスクが阻害されるのを防止する仕事は、
部分的に、各タスクが個りにすべての6 コンピュータ資源を初期化するように実行スケジュール
部22ヲ構築することによって可能である。各タスク3
0が資源を初期化ずれば、先行するタスクの動作がコン
ピュータ資源をド■害しても事故を回避できる。以下に
説明するゲート20と28の動作もこの事故モードを制
御し制限する働きをする。
次回のリアルタイム割込みのWi」に終了できるような
タスク30は実行スケジュール部22で直接取扱って、
他のタスクによって使用される資源を111害するのを
防lトするだけでよい。このような防止は以ドに説明す
るゲート20と28によってなされる。
次回のリアルタイム割込みの13iTに終γできないよ
うなタスク30は、実行スケジュール部22が取扱う前
にさらにり)類しておく必要がある。
そのようなタスクは、割込みを許可する各々の能力に従
って分類するのが便利である。次回のリアルタイム割込
みの前に終了できないタスクを以ドに説明するよう1l
lRTT 、 IRTTあるいは111 G ’rに分
類するシステムが特に有用である。
割込み非許可リアルタイムタスク(NIRTTIはすべ
ての最高速タスクを含み、さらに次回のリアルタイム割
込みの前に常に実行できるタスクを可能なかぎり多く含
むことができる。割込み許可リアルタイムタスク(IR
TT)は、N11lT’rと先行スケジュールされたず
べてのI RT ’I’の後に実行スケジュールできる
タスクである。割込み許可バックグランドタスク(IB
G’「)は、すべてのNIRTTとI Ri”rが終了
してもはや実行されることがなくなった後で、実行スケ
ジュールされる。
このように分類されたタスクのスケジュールを説明する
のに以下の例が役立つ。例えば、デック#1とチック#
2として同定された2個の連続するチックの間に実行ス
ケジュールされた一連のタスク30を、それらの分類と
期間とともに以下に示す。
チック#lタスク チック非2タスク IA  NIRRT  600  us     2A
  NIRRT  500  LLsIB  IRRl
  700  μs     2B  lR11i’ 
  100  us合計スケジュール   合計スケジ
ュール2200μ5900μS 上記の例でのタスク30の実行シーケンスは以ドのよう
になろう。
1 、 IA NIRRT  600 us2、 IB
 IRTT  400 μs  (一部)3、2A N
IRRT  500 μs4、 181RTT   3
00 μs  (残部)5、2B JRRT  100
 、us6、 ICIBo   100 us (80
0μsは次に残す)リアルタイムサブシステム32が適
切な動作を行うためには、他のシステム24がリアルタ
イムサブシステム32に対して非同期割込みを行なわな
いことが必要である。他のシステムとの非同期インタフ
ェースがとられると、実行スケジュール部22によるリ
アルタイムはタスクの動作とスケジュール+ 9 のテスト、ベリファイおよびモニタが困難となる。例え
ば、他のシステム24と I/O部25との間に8個の
非同期人力を許すと、各チックの各瞬間においてリアル
タイムタスクのシーケンスが64通り可能となる。従っ
て、リアルタイムサブシステム32と I/O部26は
同期人力のみを受理するように構築されなければならな
い。
リアルタイムサブシステム32は、好ましくは、各タス
ク30の実行をモニタする実行うイマ34をも含む。谷
タスク30の終rが成功すると、次にスケジュールされ
た臨界的タスクを取扱うことを指示する割込みが実行ス
ケジュール部22に送られる。
終了の成功によって実行タイマ34によって割込みが発
生し実行スケジュール部22に送られる。
従って各タスクは最悪事態の最長実行時間に関する情報
を提供する必要があり、その情報は当該タスクがアクセ
スして女史することのないようにしなければならない。
このための簡便な例としては、各タスクの最悪事態の実
行時間をROMに割込んでおくことである。
 0 各タスク30はメモリあるいは Iloのアドレスを使
用できる。リアルタイムサブシステム32の開発および
テストを容易にするために、RAM +8の連続したメ
モリ番地と I/O部25の特定のI10アドレスとを
使用することが必要である。
RAMゲート20は、各タスク30に委任された連続し
たメモリアドレス以外のRAM +8内のメモリがタス
ク30によってアクセスされないように動作する。この
ことはハイ/ロー技術すなわち比較技術を用いることに
よって簡便に達成できる。このことを実現するために、
各タスク30は、l?AM+8の委任されたメモリアド
レス範囲の同定情報を担持する。RAMゲート20は委
任された範囲内のアドレスに対してしか接続を許可しな
い。このような保護は各タスク30が使用するメモリを
注意深く管理することによって高めることができる。例
えばRAM1B内のメモリの各タスク専用のスクラッチ
パッドを使用することによって可能である。
I/Oゲート28はRAMゲート20と同様の一般的な
機能を行い特定のタスクのI/O部25へのアクセスを
制御する。連続したI/Oアドレスを使用するような制
限はコンピュータシステム設計では通常実際的ではなく
、RAM +8が利用できるメモリアドレスの数は穴な
ったI10アドレスの数よりも実質的に少ない。
RAMゲート20によって使用される−に連した比較技
術よりはむしろ、制御ワードによって I/Oゲート2
8が禁止されたI10領域へのアクセスを制御する方が
簡便である。従って各タスクはタスクに委任されたI1
0領域のリストを効果的に有する制御ワードを提供する
」二連したように、ゲート20と28およびタイマ34
は各タスクの動作と実行の事故モードを検出する。この
事故モードは、委任された連続的なメモリアクセス領域
外のメモリへのアクセスを検出するRAMゲート20、
あるいは、適切な I/O制御ワードによって委任され
ていないI10アドレスへのアクセスを検出する I1
0ゲート2B、あるいはタスクの実行時間が許容最悪’
tt態の実行時間を超えるのをモニタするタイマ34、
によって各々検出できる。このような1↓故モードが検
出されると、タスクの動作は実行スケジュール部22に
よって終らさせられ、制御は次の適切な臨界的タスクに
移される。
本発明を現時点でb’Fましい実施例を参照して説明し
たが、本発明の範囲はこれに限定されるものでなく、本
発明の範囲は、むしろ、特許請求の範囲に規定された範
囲に限定され、すべての均等物を含んでいる。
【図面の簡単な説明】
第1図は本発明のリアルタイムコンピュータシステムに
必要な基本的構成の概略を示すブロック図である。 [主要部分の符号の説明] 20−−− RAMゲート、 22−m−実行スケジュール部、 28−−− 1/ 0ゲート、 32−一−リアルタイムサブシスデム、34−m−タイ
マ。  3

Claims (1)

  1. 【特許請求の範囲】 1、リアルタイムでタスクを実行するようコンピュータ
    システムを動作させる方法であってイ)リアルタイムの
    割込みを受けて実行スケジュール機能を作動させ、 ロ)リアルタイムのタスクのすべてをサポートするに充
    分なタイムインタバルチック の期間内でリアルタイムのタスクをスケ ジュールし、 ハ)各タスクの割込み許容能力に応じて各タスクを分類
    した所定の分類に従ってリアル タイムのタスクをスケジュールし、そして ニ)各タスクに委任した所定の連続したアドレス空間外
    のメモリアドレスに各タスクが アクセスすることを選択的に禁止する各ス テップより成ることを特徴とする方法。 2、前記リアルタイムタスクは所定の優先度に従ってス
    ケジュールされる請求の範囲第1項記載の方法。 3、必要な内部コンピュータ資源は、 スケジュールされた各タスク毎に個別に初期化される請
    求の範囲第1項記載の方法。 4、同期I/O割込みのみが許可される請求の範囲第1
    項記載の方法。 5、前記リアルタイムタスクの実行時間は、各タスクの
    所定の最悪事態実行時間に従ってモニタされる請求の範
    囲第1項記載の方法。 6、前記リアルタイムタスクの各々に特定された前記所
    定の最悪事態実行時間を超える実行時間が検出された時
    各々のリアルタイムタスクを終了させる請求の範囲第5
    項記載の方 法。 7、前記リアルタイムタスクの各々に特に委任された以
    外のI/Oバッファアドレスに対して各スケジュールさ
    れたリアルタイムタスクがアクセスすることを禁止する
    請求の範囲第1項記載の方法。 8、前記リアルタイムタスクが委任されていないI/O
    バッファアドレスにアクセスするのを検出すると当該リ
    アルタイムタスクを終了する請求の範囲第7項記載の方
    法。 9、前記リアルタイムタスクの各々に委任された所定の
    連続したアドレス空間外のメモリアドレスに当該リアル
    タイムタスクがアクセスするのを検出すると当該リアル
    タイムタスクを終了する請求の範囲第1項記載の方法。 10、リアルタイムの割込みに対して、各リアルタイム
    タスクの割込み許容能力に応じて各タスクを分類した所
    定の分類に従って、リアルタイムタスクのすべてをサポ
    ートするに充分なタイムインタバルチックの期間内でリ
    アルタイムタスクをスケジュールする手段と、 各タスクに委任した所定の連続したアドレ ス空間外のメモリアドレスに各タスクがアクセスするこ
    とを選択的に禁止する手段とよ り成ることを特徴とするリアルタイムコン ピュータタスクを実行する装置。 11、前記リアルタイムタスクの各々に委任された所定
    の連続したアドレス空間外のメモリアドレスに当該リア
    ルタイムタスクがアクセスするのを検出すると当該リア
    ルタイムタスクを終了させる手段をさらに有する請求の
    範囲第10項記載の装置。 12、前記リアルタイムタスクは所定の優先度に従って
    スケジュールされる請求の範囲第10項記載の装置。 13、必要な内部コンピュータ資源をスケジュールされ
    た各タスク毎に個別に初期化させる手段をさらに有する
    請求の範囲第10項記載の装置。 14、同期I/O割込みのみが許可される請求の範囲第
    10項記載の装置。 15、前記リアルタイムタスクの各々の所定の最悪事態
    実行時間を当該リアルタイムタスクの実行時間が超える
    と当該リアルタイムタスクの実行を終了させる手段をさ
    らに有する請求の範囲第10項記載の装置。 16、前記リアルタイムタスクの各々に特に委任された
    以外のI/Oバッファアドレスに対して各スケジュール
    されたリアルタイムタスクがアクセスすることを禁止す
    る手段をさらに有する請求の範囲第10項記載の装置。 17、前記リアルタイムタスクが委任されていないI/
    Oバッファアドレスにアクセスするのを検出すると当該
    リアルタイムタスクを終了させる手段をさらに有する請
    求の範囲第10項記載の装置。
JP2228523A 1989-09-01 1990-08-31 リアルタイムでコンピュータシステムを動作させる方法及び装置 Pending JPH03174632A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US40175089A 1989-09-01 1989-09-01
US401,750 1989-09-01

Publications (1)

Publication Number Publication Date
JPH03174632A true JPH03174632A (ja) 1991-07-29

Family

ID=23589080

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2228523A Pending JPH03174632A (ja) 1989-09-01 1990-08-31 リアルタイムでコンピュータシステムを動作させる方法及び装置

Country Status (4)

Country Link
EP (1) EP0415515A3 (ja)
JP (1) JPH03174632A (ja)
KR (1) KR910006851A (ja)
CA (1) CA2014599A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100401613B1 (ko) * 2000-12-26 2003-10-11 현대자동차주식회사 범용 운영체제의 실시간 처리방법
JP2014517612A (ja) * 2011-05-20 2014-07-17 アップル インコーポレイテッド ハイブリッド・ネットワーク環境におけるスケジューリングされた動作の最適化のための装置および方法
US9781737B2 (en) 2011-01-14 2017-10-03 Apple Inc. Apparatus and methods for network assisted hybrid network operation

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5388261A (en) * 1992-09-30 1995-02-07 Apple Computer, Inc. Apparatus and method for handling frame overruns in a digital signal processing system
DE19530483A1 (de) * 1995-08-18 1997-02-20 Siemens Ag Einrichtung und Verfahren zur Echtzeit-Verarbeitung einer Mehrzahl von Tasks
US6003061A (en) 1995-12-07 1999-12-14 Microsoft Corporation Method and system for scheduling the use of a computer system resource using a resource planner and a resource provider
FR2759177B1 (fr) * 1997-01-31 1999-04-23 Sextant Avionique Procede et dispositif de traitement de plusieurs applications techniques avec pour chacune d'elles la surete qui lui est propre
FR2760109B1 (fr) * 1997-02-25 1999-05-28 Sextant Avionique Procede et dispositif pour l'execution par un processeur unique de plusieurs fonctions de niveaux de criticite differents, avec une grande securite de fonctionnement
FR2771828B1 (fr) * 1997-12-03 2002-11-29 Sextant Avionique Procede de securisation pour un calculateur
US6735666B1 (en) 2000-02-22 2004-05-11 Wind River Systems, Inc. Method of providing direct user task access to operating system data structures
GB0005535D0 (en) * 2000-03-09 2000-04-26 Smiths Industries Plc Processing systems
KR100738467B1 (ko) * 2001-12-11 2007-07-11 주식회사 만도 전자제어 파워 스티어링 시스템에서의 에러 적분회로
EP2710857B1 (en) 2011-05-20 2021-07-07 Apple Inc. Apparatus and methods for client server interaction in hybrid network environments

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3701109A (en) * 1970-11-09 1972-10-24 Bell Telephone Labor Inc Priority access system
DE3483007D1 (de) * 1984-11-30 1990-09-20 Inmos Ltd Mikrorechner fuer zeitabhaengige prozesse.
DE3705577A1 (de) * 1987-02-21 1988-09-01 Bosch Gmbh Robert Verfahren zur prioritaetsabhaengigen bearbeitung von unterschiedlichen anforderungen eines rechners

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100401613B1 (ko) * 2000-12-26 2003-10-11 현대자동차주식회사 범용 운영체제의 실시간 처리방법
US9591614B2 (en) 2011-01-14 2017-03-07 Apple Inc. Apparatus and methods for optimizing scheduled operations in hybrid network environments
US9781737B2 (en) 2011-01-14 2017-10-03 Apple Inc. Apparatus and methods for network assisted hybrid network operation
JP2014517612A (ja) * 2011-05-20 2014-07-17 アップル インコーポレイテッド ハイブリッド・ネットワーク環境におけるスケジューリングされた動作の最適化のための装置および方法

Also Published As

Publication number Publication date
EP0415515A2 (en) 1991-03-06
CA2014599A1 (en) 1991-03-01
EP0415515A3 (en) 1992-02-19
KR910006851A (ko) 1991-04-30

Similar Documents

Publication Publication Date Title
JPH03174632A (ja) リアルタイムでコンピュータシステムを動作させる方法及び装置
JPS6258341A (ja) 入出力割込処理方式
JPH0795290B2 (ja) 実時間ソフトウエア監視兼書込み保護制御装置
US20200026671A1 (en) Circuitry system and method for processing interrupt priority
US5212775A (en) Method and apparatus for observing internal memory-mapped registers
JP4102814B2 (ja) 入出力制御装置,情報制御装置及び情報制御方法
US6260126B1 (en) Data storage subsystem having apparatus for enabling concurrent housekeeping processing while an input/output data transfer occurs
JPH01305461A (ja) バス使用権制御方式
JP2000010910A (ja) データ転送制御装置およびデータ転送制御方法ならびに記録媒体
JPH0236971B2 (ja)
JPS5998256A (ja) 割込制御装置
JPS6195452A (ja) 複数オペレ−テイングシステムにおける入出力制御方式
JPH0830481A (ja) 競合動作試験方式
JPS6019815B2 (ja) 転送制御方式
JPH02311903A (ja) プログラマブルコントローラ
JPS61229129A (ja) 仮想計算機システムにおける入出力割込み通知装置
JPS61271554A (ja) 割り込みマスク時のチヤンネルオペレ−シヨン方式
JPH01197861A (ja) システムリセット方式
JPH05120212A (ja) システム・バスの使用権保留システム
JPH0831082B2 (ja) システム制御装置
JPH02108149A (ja) マルチプロセッサの排他制御機構
JPS62229339A (ja) マイクロプログラム診断方式
JPH05197663A (ja) ファイルアクセス方式
JPH05233366A (ja) ソフトウェア検証方法およびソフトウェア検証装置
JPH04251324A (ja) 半導体ディスク装置