JPH01197861A - システムリセット方式 - Google Patents
システムリセット方式Info
- Publication number
- JPH01197861A JPH01197861A JP63021307A JP2130788A JPH01197861A JP H01197861 A JPH01197861 A JP H01197861A JP 63021307 A JP63021307 A JP 63021307A JP 2130788 A JP2130788 A JP 2130788A JP H01197861 A JPH01197861 A JP H01197861A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- common bus
- control device
- arbitration
- common
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002401 inhibitory effect Effects 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 5
- 238000001514 detection method Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は共通バス方式を使用したコンピュータシステム
に関し、4!Pにコンピュータシステムのリセットの方
式に関する。
に関し、4!Pにコンピュータシステムのリセットの方
式に関する。
従来例について第2図を参照して説明する。
従来の共通バス方式を使用したコンピュータシステムで
は、システムのリセットを実施する場合先ず、システム
ツクネル8よシステム制御装置9′に対して中央処理装
置10をストップする要求を行う。これに対しシステム
制御装置9′は、共通バス経由で、中央処理装置lOに
対し中央処理装置10の動作を停止させるコマンドを実
行する。中央処理装置10が停止した後、或いは中央処
理装置10が停止する前に入出力処理のために入出力−
制御装置13に対して入出力装置と記憶装置11と
の間で、データの入出力を行うよう指示したデータ転送
が終了するころを見計らって、システムツクネル8から
システム制御装置9′に対し、システムリセットの要求
を行う。システム制御装置9′はこれに従って、共通バ
ス経由で共通バスに接続された装置に対してリセット信
号を出力し、これによシシステムのリセットが行われて
いた。
は、システムのリセットを実施する場合先ず、システム
ツクネル8よシステム制御装置9′に対して中央処理装
置10をストップする要求を行う。これに対しシステム
制御装置9′は、共通バス経由で、中央処理装置lOに
対し中央処理装置10の動作を停止させるコマンドを実
行する。中央処理装置10が停止した後、或いは中央処
理装置10が停止する前に入出力処理のために入出力−
制御装置13に対して入出力装置と記憶装置11と
の間で、データの入出力を行うよう指示したデータ転送
が終了するころを見計らって、システムツクネル8から
システム制御装置9′に対し、システムリセットの要求
を行う。システム制御装置9′はこれに従って、共通バ
ス経由で共通バスに接続された装置に対してリセット信
号を出力し、これによシシステムのリセットが行われて
いた。
上述した従来のシステムリセットの方式では。
入出力制御装置13における入出力装置から記憶装置1
1へのデータ転送が行われている間にシステムリセット
が行われた場合、あるいは中央処理装置10を停止させ
たつもシでも、中央処理装置10の誤動作のため、中央
処理装置10から記憶装a 11に対するデータの書込
みが行われている間にシステムリセットが行われた場合
、記憶装置11はシステムリセットの対象から外される
。その為、記憶内容が保存されるように考えられていな
がら、共通バス上での書込データが保証されないため、
記憶障害が発生する。従って、システムリセットの一大
目的である。システムの障害が発生したとき、記憶装置
11の記憶内容を保存したままシステムをストップし、
記憶内容から障害の究明を行うという手段がとれなくな
るという欠点がある。
1へのデータ転送が行われている間にシステムリセット
が行われた場合、あるいは中央処理装置10を停止させ
たつもシでも、中央処理装置10の誤動作のため、中央
処理装置10から記憶装a 11に対するデータの書込
みが行われている間にシステムリセットが行われた場合
、記憶装置11はシステムリセットの対象から外される
。その為、記憶内容が保存されるように考えられていな
がら、共通バス上での書込データが保証されないため、
記憶障害が発生する。従って、システムリセットの一大
目的である。システムの障害が発生したとき、記憶装置
11の記憶内容を保存したままシステムをストップし、
記憶内容から障害の究明を行うという手段がとれなくな
るという欠点がある。
本発明によるシステムリセット方式は、共通バスに、少
なくとも中央処理装置、システム制御装置、バス制御装
置、記憶装置、及び入出力制御装置が接続されたコンピ
ュータシステムであって。
なくとも中央処理装置、システム制御装置、バス制御装
置、記憶装置、及び入出力制御装置が接続されたコンピ
ュータシステムであって。
前記システム制御装置は、コンピュータシステム内の各
種システム制御を実施し、前記バス制御装置は、前記共
通バスに接続された装置から出力されるバス使用要求を
受け、新たに共通バスの使用権が与えられる状態であれ
ば、バス使用要求を行っている装置の中で、このとき最
優先のバス使用権を有する装置に対して前記共通バスの
使用権を与えることで共通バスの調停を行い、前記共通
バスの使用権を与えた後、バス使用の終結を監視し。
種システム制御を実施し、前記バス制御装置は、前記共
通バスに接続された装置から出力されるバス使用要求を
受け、新たに共通バスの使用権が与えられる状態であれ
ば、バス使用要求を行っている装置の中で、このとき最
優先のバス使用権を有する装置に対して前記共通バスの
使用権を与えることで共通バスの調停を行い、前記共通
バスの使用権を与えた後、バス使用の終結を監視し。
一定時間内にバス使用が終結しなかった場合、バスタイ
ムアウトとして強制的にバス使用を終結させるものてお
いて。
ムアウトとして強制的にバス使用を終結させるものてお
いて。
前記システム制御装置は、前記共通バスに接続された装
置に対して、リセットを実施させるためのシステムリセ
ット信号を前記共通バス経由で出力する手段と、前記バ
ス制御装置に対して前記共通バスの調停の停止を要求す
る信号を出力する手段とを有し− 前記バス制御装置は、前記システム制御装置より出力さ
れる前記共通バスの調停の停止を要求する信号が有効な
間、前記共通バスの調停を新たに行うことを抑止する手
段を有し。
置に対して、リセットを実施させるためのシステムリセ
ット信号を前記共通バス経由で出力する手段と、前記バ
ス制御装置に対して前記共通バスの調停の停止を要求す
る信号を出力する手段とを有し− 前記バス制御装置は、前記システム制御装置より出力さ
れる前記共通バスの調停の停止を要求する信号が有効な
間、前記共通バスの調停を新たに行うことを抑止する手
段を有し。
システム制御装置より、システムのリセットを実施する
とき、共通バスの調停の停止を要求する信号を出力し、
バス制御装置における共通バスの新たな調停を抑止した
後、バス制御装置においてバスタイムアラトラ検出する
時間以上経過後に。
とき、共通バスの調停の停止を要求する信号を出力し、
バス制御装置における共通バスの新たな調停を抑止した
後、バス制御装置においてバスタイムアラトラ検出する
時間以上経過後に。
システムリセット信号を出力するように制御することで
、共通バスにおいて情報の転送が確実に行われていない
状態で、システムのリセットを実施することを可能とし
ている。
、共通バスにおいて情報の転送が確実に行われていない
状態で、システムのリセットを実施することを可能とし
ている。
次に1本発明の実施例について図面を参照して説明する
。
。
第1図は本発明の一実施例の構成を示すブロック図であ
る。本実施例のシステム制御装置9は。
る。本実施例のシステム制御装置9は。
一般的に9本発明に関すること以外にも多数のシステム
制御を実施するための機能を有するが9本発明に関係し
ない部分の図面の簡単な説明は省略する。また、バス制
御装置12も・9スの調停機能以外の機能を有すること
があるが、これらも本発明に関係しない部分は省略する
。
制御を実施するための機能を有するが9本発明に関係し
ない部分の図面の簡単な説明は省略する。また、バス制
御装置12も・9スの調停機能以外の機能を有すること
があるが、これらも本発明に関係しない部分は省略する
。
システム制御装置9内の記憶回路3には、システム制御
装置9がマイクロプログラム制御を行うためのマイクロ
プログラム類が格納され、プロセッサ回路2は、記憶回
路3に格納されたマイクロプログラムを、内部バス経由
で読出し、実行する。
装置9がマイクロプログラム制御を行うためのマイクロ
プログラム類が格納され、プロセッサ回路2は、記憶回
路3に格納されたマイクロプログラムを、内部バス経由
で読出し、実行する。
システム・母ネルインタフェース回路lは、システムパ
ネル8からの要求を信号aとして受け、プロセッサ回路
2よシ内部バス経由で要求の読出しが行われると、要求
内容を示すデータをプロセッサ回路2に対して出力する
。・々ス調停停止要求回路4は、内部バス経由で、プロ
セッサ回路2よシ。
ネル8からの要求を信号aとして受け、プロセッサ回路
2よシ内部バス経由で要求の読出しが行われると、要求
内容を示すデータをプロセッサ回路2に対して出力する
。・々ス調停停止要求回路4は、内部バス経由で、プロ
セッサ回路2よシ。
共通バスの調停を停止する要求を受け、それを信号すと
して共通バスを介してバス制御装置12に出力する。シ
ステムリセット信号出力回路5は。
して共通バスを介してバス制御装置12に出力する。シ
ステムリセット信号出力回路5は。
内部バスを介してプロセッサ回路2からのシステムリセ
ット要求を受け、信号iとして共通バスに接続された装
置に対してリセット信号を出力する。
ット要求を受け、信号iとして共通バスに接続された装
置に対してリセット信号を出力する。
バス制御装置12のバス調停回路6は、共通バスに接続
された複数の装置から行われるバス使用要求を信号Cと
して受け、バスの使用が終結した状態で、信号すによシ
共通バスの使用権全所たに与えることを抑止された状態
でなければ、バス使用要求を行っている装置の中で、こ
のとき最浸先のバス使用権を有する装置に対してバス使
用権が与えられたことを示す信号dを出力する。また。
された複数の装置から行われるバス使用要求を信号Cと
して受け、バスの使用が終結した状態で、信号すによシ
共通バスの使用権全所たに与えることを抑止された状態
でなければ、バス使用要求を行っている装置の中で、こ
のとき最浸先のバス使用権を有する装置に対してバス使
用権が与えられたことを示す信号dを出力する。また。
バス調停回路6は、共通バスの制御信号を信号eとして
受け、バス使用の終結を監視する。バス調停回路6は信
号すによシ共通バスの使用権を新たに与えることを抑止
された状態であれば、その間。
受け、バス使用の終結を監視する。バス調停回路6は信
号すによシ共通バスの使用権を新たに与えることを抑止
された状態であれば、その間。
バス使用権を新たに与えることを抑止する。バスタイム
アウト検出回路7は、バス調停回路6よシバスの使用権
が与えられたことを示す信号りを入力し、共通バスの使
用権が与えられると、バスのタイムアウト検出を開始す
る。バスタイムアウト検出回路7は共通バスの制御信号
を信号fとして受け、バス使用の終結を監視し、定めら
れた時間以内にバスの使用が終結しなかった場合、共通
バスに信号gt比出力、バス使用を強制的に終結させる
。
アウト検出回路7は、バス調停回路6よシバスの使用権
が与えられたことを示す信号りを入力し、共通バスの使
用権が与えられると、バスのタイムアウト検出を開始す
る。バスタイムアウト検出回路7は共通バスの制御信号
を信号fとして受け、バス使用の終結を監視し、定めら
れた時間以内にバスの使用が終結しなかった場合、共通
バスに信号gt比出力、バス使用を強制的に終結させる
。
次に全体の動作について説明する。
通常、バス調停停止要求回路4は共通バスの調停を抑止
しない状態に設定される。よって、バス調停回路6は順
次バスの調停を実施し、バスタイムアウト検出回路6は
、バスの使用権が与えられた後、バスの使用が終結する
まで、バスタイムアウトの検出を行い、バスタイムアウ
トが検出された場合、信号gによシバス使用を強制的に
終結させる動作を行っている。
しない状態に設定される。よって、バス調停回路6は順
次バスの調停を実施し、バスタイムアウト検出回路6は
、バスの使用権が与えられた後、バスの使用が終結する
まで、バスタイムアウトの検出を行い、バスタイムアウ
トが検出された場合、信号gによシバス使用を強制的に
終結させる動作を行っている。
システム・クネル8より、システムリセット要求が行わ
れると、プロセッサ回路2は、システムパネルインタフ
ェース回路1より、システムリセット要求を認識し、マ
イクロプログラムによる制御を実施する。マイクロプロ
グラムによる制御では。
れると、プロセッサ回路2は、システムパネルインタフ
ェース回路1より、システムリセット要求を認識し、マ
イクロプログラムによる制御を実施する。マイクロプロ
グラムによる制御では。
まずバス調停停止要求回路4′f:共通バスの調停の停
止を要求する状態とし、バス制御装置12のバス調停回
路6で新たにバス使用権を与えることを抑止させる。
止を要求する状態とし、バス制御装置12のバス調停回
路6で新たにバス使用権を与えることを抑止させる。
次に、バスタイムアウト検出回路7で/?スタイムアウ
トを検出する時間以上の待ちを行った後。
トを検出する時間以上の待ちを行った後。
プロセッサ回路2はシステムリセット信号出力回路5に
対してリセット信号iの出力要求を行う。
対してリセット信号iの出力要求を行う。
バスタイムアウト全検出する時間以上の待ちを行うこと
で、バス使用権を新たに与えることを抑止した時点で行
われていることがあるバス使用は。
で、バス使用権を新たに与えることを抑止した時点で行
われていることがあるバス使用は。
バス使用権が与えられた装置によシ終結されるか。
バスタイムアウト検出回路7によシ強制的に終結される
かして、リセット信号を出力するときには。
かして、リセット信号を出力するときには。
必ず共通バスにおけるデータ転送はストップした状態と
なる。その後、バス調停停止要求回路4全共通バスの調
停を゛抑止しない状態に設定することで、マイクロプロ
グラムによる制御動作を終了する。
なる。その後、バス調停停止要求回路4全共通バスの調
停を゛抑止しない状態に設定することで、マイクロプロ
グラムによる制御動作を終了する。
以上説明したように本発明は、共通バス方式を使用し、
共通バスには少なくとも中央処理装置。
共通バスには少なくとも中央処理装置。
システム制御装置、バス制御装置、記憶装置および入出
力制御装置が接続されるコンピュータシステムにおいて
、コンピュータシステム内の制御を実施するシステム制
御装置に、共通バスに接続された装置に対してリセット
ヲ実施させるためのシステムリセット信号を共通バス経
由で出力する手段と、バス制御装置に対して共通バスの
調停の停止を要求する信号を出力する手段を有し、共通
バスに接続された装置から出力されるバス使用要求を入
力し、新たに共通バスの使用権が与えられる状態であれ
ば、バス使用要求を行っている装置の中で、このとき最
優先のバス使用権を有する装置に対して共通バスの使用
権を与えることで共通バスの調停を行い、共通バスの使
用権を与えた後。
力制御装置が接続されるコンピュータシステムにおいて
、コンピュータシステム内の制御を実施するシステム制
御装置に、共通バスに接続された装置に対してリセット
ヲ実施させるためのシステムリセット信号を共通バス経
由で出力する手段と、バス制御装置に対して共通バスの
調停の停止を要求する信号を出力する手段を有し、共通
バスに接続された装置から出力されるバス使用要求を入
力し、新たに共通バスの使用権が与えられる状態であれ
ば、バス使用要求を行っている装置の中で、このとき最
優先のバス使用権を有する装置に対して共通バスの使用
権を与えることで共通バスの調停を行い、共通バスの使
用権を与えた後。
バス使用の終結を監視し、一定時間内にバス使用が終結
しなかった場合、バスタイムアウトとじて強制的にバス
使用を終結させるバス制御装置に前記システム制御装置
よシ出力される共通バスの調停の停止を要求する信号が
有効な間、共通バスの調停を新たに行うことを抑止する
手段を有し、システム制御装置より、システムのリセッ
トを実施するとき、共通バスの調停の停止を要求する信
号を出力し、バス制御装置における共通バスの新たな調
停を抑止した後、バス制御装置において、バスタイムア
ウトを検出する時間以上経過後に、システムリセット信
号を出力するようにシステムリセットヲ制御することで
、共通バスを確実にストップさせた状態で、システムの
リセットを実施することを可能とし、システムリセット
の対象から外される記憶装置の内容が確実に保存される
ため。
しなかった場合、バスタイムアウトとじて強制的にバス
使用を終結させるバス制御装置に前記システム制御装置
よシ出力される共通バスの調停の停止を要求する信号が
有効な間、共通バスの調停を新たに行うことを抑止する
手段を有し、システム制御装置より、システムのリセッ
トを実施するとき、共通バスの調停の停止を要求する信
号を出力し、バス制御装置における共通バスの新たな調
停を抑止した後、バス制御装置において、バスタイムア
ウトを検出する時間以上経過後に、システムリセット信
号を出力するようにシステムリセットヲ制御することで
、共通バスを確実にストップさせた状態で、システムの
リセットを実施することを可能とし、システムリセット
の対象から外される記憶装置の内容が確実に保存される
ため。
システムの障害発生時に、記憶装置の内容からの障害の
解析を容易にし、また積極的に、障害発生時に有効とな
るデータを記憶装置に残せるシステムを構築することが
実現できるという効果がある。
解析を容易にし、また積極的に、障害発生時に有効とな
るデータを記憶装置に残せるシステムを構築することが
実現できるという効果がある。
以下余白
第1図は本発明の一実施例の構成を示すブロック図、第
2図は従来システムの構成例を示したブロック図である
。 1・・・システムA?ネルインタフェース回路、2・・
・プロセッサ回路、3・・・記憶回路、4・・・バス調
停停止要求回路、5・・・システムリセット信号出力回
路、6・・・バス調停回路、7・・・バスタイムアウト
検出回路、8・・・システムパネル、 9 、9’・・
・システム制御装置、10・・・中央処理装置、11・
・・記憶装置、12.12’・・・バス制御装置、13
・・・入出力制御装置。 第1図
2図は従来システムの構成例を示したブロック図である
。 1・・・システムA?ネルインタフェース回路、2・・
・プロセッサ回路、3・・・記憶回路、4・・・バス調
停停止要求回路、5・・・システムリセット信号出力回
路、6・・・バス調停回路、7・・・バスタイムアウト
検出回路、8・・・システムパネル、 9 、9’・・
・システム制御装置、10・・・中央処理装置、11・
・・記憶装置、12.12’・・・バス制御装置、13
・・・入出力制御装置。 第1図
Claims (1)
- 【特許請求の範囲】 1、共通バスに、少なくとも中央処理装置、システム制
御装置、バス制御装置、記憶装置、及び入出力制御装置
が接続されたコンピュータシステムであって、前記シス
テム制御装置は、コンピュータシステム内の制御を実施
し、前記バス制御装置は、前記共通バスに接続された装
置から出力されるバス使用要求を受け、新たに共通バス
の使用権が与えられる状態であれば、バス使用要求を行
っている装置の中で、このとき最優先のバス使用権を有
する装置に対して前記共通バスの使用権を与えることで
共通バスの調停を行い、前記共通バスの使用権を与えた
後、バス使用の終結を監視し、一定時間内にバス使用が
終結しなかった場合、バスタイムアウトとして強制的に
バス使用を終結させるものにおいて、 前記システム制御装置は、前記共通バスに接続された装
置に対して、リセットを実施させるためのシステムリセ
ット信号を前記共通バス経由で出力する手段と、前記バ
ス制御装置に対して前記共通バスの調停の停止を要求す
る信号を出力する手段とを有し、 前記バス制御装置は、前記システム制御装置より出力さ
れる前記共通バスの調停の停止を要求する信号が有効な
間、前記共通バスの調停を新たに行うことを抑止する手
段を有し、 システム制御装置より、システムのリセットを実施する
とき、共通バスの調停の停止を要求する信号を出力し、
バス制御装置における共通バスの新たな調停を抑止した
後、バス制御装置においてバスタイムアウトを検出する
時間以上経過後に、システムリセット信号を出力するよ
うにシステムリセットを制御することを特徴をするシス
テムリセット方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63021307A JPH01197861A (ja) | 1988-02-02 | 1988-02-02 | システムリセット方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63021307A JPH01197861A (ja) | 1988-02-02 | 1988-02-02 | システムリセット方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01197861A true JPH01197861A (ja) | 1989-08-09 |
Family
ID=12051492
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63021307A Pending JPH01197861A (ja) | 1988-02-02 | 1988-02-02 | システムリセット方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01197861A (ja) |
-
1988
- 1988-02-02 JP JP63021307A patent/JPH01197861A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2978539B2 (ja) | データ転送制御装置 | |
JPH03174632A (ja) | リアルタイムでコンピュータシステムを動作させる方法及び装置 | |
JPS634209B2 (ja) | ||
JPH01197861A (ja) | システムリセット方式 | |
JPH023812A (ja) | システムリセット方式 | |
JPH0831082B2 (ja) | システム制御装置 | |
JPH01228028A (ja) | システム制御装置 | |
JPH05289987A (ja) | バス権調停回路 | |
JP2765267B2 (ja) | ダイレクトメモリアクセス転送制御装置 | |
JP2584903B2 (ja) | 外部装置制御方式 | |
JPS6111867A (ja) | インタフエ−ス制御における異常処理方式 | |
JPS6158054A (ja) | プログラムの暴走検出方式 | |
JP2569694B2 (ja) | ディスク制御装置 | |
JP2837893B2 (ja) | マイクロコンピュータ装置 | |
JP2825589B2 (ja) | バス制御方式 | |
JPH0354374B2 (ja) | ||
JP2613986B2 (ja) | 情報処理装置 | |
JPH01316851A (ja) | チャネル制御方式 | |
JPS61165172A (ja) | メモリアクセス制御方式 | |
JPH03252831A (ja) | Dma転送によるras情報収集方法 | |
JPS5911927B2 (ja) | アドレス障害処理方式 | |
JPS6162142A (ja) | 入出力制御装置 | |
JPH02210515A (ja) | システムのリセット方式 | |
JPH10340250A (ja) | バス競合動作評価方法及びバス競合評価用負荷装置 | |
JPS5932809B2 (ja) | Dmaチヤネルのバス使用権制御方法 |