JPH04307652A - マルチプロセッサ間通信方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はマルチプロセツサ方式に
おける、フアイル転送の為の、デバイス情報の受渡しの
ための通信方式に関する。

【０００２】

【従来の技術】従来の装置では、「日経バイト１９８６
年１０月号（異なる二つのＣＰＵで、ＭＳ−ＤＯＳとホ
ストＯＳを同時稼働させる）」に記載されているように
、ホストＯＳとサブＯＳ間でデータを受渡しする為には
、図１に示すサブプロセツサシステム８におけるサブプ
ロセツサ１０が、あらかじめサブプロセツサ内のメイン
メモリ１１内に設けられたＤＣＢ格納領域１２に、フア
イル転送の為のＤＣＢ情報を格納し、次に、サブプロセ
ツサシステム８内に設けた通信レジスタ９を用いて、メ
インプロセツサシステム１にフアイル転送依頼の割込を
出し、メインプロセツサシステム１におけるメインプロ
セツサ２は、通信レジスタ９内の割込要因を解折し、フ
アイル転送（例えば、デイスク装置６からサブプロセツ
サメインメモリ１１へのプログラムロード）を行ない、
終了情報を前記サブプロセツサシステム８内の通信レジ
スタ９を通して、サブプロセツサ１０に割込を出すこと
により達成されていた。

【０００３】

【発明が解決しようとする課題】上記従来技術は、メイ
ンプロセツサシステムと、サブプロセツサシステムとの
フアイル転送の為の、ＤＣＢ情報格納用の領域は、サブ
プロセツサシステムのメインメモリ内の特定の番地に固
定して割付けられていた。この為サブプロセツサシステ
ムのメモリ容量等が少ない場合、ＤＣＢ情報格納のため
のエリアのとり方によつては、サブプロセツサ上で実行
させるユーザプログラムの大きさが制限されてしまう等
の問題があつた。本発明は、メインプロセツサとサブプ
ロセツサ間のコミュニケーション領域である通信情報テ
ーブルおよびＤＣＢ情報格納のためのエリアが、メイン
プロセツサ又は、サブプロセツサのどちらのメインメモ
リ上のどこにでも配置できる方式を提供することにより
、上記問題を解決することを目的とする。

【０００４】

【課題を解決するための手段】本発明は、上記目的を達
成するために、メインプロセツサと、サブプロセツサと
のフアイル転送の為のコミュニケーション領域の先頭を
指すコミユニケーシヨン・アドレス・ポインタ（ＣＡＤ
ＲＰ）を設け、これをセットするポインタレジスタをサ
ブプロセツサ内に備えたものである。

【０００５】

【作用】サブプロセツサ内に設けたＣＡＤＲＰは、メイ
ンプロセツサと、サブプロセツサ間でフアイル転送等を
行う際の、メインプロセツサ又は、サブプロセツサ上の
メインメモリ上に設定されたコミュニケーション領域の
先頭位置を指す。前記ＣＡＤＲＰにより、これを基準に
したＤＣＢ情報格納領域が、メインプロセツサ又は、サ
ブプロセツサのどちらのメインメモリ上のどこにでも、
動的に配置することができる。

【０００６】

【実施例】以下本発明の実施例を、図１から図３を用い
て説明する。図１は、本発明の一実施例のシステム構成
図である。図中、１はメインプロセツサシステム、２は
メインプロセツサ、３はメインプロセツサメインメモリ
、４はメインプロセツサメインメモリ内に設けられた、
サブプロセツサとのフアイル転送の為の制御情報を格納
する領域（以下このフアイル転送制御情報をＤＣＢと略
す）、５はフロツピーデイスク装置（以下ＦＤと略す）
、６はハードデイスク装置（以下ＤＫと略す）、７はメ
インプロセツサ内システムバス、８はサブプロセツサシ
ステム、９はサブプロセツサ８とメインプロセツサ１と
の通信に係る通信レジスタ、１０はサブプロセツサ、１
１はサブプロセツサメインメモリ、１２はサブプロセツ
サメインメモリ内に設けられたメインプロセツサへのフ
アイル転送要求の為のＤＣＢ情報格納領域、１３はポイ
ンタレジスタ、１４はサブプロセツサ内システムバスで
ある。図２は、フアイル転送制御情報（ＤＣＢ情報）の
フオーマツトの一例である。図中２１はユニツト番号、
２２はシリンダアドレス、２３はヘツドアドレス、２４
はセクタアドレス、２５は転送セクタ数、２６は転送メ
モリアドレス、２７には転送方向等が格納されている。 図３は、コミュニケーションアドレスポインタのセット
と、サブプロセツサのジヨブからフアイル転送要求が発
生したときの制御フローである。

【０００７】通常メインプロセツサ２と、サブプロセツ
サ１０は、同時に別々のジヨブを実行している。この状
態で、例えばサブプロセツサ１０で実行中のジヨブがＦ
Ｄ５のフアイルを必要とした時フアイル要求が発生する
（４２）。サブプロセツサシステムを制御するＯＳは、
ジヨブからのＦＤフアイルのロード要求に対して、フア
イルのアドレス計算を行ない（４３）、例えば図２に示
すようなフオーマツトのＤＣＢ情報２０を作成する（４
４）。このＤＣＢ情報の中には、ユニツト番号２１、シ
リンダアドレス２２等々のＦＤ５からのフアイル転送に
必要な情報が含まれている。次にサブシステムＯＳは、
従来このＤＣＢ情報をサブプロセツサメインメモリ１１
内に予め固定的に割当てられた領域１２に格納していた
。

【０００８】本発明では、通信情報テーブルおよびＤＣ
Ｂ情報を格納するメインプロセツサとサブプロセツサ間
のコミュニケーション領域の位置を示すコミュニケーシ
ヨンアドレスポインタ（ＣＡＤＲＰ）１３を設け、該ポ
インタをポインタレジスタにセットするようにした為、
前述ＤＣＢ情報は、メインプロセツサ１又は、サブプロ
セツサ８のどちらのメインメモリ内にでも置ける。電源
が投入されると、メインプロセッサとサブプロセッサは
、それぞれ独立に自己診断を開始する。この結果各プロ
セッサは、自プロセッサのメモリ３または１１の容量が
わかる（３１）（４１）。次に、メインプロセッサシス
テムのＯＳは、自システムメモリ容量と、サブプロセツ
サシステムメモリ容量をチェックし、ジョブの種類によ
り、必要メモリ容量を判定する。次に、メインプロセツ
サと、サブプロセツサ間のコミュニケーション領域を、
どちらの側のシステムに属するメモリのどこに設けるか
を決定し（３２）、その領域の位置を示す情報としてコ
ミュニケーションアドレスポインタをポインタレジスタ
１３にセットする（３３）。サブシステムＯＳは、ポイ
ンタレジスタ内のコミュニケーションアドレスポインタ
を参照して、前述のＤＣＢ情報２０を、メインプロセッ
サとのコミュニケーション領域にセットすることになる
。

【０００９】コミュニケーションアドレスポインタは通
信情報テーブルの先頭アドレスを指定する。通信情報テ
ーブルには複数の領域があり、該各領域には、ＤＣＢ情
報が格納されているアドレスが格納される。たとえば、
コミュニケーションアドレスポインタがサブプロセッサ
内のメインメモリの領域を示しているとき、サブプロセ
ッサで実行中のジョブがＦＤ５のファイルを必要として
ファイル要求を発生したとき、サブプロセツサシステム
のＯＳはＤＣＢ情報を作成し、該ＤＣＢ情報を格納する
サブプロセッサ内のメインメモリのアドレスを指定し（
４５）、このアドレスを通信情報テーブルの領域に格納
し、ＤＣＢ情報をこのアドレスに格納する（４６）。

【００１０】メインプロセツサ２へのサービス要求の発
生により、サブプロセッサは、通信レジスタ９にメイン
プロセツサ２へのサービス要求ビツトをオンにする（４
７）。　　通信レジスタは、たとえば１６ビットからな
るレジスタを２個有し、第１のレジスタはサブプロセッ
サによりセットされ、第２のレジスタはメインプロセツ
サ２によりセットされる。各レジスタの各ビットはコミ
ュニケーションアドレスポインタで指定される通信情報
テーブルの先頭アドレスからの隔たりを示すものであり
、たとえば、サービス要求ビツトとして通信レジスタの
２番目のビットが１になったとすると、これは通信情報
テーブルの先頭アドレスから順に割り当てられている領
域の２番目の領域を指定しており、すなわち、該領域に
格納されているアドレスに記憶されているＤＣＢ情報を
指定している。通信レジスタでは同時に複数のビットが
立ってもよく、この場合には、複数のＤＣＢ情報が指定
されることになる。サブプロセツサ１０により通信レジ
スタ９のサービス要求ビツトがオンとなつた時、サブプ
ロセツサ１０はメインプロセツサ２へサービス要求割込
を発生する（５１）。

【００１１】メインプロセツサは、サブプロセツサから
のサービス要求割込が発生（３４）すると、その要求内
容を調べ、たとえばフアイル転送要求であることがわか
れば、次に、通信レジスタ９の読出し解析を行なう。す
なわち、ポインタレジスタのコミュニケーションアドレ
スポインタを読み出し、該ポインタと通信レジスタ９の
内容に基づき通信情報テーブルを参照し、ＤＣＢ情報格
納位置を求めて、ＤＣＢ情報を読み出す（３５）。

【００１２】次に、ＦＤ５の排他制御を行ない、読出し
たＤＣＢ情報に従つて、ＦＤ５からサブプロセツサ内メ
インメモリへのＤＭＡ転送（３６）の起動を行い、転送
を行う。この間サブプロセツサは、他のジヨブを実行し
ている（４９）。ＤＭＡ転送終了後メインプロセツサは
、前記読みだされたＤＣＢ情報の領域に、ＤＭＡ終了情
報をセットする（３７）。この終了情報はＤＣＢ情報の
転送方向等のフィールドに書き込まれる。次いで、メイ
ンプロセツサは通信レジスタ９にこのＤＣＢ情報の格納
位置を指示するサービス終了ビットをオンにする（３８
）。そして、サブプロセツサへサービス終了割込みを発
生する（５２）。

【００１３】サブプロセツサは他のジヨブの実行（４９
）を中断して、メインプロセツサからの割込解析を行な
い、コミュニケーションアドレスポインタおよび通信レ
ジスタ９の内容に基づきＤＣＢ情報を読み出し、ＤＭＡ
転送が終了したか否かの解析を行う（４８）。次にＦＤ
５からのデータ転送要求を出したジヨブを再実行する（
５０）。ＤＣＢ情報格納領域は解放されて、他のジヨブ
で使用可能となる。

【００１４】

【発明の効果】本発明によれば、メインプロセツサと、
サブプロセツサとのフアイル転送の為の通信情報テーブ
ルおよびＤＣＢ情報を格納するコミュニケーション領域
を、メイン・サブのどちらのプロセツサの、メモリ上に
でも設ることができる為、メモリの有効活用を図ること
ができる。

【図面の簡単な説明】

【図１】本発明の実施例であるマルチプロセツサシステ
ムの概略ブロツク図である。

【図２】フアイル転送情報（ＤＣＢ情報）の一例である
。

【図３】本発明における、フアイル転送を行うための制
御フローである。

【符号の説明】

１　　メインプロセツサシステム ２　　メインプロセツサ ３　　メインプロセツサメインメモリ ５　　フロツピーデイスク装置 ６　　ハードデイスク装置 ８　　サブプロセツサシステム ９　　通信レジスタ １０　　サブプロセツサ １１　　サブプロセツサメモリ １３　　ポインタレジスタ

Claims (3)

【特許請求の範囲】
1. 【請求項１】　　処理装置とメモリ、ＩＯデバイスより
   成るメインプロセツサと、処理装置とメモリより成り、
   ＩＯデバイスをメインプロセツサと共有しながら、メイ
   ンプロセツサと同時動作可能なサブプロセツサより構成
   されるマルチプロセツサシステムにおいて、サブプロセ
   ツサにポインタ格納手段を設け、メインプロセツサの処
   理装置は両プロセツサのメモリ容量およびジョブ内容等
   に基づき両プロセツサ間のコミュニケーション領域をい
   ずれかのメモリに割付け、該割付けられたメモリ内の位
   置を示すコミユニケーシヨン・アドレス・ポインタを前
   記ポインタ格納手段にセットし、前記コミュニケーショ
   ン領域に対するアクセスを前記コミユニケーシヨン・ア
   ドレス・ポインタを基準とするアドレスにより行うよう
   にしたことを特徴とするマルチプロセツサ間通信方式。
2. 【請求項２】　　請求項１記載のマルチプロセツサ間通
   信方式において、前記コミュニケーション領域には通信
   情報テーブルおよびＤＣＢ情報が格納され、前記コミユ
   ニケーシヨン・アドレス・ポインタは前記通信情報テー
   ブルの格納位置を示すことを特徴とするマルチプロセツ
   サ間通信方式。
3. 【請求項３】　　請求項２記載のマルチプロセツサ間通
   信方式において、前記通信情報テーブルにＤＣＢ情報の
   記憶位置を示すアドレス情報を格納することを特徴とす
   るマルチプロセツサ間通信方式。