JPH08227303A - プログラマブルコントローラのメモリ拡張方法 - Google Patents
プログラマブルコントローラのメモリ拡張方法Info
- Publication number
- JPH08227303A JPH08227303A JP3233895A JP3233895A JPH08227303A JP H08227303 A JPH08227303 A JP H08227303A JP 3233895 A JP3233895 A JP 3233895A JP 3233895 A JP3233895 A JP 3233895A JP H08227303 A JPH08227303 A JP H08227303A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- lan
- request
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
- Programmable Controllers (AREA)
Abstract
メモリをCPUのアドレス空間の制限や実装上の物理的
制限を受けずに拡張する。 【構成】 シーケンスプログラムを実行するCPUモジ
ュール1を備えるプログラマブルコントローラに汎用L
AN4を介して拡張メモリ装置3を接続する場合、拡張
メモリ装置3内のアドレスにCPUモジュール1が参照
する位置を示すI/O番号を付けておき、拡張メモリ装
置3にデータを格納するときはワード単位またはビット
単位に該当するI/O番号の位置に格納する。これによ
り、LANに接続されている他のPCも容易にその拡張
メモリ装置を参照することが可能となる。
Description
ーラ(以下、PCという。)の記憶メモリに係り、特
に、PCの記憶メモリ(I/O)空間を拡張するのに好
適なメモり拡張方法に関する。
であり、シーケンスプログラムを実行するCPUにバス
接続されている。しかし、これはCPUが参照できる論
理的なメモリ空間および半導体メモリ実装上の物理的な
制限からメモリ容量に限界があり、メモリ拡張が困難で
ある。
Uにバス接続できるメモリモジュールを設け、CPUと
メモリモジュールとの間で専用命令によりブロック単位
にメモリ内容のやり取りを行っている。
平3−500703号,特開平6−103243号があ
る。
は、複数台のPCを汎用LANで接続し、相互に関連し
て大規模システムを制御する様になってきている。この
様に複数台のPCを用いて制御する場合、上述した様な
単体のPCでのメモリ拡張方法をそのまま適用すると、
個々のPCに各々専用のメモリモジュールを設ける必要
が生じ、メモリ資源の無駄が生じると共に、複数台のP
Cがデータを共用することができないという問題があ
る。汎用LANを用いた分野では、複数台のコンピュー
タをLANで相互に接続してメモリを共用する技術が発
達しているが、通常のコンピュータシステムでは、メモ
リをアクセスするときはデータのファイル名でアクセス
すればたり、そのデータがそのメモリ装置のどのアドレ
スに格納されているかまで知る必要はないようになって
いる。PCの場合には、データをファイルとして管理す
る思想がなく、このコンピュータの技術をそのままPC
に転用することができない。
を容易にし、汎用LANで複数のPCが接続されたシス
テムで共用メモリを用いることを容易にするPCのメモ
リ拡張方法を提供することにある。
プログラムを実行するCPUモジュールと、前記シーケ
ンスプログラムを格納するメモリモジュールとを備える
プログラムマブルコントローラに拡張メモリ装置を接続
するメモリ拡張方法において、前記拡張メモリ装置内の
アドレスに前記CPUモジュールが参照する位置を示す
I/O番号を付けておき、前記拡張メモリ装置に格納す
るデータをワード単位またはビット単位に該当するI/
O番号の位置に格納することで、達成される。
そのワード単位またはビット単位にある決められたI/
O番号の箇所に格納するので、他のPCがそのデータを
容易に参照することが可能となる。従って、メモリの拡
張が容易となる。
明する。図1は、本発明の一実施例にメモリ拡張方法を
適用した制御システムの要部構成図である。この制御シ
ステムは、PCのCPU1と、IFモジュール2と、拡
張メモリ装置3と、これらを接続する汎用LAN4とか
ら構成される。
を実行しCPU全体の制御を行うのプロセッサ10と、
CPUの制御用ソフトウェアを格納するシステムメモリ
11と、前記シーケンスプログラムを格納するユーザメ
モリ14と、外部制御信号の入出力インタフェースを行
うPI/Oバスコントローラ12と、演算結果および途
中経過を格納するデータメモリ13と、汎用LANI/
Fモジュール2との間でPI/Oバス9を介してデータ
のやり取りを行うPI/Oバス共有メモリ15とから構
成される。
Fモジュール2は、モジュール全体をを制御するプロセ
ッサ20と、モジュールの制御用ソフトウェアを格納す
るシステムメモリ21と、汎用LAN4に対するデータ
送受信を行うLANI/F22と、CPU1との間でP
I/Oバス9を介してデータのやり取りを行うPI/O
バス共有メモリ23から構成される。
セッサ30と、メモリ装置3の制御用ソフトウェアを格
納するシステムメモリ31と、汎用LAN4に対するデ
ータの送受信を行うLANI/F32と、PCから渡さ
れたデータを格納するLAN共有メモリ33から構成さ
れる。
読み書き命令を実行すると、LAN共有メモリ33に対
する読み書き要求がCPU1のPI/Oバス共有メモリ
15に置かれ、PI/Oバス9を介してI/Fモジュー
ル2のPI/Oバス共有メモリ23に伝わる。I/Fモ
ジュール2のプロセッサ20は、常時PI/Oバス共有
メモリ23を監視し、要求があれば要求メッセージを作
成し、LANI/F22を介してメモリ装置3に対して
要求メッセージを送信する。
ッセージを受け取ると、要求に応じてLAN共有メモリ
33の読み書きを行い、その結果により応答メッセージ
を作成し、LANI/F32を介して要求元のPCに対
して応答メッセージを送信する。
メモリ装置3から応答メッセージを受け取ると、結果を
判断し、結果に応じた応答データをPI/Oバス共有メ
モリ23に置く。I/Fモジュール2のPI/Oバス共
有メモリ23に置かれた応答データは、PI/Oバス9
を介して、CPUのPI/Oバス共有メモリ15に伝わ
る。
る要求を行った後、PI/Oバス共有メモリ15の応答
領域を監視し、応答があれば結果を判断し、結果に応じ
た処理を行って、LAN共有メモリ33に対する読み書
き命令の実行を完了する。
ある。LAN共有メモリ33には、ワード単位およびビ
ット単位に一連のI/O番号が付けられ、このI/O番
号によりPCから参照する位置が指定される。このよう
に本実施例のメモリ装置は、格納されるデータに対しワ
ード単位,ビット単位にI/O番号が付けられているの
で、複数のPCがLANに接続されていても、各PCは
このI/O番号を指定することで、メモリ装置内のデー
タを共用することができる。
LAN共有メモリ読み出し命令を示すものである。読み
出し命令に指定するパラメータとしては、読み出すLA
N共有メモリの先頭のI/O番号(a)、読み出したデ
ータを格納する読み出しバッファの先頭I/O番号
(b)、読み出すデータの数(c)、実行結果を格納す
るステータスワードのI/O番号(d)がある。読み出
しバッファとステータスワードにはCPUのデータメモ
リ13内のI/O番号を指定する。
LAN共有メモリ書き込み命令を示すものである。書き
込み命令に指定するパラメータとしては、書き込みデー
タを格納した書き込みバッファの先頭I/O番号
(a)、LAN共有メモリの書き込む領域の先頭I/O
番号(b)、書き込むデータの数(c)、実行結果を格
納するステータスワードの先頭I/O番号(d)があ
る。書き込みバッファとステータスワードにはCPUの
データメモリ13内のI/O番号を指定する。
PI/Oバス共有メモリ15,23の構成を示すもので
ある。PI/Oバス共有メモリ15,23は、CPU1
とI/Fモジュール2から同一の内容を参照できる。コ
ントロールフラグにより要求動作の制御を行い、要求領
域により、CPU1からI/Fモジュール2へ要求コマ
ンドおよび要求データを渡し、応答領域によりI/Fモ
ジュール2からCPU1へ要求の結果として応答コード
および応答データを渡す。
2とメモリ装置3との間で汎用LANを介してやり取り
されるメッセージのデータ部分を示すものである。メッ
セージ全体の構成としては、この他に、使用するLAN
の仕様に応じた宛先データ部,メッセージのチェックコ
ード部等が付加されるが、ここでは本発明に関するデー
タ部のみを示す。
ジのデータ部を示すものであり、I/Fモジュール2か
らメモリ装置3に渡される要求データは、読み出しコマ
ンドコード、LAN共有メモリの読み出し先頭I/O番
号、読み出しデータ数で構成される。また、前記の要求
に対してメモリ装置3からI/Fモジュール2へ返され
る応答データは、読み出しコマンドコード、実行結果を
示す応答コード、読み出したデータのLAN共有メモリ
上先頭I/O番号、読み出したデータ数、読み出したデ
ータで構成される。
ジのデータ部を示すものであり、I/Fモジュール2か
らメモリ装置3に渡される要求データは、書き込みコマ
ンドコード、LAN共有メモリの書き込む先頭のI/O
番号、書き込むデータ数、書き込みデータで構成され
る。また、前記の要求に対してメモリ装置3からI/F
モジュール2へ返される応答データは、書き込みコマン
ドコード、実行結果を示す応答コードで構成される。
対するCPU1の処理内容を示すものである。まず、実
行する命令がLAN共有メモリ読み書き命令かどうかを
判断する(ステップ600)。この判断の結果が、LA
N共有メモリ読み書き命令でなければ通常のシーケンス
演算を行う(ステップ602)。LAN共有メモリ読み
書き命令である場合は既に別の読み書き命令によりLA
N共有メモリに対して読み書き要求中であるかどうか判
断する(ステップ601)。この判断結果が、要求中で
なければ命令に指定されているパラメータが異常である
かどうか判断し(ステップ603)、正常であれば要求
データを図5に示したPI/Oバス共有メモリの要求領
域に要求コマンドと要求データを書き込み(ステップ6
04)、図5に示すコントールフラグの要求フラグをセ
ット(ステップ605)して、I/Fモジュール2に対
して処理要求を行う。パラメータが正常かどうかの判断
(ステップ603)で異常であった場合は、図3に示す
ステータスワードに異常応答コードと異常終了フラグを
セット(ステップ606)して、命令の処理を終了す
る。
より読み書き要求中かの判断(ステップ601)で、要
求中であった場合は、現在の命令が実行中であるかどう
かを判断し(ステップ607)、実行中であれば正常終
了したかどうか判断し(ステップ608)、正常終了で
あれば読み出し命令かどうか判断し(ステップ60
9)、読み出し命令の場合は読み出したデータをPI/
Oバス共有メモリからユーザ指定の読み出しバッファへ
転送し(ステップ610)、図3に示したステータスワ
ードに正常終了応答コードと正常終了フラグをセットす
る(ステップ611)。読み出し命令かどうかの判断
(ステップ609)で、読み出し命令でない場合、応答
データはないのでステータスワードのセット(ステップ
611)のみを行う。
608)で正常終了でない場合は異常終了かどうかの判
断(ステップ612)を行い、異常終了であれば図3に
示したステータスワードに異常終了コードと異常終了フ
ラグをセット(ステップ613)して命令実行処理を終
了し次の命令の処理に移る。ステップ612の判断で異
常終了でなければ、まだこの命令は実行中であるので命
令実行処理を終了して次の命令の処理に移る。
命令が実行中であるかどうかの判断(ステップ607)
で実行中でない場合は、命令実行処理を終了して次の命
令の処理に移る。
PUからの要求に対する処理内容を示すものである。ま
ず、メモリ装置に対して既に読み書き要求中であるかど
うか判断(ステップ700)し、要求中でなければ図5
に示したPI/Oバス共有メモリのコントロールフラグ
の要求フラグをチェックしてCPU1からLAN共有メ
モリ33に対する読み書き要求があるかどうか判断(ス
テップ701)する。要求があれば要求に応じて図6に
示した読み出し要求メッセージまたは書き込み要求メッ
セージを作成(ステップ702)して、要求メッセージ
を汎用LANを介してメモリ装置に送信(ステップ70
3)して、処理を終了する。CPU1からの要求がある
かどうかの判断(ステップ701)で要求がない場合
は、何もせずに処理を終了する。
断(ステップ700)で、要求中である場合は要求に対
する応答が受信されたかどうかチェック(ステップ70
4)し、応答が受信されている場合は図5に示したPI
/Oバス共有メモリに応答コードをセット(ステップ7
05)し、正常終了かどうか判断(ステップ706)す
る。そして、正常終了であれば受信した応答メッセージ
(図6)のコマンドコードにより読み出し命令の応答か
どうか判断(ステップ707)し、読み出し命令であれ
ばPI/Oバス共有メモリの応答データ領域にメモリ装
置から受信した読み出しデータをセット(ステップ70
8)し、図5に示したPI/Oバス共有メモリのコント
ロールフラグの正常終了フラグをセット(ステップ70
9)して終了する。応答が正常終了かどうかの判断(ス
テップ706)で、正常終了でない場合は図5に示した
PI/Oバス共有メモリのコントロールフラグの異常終
了フラグをセットして終了する。
書き要求に対するメモリ装置の処理内容を示すものであ
る。まず、PCからの読み書き要求が受信されているか
どうか判断(ステップ800)し、受信されていなけれ
ば何もせずに終了する。要求が受信されている場合は要
求パラメータが正常かどうか判断(ステップ801)
し、正常である場合は受信した要求メッセージ(図6)
のコマンドコードから読み出し要求かどうか判断(ステ
ップ802)する。読み出し要求であればLAN共有メ
モリから指定されたデータを読み出し(ステップ80
3)、図6に示した応答メッセージを作成(ステップ8
04)して、要求元のPCに対して応答メッセージを送
信(ステップ808)し終了する。
02)で、読み出し要求でなく書き込み要求である場合
は、受信した書き込みデータをLAN共有メモリの指定
されたI/O番号から書き込み(ステップ805)、図
6に示した応答メッセージ(正常終了メッセージ)を作
成(ステップ806)して、要求元のPCに対して応答
メッセージを送信(ステップ808)し終了する。
ラメータが正常かどうかの判断(ステップ801)でパ
ラメータが正常でない場合は、異常終了の応答コードを
セットした応答メッセージ(図6)を作成(ステップ8
07)して応答メッセージを送信(ステップ808)し
て終了する。
PCシステムの構成例を示すものである。このシステム
では、拡張したメモリ装置を利用し、このメモリ装置に
各PCからシステム管理情報を適宜書き込むようにして
システム管理情報を一元管理し、上位システムからのシ
ステム管理情報収集の負荷を軽減している。尚、メモリ
装置として使用するLAN共有メモリを半導体メモリで
はなく磁気記憶装置にすると、半導体メモリより安価に
より大容量のメモリ拡張を行うことができる。
プロセッサのメモリ空間および実装上の物理的制限を受
けないPCの拡張メモリを実現することができる。ま
た、メモリ装置をより大容量のものに変更したり、メモ
リ装置の台数を増やすことにより、システム構築後のメ
モリ拡張要求に容易に対応することができる。さらに、
汎用LANを利用していることにより、上位システムと
PCとの間でメモリ装置を共用できシステム情報等の管
理も容易になる。
したPCのハードウェア構成図である。
し命令仕様の説明図である。
命令仕様の説明図である。
手段であるPI/Oバス共有メモリ構成図である。
読み出しメッセージ仕様(a)とI/Fモジュールとメ
モリ装置間のLAN上の書き込みメッセージ仕様(b)
を示す図である。
理を示すフローチャートである。
モリ読み書き要求に対する処理を示すフローチャートで
ある。
書き要求に対する処理を示すフローチャートである。
の一例を示す構成図である。
4…LAN、33…LAN共有メモリ。
Claims (3)
- 【請求項1】 シーケンスプログラムを実行するCPU
モジュールと、前記シーケンスプログラムを格納するメ
モリモジュールとを備えるプログラムマブルコントロー
ラに拡張メモリ装置を接続するメモリ拡張方法におい
て、前記拡張メモリ装置内のアドレスに前記CPUモジ
ュールが参照する位置を示すI/O番号を付けておき、
前記拡張メモリ装置に格納するデータをワード単位また
はビット単位に該当するI/O番号の位置に格納するこ
とを特徴とするプログラマブルコントローラのメモリ拡
張方法。 - 【請求項2】 シーケンスプログラムを実行するCPU
モジュールを備えるプログラマブルコントローラに汎用
LANを介して拡張メモリ装置を接続するメモリ拡張方
法において、前記拡張メモリ装置内のアドレスに前記C
PUモジュールが参照する位置を示すI/O番号を付け
ておき、前記拡張メモリ装置に格納するデータをワード
単位またはビット単位に該当するI/O番号の位置に格
納することを特徴とするプログラマブルコントローラの
メモリ拡張方法。 - 【請求項3】 請求項2において、前記汎用LANには
複数のプログラマブルコントローラが接続されており、
前記拡張メモリ装置の前記I/O番号は各プログラマブ
ルコントローラのCPUモジュールが共通に参照する共
通番号であることを特徴とするプログラマブルコントロ
ーラのメモリ拡張方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3233895A JPH08227303A (ja) | 1995-02-21 | 1995-02-21 | プログラマブルコントローラのメモリ拡張方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3233895A JPH08227303A (ja) | 1995-02-21 | 1995-02-21 | プログラマブルコントローラのメモリ拡張方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08227303A true JPH08227303A (ja) | 1996-09-03 |
Family
ID=12356172
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3233895A Pending JPH08227303A (ja) | 1995-02-21 | 1995-02-21 | プログラマブルコントローラのメモリ拡張方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08227303A (ja) |
-
1995
- 1995-02-21 JP JP3233895A patent/JPH08227303A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5901328A (en) | System for transferring data between main computer multiport memory and external device in parallel system utilizing memory protection scheme and changing memory protection area | |
US6105080A (en) | Host adapter DMA controller with automated host reply capability | |
US5615374A (en) | Lock control method for resource | |
US20050256998A1 (en) | Bus bridge device | |
JP2821345B2 (ja) | 非同期i/o制御方式 | |
JP2000222226A (ja) | アクセス制御装置及びアクセス方法 | |
JPH08227303A (ja) | プログラマブルコントローラのメモリ拡張方法 | |
JPH11232213A (ja) | 入出力装置におけるデータ転送方式 | |
JP3733737B2 (ja) | プログラマブルコントローラおよび記録媒体 | |
JPH08212178A (ja) | 並列計算機 | |
JPH11184761A (ja) | リードモディファイライト制御システム | |
JP2746189B2 (ja) | ファイルアクセス制御システム | |
JPH03656B2 (ja) | ||
JP2571298B2 (ja) | データ管理制御方式 | |
JP3517884B2 (ja) | データ処理装置 | |
JPH05257820A (ja) | 代替処理制御方式 | |
JP2785855B2 (ja) | 情報処理装置 | |
JPH05324415A (ja) | ロギングデータ記憶方式 | |
JPH07239921A (ja) | Pcカード | |
JP2002259209A (ja) | 演算処理システム | |
JPH11184712A (ja) | 情報処理装置 | |
JPH07111711B2 (ja) | 処理終了割込制御システム | |
JP2000066946A (ja) | メモリコントローラ | |
JPH0736153B2 (ja) | データ伝送システム | |
JPH0481934A (ja) | 情報処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Effective date: 20041020 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20041130 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051011 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051115 |
|
RD02 | Notification of acceptance of power of attorney |
Effective date: 20060510 Free format text: JAPANESE INTERMEDIATE CODE: A7422 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060510 |
|
A02 | Decision of refusal |
Effective date: 20061003 Free format text: JAPANESE INTERMEDIATE CODE: A02 |