JPS62235666A - 機能ユニツト制御システム - Google Patents
機能ユニツト制御システムInfo
- Publication number
- JPS62235666A JPS62235666A JP61078799A JP7879986A JPS62235666A JP S62235666 A JPS62235666 A JP S62235666A JP 61078799 A JP61078799 A JP 61078799A JP 7879986 A JP7879986 A JP 7879986A JP S62235666 A JPS62235666 A JP S62235666A
- Authority
- JP
- Japan
- Prior art keywords
- response signal
- central processing
- processing unit
- functional
- selection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005856 abnormality Effects 0.000 claims abstract description 19
- 238000001514 detection method Methods 0.000 claims description 11
- 230000008054 signal transmission Effects 0.000 claims description 10
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 7
- 230000002159 abnormal effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/004—Error avoidance
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、中央処理装置に複数の機能ユニットを接続
した機能ユニット制御システムに関するものである。
した機能ユニット制御システムに関するものである。
計測機器や制御機器などの複数の機能ユニットを１つの
中央処理装置で制御するシステムとして第２図に示すよ
うなものがある。このシステムにおいて、中央処理装置
（ＣＰＵ）２０が各機能ユニット２１８〜２１ｎをアク
セスするときは、中央処理装置２０がアドレスバス２２
にアドレスを出力し、各機能ユニフ）２１ａ〜２１ｎが
前記アドレスを予め設定された自己アドレスと比較して
両者が一致したとき信号線２３を介して選択応答信号を
中央処理装置２０に与える。この動作によって中央処理
袋ｒ！１２０とアクセスされた機能ユニット２１ａ〜２
１ｎとの間のデータ授受がデータバス２４を介して可能
になる。
中央処理装置で制御するシステムとして第２図に示すよ
うなものがある。このシステムにおいて、中央処理装置
（ＣＰＵ）２０が各機能ユニット２１８〜２１ｎをアク
セスするときは、中央処理装置２０がアドレスバス２２
にアドレスを出力し、各機能ユニフ）２１ａ〜２１ｎが
前記アドレスを予め設定された自己アドレスと比較して
両者が一致したとき信号線２３を介して選択応答信号を
中央処理装置２０に与える。この動作によって中央処理
袋ｒ！１２０とアクセスされた機能ユニット２１ａ〜２
１ｎとの間のデータ授受がデータバス２４を介して可能
になる。
［の従来のシステムでは、Ｒ能ユ＝ソト２１ａ〜２１ｎ
におけるアドレス設定ミスやアドレス設定スイッチの故
障などによって、２つ以上の機能ユニット２１２〜２１
ｎから同時に選択応答信号が出力された場合、中央処理
装置２０はその異常を検知することができず、２つ以上
の機能ユニフ）２１８〜２１ｎとの間でデータの授受を
行ない、誤ったデータ処理を行なう問題がある。またそ
のとき、２つ以上の機能ユニット２１８〜２１ｎから出
力されたデータどうしが衝突し、システム故障を引きお
こす可能性がある。
におけるアドレス設定ミスやアドレス設定スイッチの故
障などによって、２つ以上の機能ユニット２１２〜２１
ｎから同時に選択応答信号が出力された場合、中央処理
装置２０はその異常を検知することができず、２つ以上
の機能ユニフ）２１８〜２１ｎとの間でデータの授受を
行ない、誤ったデータ処理を行なう問題がある。またそ
のとき、２つ以上の機能ユニット２１８〜２１ｎから出
力されたデータどうしが衝突し、システム故障を引きお
こす可能性がある。
この発明の目的は、中央処理装置が機能ユニットの選択
応答異常を検知することができるとともに選択応答異常
によって２つ以上の機能ユニットからデータが出力され
ることを防止することができる機能ユニット制御システ
ムを堤供することである。
応答異常を検知することができるとともに選択応答異常
によって２つ以上の機能ユニットからデータが出力され
ることを防止することができる機能ユニット制御システ
ムを堤供することである。
〔問題点を解決するための手段〕
この発明の機能ユニット制御システムは、中央処理ｖｔ
置に複数の機能ユニットを接続した機能ユニット制御シ
ステムにおいて、 前記中央処理装置から出力されるアドレスによって選択
されたとき前記機能ユニットから出力される選択応答信
号をデイジーチェーン接続によって前記中央処理装置に
近い側の機能ユニットに連鎖的に順次伝達して前記中央
処理装置に与える選択応答信号伝達手段と、この選択応
答信号伝達手段によって前記中央処理装置に違い側から
前記選択応答信号が伝達されたＷ１能ユニットで前記′
ＪｊＡ沢応答信号が出力されたとき前記中央処理装置に
応答異常検知信号を与える応答異常検知手段と、前記選
択応答信号伝達手段によって前記選択応答信号が伝達さ
れた前記機能ユニットのデータバスを閉じるデータバス
ゲート手段とを備えたことを特徴とするものである。
置に複数の機能ユニットを接続した機能ユニット制御シ
ステムにおいて、 前記中央処理装置から出力されるアドレスによって選択
されたとき前記機能ユニットから出力される選択応答信
号をデイジーチェーン接続によって前記中央処理装置に
近い側の機能ユニットに連鎖的に順次伝達して前記中央
処理装置に与える選択応答信号伝達手段と、この選択応
答信号伝達手段によって前記中央処理装置に違い側から
前記選択応答信号が伝達されたＷ１能ユニットで前記′
ＪｊＡ沢応答信号が出力されたとき前記中央処理装置に
応答異常検知信号を与える応答異常検知手段と、前記選
択応答信号伝達手段によって前記選択応答信号が伝達さ
れた前記機能ユニットのデータバスを閉じるデータバス
ゲート手段とを備えたことを特徴とするものである。
この発明の構成によれば、中央処理装置が機能ユニット
を選択するアドレスを出力したとき、そのアドレスに対
して２つ以上の機能ユニットから選択応答信号が出力さ
れると、応答異常検知手段から中央処理装置に応答異常
信号が与えられるので、中央処理装置が誤ったデータ処
理を行なうことが防止される。またいずれかの機能ユニ
ットで選択応答信号が出力されると、データバスゲート
手段が選択応答信号伝達手段によって選択応答信号が伝
達された機能ユニットのデータバスを閉じるので、２つ
以上の機能ユニットからデータが出力されて、それらが
衝突するといった事態が生じなくなる。
を選択するアドレスを出力したとき、そのアドレスに対
して２つ以上の機能ユニットから選択応答信号が出力さ
れると、応答異常検知手段から中央処理装置に応答異常
信号が与えられるので、中央処理装置が誤ったデータ処
理を行なうことが防止される。またいずれかの機能ユニ
ットで選択応答信号が出力されると、データバスゲート
手段が選択応答信号伝達手段によって選択応答信号が伝
達された機能ユニットのデータバスを閉じるので、２つ
以上の機能ユニットからデータが出力されて、それらが
衝突するといった事態が生じなくなる。
第１図に基づいてこの発明の一実施例を説明する。この
実施例では、中央処理袋Ｗ、ｌに複数の機能ユニッ）２
ａ〜２ｎが接続されている。各機能ユニツ）２８〜２ｎ
は計測機器や制御機器などであり、中央処理装置ｌによ
り制御される。
実施例では、中央処理袋Ｗ、ｌに複数の機能ユニッ）２
ａ〜２ｎが接続されている。各機能ユニツ）２８〜２ｎ
は計測機器や制御機器などであり、中央処理装置ｌによ
り制御される。
各機能ユニッ）２ａ〜２ｎには、中央処理ｖｔ置ｌがア
ドレスバス３にアドレスを出力したとき、予め設定され
たアドレスと前記アドレスとが一致すると選択応答信号
を出力する選択応答信号発生回路４３〜４ｎ、デイジー
チェーン接続されたオア回路５ａ〜５ｎ、出力端が信号
線６に接続されたアンド回路７ａ〜７ｎおよびデータバ
ス１０を開閉するゲート回路８ａ〜８ｎが備えられてい
る。
ドレスバス３にアドレスを出力したとき、予め設定され
たアドレスと前記アドレスとが一致すると選択応答信号
を出力する選択応答信号発生回路４３〜４ｎ、デイジー
チェーン接続されたオア回路５ａ〜５ｎ、出力端が信号
線６に接続されたアンド回路７ａ〜７ｎおよびデータバ
ス１０を開閉するゲート回路８ａ〜８ｎが備えられてい
る。
この実施例では、選択応答信号伝達手段が各機能ユニッ
ト２３〜２ｎに備えられたオア回路５ａ〜５ｎをデイジ
ーチェーン接続することによって実現されている。この
選択信号伝達手段では、機能ユニフ）２ｎに備えられた
オア回路５ｎの各入力端に選択応答信号発生回路４ｎか
ら出力される選択応答信号とローレベル信号がそれぞれ
与えられ、機能ユニット２ｍに備えられたオア回路５ｍ
の各入力端にオア回路５への論理和出力と選択応答信号
発生回路４ｍから出力される選択応答信号がそれぞれ与
えられ、その後中央処理袋２１に近い側の機能ユニット
２．ａ〜２ｎに選択応答信号が連鎖的に順次伝達されて
いき、最終的にｉ能ユニット２ａに備えられたオア回路
５ａの論理和１３号が中央処理ＷＺｔへ与えられる。つ
まり、この選択信号伝達手段は、ある機能ユニフ）２ｉ
の選択信号発生回路４１から選択応答信号が出力される
と、そのｉＩ択応答信号を中央処理袋Ｗ１１に近い側の
機能ユニソ）２ａ〜２ｈに連鎖的に順次伝達し、最終的
に中央処理装置１に与える。
ト２３〜２ｎに備えられたオア回路５ａ〜５ｎをデイジ
ーチェーン接続することによって実現されている。この
選択信号伝達手段では、機能ユニフ）２ｎに備えられた
オア回路５ｎの各入力端に選択応答信号発生回路４ｎか
ら出力される選択応答信号とローレベル信号がそれぞれ
与えられ、機能ユニット２ｍに備えられたオア回路５ｍ
の各入力端にオア回路５への論理和出力と選択応答信号
発生回路４ｍから出力される選択応答信号がそれぞれ与
えられ、その後中央処理袋２１に近い側の機能ユニット
２．ａ〜２ｎに選択応答信号が連鎖的に順次伝達されて
いき、最終的にｉ能ユニット２ａに備えられたオア回路
５ａの論理和１３号が中央処理ＷＺｔへ与えられる。つ
まり、この選択信号伝達手段は、ある機能ユニフ）２ｉ
の選択信号発生回路４１から選択応答信号が出力される
と、そのｉＩ択応答信号を中央処理袋Ｗ１１に近い側の
機能ユニソ）２ａ〜２ｈに連鎖的に順次伝達し、最終的
に中央処理装置１に与える。
応答異常検知手段は、各機能ユニットｚａ〜２１Ｉに備
えられたアンド回路７ａ〜７ｍによって実現されている
。この応答異常検知手段では、各選択応答信号発生回路
４ａ〜４ｍおよび中央処理装置ｌに遠い側の機能ユニッ
ト２ｂ〜２ｎのオア回路５ｂ〜５ｎの両者から選択応答
信号がアンド回路７ａ〜７ｍの少なくとも１つに与えら
れることにより、選択応答異常信号＆１ｉ１６を介して
応答異常検知信号が中央処理’ｉｔ ’Ｈ１１に与えら
れる。つまり、この応答異常検知手段は、２つ以上の機
能ユニット２８〜２ｎの選択応答信号発生回路４ａ〜４
ｎから選択応答信号が出力されると、応答異常検知信号
を中央処理袋Ｗ１１に与える。
えられたアンド回路７ａ〜７ｍによって実現されている
。この応答異常検知手段では、各選択応答信号発生回路
４ａ〜４ｍおよび中央処理装置ｌに遠い側の機能ユニッ
ト２ｂ〜２ｎのオア回路５ｂ〜５ｎの両者から選択応答
信号がアンド回路７ａ〜７ｍの少なくとも１つに与えら
れることにより、選択応答異常信号＆１ｉ１６を介して
応答異常検知信号が中央処理’ｉｔ ’Ｈ１１に与えら
れる。つまり、この応答異常検知手段は、２つ以上の機
能ユニット２８〜２ｎの選択応答信号発生回路４ａ〜４
ｎから選択応答信号が出力されると、応答異常検知信号
を中央処理袋Ｗ１１に与える。
データバスゲート手段は、各機能ユニット２８〜２ｎに
備えられたゲート回路８３〜８ｍによって実現されてい
る。Ｑａ〜８ｍは通常ハイインピーダンス状態であるが
、アクセスされた時にデータバスＩＯと接続される。ま
た、同時にアクセスされた場合、データがぶつかり合う
ため、ゲート回路８ａ〜８ｍは、中央処理装置１に遠い
側の機能ユニット２ｂ〜２ｎのオア回路５ｂ〜５ｎの論
理和出力によって選択応答信号が与えられると各機能ユ
ニット２３〜２ｍのデータバス１０を閉じる。よって、
同時アクセス時においてもゲートのぶつかり合いはなく
、１つの機能ユニットのみがデータバスｌＯと接続され
るとともに選択応答異常信号綿６によってＣＰＵＩに応
答異常信号が伝送される。上述のようにこの実施例では
、中央処理袋Ｍ１が機能ユニッ１−２ａ〜２ｎを選択す
るためにアドレスバス３にアドレスを出力したとき、そ
のアドレスに対して２つ以上の機能ユニット２８〜２ｎ
が選択応答信号を出力すると、応答異常検知手段のアン
ド回路７ａ〜７ｍのいずれかから中央処理装置Ｉに応答
異常信号が与えられるため、この応答異常信号が与えら
れたとき、中央処理装置ｌと機能ユニット２ａ〜２ｎと
の間のデータ授受を行なわないようにすることができる
。またいずれかのｍ能ユニット２ａ〜２ｎで選択応答信
号が出力されると、データバスゲート手段のゲート回路
７ａ〜７ｍが選択応答信号が伝達された各機能ユニット
２ａ〜２ｍのデータバス１０を閉じるので、２つ以上の
機能ユニソ１−２ａ〜２ｎでｉＫ［応答信号が出力され
ても、２つ以上の機能ユニッ）２８〜２ｎからデータが
出力され、それらが衝突するといった事態が生じなくな
る。
備えられたゲート回路８３〜８ｍによって実現されてい
る。Ｑａ〜８ｍは通常ハイインピーダンス状態であるが
、アクセスされた時にデータバスＩＯと接続される。ま
た、同時にアクセスされた場合、データがぶつかり合う
ため、ゲート回路８ａ〜８ｍは、中央処理装置１に遠い
側の機能ユニット２ｂ〜２ｎのオア回路５ｂ〜５ｎの論
理和出力によって選択応答信号が与えられると各機能ユ
ニット２３〜２ｍのデータバス１０を閉じる。よって、
同時アクセス時においてもゲートのぶつかり合いはなく
、１つの機能ユニットのみがデータバスｌＯと接続され
るとともに選択応答異常信号綿６によってＣＰＵＩに応
答異常信号が伝送される。上述のようにこの実施例では
、中央処理袋Ｍ１が機能ユニッ１−２ａ〜２ｎを選択す
るためにアドレスバス３にアドレスを出力したとき、そ
のアドレスに対して２つ以上の機能ユニット２８〜２ｎ
が選択応答信号を出力すると、応答異常検知手段のアン
ド回路７ａ〜７ｍのいずれかから中央処理装置Ｉに応答
異常信号が与えられるため、この応答異常信号が与えら
れたとき、中央処理装置ｌと機能ユニット２ａ〜２ｎと
の間のデータ授受を行なわないようにすることができる
。またいずれかのｍ能ユニット２ａ〜２ｎで選択応答信
号が出力されると、データバスゲート手段のゲート回路
７ａ〜７ｍが選択応答信号が伝達された各機能ユニット
２ａ〜２ｍのデータバス１０を閉じるので、２つ以上の
機能ユニソ１−２ａ〜２ｎでｉＫ［応答信号が出力され
ても、２つ以上の機能ユニッ）２８〜２ｎからデータが
出力され、それらが衝突するといった事態が生じなくな
る。
この発明の機能ユニット制御システムによれば、中央処
理装置が機能ユニットを選択するアドレスを出力したと
き、そのアドレスに対して２つ以上の機能ユニットから
選択応答信号が出力されると、応答異常検知手段から中
央処理装置に応答異常信号が与えられるので、中央処理
装置が誤ったデータ処理を行なうことが防止される。ま
たいずれかの機能ユニットで選択応答信号が出力される
と、データバスゲート手段が選択応答信号伝達手段によ
って選択応答信号が伝達された機能ユニットのデータバ
スを閉じるので、２つ以上のａ能ユニットからデータが
出力されて、それらが衝突するといった事態が生じなく
なる。
理装置が機能ユニットを選択するアドレスを出力したと
き、そのアドレスに対して２つ以上の機能ユニットから
選択応答信号が出力されると、応答異常検知手段から中
央処理装置に応答異常信号が与えられるので、中央処理
装置が誤ったデータ処理を行なうことが防止される。ま
たいずれかの機能ユニットで選択応答信号が出力される
と、データバスゲート手段が選択応答信号伝達手段によ
って選択応答信号が伝達された機能ユニットのデータバ
スを閉じるので、２つ以上のａ能ユニットからデータが
出力されて、それらが衝突するといった事態が生じなく
なる。
第１図はこの発明の一実施例の構成を示すブロック図、
第２図は従来例の構成を示すブロック図である。 ｌ・・・中央処理装置、２ａ〜２ｎ・・・ａ能ユニット
、３・・・アドレスバス、４ａ〜４ｎ・・・選択応答信
号発生回路、５ａ〜５ｎ・・・オア回路、６・・・選択
応答異常信号線、７ａ〜７ｎ・・・アンド回路、ｌＯ・
・・データパス
第２図は従来例の構成を示すブロック図である。 ｌ・・・中央処理装置、２ａ〜２ｎ・・・ａ能ユニット
、３・・・アドレスバス、４ａ〜４ｎ・・・選択応答信
号発生回路、５ａ〜５ｎ・・・オア回路、６・・・選択
応答異常信号線、７ａ〜７ｎ・・・アンド回路、ｌＯ・
・・データパス
Claims (1)
- 【特許請求の範囲】 中央処理装置に複数の機能ユニットを接続した機能ユニ
ット制御システムにおいて、 前記中央処理装置から出力されるアドレスによって選択
されたとき前記機能ユニットから出力される選択応答信
号をデイジーチェーン接続によって前記中央処理装置に
近い側の機能ユニットに連鎖的に順次伝達して前記中央
処理装置に与える選択応答信号伝達手段と、この選択応
答信号伝達手段によって前記中央処理装置に遠い側から
前記選択応答信号が伝達された機能ユニットで前記選択
応答信号が出力されたとき前記中央処理装置に応答異常
検知信号を与える応答異常検知手段と、前記選択応答信
号伝達手段によって前記選択応答信号が伝達された前記
機能ユニットのデータバスを閉じるデータバスゲート手
段とを備えたことを特徴とする機能ユニット制御システ
ム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61078799A JPS62235666A (ja) | 1986-04-04 | 1986-04-04 | 機能ユニツト制御システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61078799A JPS62235666A (ja) | 1986-04-04 | 1986-04-04 | 機能ユニツト制御システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62235666A true JPS62235666A (ja) | 1987-10-15 |
Family
ID=13671907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61078799A Pending JPS62235666A (ja) | 1986-04-04 | 1986-04-04 | 機能ユニツト制御システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62235666A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5420628A (en) * | 1977-07-15 | 1979-02-16 | Mitsubishi Electric Corp | Data output device |
| JPS59177629A (ja) * | 1983-03-29 | 1984-10-08 | Yokogawa Hokushin Electric Corp | デ−タ転送システム |
-
1986
- 1986-04-04 JP JP61078799A patent/JPS62235666A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5420628A (en) * | 1977-07-15 | 1979-02-16 | Mitsubishi Electric Corp | Data output device |
| JPS59177629A (ja) * | 1983-03-29 | 1984-10-08 | Yokogawa Hokushin Electric Corp | デ−タ転送システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4366535A (en) | Modular signal-processing system | |
| US4843608A (en) | Cross-coupled checking circuit | |
| NL8101562A (nl) | Foutdetectieketen voor een geheugeninrichting. | |
| US3810577A (en) | Error testing and error localization in a modular data processing system | |
| US4891809A (en) | Cache memory having self-error checking and sequential verification circuits | |
| JPS62235666A (ja) | 機能ユニツト制御システム | |
| KR970000711B1 (ko) | 프로그램가능한 출력을 갖는 집적회로칩을 검사하는 방법 및 회로 | |
| JPH0324657A (ja) | バス診断方式 | |
| JPS5911452A (ja) | パリテイチエツク回路の試験方式 | |
| KR910008568A (ko) | 퍼스널 컴퓨터 패리티 체크 시스템 | |
| KR940001558B1 (ko) | 프로세스가 있는 보오드의 상태 추적장치 | |
| SU962913A1 (ru) | Устройство дл фиксации сбоев электронно-вычислительной машины | |
| EP0393173A1 (en) | DATA BUS VALIDATION CHECK LOGIC CIRCUIT. | |
| SU1439598A1 (ru) | Устройство дл контрол дуплексно вычислительной системы | |
| JP2908042B2 (ja) | メモリのシミュレーション方法 | |
| SU1072102A1 (ru) | Запоминающее устройство с автономным контролем | |
| JPS6238958A (ja) | 装置選択エラ−検出方式 | |
| SU1115064A2 (ru) | Устройство дл проверки монтажа | |
| KR930007474B1 (ko) | 전전자 교환기의 d-버스 장애 노드 어드레스 감지회로 | |
| JP2725680B2 (ja) | バス異常検出回路 | |
| JPS62217347A (ja) | バス診断装置 | |
| KR960025007A (ko) | 노드 유지 보수 버스의 이중화 장치 | |
| JPS6020664A (ja) | インタフエ−ス回路の診断方法 | |
| JP2001051912A (ja) | シリアルデータ転送システムおよび異常検出方法 | |
| JPH03217944A (ja) | 二重化装置 |