JPS61500387A - マイクロコンピユ−タ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 マイクロコンピュータ 本発明はマイクロコンピュータに関するものであり、更に詳しくいえば、現在の プロセスの間でメツピーシ仏性を行うマイクロコンピュータに関するものである 。

発明の背摂 本願出願人のヨーロッパ特許明細書０１１３１５６は、複数の現在のプロセスを 動作させるためにプロセッサとメモリな蝙えるマイクロコンピュータについて記 述している。それは、通信チャネルを用いることにより出ツノプロセスにデータ を出力させ、かつ入力プロセスにデータを入力させることを許す。それは現在の プロレスのデスケジューリングと、スケジューリングを、プロセスを収集待機実 行に加えることにより許づ。入力プロセスはいくつかの代りのチャネルのうちの １つを介して入力できるが、出力プロセスがそれのプログラムの対応する段階に いつ達したかを知るためにチャネルの状態を検′Ｐｉツるために入力プロセスを スクジコールせねばならない。

発明の目的 本発明の目的は、プロセスが複数の代りのチャネルのうちの一つを介してプロレ スがデータを入力することを誇フ改良したマイクロコンピュータを得ることであ る。

本発明の別の目的は、プロセスが複数の代りのチャネルのうちの一つを介してプ ロセスがデータを入力することを許し、かつ出力プロセスがそれのプログラムの 対応する段階に達することを侍っている闇に入力プロセスをデスケジュールさせ ることである。

ｌ肚立１１ 本発明は、メモリと、複数の同時プロセスを実行するために構成されたプロセッ サとを備え、各プロセッサは、プロセッサにより逐次受註するための複数の命令 より成るプログラムに従って前記ブ０セスを実行し、前記プロセッサは（１）複 数のレジスタおよびそれらのレジスタの間のデータの転送に使用りるデータ転送 手段と、（２）各命令を受け、ブロセツ勺・レジスタの１つにその命令にＦ！ｌ 迎する（市をロードする千〇と、（３）受けた各命令に応答して前記データ転送 手段とレジスタをｉ＋制御し、プロセッサにその命令に従って動作させる制御ｉ ｌ器と、を備えるＹイクロコンビよ−タにおいて、このマイクロコンピュータは ：、（１）（ａ）１つまたはそれ以上のプロセスを識別して、プロセッサによる 少くとも１つの収集待機実行を形成する手段と、 （ｂ）現在のプロセスの実行に割込むことによりプロセスをデスケジューリング する手段と、（Ｃ）プロセスを収集待機実行に加えることによりそのプロセスを スケジューリングする手段と、を備え、プロセッサがそれの処理時間を複数の同 時プロセスの間で共用できるようにするためのスケジューリング手段と、 （２）１つのプロセスと別のプロセスがそれぞれのプログラム・シーケンスにお ける対応りる段階にある時に、通信チャネルを使用することにより１つのブ〔１ セスから別のブＯセスヘデータの伝送を行えるようにする通信手段と、データを 出力するために動作づる出力プロセス、およびデータ転送に使用するために１つ またはそれ以上のチャネルを識別するメツセージに応答してデータを入力するた めに動作する入力プロセス、を含み、前記通信手段は、 （ａ）複数のチトネルと、 （ｂ）前記１つのプロセスが現在のプロセスである時に、データの伝送に含まれ るプロセスの１つによるメツセージ命令の実行に応答して、命令により識別され た各チャネルの内容を試験し、かつ前記手＆を動作させて、データ伝送に含まれ でいる別のプロセスが対応するプログラム段階に達したことを示′を値をどのチ ャネルも含んでいないことが見出された鴎に現有のプロセスをデスケジュールす るように構成された手段と、（Ｃ）　入力プロセスが複数の代りのチャネルのう ちの１つを介して入力することを許す手段と、を含み、前記複数の各チャネルは 、そのチ１１ネルを用いてデータの伝送を行う命令をあるプロセスが実行したか どうかを示す値を保持する格納手段を備え、前記許す手段は、 （１）入力プロセスによるメツセージ命令の実行に応答して代りの各チャネルの 内容を試験し、かつチャネルが、出ノｊプロセスがそのチャネルを用いてメツセ ージ命令を実行したことを示す値を既に含んでいないＢＳに、入力プロセスがメ ツセージ命令を実行したことを示す値を各チャネルにロードする手段と、（２） 代りのチャネルの１つに１３１プるメツセージ命令を出力プロセスが実行した時 に代りの入力チャネルの１を選択するように構成された選択子〇と、（３）選択 されなかった代りのチャネルから、入力プロセスによりぞれにロードされた値を 除去する手段と、を備えるマイクロコンピュータを提供するものである。

なるべく、プロセスをデスケシコールづる手段は、チャネルを試験りる動作に応 答して、入力プロセスによるメツセージ命令の実行的に、そのチャネルを用いて 出力プロセスがメツセージ命令を実行したことを示１値を代りのチャネルがいず れも含んでいないものとすると、入力プロセスをデスケジュールするようにする 。

なるべく、前記スケジュール手段は、デスケジュールされた入力プロセスを示す 値を含んでいるチャネルを用いて出力プロセスによるメツセージ命令の実行に、 応答して入力プロセスを再スケジュールするようにする。なるべく、選択手段は 入力プロセスのデスケジュールに応答して、入力プロレスが再スケジュールされ るまで、代りのチャネルの１つの選択を遅らせるようにする。

一実施例においては、手９はメツセージ命令の実行に応答して、プロセスが代り の入力動作を開始したことを示す第１の特殊な値を、複数の代りのチャネルの１ つを介して、その入力プロセスに関３！するメモリ場所に格納するように構成さ れるようにする。

なるべく、代りの各チャネルの内容を試験づ゛る前記手段は、任意の１つのチャ ネルの試験が、出力プロセスがイのチャネルを用い【メツセージ命令を実行した ことを示ｔＷを胃いたとすると、入力プロセスに１１するメモリ場所に第２の特 殊な値を格納するように構成づる。

なるべく、プロセスに関連するメモリ場所の内容を検査し、前記第２の特殊な値 が置かれなかった時に入力プロセスをデスケジュールするための１段が設（プら れ、この手段は、プロセスにｒＡ連するメモリ場所に第３と第４の特殊な伯を更 に置さ、それらの第３と第４の特殊な値のうちの１つは、プロセスがデスケジュ ールされて、そのプロセスが代りの入力プロセス中に含まれることを示づことを 示づようにする。なるべく、前記選択手段は、前記許りの各チャネルの内容を試 験し、かつ、そのチャネルを用いて出力プロセスがメツセージ命令を実行したこ とを示す値を含んでいる最初に試験されたチャネルを入力に対しで選択するよう に構成され、前記選択手段は、入力プロセスに関連するメモリ場所から前記第３ の特殊な値を除去するように構成され、それによりその選択手段は、出力プロセ スがそのチャネルを用いてメツセージ命令を実行したことを示す値を含んでいる かもしれないそれ以外の任危のチャネルを選択しないようにする。なるべく、チ ャネルの選択に応答して、入力プロセスに関連するメモリ場所にオフセット値を 格納し、そのチャネルが選択さ°れた時に、そのプロセスに封するプログラム・ シーケンスにおいて必要なオフセットを示す手段を含むようにづる。

なるべく、異なる優先度と待機実行を有する枚数のプロセス収集の１つにプロセ スを加え、またはその１つからプロセスを除去するスケジコーリング手段を含む ようにする。マイクロコンピュータという用語は全体として集積回路装置を基に した小型コンピュータにｌｌｌ１連づるものであるが、そのコンピュータがどれ 位小型であるかについての何らの制約も宋されないことがわかるであろう。

図面の１！！ＩＱ１な説明 以下、図面を参照して本発明を実施例について説明する。

第１図はマイクロコンピュータの主な１）徴を示すブロック図、 第２図はマイクロコンピュータの一部を１０７９図で更に詳しく示り゛もので、 とくに中央処理装置のレジスタ、データ経路および９術論理装置と、中央処理装 置とメモリの間のイ　ターフェイスおよび通信リンクとを示し、 第３図はプロセッサレジスタと、マイクロコンピュータにより実行でる高優先度 プロセスのリストの作業域の間の関係を示し、 第４図は第３図に類似するが、高優先度のプロセスが実行されている間の低優先 度のブＯＩ？スのリストを示し、 第５図はマイクロコンビコータで使用されるポインタ形式を示し、 第６図はマイクロコンピュータで使用されるプロセス記迷子の形式を示し、 第７図はマイクロコンビコータで使用される命令の形式を示し、 第８山は２台のマイクロコンピュータの間の直列リンクを通じて通信するための データパケットの書式を示し、 第９図は２台のマイクロコンピュータの間の直列リンクを通じて通信するための 確認応答バケツ！・の書式を示し、 第１０図はマイクロコンピュータの４つのぬ列リンクを、マイクロコンピュータ の残りの部分とのインターフェイス装置とともに示し、 第１１図は１つの直列リンクの出力チャネルと入力チャネルで用いられる信号を 一層ＷＴ　Ｌ、　＜示し、第１２図は直列リンクの出力チトネルを受認詳細に示 し、 第１３図は直列リンクの入力チャネルを更に１１絹に示し、 第１４図は直列リンクの出力グーヤネルと入力チャネルを入力端子と出力端子へ 接続づるリンクインターフェイスを示し、 第１５図は１台のマイクロコンピュータにおける２つのプロセスの間の通信を行 う動作を１５（ａ）〜１５（ｅ）の順序で示し、 第１６図は異なるマイクロコンピュータで行われる類似の優先度の２つのプロセ スの間の直列リンクを０第１７図は、出力プロセスが出力をスタートする前に入 力プロセスが「別の入力」をスタートさせるような、異なるマイク［１コンピユ ータにお１′ｌる２つのブト１セスの間の直列リンクを介する通信を行う動作を １７（ａ）〜１７（ｆ）の順序で示し、 第１８図は、出力プロセスが出力動作をまずスタートさせ、それに続いて入力プ ロセスが「別の入力」動作を実行するような、異なるマイクロコンピュータで行 われる２つのプロセスの間の直列リンクを介する通信を行う動作を１８（ａ）〜 １８（ｄ）の順序で示し、 第１９図は、出力プロセスが出力動作を開始する前に、その出力プロセスと同じ 優先！良を有する入力プロセスが「別の入力」動作を開始するような、同じマイ クロコンピュータで行われる２つプロセスの間で通信を行う動作を１９（ａ）〜 １９（Ｑ）の順序で示し、第２０図は、出力動作に含まれている高優先度のプロ セスＹによって低優先度のプロヒス×が直列リンクを介して割込まれる場合の関 連するレジスタ内容を２０　（ａ）　〜２０　（Ｃ）の順序で示し、第２１図は 、同じマイクロコンピュータで「別の入力」を行う高優先度のプロセスＸと、出 力動作を行う低瞬先度のプロセスｒＹＪの間の通信中の関連するレジスタの内容 を２１　（ａ）〜２１　（ｃ）の順序で示し、 第２２図は、本発明に従ってマイクロコンピュータ間の通信を行う、異るｉｌｉ 調を有するネットワークを示す。

ｔＥ過な　施例のし明 この例で説明するマイクロコンピュータは、プロセッサと、ＲＡ　Ｍの態様のメ モリと、外部通信を１１えるようにするリンクを有し、１枚のシリコンチップで 構成された集積回路を備える。このマイクロコンビコータの主な要素は、第１図 でｐ形井戸相補ＭＯ３技術を用いている１枚のシリコンデツプ１１の上に示され ている。中央処理装置（ＣＰＵ）１２にいくつかの読取り８２２専用メｔす（Ｒ ＯＭ＞１３が設けられている。

このＲＯＭ１３は、インターフェイス制御ロジック１５により制御されるメモリ ・インターフェイス１４に結合される。ＣＰＵ１２は粋術論理装置（ＡＬＵ＞と 、レジスタと、第２図に詳しく示されているデータ経路とを含む。ＣＰＵ１２と メモリ・インターフェイス１４はバス１６へ接続される。バス１６はチップ１１ 上の素子の間の相互接続を行う。サービス装置１７に複数の入力ビン１８が設（ プられる。このマイクロコンピュータにランダムアクセスメモリ（ＲＡＭ）１９ とＲＯＭ　２０が設けられる。チップにおけるメモリの容量は、プロセッサ１２ が外部メモリなしで動作できるように、１にバイトより少くない。チップ上のメ モリの容儀はなるべく少くとも４にバイトにする。

外部メモリインターフェイス２３が％９＋プられるこの外部メモリインターフェ イスは、随意の外部メモリへ選択するための複数のピン２４へ接続される。ネッ トワークを形成するためにマイクロコンピュータを他のコンピュータへ結合でき るようにするために、入力ビン２６と出力ビン２７を有づる複数の直列リンク２ ５が設けられる。１つの直列リンクの入力ビンと出力ビンは、各自の専用の１本 の一方向接続線により、第２２図に示すように他のマイクロコンピュータの直列 リンクの対応する出力ビンと入力ビンへ接続できる。各直列リンクは、プロセス ・スケジューリング・ロジックを備える同期論理装Ｎ１０に接続される。

第１図に示づブロック図は、ヨーＯツバ特許出願第８３３０７０７８．２号、特 許出願昭和５８年第２２１４５５号、米国特許出願第５５２６０１号、第５５２ ６０２号、第５５３０２７号、第５５３０２８号、第５５３０２９号に含まれて いるブロック図に対ボする。説明の不必要なくり返えしを避１ノるために、その マイクロコンピュータの構造と動作の詳細については以下に説明しないが、上記 特ｚ１出願におｔプる記載を参考のためにここに含ませる。

この実施例はＴ　ｒａｓｐｕｔｅｒ　（インモス・インターナショナル（［Ｎ　 Ｍ　ＯＳ　Ｉ　ｎｔｅｒｎａｔｉｏｎａｌ）　ｐｌｃの商標〕マイクロコンピュ ータを改良したものである。前記特許出願に記載されている特定の実施例におい ては、全てのプロセスは同じ優先度を有するものとして取り扱われている。ある プロセスと別のプロセスの間で通信されるメツセージは、引き続く同期動作の間 で一様なメッセージ長を有し、２述されている例においてはメッセージ長は１託 でありた。あるプロセスがいくつかの別の入力チャネルのうちの１つから入力す ることをめられたとすると、出力チャネルが可能なチャネルのうちの１つのチャ ネルの出力動作を開始するまでそれらのチャネルをテストするために、そのプロ セスのスケジュールを保持する必要があった。

この実施例は、種々のプロセスに異なる優先度を割当てることができるようにし た改良についてのものである。この実施例により、可変長メツセージをプロセス の間で行えるようにする。各メツセージは、バイトのような１つまたはそれ以上 の標準ビット長単位より成る。更に、この実施例により、出力プロセスを持って いる間に、スケジュールを保持する必要なしにいくつかの別の入力チャネルのう ちの１つのチャネルから入力プロセスを入力させるようにする。

マイクロコンピュータの全体の構成は、前記特許出体として類似づる。以下の説 明においては、類似の名称が、前記特許出願にＪ３ける実施例に対応する部分に 与えられる。メモリは、ポインタにより示すことができるアドレス可能な場所を 有づる複数のプロセス作業域を設ける。メツセージ通信は、同じマイクロコンピ ュータにおけるプロセス間通信の場合には、アドレスぶ）を介して行うことがで きる。種々のコンピュータの間のプロセス間通信を行うために、入力チャネルお よび出力チャネル（ここではハード・チャネルと呼ぶ）が直列チャネルで行われ 、それらのチャネルは、メモリに設けられているソフト・チャネルに類似するヤ リ方でアドレスすることもできる。

以上説明した改良を実施するために、マイクロコンピュータの構成と動作を種々 変更することが必要であり、以下の説明は、それらの改良を行うために変更が前 記特許出願に２載されている例にお１ノるように、記述されている特定の語調は １６ビツトであるが、８．１６．２４または３２のようなＱ　ｐまたはその他の 語調を使用できることがわかるであろう。更に、この場合には、種々の話調のマ イクロコンビコータが、それぞれの独立の語調とは無関係に、互いに通信できる ようにそれらのマイクロコンピュータを接続できる。

この例では、同じマイクロコンピュータ、または異なるマイクロコンピュータの 間、におけるメツセージ通信は標準ビット艮の１つまたはそれ以上のメツセージ 中位を送ることにより行われる。この例においては各メツピー２１１１位は８ビ ツトより成り、それにより１バイトを形成する。このことは、メモリ内でバイト を識別できることが必要であることを意味づる。プロセッサはメモリを語でアク セスし、全てのバイト動作がインクというのはデータの１つの市である（この特 定の例では１６ビツト）、最下位ビットはバイト・セレクタとして機能し、それ 以外の１５ビツトは詔のアドレスを与える。このバイトセレクタを表すために必 要なピットの数は、マイクロコンビコータの語調に依存する。１６ビツト機の場 合には、バイト・セレクタとして１ビツトだけを必要とする。しかし、２４ピツ トまたは３２ビツトのマイクロコンピュータの場合にはバイト・セレクタは２ピ ツト必要であり、８０ピツト・マイクロコンピュータではバイト・セレクタは４ ビツトａ要であることがわかるであろう。バイトではなくて語を識別づるために ポインタが用いられる場合には、その詔の最下位バイトに対するポインタが用い られる。

ポインタは２の補数の符号価として取り扱われる。

このことは、ポインタ中の最上位ピットが１であると、最上位ビットが負とされ 、残りの全てのビットが正の数を表すことを意味する。最上位ビットがＯである と、ポインタ中の全てのビットは正の値を表すものとされる。これにより、標準 比較機能が数値に対して用いられるのと同様にして、ポインタ鮪に対して標準比 較機能が用いられる。

通信チャネルの状態にとくに閏達しである特殊な動作がめられることを示すため にある値が反転されるない。

以下の記述においては、それらの備および他の値を表すために下記のような名称 が用いられる。

ＨｏｓｔＮｅｇ　負ノ最大値 （最上位ビットが１で、残 りのピットがすべて０） ＨｏｓｔＰｏｓ　正の最大値 （最上位ビットがＯで、残 りのビットがすべて１） ＨａｃｈｉｎｅＴＲｔｌＥ　Ｉ Ｈａｃｌ＋１ｎｅＦＡＬＳＥ−Ｏ ＮＯｔＰｒＯＣｅＳＳ、　ｐ　ＨＯ３ｔＮｅＱ［ｎａｂｌｉｎｇ、ｐ　Ｈｏｓｔ Ｎｅｇ４１Ｗａｉｔｉｎ！１．ｐ　ＨＯ５ｔＮｅＱ＋２Ｒｅａｄｙ、　ｐ　Ｈｏ ５ｔＮｅｏ＋３前記特許出願の例におけるように、各プロセスは、それににり取 り（及われるロールｌし変数と一釣的な傭を保持するために用いられるメモリ内 の語のベクトルより成る作業域を有することができる。プロセス作業域のための １！］の場所を指すため（作業域ポインタＷＰＴＲが用いられる。各プロセスの 作業域はいくつかの詔より成るから、バイト・セレクタを含む必要はない。した がって、プロセスの優先度を表すためにバイト・セレクタ・ピットを用いること が可能である。

このようにして、各プロセスを第６図に示す種類の「プロセス記述子」により識 別できる。最下位ピットはプロセスの優先度を示し、それより上位の１５ビツト はプロセス作業域を識別するメモリ内の詔を示す。

ここで説明している例では、マイクロコンピュータは２つの可能な優先度のうち の１つを各プロセスに割当てる。高い優先度の成分には名称ｐ　ｒｉ＝＝　Ｏが 与えられ、低い優先度のプロセスは名ＴｈＰｒ１＝１を有する。

したがって、各プロセス記述子は、作業域ポインタ＼ＶＰＴＲの「ビットワイズ （ｂｉｔｗｉｓｅ）ＯＲＪとブＯｔ′ス優先度をとることにより形成される１つ の語を備える。同様に、作業域ポインタＷＰＴＲは、プロセス記述゛子の［ごッ トワイズＡＮＤＪとＮ０ＴＩを形成することによりプロセス記述子から得ること ができる。プロセスの優先度は、プロセス記述子の［ビットワイズＡＮＤＪと１ を形成することにより得ることができる。

ＣＰＵデータ経路およびレジスタ 中央処理装置１２およびそれの動作は第２図を参照することにより十分に理解さ れるであろう。

ＣＰＵ１２はＸバス、Ｙバス、Ｚバスおよび双方向データバス３１に接続される 粋術論理装置　（ＡＬｔＪ）３０とＷＪ数のデータ・レジスタを含む。それらの レジスタの動作と、バスとの相互接続は、３２で線図的に表されているスイッチ により制御され、かつＲＯＭ１３に含まれているマイクロ命令ブＯグラムから冑 られる信号により制御される。、ＣＰＵとメモリの間の通信は、メモリ・インタ ーフェイス１４に遵する一方向アドレス経路３３とデータ３１を介して行われる 。

＠２特ｚ１出願におけるように、各命令は第７図に示す形式を右する８ビツトよ り成る。そのうちの４ビツトは命令の所要の機能を表し、残りの４ビツトは各デ ータに割当てられる。プロセスのためのブＯグラム・シーケンスから得た各命令 は命令バッファ３４へ与えられ、その命令はデコーダ３５により捏合される。そ のデコーダの出力は状態マルチプレクサ３６を介して、マイクロ命令ＲＯＭ１３ をアドレスするために用いられるマイクロ命令レジスタ３７へ与えられる。、命 令バッファ３４と、デコーダ３５と、状態マルチプレクサ３６と、ＭＩＲ３７と 、マルチプレク１ノＲＯＭ１３と、スイッチ３２との動作は前記特許出願に記述 されているのと全体として同じである。

この実施例は優先度がＯのプロセスと、優先度が１のプロセスとの２組のプロセ スを取り扱うように構成されているから、２つのレジスタ・バンクが設けられる 。優先度１のプロセスのためにレジスタ・バンク３８が設けられ、類似のレジス タ・バンク３９が優先度Ｏのプロセスのために段【プられる。両方のレジスタ・ バンクは類似のレジスタ群を有し、それらのレジスタはＸ、Ｙ、Ｚのバスとデー タ・バスへ同様に接続される。簡単にするために、レジスタと、それらのレジス タの接続はレジスタ・バンク３８についてのみ詳しく示しである。特定の優先度 を割当てられている２つのレジスタ・バンクに加えて、ＣＰＵは定数ボックス４ ０と、レジスタ・バンク・セレクタ４１と、第２図に示されているいくつかの他 のレジスタとを含む。それらのレジスタは優先度１のプロセスと優先！１ｌＩＯ のプロセスに共通である。それらのレジスタは次のとおりである。

略　記　号　し　ジ　ス　タ ロセスに　゛　しン゛ ＭＡＤＥ）Ｒ必要なメモリ位置のアドレスを有するメモリアドレスレジスタ４２ ゜ Ｄ＾ＩＡＯ１ｌＴ　データバス３１上のデータをメモリに供給するためのレジス タ４３．。

！Ｂ　メモリからの命令をシーケンシャルに受けとる命令バッファ３４゜ ＴＥＨＰ　ＲＩＧ　一時レジスタ４４．。

ＰＲＯＣＰＴＲＲＥＧ　プロセスポインタを保持するレジスタ４５（優先度は示 さない）。

ＰＲＯＣＤＥＳＣＲＥＧ　プロセス記述子を有するレジスタ４６゜ＰＲＩＦＬＡ Ｇ　現在実行されているプロセスの優先度がＯか１かを示すための１ビツト レジスタ、即ちフラグ４７゜ブＯセッ サがプロセスを実行していないとき は、１にセットされる。

ＰＲＯＣＰＲＩＦＬＡＧ　プロセスの優先度を示すための１ビツトレジスタ、即 ちフラグ４８．。

優先度１のためのバンク３８にお（る レジスタ ＴＲＥＧ　一時レジスタ４９゜ ＩＰＴＲＲＥＧ　レジスタ５１によって示される任意のプロセスの命令ポインタ を保持する レジスタ５０゜ ＷＰＩＲＲＩＧ　現在実行中のプロセスまたはＶ］込みプロセスの作業域ポイン タ（ＷＰＴＲ）を保持するレジスタ５１゜ ＢＰＴＲＲＥＧ　実行を待機中の優先度１の複数のプロセスのリストの最後のプ ロセスの作業域ポインタを保持するレジスタ５２゜ ＦＰＴＲＲＥＧ　実行を特機中の優先度１の複数のせずのリストの先頭のプロセ スの作業域ポインタを保持するレジスタ５３゜ ＡＲＥＧ　ＡＬｔｌ　３０についてのオペランドを保持する第１のレジスタ５４ ．、レジスタ５５．５６とともにスタックを形成する。

ＢＲＥＧ　前記スタックを形成する第２のレジスタ５５゜ ＣＲＥＧ　前記スタックを形成する第３のレジスタ０ＲＥＧ　命令バッファ３４ 内の命令がら導びかれるデータを受取るためのオペランドレジスタ５７゜−的レ ジスタとして用いられる。

５ＮＰＦＬＡＧ　１ビツトレジスタ、即ち５８．１にセットされると現在実行中 のプロセスが、現在実行中の命令の完了時にスケジュール解除されるべきである ことを示す。

Ｃ０ＰＹＦＬＡ０　１ビツトレジスタ、即ちフラグ５９．１にりをメモリへある いはメモリからコピーしていることを示す。

優先度０のプロセスのためのレジスタ・バンク３９は、優先度１のプロセスにつ いて先に説明したレジスタ・バンクと同じである。以下の説明においては、接尾 数〔１〕は優先度が１のバンクに関連するレジスタを示し、接尾数（０）はレジ スタが優先度０のバンクに関することを示す。優先度がわからない的は接尾詔（ Ｐｒｉ）は、成分に対づる適切な優先度のレジスタが用いられることを示す。

それらのレジスタの語調は、この場合には、１ビツト・フラッグ／１７．４８． ５８．５９から１６ビツト隔てられる語調である。１度にただ１つの命令を保持 するように構成されるものであれば、命令バッファは８ビツト長とすることがで きる。

Ａ、Ｂ、Ｃのレジスタ・スタック５４．５５．５６はほとんどの演算動作および ほとんどの論理動作に対するソースおよび宛先である。Ｂレジスタに存在してい る内容をＣレジスタヘロードし、Ａレジスタの内容を８レジスタヘロードをして から、Ａレジスタにある値をロードするように、それらのレジスタは構成される 。同様に、Ａレジスタから取り出した値を格納させると、Ｂレジスタの内容がＡ レジスタへ動がされ、Ｃレジスタの内容が８レジスタへ動かされる。

ＴＲＥＧ４９は、データのブロックのコピーをめるある通信命令とは別の全ての 命令の実行中に値を一時的に保持するために利用でき、その場合には、データの ブロックのコピーが終った時に実行づべき動作を示すためにＴＲＥＧ４９が用い られる。

両方のレジスタ・バンク３８．３９の０ＲＥＧ５７は、両方の優先度のプロセス に対して、命令のうち０レジスタへ送られる部分が、適切なマイクロ命令の発生 に使用するために、デコーダへ達するように、デコーダ３５に接続される。両方 の優先度のバンクのＳＮＰ　ＦＬＡ０５ＢとＣ０ＰＹ　ＦＬＡＧ５９も、任意の 時刻にプロセッサにより実行すべき次の動作の決定において、いずれかの優先度 のプロセスに対するそれらのフラグの設定をマイクロ命令が弯出に入れることが できるように、状態マルチブレクリ３６へも接続される。あるプロセスの作業域 ポインタ（ＷＰＴＲ＞が、それからそのプロセスの〇−カル変数をアドレスでき るベースとして用いられるから、作ｆｆｉ域ポインタにより示される場所からの オフセラ］・値を計ｎすることが時に必要である。定数ボックス４゜がＹバスに 接続され、マイクロ命令ＲＯＭ１３の制御の下に定数値をそのバスに冒くことが できるようにづる。それらはプロセス作業域内のオフセット場所を指すために使 用できる。レジスタ・バンク３８または３９の一方または他方を選択するために 、レジスタ・セレクタ４１はＰＲ，Ｉ　ＦＬＡＧ４７と、ＰＲＯＣＰＲＩ　ＦＬ ＡＧ４８と、マイクロ命令ＲＯＭ１３とから入力を受ける。レジスタ・バンク・ セレクタからの出力は状態マルチプレクサ３６と、デコーダ３５と、スイッチ３ ２とに接続される。マイクロ命令ＲＯＭ１３の出力に応じて、セレクタはＰＲＩ 　ＦＬＡＧ４７またはＰＲＯＣＰＲＩ　ＦＬＡＧ４８により示されているレジス タ・バンクを選択する。

プロセス　業　のだ　のメモリ　ツで 前に！特許出願に記載されている例と同様に、マイクロコンピュータはいくつか のプロセスを時分割式に一緒に実行する。−緒に実行されるプロセスは同時プロ セスと呼ばれ、任意の時刻に実行されているプロトスは現在のプロセスと呼ばれ る。各同時プロセスは、そのプロセスにより取り扱われるローカル変数と一時的 な値を保持するために、作業域と呼ばれるメモリ領域を有する。作業域の第１の ローカル変数のアドレスは作業域ポインタ（ＷＰＴＲ）により示される。これは 第３図に示されている。第３図においては、４つの同時プロセスＬ、Ｍ、Ｎ、０ が作業域６０．６１゜６２．６３を有する。この図には作業域６０が訝しく示さ れており、Ｗ　Ｐ　Ｔ　ＲＲＥ　Ｇ　５１に保持されている作業域ポインタは、 この例では１００００として示されているアドレスを有する単一語場所である零 場所を示す。このプロセスのための他のローカル変数は、作業域ポインタにより 示されている語から正のオフセット・アドレスとしてアドレスされる。１８所か らの小さい貨のオフセットを有する作業域ｆＡ所のいくつかはスケジューリング と通信を行う目的のために用いられる。この例においては別に３つの詔場所６５ ゜６６．６７が示されている。それらの詔場所は負のオフセラｌ−１，２，３を 有し、Ｗ　Ｐ　Ｔ　Ｒにより示されている零場所の下に示されている。それら３ つの場所は次の通りである。

オフセット　オフセット名　場　所　名−１１ｐｔｒ、ｓ　１ｐｔｒ　１ｏｃａ ｔｉｏｎ−２Ｌｉｎｋ、ｓ　Ｌｉｎｋ　１ｏｃａｔｉｏｎ−３５ｔａｔｅ、ｓ　 ５ｔａｔｅ　ｌｏｃａｔｉｏｎ場所６５は、あるプロセスが現在のプロセスでは ない時に、そのプロセスが現在のプロセスとなった場合にプロセスにより実行す べき次の命令を示すポインタ（ＩＰＴＲ）を保持するために使用される。場所６ ６は、実行を持っているプロセスのリンク・リストすなわち行列上の次のプロセ スの作業域ポインタを格納するために用いられる。場所６７は、別の入力動作を 実行しているプロセスの状態の指示を含むために、またはデータのブロックをコ ピーするためのポインタとして通常使用される。これについては後で詳しく説明 りる。

このメモリはプロセス間通信のための詔場所も与える。第３図はそのようなソフ ト・チャネル７０を示す。

メモリ内の１つの詔により与えられるソフト・チャネルを通じての通信に加えて 、直列リンクを介しての外部通信も行うことができる。

直列リンク 前記４？ｉＫ’Ｆ出願に２載されているように、データは所定のプロトコルを有 するデータ・バケツ１−の形で一方のマイクロコンピュータから他方のマイクロ コンビコータへ送られる。データの受取りは確認応答パケットの送信により示さ れる。この特定の例においては、データは第８図に示すような形で送られる。各 パケットはけ準のデータ中位より成る。この場合にはそれは１バイト（８ビツト ）より成る。データ・パケットはそれぞれ１である。２つのスタート・ピットで 始まる。そのスタート・ピットの後にデータバイトが続き、０であるストップ・ ピットで終る。第８図に示すように各パケットの送信の後で、そのパケットを受 ける直列リンクの入力チャネルは、それに組合わされている出力チャネルへ、第 ９図に示すような形式の確認応答パケットを送ることを知らせるように構成され る。このパケットは１で始まり、Ｏで終る２ビツトのめにプロセスにより実行さ れる命令は、そのようなデータのパケットを２個以上含むことを要求することが あり、したがって命令により要求されるメツセージを終るためにはどれ位の数の データの標準単位すなわちバイトを送るべきかを命令は指示する。第１０図に示 されている例においては、各直列リンク７０，７１゜７２．７３が入力ピン２６ と出力ピン２７を有しているのが示されている。各リンクは並列バス７５．７６ によりメモリ・インターフｌイス１５に接続される。

それらのリンクは線７７．７８によりインターフェイスａ、ＩＪ　ｍロジック１ ５へも接続される。それらの線７７．７８は読出し要求信号と書込み要求信りを それぞれインターフェイス制御ロジックへ与える。制御ロジック１５は「ＤＡＴ Ａ　ＶＡＬＩＤＪ信号を線７９を介してそれらのリンクへ与えるように構成され る。

各リンクは状態出力信号を線８０を介して第２図の状態マルチプレクサ３６へ与 えるように構成される。Ｚバスは各リンク７０〜７３へも接続されるとともに、 線８１を介して同期ロジック１０へ接続される。１８２はマイクロ命令ＲＯＭ１ ３からの出力を同期ロジック１０へ与え、線８３はこの同期ロジックからの信号 を状態マルチプレクサ３６へ与える。リンクがプロセッサが動作することをめた ことを指示した時に、リンクからの要求信号を伝えるために１８４は各リンクを 同期ロジック１０に接続する。要求信号をプロセッサからのリンクへ与えるため に、ｌ！８５がマイクロ命令ＲＯＭ１３を各リンクに接続する。

舅１１図は１つのリンクを詳細に示す。このリンクは出力チャネル９０と入ノコ チャネル９１を有する。それら両方のチャネルはリンク・インターフェイス９２ に接続される。このリンク・インターフェイスは第１４図に詳しく示されている 。リンク・インターフェイス９２は入力ピン２６と出力ピン２７に接続され、か つ、第８．９図を参照して先に、説明したように、データ・パケットと確認応答 パケットを受け、または送るように構成される。出力チャネル９０と、入力チャ ネル９１と、リンク・インターフェイス９２とには共通りロックからクロック・ パルスが全て供給される。出力チャネル９０はリンク・インターフェイスからｏ ＵＴＰＵＴ　ＡＣＫ信号９４を受け、リンク・インターフェイスへ０ＵＴＰＬＩ Ｔ　ＤＡＴＡをバス９５を介して、および０ＵＴＰＵＴ　ＤＡＴＡＶＡＬＩＤ信 号を線９６を介して供給するように構成される。同様に、入力チャネルはリンク ・インターフェイス９２からＩＮＰＵＴ　ＤＡＴＡをｌ！ｉ！９７を介して受け 、かつ１ＮＰＵＴ　ＤＡＴＡ　ＶＡＬＩＤ信号を１ａ９８を介して受１ノ、リン ク・インターフｌイスへＩＮＰＬＩＴＡＣＫ信号を線９つを介して送るように構 成される。

リセッ１〜線１０１が出力チャネル９０と、入力チャネル９１と、リンク・イン ターフェイス９２とに接続される。

バス７６に与えらねたアドレスからコピーすべきデータの続出し要求を線７７を 介して行うことにより、指定されたメモリ場所から所定数のデータ・バイトを出 力させるように出力チせネル９ｏは構成される。データは、線７９を介しての０ ＵＴＰＵＴ　ＤＡＴＡＶＡＬＩＤ信号とともに、並列バス７５を介してそのチャ ネルへ供給される。

同様に、入力チャネル９１は、バス７６を与えられたメモリ・アドレスにおける 書込み要求を１２７８に生ずることにより、メモリのある指定された宛先アドレ スへ指定された数のデータ・バイトをま込ますることができる。

プロセッサと通信覆るために、両方のチャネル９０．９１はＺバスに接続される 。マイクロ命令ＲＯＭ１３は線８５旦を介して０ＵＴＰＵＴＲＥＱＵＥＳＴを出 力チャネルに対して行うことができる。入力チャネル９１の場合には、マイクロ 命令ＲＯＭ１３は３種類の信号をバス８５へ与えることができる。それはＩＮＰ ＬＩＴ　ＲＥＱＵＥＳＴ８６回またはＥＮＡＢＬＥ信号８５旦あるいは５ＴＡＴ ＵＳＥＮＱＵ　ＩＲＹ８５ｄを行うことができる。同期ロジック１０に接続され ているバス８４は、出力チャネル９０からの０ｔＪＴＰＵＴ　ＲＵＮ　ＲＥＱＵ ＥＳＴ８４回と０ＵＴＰＬＪＴ　ＰＲＩＯＲＩＴＹ信号８４旦を伝えることがで きる。そのバス８４はＩＮＰＵＴＰＲＩＯＲＩＴＹ信号８４旦とともにＩＮＰＬ ＪＴＲＥＡＤＹ　ＲＥＱＵＥＳＴ８４旦を送ることができ、または入力チャネル ９１からＩＮＰＬＪＴＰＲＩＯＲＩＴＹ信号トドもにＩＮＰＵＴ　ＲＬＪＮＲＥ ＱＵＥＳＴ８４旦を同期ロジック１０へ送ることができる。

入力チャネル９１は５ＴＡＴＬＩＳ　ＯＵＴ信号も線８０へ与える。

そ１１らの信号のは態については後で詳しく説明する。

第１２図は出力ブヤネル９０を更に詳しく示す。このチャネルを用いてプロセス の優先度を示すために用いられる優先度レジスタ１１０へ２バスが接続される。

Ｚバスはバイト・カウンタ１１１とポインタ・レジスタ１１２へも接続される。

ポインタ・レジスタ１１２は、バス７６上で指示すべきデータのソースのアドレ スを含むために用いられる。出力チ１！ネルＬｔ転送状態マシン１１３も含む。

直列リンク内の各状態マシンは、マシンの現在の状態を保持する状態レジスタと 、プログラム可能な論理アレイとで構成される。その論理アレイは、状態レジス タのための新しい値と、ジスタの値と、状態マシンへの各種の入力信号とに応答 する。

状態マシン１１３は４つの入力を有づる。それらの入力は線８５旦上の出力要求 と、Ｂ　１０１上のリセットと、線９４上の出力確認、応答と、１１１１４上の カウント零とでδ５る。メツセージ出力の初めに、バイト・カウンタ・レジスタ １１１はメツセージ内の送られるべきバイトの総数を示゛ケが、各バイトが送ら れるにつｉで、レジスタは、状１ｇマシン１１３からのデカラント出力信号１１ ５の制御の下に内容を減少し、送るべきバイトが残らなくなった旧にカウント零 信号１１４を発生づる。デカラント出力１１５に加えて、状態マシン１１３は読 出し要求出力を線７７へ５え、実行要求を線１１６へ与え、インクポインタ＜　 １ｎｃｐｏｉｎｔｅｒ）を線１１７へ与える。ポインタ・レジスタ１１２は、最 初に送るべき最初のバイトへのポインタを最初に含むが、線１１７上の信号のた めに、各バイトが送られるにつれてポインタが増加される。

出力端子１１６は実行要求信９線８４ｂと、優先度レジスタ１１０から線１１９ を介して加えられる別の入力を受けるＡＮＤゲート１１８とに接続される。この ようにして、実行要求が１Ｉ８４ｂにおいて行われる時に、出力プロセスの優先 度を線８４旦上で示ずことができる。

メモリ・インターフｌイスからバス７５と線７９へ与えられた信号はチャネルを 直接通って、Ｉ２９５と９６を介してリンク・インターフェイス９２へ与えられ る。バス７５と線９５は送るべきバイトの値を送り、ｌ１１７９と９６は出力デ ータ妥当信号を送る。その出力データ妥当信号は、いま正しく送られたデータが データの全バイトを表すことを示すためにメモリ・インターフェイスにより発生 される。

転送状態マシン１１３に対する一連の遷移状態は次の通りである。

状態　入力　出力　次の状態 ａｎｙ　Ｒｅ５ｅｔ　Ｉｄｌｅ Ｉｄｌｅ　△Ｏｕ＋ｐｕｔｒｅｑ　ＩｄｌｅＩｄｌｅ　Ｏ＋、＋ｔｐｕｔｒｅｑ 　５ｅｎｄＢｙｔｅＯ３ｅｎ＋ＪＢｙｔｅＯＲｅａｄＲｅｑ　５ｅｎｄＢｙｔｅ ＩＳｅｎｄｂｙｔｅｌ　Ｉ＋ｃＰｏｉｎｔｅｒ　Ｗａ　１ｔｏｕｔｐｕｔＡｃ） 。

ＷａｉｔＯ’ａｔｐｕｔＡＣｋ　Δ　０ｕｔｐｕｔＡｃｋ　ＷａｉｔＯｕｔｐｕ ｔＡｒｋＷａｉｔＯｕｔｐｕｔＡｃｋ　０ｕｔｐｕｔ八Ｃｋ　ＤｅｃＣｏｕｎｔ 　ＣｈｅｃｋＦｉｒｌｉｓｔ＋８ｄＣｈｅｃｋＦｉｎｉｓｈｅｄ　ΔＣｏｕｎｔ ７ｅｒｏ　５ｅｎｄＢｙｔｃＯＣｔ＋ｅｃｋＦｉｎｉｓｈｅｄ　Ｃ０ＩＩｎｔ７ ０ｒＯＲｕｒ＋ＩＩｅｑｕｅｓｔ　Ｉｄｌｅ第１３図は入力チャネルを一層詳し く示すものである。この入力チャネルは優先度フラグすなわち優先度レジスタ１ ２０と、バイト・カウンタ・レジスタ１２１と、ポインタ・レジスタ１２２とを 含み、それらのレジスタは全てＺバスに接続される。このチャネルのための入力 信号と出力信号は３つの状態マシンにより制御される。それらの状態マシンはＴ ＲＡＮＳＦＥＲ状態マシン１２５と、ＡＬＴＥＲＮＡＴ　Ｉ　ＶＥ状態マシン１ ２６と、ＲＥＡＤ状態マシン１２７とで構成される。各状態マシンは同じソース ９３からクロック・パルスの入力を受１プる。

、ＴＲＡＮＳＦＥＲ状態マシン１２５は、チャネルを介してのメモリ場所へのメ ツセージの入力を制御ツ゛る。メツセージを入力するために必要な命令をプロセ ッサが実行すると、プロセッサは、入力すべきバイトの数の指示をバイト・カウ ンタ・レジスタ１２１へロードし、メツセージをコピーすべき第１のメモリ場所 へのポインタをポインタ・レジスタ１２２へＯ−ドし、入力命令を実行づるプロ セスの優先度の指示を優先度フラグにセットする。それから、プロセッサは線８ ５ｂに対して入力要求を行う。それは転送状態マシン１２５への入力の１つを形 成する。バイト・カウンタ・レジスタ１２１は、入力メツセージの各バイトが受 けられるにつれて、ｆＨｉ２に零に達するまでカウントが減少させられるように 構成された減分器を含む。同様に、ポインタ・レジスタ１２２は、各バイトが受 けられるにつれて、入力メツセージの次のバイトのためのメモリ宛先アドレスへ ポインタが増加するように増分器を含む。

転送状態マシン１２５は１１０１がらセット入力を線１２８を介して受（）、入 力要求をに’８５ｂがら受け、ＲＥＡＤＹ信号をＲＥＡＤＹ状態マシン１２７が ら線１２９を介して受ける。転送状態マシン１２５は、バイト・カウンタ１２１ を減少させるために、出力ＤＥＣＣＯＵＮＴを線１３０に出寸。同様に、転送状 態マシン１２５は、ポインタ・レジスタ１２２の値を増加させるために、出力Ｉ ＮＧＰＯＩＮＴＥＲを線１３１に生じ、出力書込み要求を線７８に与え、入力Ａ ＣＫ＠１９９に与え、ＲＵＮＲＥＱをｌ１８４ｅに与える。

転送状態マシン１２５の一連の状態は次の通りである。

ａｎＶ　Ｒｅ５ｅｔ　Ｉｄｌｅ Ｉｄｌｅ　Δｌｎｍｔｒｅａ　ＩｄｌｅＩｄｌｅ　Ｉｎｐｕｔｒｅｑ　Ａｗａｉ ｔＢｙｔ。

ＡｓａｉｔＢｙｔｅ　ΔＲｅａｄｙ　Ａｗａｉ　ｔＢｙｔｅＭｚｉｔＢｙｔｅ　 Ｒｅａｄｙ　ＷｒｉｔｅＲｅｑｕｅｓｔ　Ｃｈｅｃｋｒｉｎｉｓｈｅｄ口ｔＰＯ ＋ｎｔｅｒ ＤｅｃＣｏｕｎｔ ＣｈｅｃｋＦｉｎｉｓｈｃｄ　△ｃｏｕｎｔｚｅｒｏ　Ａ動１ｔＢｙｔｅＣｂｅ ｃｋｒｉｎｉｓｈｃｄ　Ｃｏｕｎｔ２ｅｒｏ　ＲｕｎＲｅｑ　ＩｄｌｅＲＥＡＤ Ｙ状態マシン１２７は簡単なフリップ７０ツブの形で構成でき、データのバイト がリンク・インターフェイス中の入力レジスタにより受けられたが、まだ確認応 答しないかどうかを示すために用いられる。このＲＥＡＤＹ状態マシン１２７は リセット入力端子１０１を有し、更に妥当な入力バイトがインターフェイスの入 力レジスタで受けられた時に、リンク・インターフェイスから得た入力信号入力 データ妥当を！２９８に有する。また、状態マシン１２７は、データのバイトが リンク・インターフェイスにより受けられた時にその状態マシンが１つの状態に セットされ、それから入力ＡＣＫ信号が！！ｉ！９９にレフトされた的にリセッ トされるように、入力ＡＣＫ信号！４３９９から得られる入力１３２を有する。

状態マシン１２７は１つの出力ＲＥＡＤＹを線１２９へ与える。その出力ＲＥＡ ＤＹは転送状態マシン１２５への入力と、ＡＮＤゲート１３３への１つの入力と 、代替状態マシン１２６へのＲＥＡＤＹ入力１３４とを形成する。

ＲＥＡＤＹ状態マシン１２７の一連の状態は次の通り遷移 ａｎｙ　Ｒｅ５ｅｔ　ＤａｔａＡｂＳｅｌｌｔＤａｔａＡｂｓｅｎｔ　Δ　Ｉｎ １ＸＩｔＤａｔａＶａｌ　ｉｄ　ＤａｔａＡｂｓｅｒｔｔＤａｔａＡｂｓｅｎｔ 　１ｎｐｕｌＤａｔａＶａｌ　ｉｄ　Ｒｅａｄｙ　ＤａｔａＰｒｅｓｅｎ電代替 状態マシン１２６は、いくつかの代替入力チャネルのための命令を実行するプロ セスを取り級う。

ＲＥＡＤＹ入力１３４に加えて、代部状態マシン１２６はリセット人力１０１と 、可能化入力８５Ｇと、状態質問入力８５ｄとを有する。代替状態マシン１２６ はＲＥＡＤＹＲＥＱ出力１３５を発生して、それを信号線８４ｃへ与え、更に、 出力ＲＥＰＬＹを線１３６に生ずる。この出力はＡＮＤゲート１３３への第２の 入力を形成する。出力線１３５と８４ｅはＯＲゲート１３７への入力を形成する 。このＯＲゲートはＡＮＤゲート１３８へ出力を与える。このＡＮＤゲートは入 力チャネルを用いるプロセスの優先度を示す入力もｌ１１１３９から受Ｃブる。

線８５上の入力信号を用いることにより、プロセッサは入力要求を行うことがで き、またはチャネルを可能状態にでき、あるいは状態質問を行うことができる。

それらについては後で評しく説明する。リンクはＲＵＮ要求またはＲＥＡＤＹ要 求を線８４へ与え、ＲＥＡＤＩ！求またはＲＵＮ藍求が行われた時に優先度が線 ８４ｄ上に示される。ＡＮＤゲート１３３を設けることにより、ＲＥＡＤＹ状態 を１３８０上に指示できる。

式台状態マシン１２６の一連の状態は下記の通りである。

遷移 状態　入力　出力　次の状態 ａｌｌ）！　Ｒｅ５Ｑｔ　ＤｉＳａｔｌＩＯｆＩＤｉｓａｂｌｅｄ　５ｔａｔＬ ＩＳ［Ｍｔｌｉｒ’ｙＤｉｓａｂｌｅｄＤｉｓａ！＋Ｉｅｄ　△５ｔａｔｕｓＥ ｒｉｑｕｉｒｙハＥｎａｂｌｅｚＶｅａｄｙ　ＲｅａｄｙＲａｑ　Ｄｉｓａｂｌ ｉｄＤｉｓａｂｌｅｄ　△５ｔａｔＵＳＥｎＱｔｌｉｒ）’　八Ｅｎａｂｌｅｌ Ｖｅａｄｙ　［ｎａｂｌｅｄＤｉｓａｂｌｅｄ　△５ｔａｌｕｓ［ｎｑｕｉｒｙ 　八ＥＴｔａｂｌｅ　ＤｉｓａｂｌｅｄＥｎａｂｌｅ　５ｔａｔｕｓＥｒ４ｕｉ ｒｙ　Ｒｅｐｌｙ　ＤｉｓａｂｌｅｄＥｎａｂｌｅｄ　△５ｔａｔｕｓｔｎｑｕ ＋ｒｙ　Ａ　Ｒｅａｄｙ　ＲｅａｄｙＲｅｑ　Ｄ！３ａ！ｆｌｅｄＥｎａｂｌｅ ｄ　Δ５ｔａｔＬＩＳＥｎＱｔｌｉｒｙ八Ｒｅａｄｙ［ｎａｂｌｅ＋ｊ出力チャ ネル９０と入力チャネル９１はプロセッサおよびメモリと通信するが、第８．９ 図に示すプロトコルに従って出力すべきデータ・パケットまたは確認応答パケッ トを作り、かつ、別のマイクロコンピュータにより出力されたそれらのパケット のいずれかを受けて、認知するのはリンク・インターフェイス９２である。この リンク・インターフェイスはビット・カウンタ１４１を有する出力状態マシン１ ４０と、ビット・カウンタ１４３を有する入力状態マシン１４２とによって構成 される。そのリンク・インターフェイスは出力レジスタ１４４も含む。この出力 レジスタは出力データ・バス９５に接続され、データのバイトを受曝プるように 構成される。入力データを受けるために入力レジスタ１４５が入力ビン２６に接 続される。このレジ□スタ１／１５は入力データ・バス９７を介してメモリ・イ ンターフェイスに接続される。リンク・インターフェイスは２つのレディ指示３ １４６．１４７も含む。それらの各レディ指示器はフリップフロップを有する。

リンク・インターフェイスは２つのラッチ１７１８．１４９も含む。各ラッチも フリップフロップを有する。リンク・インターフェイスは３個のＡＮＤゲート１ ５０，１５１，１５２とＯＲゲート１５３も含む。出力データ・マシン１４０は 下記のような複数の入力および出力を有する。

ＬＬＬ！Ｌ−ｌ３Ｊ　１−一カ １６０　Ｒｅ５ｅｔ　信号線１０１に接続したリンクインターフェイスリセット １６１　ｏａｔａｏｏ　データ転送初期化１６２　Ｃｏｕｎｔｚｅｒｏ　ビット カウントがＯかどうか１６４　Ｌｏａｄｃｏｕｎｔ　ビットカウンタの伯を転送 されるべきビット数にセット １６５　ｏｅｃｃｏｕｎｔ　ビットカウンタを１だけ減らす １６６　０ｎｅｏｕｔ　出力ビン２７を１にセット１６７　０ａｔａｏｕｔ　出 力ビン２７をシフトレジスフの最下位ビットにセット １６８　５ｈｉｆｔｏｕｔ　データレジスタを１位置だけシフト １６９　［）ｔａＱＯｎｅ　データ転送完了１７０　ＡＣｋｇＯｎｅ　確認応答 信号転送完了入力状態マシン１４２は次のような入出力を右する。

１７３　Ｃｏｖｎｔｚｅｒｏ　ビットカウントがＯかどうかテスト・出カニ １７４Ｅ開ｄｃＯＩＪｒ＋ｔ　ビットカウンタのめを受信すべきビット数にセッ ト １７５　ｏｅｃｃｏｕｎｔ　ビットカウンタを１だけ減らす１７６　５ｈｉｆｔ ｉｎ　ビンから最下位ビットを取り込んでデータレジスタを１位置だＣノシフト １７７　５ｅｔｄａｔａｒｅａｄｙ　データ転送完了の受信１７８　５ｅｔａｃ ｔｔｒωｄｙ　確認応答信号転送完了の受信出力状態マシンの一連の状態は以下 のとおりである。

１、ａｎｙ　Ｒｅ５ｅｔ　１ｄｌｅ ２、１ｄｌｅ　（△Ｄａｔａｇｏ）　ハ（ΔＡｃｋｇｏ）　１ｄｌｅ５、ａｃｋ ｆｌａｇ　Ａｃｋｇｒ＋ｎｅ、　１ｄｌｅ６、　ｄａｔａｆｌａｇ　Ｏ器間ｔ　 ｄａｔａｂｉｔｓｔｏａｄｃｏｕｎｔ ７、　ｄａｔａｂｉｔｓ　△ｃｏｕｎｔｚｅｒｏ　ＤｅＣＣＣＡＪｎＴ　ｄａｔ ａｂｉｔｓＳｂｉｆｔｏ田 Ｄａｔａｏｕｔ ８、　ｄａｔａｂｉｔｓ　Ｃｏｕｎｔｚｅｒｏ　Ｄａｔａｇｏｎｅ　１ｄｌｅ入 力状態マシン１４２の一連の状態は以下のとおりである。

入力状態マシン１４２ １、　ａｎｙ　Ｒｅ５ｅｔ　１ｃｌｌｅ２、１ｄｌｅ　ΔＤａｔａｉｎ　１ｄｌ ｅ３、１ｄｌｅ　ｏａｔａｒｎ　５ｔａｒｔ４、５ｔａｒｔ　ΔＤａｌａｌｎ　 ５ｅｔＡｃｋｒｅａｄｙ　１ｄｌｅ５．５ｔａｒｔ　Ｄａｔａｉｎ　ＬｏａｄＣ ｏｕｎｔ　ｄａｔａｂｉｔｓ６、　ｄａｔａｂｉｔｓ　△Ｃｏｕｎｔｚｅｒｏ　 Ｓｌ＋１ｆｔｉｎ　ｄａｔａｂｉｔｓｏｅｃｃｏｕｎｔ ？、　ｄａｔａｂｉｔｓ　Ｃｏｕｎｔｚｅｒｏ　５ｈｉｆｔｉｎ　ｄａｔａｅｎ ｄ８、ｄａ［ａｅｎｄ　５ｅｔＤａｔｒｅａｄｙ　ｉｃｌｌｅ出力欄の下側に特 定の出力が記載されている両方の状態マシンに対して、その特定の出力を示すた めに信号１が発生されることをこれは意味する。他の全ての時には記載されてい ない各出力の信＠値は零の形である。入力側の下に記載されている入力を除く全 ての入力は照視される。記号＼ハへおよび△はそれぞ４１ブール演ＷＡＮＤ、Ｏ Ｒ，ＮＯＴを示すために用いられる。

ラッチ１４８の目的は出力動作を制ａすることである。データのバイトが出力さ れると、出力端子、１６９からの信号が、入力状態マシンから出力端子１７８１ Ｊｓらの確認応答信号によってラッチ１４８がセラ１−されるまで、それ以上の 出力を阻止するためにＡＮＤゲート１５０をυｊｎする状態にラッチ１４８をセ ットする。同様に、ラッチ１４９は入力動作を制御する。

データが受けられると、線１７７上の信号がラッチ１４９をセットして、確認応 答が送られるまでデータが入力されたことを思い出させる。それはＡＮＤゲート １５２を制御して、確認応答が送られたことを示す出力１７０によってラッチ１ ４９がリセッｉ・されるまで、へＧＫＧＯ入力を出力状態マシンへ与えられるよ うに覆る。

このリンク・インターフｌイスの動作は次の通りである。まず、出力リンクがデ ータを出力することを希望している状況について考える。第１２図の出力チャネ ルはデータをバス９５に沿って出力レジスタへ供給させ、出力データ妥当信号が レディ指示器１４７をセットする。この指示器１４７の出力はＡＮＤゲート１５ ０へ与えられ、ラッチ１４８の状１！１ＤａｔａＱ。

信号が１６１に入力されるようなものである。ビン２７における出力はＯＲゲー １−１５３を通じてどり出されるから、その出力は、出力状態マシンから出力端 子１６７に供給される信号に応じて、出力状態マシンからの出力端子１６６上の 信号、またはＡＮＤゲート１５１の出力端子における信号より成る。出力状態マ シン１４０についての遷移表かられかるように、リセットされた後でこのマシン が遊び状態になっている時は、線１６６へは指示された出力が与えられないから 、零を示す信号レベルが出力ビン２７へ与えられる。入力端子１６６へ□ａｔａ Ｇｏ信号が与えられると、これは、入力ＤａｔａＧｏが存在して、Ａ　ｃｋＧｏ 信号が存在しない状態表の４行に対応する。そうすると、この表に示されている ように信号□ｎｅｏｕｔが出力端子１６６に発生さｔられる。そのために信号１ が出力ビン２７に与えられ、第８図に示されているデータ・力状態マシンは、状 態表の６行かられかるように、ｒ　Ｄａｔａ　Ｆ　ＩａＯＪと呼ばれる状態へ移 る。この状態においては、それ以上の入力が与えられないと、状態マシンは別の Ｑ　ｎｅＯｕｔ信号を出力端子１６６に住じさせ、Ｌ　ｏａｄ　ｃｏｕｎｔ信号 を出力端子１６４に生じさせる。そのために第２の信号値１がビン２７によって 出力させられ、それにより第８図におけるデータ・パケットの２つのスタート・ ビットを形成する。ビット・カウンタ１４１には、出力すべきビットの数もＯ− ドされる。この場合にはその数は８である。そうすると出力状態マシンは「ｄａ ｔａｂｉｔｓＪと呼ばれる状態になる。そうすると、状態表の７行と８行かられ かるように、レジスタ１４４のデータ内容を出力ピン２７へ出力させるように、 ｄａｔａｏｕｔ信号がＡＮＤゲート１５１へ与えられる。出力端子１６８に生じ た桁送り出し信号がレジスタ１４４からデータを順次放出させ、その結果として ビット・カウンタ１４１内のカウントが減少させられる。状態表の８行に示すよ うにカウンタが零に達すると、線１６９に□　ａｔａｇｏｎｅ信号が出力される 。その信号はラッチ１４８を変化させて□　ａｔａｇｏ信号を入力端子１６１か ら除去する。状態表の８行かられかるように、線１６６．１６７における信号は 示されていない。その理由は、線１６６〜信号仙Ｏが再び与えられ、その信号値 はＯＲゲート１５３と出力ビン２７を。

介してちえられることにより、第８図に示すデータ・パケットの終りにストップ ・ビットＯを形成する。出力状態マシンは遊び状態へ戻る。

出力チャネルは確認応答パケットを送るためにも使用できる。入力チャネルがデ ータのバイトを受けると、その入力チャネルは、第９図に示すような種類の確認 応答パケットを出力するために、信号を出力状態マシンへ送る。信号がレディ指 示器１４６からＡＮＤゲート１５２へ送られ、この時のラッチ１４９の状態によ り、出力状態マシン１４０の入力端子１６３へＡＣＫＧＯ信号を与えることがで きる。これは出力状態マシン１４０の状態表の３行に対応し、これかられかるよ うに、ｏｎｅｏｕｔ出力が出力端子１６６に出力させられる。ビン２７にお（プ る信号のレベルが以前の零レベルから、第９図に示す確認応答パケットの最初の ビットを構成する１へ変えられるように、前記ｏｎｅｏｕｔ出力はＯＲゲート１ ５３を通される。これによって出力状態マシン１４０の状態がＡ　ＣＫ　Ｆ　Ｌ ΔＧと呼ばれる状態に変えられ、この出力状態マシン１４０の状態表の５行から れかるように、出力状態マシン１４０の状態が上記のように変化しても線１６６ ．１６７にそれ以上の出力は与えられない。このことは、出力端子２７における イ３丹のレベルが零へ戻って、第９図に示づ確に応答パケットの２番目のビット を与えるように、出力端子１６６における信号のレベルが零レベルへ戻ることを 意味する。出力状態マシン１４０は、ラッチ１４９の状態を変えてＡＮＤゲート １５２の出力を変えることにより入力端子１６３からＡＣＫＧＯ信号が除去され るように、線１７０にＡＣＫＧＯＮＥ出力を与える。それからこの状態マシンは 遊び状態へ戻る。

次に、入力状態マシン１４２の動作について説明する。この入力状熱マシンは＄ ２１０１上のリセット信号によってリセットされ、入力状態マシン１４２の状態 表の１行の記載に従って、そのリセットにより、表に記載される出力は発生され ず、この入力状態マシンを遊び状態に置く。出力が表に記載されないから、全て の出力端子に生ずる信号のレベルは零である。入力端子１７２は入力ピン２６に 接続され、０ａｔａｌｎ信号が無い限りはこの入力状態マシンは状態表の２行に 従って遊び状態に留る。第８図に示すような種類のデータ・パケット、または第 ９図に示すような種類の確認応答パケットのスタート・ビットが到達したために 、入力端子１７２がＤａｔａＩｎ信号が受けられると、この入力状態マシンは状 態表の３行目に記載されている状態へ直ちに移り、出力は生じないが、スタート と呼ばれる状態へ移る。入力ピン２６に到達づる次のビットが、第９図に示づ確 認応答パケットに従ってＯであるとすると、入力状態マシン１４２の状態表の４ 行が適用される。そのパケットの最初のビットの到達により、マシンはスタート と呼ばれる状態におかれているが、そのパケットの２番目のビットは０であるか ら線１７２にはもはや［）ａｔａｌｎ信号が無く、状態表の４行の記載に従って 出力５ＥＴＡＣＫＲＥΔＤ　Ｙが出ツノ端子１７８に生じさせられ、そのために この入力状態マシンは遊び状態に戻る。線１７８に生じた出力は、確認応答パケ ットが受けられたことを出力状態マシンに指示するために、ラッチ１４８へ与え られる。その出力はＲｅａｄｙ指示器１４７へも与えられる。

しかし、入力ピン２６に与えられたパケットの２番目のビットがＯではなくて１ であるとそのパケットは第８図に示すような種類のバケツｌ−であるか、状態表 の５行目から、データ・バケツ１−の最初のビットのために入力状態マシンはス タート状態となり、入力（まいまは入力端子１７２に与えられる［）ａｔａｌｎ である。

それによって出力端子１７４に出力１０ａｄｃＯｕｎｔが与えられて、ビット・ カウンタ１４３に、データ・パケットにおいて予測される数のビットがロードさ れる。この場合には、ビットの数（１データの７バイトに対応する８である。次 にこの入力状態マシン）ま新しい状態ｄａｔａｂｉｔｓへ移り、状態表の６行目 かられかるように、入力１７３が零に達しない限りは入力状態マシンは出力線１ ７６上の桁送り込み信号のために、入力ビットを入力レジスフ１４５に治って順 次動かすという一連の動作を行わせ続（プ、出力端子１７５におけるＤＥＣＣＯ ＵＮＴ信号のためにカウンタ１４３におけるカウントを逐次減少させる。カウン タ１４３のカウントが零に達すると（これは請求められているデータの８ピツト がいま受（］ら才またことを示す）、入力状態マシンの状態表の７行目が適用さ れて、その入力状態マシンは以前として状［ｄａｔａｂｉｔｓにあり、カウント Ｏ信号が線１７３に受けられる。それによってＩｉ！１７６へ５ｈｉｆｔｉｎ出 力が与えられて最後の（ｌａｔａｂｉｔを入力レジスタ１４５内へ動かし、入力 状態マシンの状態はｄａｔａｅｎｄ状態へ変る。状態表の８行目は、この状態に おいてはＳ　ｅｔ［）　ａｔａｒｅａｄｙ信号が線１７７へ出力されて、ラッチ １４９とレディ指示器１４６の内容を変更させることを示す。それから入力状態 マシン１４２は遊び状態へ戻る。レディ指示器１４６へ与えられたＳｅｔ［）　 ａｔａｒｅａｄｙ信号は信号「入力データ妥当」を線９８へ与えて、データの全 バイトがいま入力レジスタ１４５に、より受けられたことを示す。

したがって、第１４図に示づリンク・インターフェイスは、第８図に示す種類の パケットま１；は第９図に示す種類の確認応答パケットでデータを出力できるよ うに、出力状態マシン１４０および関連するビット・カウンタ・ラッチならびに ゲートでパケット発生器を構成することがわかるであろう。入力状態マシン１４ ２と、それのビット・カウンタおよびラッチは、第９図に示１枡類の確認応答パ ケットまたは第８図に示す種類のデータ・パケットのいずれかを入力ピン２６で 受ＥＪだかを識別できるパケット・デコーダを構成する。データ・パケットの場 合には、入力状態マシンは入力レジスタ１４５ヘロードして、完全なバイトが受 けられた的にレディ指示Ｂ１４６から出力を与える。確認応答パケットの場合に は、入力状態マシンは入力レジスタ１４５にロードせず、次のデータ・パケット の出力をυ制御するために出力信号を使用させる。

その出力信号はラッチ１４８を変更さゼて次のｄａｔａｇ。

信号をＡＮＤゲート１５０を通じて送らせる。それは、出力すべきそれ以上のバ イトをいまバス９５に沿って出力レジスタ１，４へ供給できることを、線９４上 の出力ＡＣＫ信号に指示させる。データのバイトが入力レジスタ１４５により受 けられ、それからバス９７を介してそれの宛先へ転送されると、データの別のパ イ！・を入力できる前に確認応答パケットを出力ビン２７により必ず送るように 、入力確認応答信号が校９９ａのために発生される。

第１４図に示すリンク・インターフェイスを用いることにより、メツセージをデ ータの１つまたはそれ以上のバイトで構成できることがわかるであろう。各バイ トは第８図に示す種類のパケットで別々に送られる。第８図に示す種類の各パケ ットが入力ピンにより受けられると、次のデータ・パケットを送れるようにする Ｉ；めには、第９図に丞す種類の確認応答を関連する出力ビンにより出力せねば ならない。同様に、次のデータ・パケットの出力を継続できるようにするために は、出力ビンは出力される各データ・バケツ１〜に対する確認応答パケットを持 たなければならない。

各バイトは別々に送り、かつ確認応答せねばならなぃが、メツセージ伝送を終ら せるためには、プロセッサは、複数バイトより成るメツセージを送り、または受 けることにより１つの出力または入力に応答することをめられる。

上記の例においては、入力チャネルと出カチトネルおよびリンク・インターフェ イス内の全ての状態マシンには共通りロックからタイミング・パルスが供給され る。このタイミング・パルスはデータのピット周波数と、出力ピン２７により送 られる確認応答バケツ１−のビット周波数をυ制御するのに用いられる。上記の 例では、メツセージの伝送を行うためにリンク・インターフェイスが接続される 他の装置へ同じクロックからタイミング・パルスが与えられる。このようにして 入力状態マシン１４２と、入力ピン２６からの入力データとの間で同期が行われ る。しかし、通信目的のために一緒に接続される種々の装置が種々のクロックを 使用できるように、入力ピン２６と入力状態マシン１４２の間の同期ロジックで 動作するようにリンク・インターフェイスを構成できる。それら種々のクロック は同じ周波数を有しなければならないが、位相はｙシつでもよい。各入力ビット ごとに信号レベルが数回標本化されるように、メツセージ中のピット・パターン の周波数より高い周波数で入力ビット・パターンを標本化するためにその同期ロ ジックを構成できる。このようにして、スタート・ピットの前縁部を検出でき、 スタート・ピットの前縁部を検出してから所定時間経過後に入力ピン２６におけ る信号のレベルを妥当として処理できる。このようにして、各入力ビットの１載 続時間のほぼ中間で入力データの標本化が行われる。

（−ゑ マイクロコンピュータがどのように動作するのか、とくにそれの機能、動作およ び手続きについての以下の説明においては、ＯＣＣＡＭ（前記ｌＮＭＯＳインタ ーナショナルｐｌｃの商標）言ｔｆｉに従って記法が用いられる。この言頷は、 英国所在のインモス社（Ｉ　ＮＭＯ８Ｌ　１ｍ１ｔｅｄ）により１９８３年１［ Ｈよび配布された［プロＩ”ラミンｌ゛・マニコアル（Ｐｒｏｇｒａｌｉｎｇ　 Ｍａｎｕａｌ）−０ＣＣＡＭＪという標題の小冊子に２載されている。更に、使 用されたこの記法がヨーロッパ特許出願第１１０６４２号に詳しく述べられてい る。簡単にするためにこの明ｍｔｑではくり返えさない。しかし、ヨーロッパ特 許出願第１１０６４２＠に記述されているＯＣＣＡＭおよび使用されている記法 の説明を参考までにここに含める。

上記の記法に加えて、以下の説明は下記のように定義されるあるメモリ・アクセ スについて述べたものである。

Ａｔｊｌｏｒｄ（Ｂａｓｅ、　Ｎ、　Ａ）　Ｂａ５ｅからＮ１目のワードを示す ようにＡをセット ＾ｔＢｙｔｅ（Ｂａｓｅ、Ｎ、Ａ）　Ｂａ５ｅからＮｅｔ目のバイトを示すよう にＡをセット ＲＩｎｄｅｘＷｏｒｄ（Ｂａｓｅ、Ｎ、Ｘ）　Ｂａ５ｅからＮ番目のワードの値 にＸをセット ＲＩｎｄｅｘＢｙｔｅ（Ｂａｓｅ、Ｎ、Ｘ）　Ｂａ５ｅからＮ？！目のバイトの 値にＸをセット ＷＩｎｄｅｘＷｏｒｄ（Ｂａｓｅ、　Ｎ、　Ｘ）　Ｂａ５ｅからＮ番目のワード の伯をＸにセット 一１ｎｄｅｘＢｙｔｅ（Ｂａｓｅ、　Ｎ、　Ｘ）　Ｂａ５ｅからＮ番目のバイト の値をＸにセット ＷｏｒｄＯＮｓｅｔ（Ｂａｓｅ、　Ｘ、　Ｎ）　ＸとＢａ５ｅとの間のワード数 をＮにセット マイクロコンピュータを用いた手続 以下に１３の異なる手続（ＰＲＯＣ）を示す。はじめの６つの手続はブロセッ→ ノのふるまいを記述するのに用いられる。

Ｄｅｑｕ叩ｅ ＬＩＱ ＳｔａｒＩＮｅＸｔＰｒＯＣｅＳＳ ＨａｎｄＩｃＲｕｎＲｅｑｕｅｓｔ Ｈａｎｄ　１ｅＲａａｄｙＲｅｑｕｅｓｔＢＩＯＣｋＣＯｐＶＳｔｅＤ 手続「１）ｃｑｕｃｕｅＪは優先度「ｐｒｉＪプロセスの前にあるプロヒスを実 ？ｊ祐ちの列に並ばせる。

１、１’ＲＯＣＤｅｑｕｑｕｅ　− ２、３ＥＱ ３、　ＷｐｔｒＲ＋！ｇ（Ｐｒｉｌ　：＝　ｒｐｔｒＲａｇ［Ｐｒ１１４．１Ｆ ５、　ＦｐｔｒＲｅｑ［Ｐｒ１ｌ＝ＢｐｔｒＲＣ！ｑ［Ｐｒ１１６、　Ｆｐｔｒ Ｉｌｅｇ［Ｐｒ１ｌ　：＝　ＮｏｔＰｒｏｃｅｓｓ、ｐ７、　ＴＩ？ｔ！［ ８、ＲｌｎｄｅｘＷｃｒｄ（ｒｐｔｒＲｅｇ［Ｐｒ１ｌ、　Ｌｉｎｋ、ｓ、　ｆ ｐｔｒＲｅｇ［Ｐｒｉｌ）９、　ＲＩｎｄｅｙＷｏｒｄ（ＷｐｔｒＲｅｃ＋［Ｐ ｒ１ｌ、　Ｉｐｔｒ、ｓ、　ＩｐｔｒｌＪ［Ｐｒ１ｌ）　：手続ｒＲＵＮＪは、 ＰｒｏｃＤｅｓｃ　Ｌ、ｒ　シスタニ記述子ｔｆｉ　含まれているプロセスをス ケジュールする。即ち、既に実行されている優先度１のプロセスに優先して優先 度０のプロセスの実行を直ちに開始する。

１、　ＰＲＯＣＲｕｎ　＝ ２、　５ｒＯ ３、ＰｒｏｃＰｒｉＦｌａｇ　：＝　ｐｒｃｔｃｏｅｓｃＲｃｇ　Ａ　１６、　 （Ｐｒｉ　＝　Ｏ）　ＯＲ（（ＰｒＯＣＰｒｉＦＩＰ、（１＝　Ｐｒ１）／ｌＮ Ｄ　ｆＷｐｌｒＲｅｇｌＰｒｉ］　＜＞Ｎ０ｔｐｒＯＣｅＳＳ、ｐ）） ７、　３ＥＯ−−プロセスの列に加える８汗 ９、　ＦｐｔｒＲｅｇ（ＰｒｏｃＰｒｉＦｌａｇｌ　＝　Ｎ０１Ｐｒｏｃｃｓｓ 、ｐｌｏ、　ｒｐｔｒＲｅｇ［ＰｒｏｃＰｒｉｒｌａｇｌ　：＝　ＰｒｏｃＰｔ ｒＲｅｇｌｌ、　ｌＲ１１［ １２、ＷｌｎｄｅｘＷｏｒｄ（ＢｐｔｒＲｅｏ［ＰｒｃｃＰｒｉｒｌａｏ］、　 １ｉｎｋ、ｓ、　ＰｒｏｃＰｔｒＲｅｐ）１３、　ＢｐｔｒＲｅｇ［ＰｒｏＣＰ ｒｉＦｌａｇｌ　：＝　ＰｒｏＣＰｔｒＲｅｇｉｔ　ＴＲＵｒ １５、　Ｓ［Ｑ−Ｐｒｉ　１を妨げるＰｒｉ　＜ｌ　または　Ｐｒｉ　１　と　 １ｃｌｌｅ　ｍ＜ｃ＋６．　ＰｒｉニーＰｒｏｃＰｒｉＲｅｇ１７、　Ｗｐｔｒ Ｒｃｇ［！’ｒｉｌニーＰｒｏｃＰｔｔＲｃｇ１８、　ＲｌｎｄｅｘＷｏｒｄ（ ｊＪｐｔｒＲｅｇ［Ｐｒｉｌ、　Ｉｐｔｒ、ｓ、　Ｉｐｔｒｌｔ叩［Ｐｒ１ｌ） １’１．　Ｏｒｅｇ［Ｐｒ１ｌ：＝Ｏ：手ｆａ　ｒＳｔａｒｔＮｅｘｔＰｒｏｃ ｅｓｓＪは現在実行中のプロセスのスケジュールを解除するとともに、もし他の 実行可能なプロセスがあれば、次に実行可能なプロセスを選択する。従って実行 すべき優先度Ｏのプロセスがもはやなければ、中断されていた優先度１のプロセ スが続行される。

手続ｒ　５ｔａｒｔＮｅｘｔＰｒｏｃｅｓｓＪは、セットされティる５ＮＰＦｌ ａａの結果として常に実行される。従ってこのプロレスにお１）る第１の動作は この５ＮＰｒｌａｏをクリアすることである。

１、　ＰＲｎＣ５ｔａｒｔＮ（！ＸｔＰｒＱＣｅ３Ｓ　＝２、ＳＥＱ　−３ＮＰ フラグクリア ３、　Ｓ′ＡＰＦＩ；＋ｇ［Ｐｒ１ｌ　：＝　０４、　１Ｆ ５、　ｒｐｔｌ’ＲＱ’）［Ｉ”ｒｉｌ　＜＞　ＮｍＰＴＯＣｔ！ＳＳ、ｐ６、 　ｔｉｅＣｐ１ｐ＋＋ｅ １１、　（ＷｐｔｒＲｅｇ（Ｐｒｉｌ　＝　＋ｔｏｔＰｒｏｃｅｓｓ、ｐ）　八 Ｎ［）１２、　（ｒｐｔｒｌｔｅｇ［Ｐｒｉｌ　＜＞　Ｎ０１Ｐｒｏｃｃｓｓ、 ｐ）１３、　Ｄｅ［１ｕｅｌｌｅ Ｒ，ＷｐｔｒＲｃｇ［Ｐｒ１ｌ　：＝　ＮＯτＰｒ０ＣｅＳＳ、ｐ　：手続ｒ　 Ｈａｎｄ　１ｅＲｕｎＲｅｑｕｅｓｔ　Ｊは「ＲｕｎＲｅｑｕｅｓｔ　Ｊを作る プロセッサへのリンクの結果として実行される。この手続における記述で、ｒ　 ＰｏｒｔＮＯＪは要求を作るリンクの数である。この手続は、リンクと結合して いるプロセスワードの内容に「ＰｒｏｃＯｅｓｃＲｅｏ　Ｊをロードすることに よって動作する。

１、　ＰＲＯＣＨａｎｄｌｅＲｕｎＲｅｑｕｅｓｔ（ＶＡＲＰｏｒｔＨｏ）　・ ２、　３［Ｑ ３、　ＲＩｎｄｅｘＷｏｒｄ（ＰｏｒｔＢａｓｅ、ＰｏｒｔＮｏ、ＰｒｏｃＤｅ ｓｃＲｅｇ）４、　Ｒｕｎ： １続［１１ａｎｄｌｅＲｅａｄｙＲｅｑｕｅｓｔ　Ｊは「Ｒｃａ（ＩＩ／Ｒｅ（ ｌｕｅｓｔ　Ｊを作るプロセッサへのリンクの結果として実行される。

この手続における記述で、［ＰｏｒｔＮｏＪはリンクの数、ｒ　ＰｏｒｔＢａｓ ｅＪは第１のリンクのアドレスである。この手続は、リンクに結合しているプロ セスワードの内容からの代替入力となるプロセスを識別する。この手続は、この プロセスが過当なものであるかどうかスケジュールし、状態配ηが適当なものと なるよう更新する。

１、ＰＲＯＣｌｌａｎｄｌｅＲｅａｄ）’Ｒｅｑｕｅｓｔ（ＶＡＲＰＯｒｔＮＯ ）＝２、３ＥＯ ３、ＲｌｎｄｅＸＷＯｒ（１（ＰＯｒｔＢａＳｅ、ＰＯｒｔＮＯ，Ｐｒ０ＣＤｅ ＳＣＲｅ（１）４、　ｐｒｏｃｐｔｒｐｅｇ　：ｌＩ　Ｐｒ０ＣＤｅＳＣＲｅ（ ｌハ（ＮＯＴ　１）５、　ＲＩｎｄｅｘＷｏｒｄ（ＰｒｏｃＰｔｒＲｃｇ、５ｔ ａｔＣ，Ｓ、Ｔｐ＋４＋Ｉｌ＋：ｇ）６、　１Ｆ ７、　Ｔａｐ：ｐＲｐｇ　＝　Ｅｎｎｂｌ　ｉｔ＋ｇ、　ｐ８、　ＷＩｒ＋ｄｃ ｘＷｏｒｄ（ＰｒｏｃＰｔｒＲｅｇ、　５ｔａｔｅ、ｓ、　Ｒｅａｄｙ、ｐ）９ 、　１ｆ！Ｉ！ＩＤＲ”ｇ＝　ＲＣ’ａｄ）’、ｐ１０、　３ＫＩＰ １１、　Ｔｃ叩１１ｅｇ　＝　Ｗａｉｔｉｎｌ、ｐ１２、　３［Ｑ １３、　ＷＩｌｌｄｅＸＷＯｒｄ（ＰｒＯＣＰｔｒＲｅｌＪ、　５ｔａｔｅ、ｓ 、　Ｒｃａｄｙ、ｐ）１４、　Ｒｕｎ　： 手続ｒ　ＢｌｏｃｋＣｏｐｙＳｔｅｐ　Ｊは、転送づべき情報の１バイトを発生 する。この手続は、常に「ＣＯｐ〜・ＦｌａｇＪがセットされた結果として実行 される。この手続により、情報の最後のバイトがコピーされると、ｒ　ｃｏｐｙ ｒ＋ａｇ」がクリアされ、「ＴｒｅａＪがプロセス記迷子を含んでいるときには そのプロセスはスケジュールされる。

１、　ＰＲＯＣＢＩＯＣｋＣＯｐｌ／５ｔｅｌ）　−２，３ＥＱ ３、　ＲＩＩ＋ｄＱＸＢＶｔｅ（ＣｒｅＱ［Ｐｒ１ｌ、　Ｏ，Ｏｒｅｇ［Ｐｒ１ ｌ）４、　ＷｉｎｄｃｘＢｙｔｅ（Ｂｒｅｇ［Ｐｒ１ｌ、　Ｏ，Ｏｒｅｇ［Ｐｒ ｉ］）５、　Ｏｒｅｇ［ｒ’ｒｉｌ　：　０ ６、　ＡｔＢｙｔｅ（Ｃｒｅｇ［Ｐｒ１ｌ、　１．　Ｃｒｅｇ［Ｐｒ１ｌ）７、 　八ｔＢｙｔｃ（Ｂｒｅｇ［Ｐｒ１ｌ、１．　Ｂｒｅｇ［ｌ’ｒｉｌ）８、Ａｒ ｅｇ［Ｐｒ１ｌ　：＝　Ａｒｅｇ［Ｐｒ１ｌ　−１９，１Ｆ １（）、　八ｒｅｇ［Ｐｒｉ］　＝Ｏ−ブロックコピー完了１２、　３［Ｑ １３、　ＣｏｐｙＦｌａｇ［Ｐｒ１ｌ　＝０１４、　ＩＦ １５、　Ｔｒｅｇ［Ｐｒ１ｌ　＜＞　ＮｏｔＰｒｏｃｅｓｓ、ｐ１６、　３ＥＱ １７、　ＰｒｏｃｋｓｃＲｅｇ　：＝　Ｔｒｅｇ［Ｐｒ１ｌＩ＆、　Ｒｕｎ １９、　Ｔｒｅｇ［Ｐｒ１ｌ　＝　ＮｏｔＰｒｏｃｅｓｓ、ｐ２０、　３ＫＩＰ ２１、　Ｔｌ１ｔｌＥ ２２、　５ＫＩＰ　： プロセッサは一連の動作を実行する。それらの動作は現在のプロセスのためまた はリンクのために行われる。

現在のプロセスのために実行できる動作は［５ｔａｒｔＮｅｘｔＰｒｏｃｅｓｓ 　Ｊを実行すること、ｒ　ａ＋ｏｃｋｃｏｐｙｓｔｅｐ　Ｊを実行すること、ま たは命令の）ｌツブ、復号および実行を行うことである。

リンクのために実行できる動作はｒ　Ｈａｎ＋ｊｌｅＲｕｎＲ６ｑｕｅＳｔ　Ｊ を実行すること、または［ＨａｎｄｌｅＲｅａｄｙＲｅｑｕｅｓｔ　Ｊを実行す ることである。

それらの各動作は一連のマイクロ命令に対応する。

それらの動作を含む任意のシーケンス中の最後のマイクロ命令は「ＮｅｘｔＡｃ ｔｉｏｎＪである。これによってプロセッサは次に実行すべき動作を選択させら れる。

次に、［ＮｅＸｔＡＣ目ｏｎＪマイクロ命令が実行される時、どの動作を行うべ きかをプロセッサがどのようにして決定するかについて説明する。

同期ロジック１０は、任意の時刻に、たかだか１つの［ＲｕｎＲｅｑｕｅｓｔ　 Ｊまたｔユ「ＲｃａｄｙＲｅａｕｅｓｔＪをプロセッサへ送る。同１１Ｑ制御ロ ジツク、まだ渋んでいない優先度Ｏの要求かある時は、優先度１の要求を送らな い。

この結果どして、要求の存在を示す信号と、その要求の優先度を示す信号との２ つの信号がＣｏｎｄｉｔｉｏｎＨｕｌｔｉｐｌｅＸＯｒに入れられる。

Ｃ０ｎｄｉｔｉＯｎＨＬＩｌｔｉｐｌｅＸＯｒは現在選択されテイル５ＮＰＦ　 ｌａｇと現在選択されているＣｏｐｙＦｌａｇとからの信号も有する。したがっ て、それは下記のようにして選択を行うことができる。

ＳＮＰｒｌａｇ　［Ｐｒｉ　］がセセラされたとすると、プロセッサは［５ｔａ ｒｔＮｅｘｔＰｒｏｃｅｓｓＪを行い、他の場合には、その要求の優先度が現在 のプロセスの優先度より低くなければ、プロセッサはチャネル要求をとり扱う。

さもな（〕れば、ｃｏｐｙｒ＋ａｏ　［Ｐｒｉ　］がセセラされたとすると、プ ロセッサはｒ　ＢｌｏｃｋＣｏｌ）ｙｓｔｅｐ　Ｊを実行する。他の場合には、 現在のプロセスが存在するならば、プロセッサは命令のフェッチ、復号および実 行を行う。他の場合には、チャネル要求があるまでプロセッサは持つ。

以後のＦｕｎｃ目ｏ　＋＋　Ｓ　ｅ　ｔの記述は下記更に７つの手続による。

ＣａｕＳｅＬｉｎｋｌｎｐｔｌｔ ＣａｕｓｅＬｉｎｋＯｕｔｐｕｔ ＨａｋｅＬｉｎｋＲｅａｄｙＳｔａｔＬＩＳ［ｎ、ｑｕｉｒｙ［ｎａｂｌｅＬｉ ｎｋ ＬｉｎｋＣｈａｎｎｅｌｌｎｐｕｔＡｃｔｉｏｎＬｉｎｋＣｈａｎｎｅｌＯｕｔ ｐｕｔＡｃｔｉｏｎＩＳＴｈｉＳＳｅｌｅＣｔｅｄＰｒＯＣｅＳＳ４つの手続「 ＣａｕｓｅＬｉｎｋｌｎｐｕｔ　Ｊ、［ＣａｕｓｅＬｉｎｋｏｕｔｐｕｔＪ　、 ｒ　ＨａｋｅＬ　ｉ　ｎｋＲｅａｄｙＳｔａｔｕｓＥｎｑｕ　ｉ　ｒｙ　Ｊ　、 ｒ　ＥｎａｂｌｅＬｉｎｋＪはプロセッサとリンクの間の相互作用を記述するも のである。

手続「ＣａｔｌＳｅＬｉｎｋｌｒ＋ｐｕｔ（ＶＡＲＰＯｒｔＮＯ）　Ｊは優先度 を右するリンク・チャネルＰｏｒｔＮｏと、ポインタおよびカウントをロードし 、それからそのリンク・チャネルへＩｎｐＵｔＲｅｑｕｅＳｔを行う。更に正確 にいえば、プロセッサは、プロセッサのＰｒｉフラッグと、Ｃｒｅｇ［Ｐｒ１ｌ レジスタと、ＡｒｅＱ［Ｐｒｉ］　レジスタとからのＰｒ１ｏｒｉｔｙフラツグ と、Ｐｏ１ｎｔｅｒレジスタと、リンク・チャネルのＣ０ｕｎｔｒｅＱｉＳｔｅ ｒとをＯ−ドする。

手続ｒ　Ｃａｕｓｅｌ　１ｎｋｏｕｔｐｕｔ（ＶＡＲＰｏｒｔＮｏ）Ｊ　ｔｉｔ 　Ｎ先度と、ポインタと、カウントとをリンク・チャネルＰｏｒｔＮｏへロード し、０ｕｔｐｕｔＲｅｑｕｃｓｔを行う。このｏｕｔｐｕｔＲｅｑｕｅｓｔによ りリンク・チャネルはメツセージを出力させられる。更に正確にいえば、プロセ ッサは、プロセッサのＰｒｉフラッグと、Ｃｒｅｇ［Ｐｒｉ］　レジスタと、八 ｒｅＱ［Ｐｒ１ｌ　レジスタとからＰｒ１ｏｒｉｔｙフラツグと、ポインタ・レ ジスタと、カウント・レジスタとをロードし、そのリンク・チャネルｌ＼０ｕｔ ｐｕｔＲｅｑｕｅｓｔを行う。

手続「ＨａｋｅＬｉｎｋＲｅａｄｙＳｔａｔｕｓＥｎｑｕｉｒｙ　（ＶＡＲＰｏ ｒｔｌｔｏ。

Ｒｅａｄｙ　）　Ｊはリンク・チャネルＰＯｒｔＮＯに対してＲｅａｄｙＳｔａ ｔｕＳＥｎＱｕｉｒｙを行う。リンク・チャネルがレディであれば「Ｒｅａｄｙ ＪがＴＲＵＥにセットされ、それがレディでなければＦＡＬＳＥにセットされる 。

手ｆｉ　ｒ　ＥｎａｂｌｅＬｉｎｋ（ＭＡＲＰｏｒｔＮｏ）　Ｊ　１．ｔ　ＩＪ 　／　’／　チ１−　ネ／Ｌ／ＰＯｒｔＮＯの優先フラグをＰｒｉフラグの値に セットし、リンクチャネルにＥｎａｂ　ＩｅＲｅｑｕｅｓｔ信号を与える。

その他の手続を以下に示す。

１、　ＰＲＯｃＬｉｎｋＣｈａｎｎｅｌｌｎｐｕｔＡｃｔｉｏｎ　−２、ＶＡＲ ＰｏｒｔＮｏ　： 乙　ＣａｕｓｅＬｉｎｋｌｎｐｕｔ　（ＰｏｒｔＮｏ）８、　５ｌＩＰＦｌａＯ ［Ｐｒ１ｌ　：＝　１　：１、　ＰＲＯＣ１，ｉｒ＋ｋＣｈａｎｎｅｌＯｕｔｐ ｕｔＡｃｔｉｏｎ　＝２、　ＶＡＲＰＯｒｔＮＯ： ６、　１ｍｒｄｏｆｆｓｅｔ（ＰｏｒｔＢａｓｅ、　Ｂｒｅｇ［Ｐｒ１ｌ、　Ｐ ｏｒｔＮｏ）７、ＣａｕｓｅＬｉｎｋＯｕＬｐｕｔ（ＰｏｒｔＮｏ）８、ＳＮＰ ＦＩａｇ［Ｐｒ１ｌ　ニー　１　：１、　ＰＲＯＣ］５ＴｈｉＳＳｅｌＱＣｊｌ ＮＰｒＤＣｅＳＳ　田２、−　これはすべての不能命令によって用いられる。

８、　ＷＩＩ＋ｄｅＸｌｉｒｄ（ＷｐｔｒＲｅＱＩＰｒｉｌ、ｏ、八ｒｅｇ［Ｐ ｒｉ］）９、　Ａｒｅａ［Ｐｒ１ｌ　：□　ＨａｃｈｉｎｅＴＲＵＥｌｏ、　０ ｒｌｌｌ［Ｐｒ１ｌ　＜＞　（−１）１１、　ＡｒｅｇｊＰｒｉｌ　：＝　）ｌ ａｃｈｉｎｅＦＡＬｓＥ　：機能セット 欧州特許第１１０６４２号明細鳶に＆ｌ！載のように、マイクロコンピュータの 各命令は機能セットから選択された機能要素を含んでいる。マイクロコンピュー タによって実行される機能１．１直ｆＩ機能、ｐｒｉｘとｎｆｉｘから成るプレ フィックス機能、そして非直接機能ａｐｒを含んでいる。被直接機能ａｐｒは動 作のセラ１〜から１つを選択するためにオペランドレジスタＱ　ｒｅｇを用いる 。

上述の明細書に示すように、０ｒｅＱ　［Ｐｒｉ］は、ＰＦＥＸとＮＦＩＸとを のぞくすべての命令の実行後にクリアされる。

、本願における更に改良された直列機能セットとその動作は次のとおりである。

鉦−Ｊ」」劃−荒 ニー゛　１号　名　前 ｏ　Ｉｄｌ　１ｏａｄ　１ｏｃａ１ １　ｓｔｌ　５ｔｏｒｅ　１ｏｃａ１ ２　１ｄｌｐ　１ｏａｄ　１ｏｃａｌ　ｐｏｉｎｔｅｒ３　Ｉｄｎｌ　１ｏａｄ 　ｎｏｎ−１ｏｃａ１４　５ｔｎｌ　５ｔｏｒｅ　ｎｏｎ−１ｏｃａ１５　Ｉｄ ｎｌｐ　１ｏａｄ　ｎｏｎ−１ｏｃａｌ　ｐｏｉ旧ｅｒ６　ｅｑｃ　ｅｑｕａｌ ｓ　ｃｏｎｓｔａｎｔ７　Ｉｄｃ　１ｏａｄ　ｃｏｎｓｔａｎｔ８　ａｄｃ　ａ ｄｄ　ｃｏｎｓｔａｎｔ９　ｊ　ｊｕｍｐ ｌｏ　ＣＪ　Ｃ０１１ｄｉｔｉｌ’ｌａｌ　ｊｔｌｌａｌｌｌｌ　ｃａｌｌ　ｃ ａｌｌ １２　ａｊｗ　ａｄｊｕｓｔ　ｗｏｒｋｓｐａｃｅ１３　０Ｄｒ　０Ｄｅｒａｔ ｅ １４　ｐｒｉｘ　ｐｒｅ４ｉｘ １５　ｎｆｉｘ　ｎｅｇａｔｉｖｅ　ｐｒｅｆｉｘ級−１ １ｒｃｔ　ｒｅｔｕｒｎ ２　ｇｃａｌｌ　ｇｅｎｅｒａｌ　ｃａｌｌ７　ｂｃｎｔ　ｂｙｔｅ　ｃｏｕｎ ｔ ８　ｗｃｎｔ　ｗｏｒｄ　ｃｏｕｎｔ ９　１ｅｎｃｌ　１ｏｏｐ　ｅｎｄ ｌｏ　ｌｂ　１ｏａｄ　ｂｙｔｅ ｌｉ　ｓｂ　５ｔＯｒｅ　ｂｙｔｅ １２　Ｃｏｐｙ　Ｃ０ＩＩＶ　ＩＤｅＳＳａＱｅ１３　ｇｔ　ｇｒａｔｅｒ　ｔ ｈａｎ １４　ａｄｄ　ａｄｄ ｉｓ　ｓｕｂ　５ｕｂｔｒａｃｔ １６　ｍ１ｎｔ　ｓｉｎｉｍｕｎ　１ｎｔｅｃ）ｅｒ１７　５ｔａｒｔＤ　５ｔ ａｒｔ　ｐｒｏｃｅｓｓ１８　ｅｎｄｐ　ｅｎｄ　ｐｒｏｃｅｓｓ１９　ｒｕｎ ｐ　ｒＬＩｎ　ｐｒｏｃｅｓｓ２０　５ｔｏｐｐ　５ｔｏｐ　ｐｒｏｃｅｓｓ２ １　１ｄｐｒｉ　１ｏａｄ　ｐｒｉｏｒｉｔｙ２２　ｉｎ　１ｎｐｕｔ　ｍｅｓ ｓａｇｅ２３　０ＬＩｔ　０ｕｔｐＬＩｔ　ａｅｓｓａ（ｌｅ２４　ａｌｔ　ａ ｌｔ　５ｔａｒｔ ２５　ａｌｔｗｔ　ａｆｔ　ｗａｉｔ ２６　ａｌｔｅｎｄ　ａｌｔ　ｅｎｄ ２７　ｅｎｂｓ　ｅｎａｂｌｅ　５ｋｉｐ２８　ｄｉｓｓ　ｄｉｓａｂｌｅ　５ ｋｉｐ２９　ｅｎｂｃ　ｅｎａｂｌｅ　ｃｈａｎｎｅ１３０　ｄｉｓｃ　ｄｉｓ ａｂｌｅ　ｃｈａｎｎｅｌ直接区能 定義　ＳＥＯ 定義　Ｓ［Ｑ ＣｒｅｇｌＰｒｉ］　：＝　Ｂｒｅｇ［Ｐｒｉ］外部作業域へのストア 定数との同値 定数の加粋 飛越し 定義　ＡｔＢｙｔｅ（ＩＤｔｒＲｅｇ［Ｐｒｉ］、　Ｏｒｃｇ［ＰＩ’ｉ］、　 ］ｐｔｒＲＱ（ｌ［Ｐｒｉ］）目　的　シリ御を前方、後方へ移すこと。ループ へあるいはループから１〃け出て、又はプログラムの条件判断の後へ移してもよ い。

条４１飛越し 定義　ＩＦ Ａｒｅｇ［Ｐｒ１ｌ　＝　０ ＡｔＢｙｔｅ（］ｐｔｒｎＯｇ［Ｐｒ１ｌ、　Ｏｒｅｇ［Ｐｒ１ｌ、　］ｐｌｒ Ｒｅ（ｌ［Ｐｒｉ］Ａｒｈ［Ｐｒ１ｌ　＜＞　Ｏ ３［Ｏ 八ｒｅｇ［Ｐｒ１ｌ　ニー　Ｂｒｅｇ［ＰｒｉｌＢｒｅｇ［Ｐｒ１ｌ　：＝　Ｃ ｒｅｇ［Ｐｒｉ］１　的　０がロードされた場合にのみ、制御を前方、後方へ移 すこと。

プログラムの条件判断、条件ループが存在していてもよい。

手続呼出し 定＠　Ｓ［Ｑ ＷｌｎｄＯｘＷｎｒｄ（ＩＪｐｔｒＲｅｇｌＰｒｉ］、　−１，Ｃｒｅｇ［Ｐｒ ｉ］）ＷＩｎｄｅｘＷｏｒｄＯＪｐｔｒｌｌｃｇ［Ｐｒ１ｌ、　−２，Ｂｒｅｇ ［Ｐｒ１ｌ）ＷＩｒ＋ｄｅｘＷｏｒｄ（ＷｐｔｒＲｃｇ［Ｐｒ１ｌ、−３、八ｒ ｅｇ［ｒｒｉ］）ＷＴｎｄｅｘＷｏｒｄ［ＷｐｔｒＲｅｇ［Ｐｒｉ］、　−４， ＩｐｔｒＲｅｇ［Ｐｒｉ］）八ｒｅｇ［Ｐｒ１ｌ　：＝　Ｉｐｔｒｌｌｅｇ［Ｐ ｒ１ｌ八ｔＷｒ＋ｒｄ（ＷｐｔｒＲｅｇ［Ｐｒ１１．　−４＋　ＷＤｔｒＲｅｇ ［Ｐｒｉ］作充域調整 定９５　ＡＩＷｏｒｄ（Ｗｐｔｒ［Ｐｒ１ｌ、　Ｏｒｅｇ［Ｐｒ１ｌ、　４ｔｒ ｌＰｒｉｌｉ目　的　作７．域ポインタを調整すること。

間接低能 定ｉ　ｃｐｒａｔｅ　（ＰＲＥＧ［ｒ’ＲＩ］定義　ＯＲ［Ｇ［ＰＧＩ１　：＝ 　ＯＲ［Ｃ［ＰＧＩ１　＜＜　４のフレフィクス命令を用いて表わすことができ るようにすること。

定　ｉ　０！ｔｒ、Ｇ［ＰＲ］］　ニー　（ＮＯＴ　０ＲＥＧＩＰＲＩＩ　＜＜ 　４目　的　零またはそれ以上のプレフィクス命令が続く１つの乙定プレフィク ス命令を用いて否定オペランドを表すことができるようにプること。

レジスタの取扱い動作等 反転 定ｌｉ　ＳＥＱ Ｏｒｅｇ［Ｐｒ１ｌ　：＝　Ａｒｅｇ［ＰｒｉｌＡｒｅｇ［Ｐｒ１ｌ　：＝　Ｂ ｒｅｇ［ＰｒｉｌＢｒｅｇ［Ｐｒｉｌ　：＝　Ｏｒｅｇ［Ｐｒ１ｌ目　的　非対 称的なオペレータのＡベランドを反転すること。コンパイラでは都合良く行うこ とぎはできない。

復帰 定れ　５ＥＱ ｒｌｌｎｄｅＸｌ！！０ｒｄ（ＷｐｔｒＲｅＱ［Ｐｒ１ｌ、　ｏ、　ＩｐｔｒＲ ｅｇ［Ｐｒｉｌ）ＡｔＷｏｒｒｌ（ＷｐｔｒＲｅｇ［Ｐｒ１ｌ、　４．　Ｗｐｔ ｒＲｅｇｌＩ’ｒｉｌ）目　的　呼ばれたＥｆ続から復帰すること。

一般的な呼出し 定義　ＳＥＱ Ｏｒｅｇ［Ｉ’ｒｉｌ　：＝　１ｐｔｒＲｅｇ［ｒ’ｒｉｌＩｐｔｒＲｅｇ［Ｐ ｒ１ｌ　：＝Ａｒｅｇ［Ｐｒ１ｌ八ｒｅへ）Ｉ’ｒｉｌ　ニー　Ｏｒｃｇ［Ｐｒ １ｌ目　的　Ａ　ｒｅｇ内の新しい命令ポインタをもって手続呼出しを実行する こと。

定義　ＳＥＱ Ｏｒｅｇ［Ｐｒ１ｌ　：＝　ＷｐｔｒＲｃｇ［ＰｒｉｌＷｐｔｒＲｅｇ［Ｐｒｉ ｌ　：＝　Ａｒｅｇ［ＰｒｉｌＡｒｅｇ（１’ｒｉｌ　：＝　Ｏｒｅｇ［Ｐｒ１ ｌ目　的　現在のプロセス作業＋ｆｆｌを変えること。

アドレッシング動作 命令ポインタのロード 定ｒｔ　ＡｔＢｙｔｃ（ｌｐｔｒ！Ｉｅｇ［Ｐｒ１ｌ、　Ａｒｅｇ［Ｐｒ１ｌ、 　Ａｒｅｇ［Ｐｒ１ｌｌ目　的　命令ポインタをロードすること。

バイト記述 定義　ＳＥＱ 八ｔＢｙｔｅ（／ｌｒｅｇｌＰｒｉｌ、Ｂｒｅｇ［Ｐｒ１ｌ、ＡｒｅｇｌＰｒｉ ｌ）ｒ、ｒｅｇ［Ｐｒ１ｌ　：＝　Ｃｒｅｇ［Ｐｒ１ｌ目　的　ベクトルにお１ ）る対象を承りポインタを一１粋すること。例えば１ｄＣ０，１ｄｗ　ｎ、　ｂ ｓｕｂ　を用いて数字をバイトポインタに変換りる。

定義　Ｓ［Ｑ 八ｔＷｏｒｄ（Ａｒｅｇ［Ｐｒ１ｌ、Ｂｒｅｇ［Ｐｒ１ｌ、Ａｒｅｇ［Ｐｒ１ｌ ）叶ｅｇ［Ｐｒｉｌ　：＝　Ｃｒｅｇ［Ｐｒ１ｌ目　的　ワードベク゛１−ルに お（〕る対ｚユを示１ポインタを：ｉｎ−すること。例えば　１ｄｃ　０．１ｄ １　ｎ　ｗｓｕｈを用いて筋をワードポインタに変換する。

定　Ｑ　八ｌ”（！ｇｌＰｒｌｌ　：＝　Ａｒｅｇ［Ｉ’ｒ＋］ｓ　Ｔｒａｌ、 １ｙｌｅＳＰｅｒＷＯｒｄ目　的　ワード長をパイ１〜長に変換すること。ｒＴ ｒａＲｙｔｅｓＰＱｒＷＯｒｄ　ｊ　１２マイクロコンピユータによっＣ用いら れる１ワードについてのバイト数を意味する。

定義　Ｓ［Ｑ Ｃｒｅｇ［Ｐｒｉｌ　：＝　Ｂｒｅｇ（ＰｒｉｌＢｒｅｇ　：＝　ｂｙｔｅｐａ ｒｔ（Ａｒｅｇ）Ａｒｅ（］　：＝　ＷＯｒ（ｆｌｌａｒＬ（八ｒｅｇ）目　的 　ｗｃｎｔ　、　ｈｃｍ　、　ａｄｄを用いてポインタを０からのバイトオフセ ツ１〜に変換げること。

定義　Ｓ［Ｑ ＲｌｎｒｌｅｙＷｏｒｄ（ＢｒｅｇｉＰｒｉｌ、　１．　Ｃｒｅｇ［Ｐｒｉｌｌ Ｃｒｅｇ［Ｉ’ｒｉ］　：＝　Ｃｒｃｇ［Ｐｒｉｌ　−１ＷｌｒＫＩＧＸ）１０ ｒ６（Ｂｒｅ（ｌ［Ｐｒｉｌ、１．　Ｃｒｅｇ［ｐＨ］］）Ｃｒｅｇ［Ｉ’ｒｉ ｌ　＞　Ｏ ＳＥＱ ＲｌｎｃｌＯｘＷｏｒｄ（Ｂｒｅｇ［Ｐｒ１ｌ、　０．　Ｃｒｅｇ［Ｐｒｉｌ） Ｃｒｃｇ［Ｐｒｉｌ　：＝　Ｃｒｅｇ［Ｐｒ１ｌ　＋　１ＷｌｎｄｅｘｌＪｏｒ ｄ（Ｂｒｅｇ［Ｐｒ１ｌ、　Ｏ，Ｃｒｅｇ［Ｐｒｉｌ）ＡｔＢｙｔｅ（Ｉｐｔｒ Ｒｅｇ［Ｐｒ１ｌ、　−Ａｒｅｇ［Ｐｒ１ｌ。

ｌｏｔ　ｒＲａｇ［Ｐｒ　ｉ　］） ＲＵＥ ＫＩＰ 目　的　複製を実行すること。

単一バイトＡベレーション バイトのロード 定　ｉ　１？１ｒＪ（！Ｘ！１ｙｔｅ（八ｒｅｇ［Ｐｒ１ｌ、Ｏ，八ｒｅｇ［Ｐ ｒｉｌ）目　的　１バイトのロードを行うこと。

バイトのストア 定ｌ１ＳＩＱ Ｗ］ｎｄｅｘｃｙｔｅ（Ａｒｅｇ［Ｐｒｉ、　Ｏ，ＢｒｅｇＪＰｒｉｌ）Ａｒｅ ｇ［Ｉ’ｒｉｌ　：＝　Ｃｒｅｇ［Ｐｒｉｌ目　的　１バイ１−のストアをｆｊ うこと。

バイトストリングオペレーション メツセージの複写 定ｉ’ｉ　Ｓ［：Ｑ Ｃｏｐｙ［Ｐｒ１ｌ　：＝　１　−−ブｏ７クコビーを示す。

Ｔｒｅｇ［Ｐｒ１ｌ　−ＮｏｔＰｒｏｃｅｓｓ、ｐ　−人力でなく出力を示す。

目　的　パイ１〜ベクトルを他のブロックの伯にセットすること。

比較 定義　ＳＥＱ Ｆ Ｂｒｅｇ［Ｐｒｉｌ　＞　Ａｒｅｇ［ＰｒｉｌＡｒｃｇ［Ｐｒ１ｌ　：＝　Ｈａ Ｃｈｉｎ（！ＴＲＩＩ！：ＴＲ１１［ Ａｒｅｇ［Ｐｒｉｌ　：＝　ＨａｃｂｉｎｅＦＡＬＳ［Ｂｒｅｇ［Ｐｒ１ｌ　： ＝　Ｃｒｅｇ［Ｐｒｉｌ目　的　Ａｒｅｇと３　ｒａｇを比較しくそれらを２つ の相補整数として処理して）　、　３ｒｅｇがＡｒｅｇより大きいと１（真）を ロードし、それ以外はＯ（偽）をロードすること。

（ｒｓｖ、ｇｔ）によりｂ＜ａを実現づること。（ｒｅｖ、ｏｔ、ｅｑｃ　０１ によりｂ＜＝ａ　ａＳ　（ｇｔ、ｅｑｚ）とＢｒＣｇ＞＝Ａｒｅｇを実現σるこ と。

基本演算 加口 定義　ＳＩＱ 八ｒｅｇ［Ｉ’ｒｉｌ　：＝　八ｒｅｇ（Ｐｒｉｌ　４　Ｂｒｅ（ｌ［Ｐｒ！］ Ｂｒｅｇ［Ｐｒｉｌ　：＝　Ｃｒｅｇ［Ｐｒ１ｌ目　的　３　ｒａｇとＡ　ｒｅ ｇの和をロードづること。

減　り 定義　ＳＥＱ ＡｒｅｇｊＩ’ｒｉｌ　：＝　Ｂｒｅｇ［Ｐｒｉｌ　−Ａｒｅｇ［ＰｒｉｌＢｒ ｅｇ［Ｐｒ１ｌ　：＝　Ｃｒｅｇ［Ｐｒ１ｌ目　的　３　ｒＣｇからＡ　ｒｅｇ を減じ、結束をロードすること。

以下を実行すること。

ａ　”　ｂ　ａＳ　５ＬＩ１１．　ｅｑｃ　Ｏａ＜＞ｂａｓｓｕｂ、ｅｑｃ（１ ，ｃｑｃＯｉｆ　ａ　＜＞　ｂ　、、　ａＳ　ｓｕｂ、ｅｑｃ　ｏ、ｃｊ、、、 。

ｉｆ　ａ　＝　ｂ　、、　ａｓ　ｓｕｂ、　ｃｊ、　、。

定義　Ｓ［Ｑ Ｃｒｃｇ［Ｐｒ１ｌ　：＝　Ｂｒｅｇ［ＰｒｉｌＢｒｅｇ［Ｐｒ１ｌ　ニー　Ａ ｒｅｇ［Ｐｒ１ｌプロセス開始 ＰｒｏＤｅｓｃＲｅｇ　二＝　Ａｒｅｌ）［Ｐｌ’ｉ］　Ｖ　Ｐｒｉプロセス終 了 になると作東域は変更される。

ａｎ 目　的　特定の優先喰でプロレスを実行すること。

目　的　現在のプロセスのスタジュールを解除すること。

擾先啜のＯ−ド Ｃｒｃｑ［Ｉ’ｒｉｌ　：＝　Ｂｒｅｇ［ＰｒｉｌＢｒｅｇ［Ｐｒ１ｌ　：＝　 Ａｒｅｇ［Ｐｒｉ］八ｒｅへｌ［Ｐｒ１ｌ　−、Ｐｒｉ ｌ　的　現在のプロはスの優先咲をＩＩＶること。

１、定義：　−初Ｈｙ３４１；態 ２、　−Ａｒｅり　＝カウント ３、　−ＢｒｅＱ　＝ブーヤネル ４、　−Ｃｒｅｇ　＝目的地 ５、拝 ６、　１１２ｒｄ（Ｐ、ｒｃ）［Ｐｒｉｌ）７、　ｌ　ｉｏ、ｊＣｔ＋ａｔ＋ｎ ｃｌｌ＋＋ｒ＋ｑ＋Ｍｔｉｃｒ＋８、　’、＋０（（（ＢｒｅＱ（ＰｒＣ１）９ Ｓ［０ １０Ｒ１ｎｄｅｙ！ｌ＊ｒｄ（Ｂｒｅｇ［Ｐｒ１ｌ、　Ｏ，Ｔｒｅｇ［Ｐｔ１ｌ ）１１Ｆ １２、　Ｔｒｅｇ［Ｐｒ１ｌ　＝ＮＯＩＰｒｏｒｗ、ｓ、ｐ１３、　ＳＩ：Ｑ １７、　３１１ｒ’ＦＩａｇ［Ｐｒ１ｌ　：＝　１１８、　７ｒｅｇ［Ｐｒ１ｌ 　＜＞　Ｎｏ１Ｐｒｏｃｃｓｓ、ｐ３、　−Ｂｒｅｇ　−チ１νネル ？、ＬｉｎｋＣｔｋｌｎｌＩＱ１０Ｌ１１ｐｕｔＡＣｊｉｏｒ＋ａ、　ｓｏｆｔ ｆＢｒｅｇ［Ｐｒ１ｌ１１２、　ｌｒｅｇ（Ｐｒｉｌ　＝　Ｎ（ｉｌｒ’ｒＯｃ ｅｓｓ、ｐ１９、　Ｓ［Ｑ ２０、　Ｐｒ０ＣＰｔｒＲｅ（ｌ　二＝　Ｔｒｅｇ［Ｐｒ１ｌ　Ｖ　（＋ｌＯＴ 　１　）２１、−　状態場所の読込み ２２　ＲＩｎｄ＋Ｊ＋ｌｏｒｄ（ＰｒｏｃＰｔｒＲｅｇ、　５ｔａｔｅ、ｓ、　 ０ｒｔｌ［Ｐｒ１ｌ）２３−　代髄プロセス、即ち入力プロセスをチェック２４ 、　１Ｆ ２５、　Ｏｒｅｇ［Ｐｒｔｌ　＝　Ｅｎａｂｌｉｎｇ、ｐ３０、　Ｗｌｎｄｅｘ Ｗｏｒｄ（）ｌｐｔｒＲｅｇ［Ｉ’ｒｉｌ、　５ｔａｔｅ、ｓ、Ｃｒｅａ［Ｐｒ ｉｌ）３ｔ、　ＳＮＩ’ｒｌａｇ［Ｐｒ１ｌ　：＝　１３２、　０ｒｃｇ［Ｐｒ １ｌ　＝　Ｗａｉｔｉｎｇ、ｐ３Ｂ、　ＳｌｌＰｒｌａｇ（Ｐｒｉｌ　ニー　１ ３９、　ＰｒＯＣＤＧＳＣＩｉＯｇ：＝　Ｔｒｅｇ（Ｐｒｉ１４Ｑ、Ｉｔｕｎ ４１、　０ｒｅｑ［Ｐｒ１ｌ　＝　Ｒｅａｄｙ、ｐ４Ｇ、　３ＮＰＦｌａｇ［Ｉ ’ｒｉｌ　：＝　１４７、　Ｔｌｌｌｌｒ−ＯｒＣｇ［Ｐｒ１ｌはバリッドポイ ンタを含む代替入力のオペレーション 代替開始 １、定？ｌ：　ＷＩｎｄｅｘ１４ｏｒｄ（１４ｐｔｒＲｅｇ（Ｐｒｉｌ、　５ｔ ａｔｅ、ｓ、Ｅ＋＋ａｌ＋ｌｉｔ＠、ｐ）目的二　代替入力可能とするためにプ ロセス状態位置を初期化すること。

代１！１持機 １、定義：　ｓｒ。

２、　Ｗ］ｒ＋ｄｅｘ１４０ｒｄ！ＷＤｔｒｌｌｅｃｌｌＰｒｉｌ、　Ｏ，−１ ）３、　ＲＩｎｄＣＸＷｏｒｄ［ＷＤｔｒＲｅＯ［Ｐｒ１ｌ、５ｔａｔｅ、ｓ、 　Ａｒｅｇ［Ｐｒ１ｌ）４、　１Ｆ ５、　Ａｒｅｇ［Ｐｒ１ｌ　＝　Ｒｅａｄｙ、ｐ６、　３にＩＰ ９、　Ｗｌｎｄｅｘしｌｏｒｄ（ｌＪｐｔｒＲｅｇ［Ｐｒ１ｌ、　５ｔａｔｅ、 ｓ、　Ｗａｉｔｉｎｇ、ｐＨ０，ＷｌｎｄｅｘＷｏｒｄ（ＷｐｔｒＲｅｇ［Ｐｒ ｉｌ、　Ｉｐｔｒ、ｓ、　ＩｐｔｒＲｅｇ［Ｐｒ１ｌ）１１、　３ＮＰｒｌａｇ ［Ｐｒ１ｌ　：＝　１目的：　可能なチャネルの１つを持つこと。

代ｔ！ｉ終了 定義：　Ｓ［Ｑ １、　Ｒ１＋＋ｄｅｘ１４ｏｒｄ（ＷｐｔｒＲｅｇｌｌ’ｒｉｌ、　Ｏ，Ｏｒｅ ｇ（＋’ｒｉ１３２、　ＡｔＢｙｔｅ（ＩｐｔｒＲｅ！］［Ｐｒ１ｌ、　０ｒｅ ｏ［Ｐｒ１ｌ、　ＴＤｔｒＲｅ！］［Ｐｒ１ｌ）目的二　代替プロセスの選択さ れた入力の実行を開始すること。

ＳＫＩ　Ｐ可能 １　定義：ＩＦ ２　八ｒｅｇｌＰｒｉｌ　＜＞　ＨａＣｔ＋ｉｌ＋（ｊＦＡＬＳＥ３、　Ｗ］１ ｔｄｅＸＷＯｒｄ（ＷｐｔｒＲ（！９［Ｐｒｉｌ、　５ｔａｔｅ、Ｓ、　Ｒｃａ ｄｙ、ｐ１４、　Ａｒｅｇ［Ｐｒ１ｌ　−Ｈａｃｂｉｎｅｒ八１．ｓ［５、へ　 ３ＫＩＰ 目的：　５ＫＩＰを可能とすること。

Ｓに！Ｐ不能 定義：Ｓ［０ 拝 Ｂｒｅｇ［Ｐｒｉｌ　＜＞　ＨａｃｈｉｎｅｒＡＬＳｒＩｓＴｈｉｓＳｅｌｅｃ ｔｅｄＰｒｏｃｅｓｓＢｒｅｇ［Ｐｒ１ｌ　−ＭａＣｈｉｒ＋ｅＦ＾ＬＳＥＡｒ ｅｇ［Ｐｒｉｌ　ニー　勘ｃｌ＋１ｎｃｒＡＬｓＥチャネル可能 １、定義：　５ｒＱ ２、　１Ｆ ３　八ｒｅｇ（Ｐｒｉ’ｌ　＝　Ｈａｃｔ＋１ｎｐＦＡＬＳＥ４、　５ＫＩＰ ５　八ｒｅｇ［Ｐｒｉｌ　＜＞　Ｈａｃｌ］１ｎｃｒ八ＬＳＥ１９、　ＶＡＲＩ ’０ｒｔＮＯ，Ｒｅａｄｙ　：２ｏ、　ｓｒ。

２１、　ＷｏｒｄＯｆｆｓｅｔ（ＰｏｒｔＢａｓｅ、　Ｂｒｅｇ［Ｐｒｉｌ、　 ＰｏｒｔＮｏ）２４、　Ｒｅａｄｙ ２５、　ＷＩｎｄｅｘ１４ｏｒｄ（１４ｐｔ　ｒＲｅＱ　ＩＰｒ　ｉ　］、　５ ｔａｔｅ、　Ｓ、　Ｒｅａｄｙ、　ｐ）２Ｇ、　ＴＲＩＩＥ ２９、　Ｅｒ１ａｂｌｅＬ　１ｎｋ（ＰＯｒｔＮｏ）３０、　８ｒｅｇ［Ｐｒ１ ｌ　ニー　Ｃｒｅｇ［Ｐｒｉ］目的：　チャネル入力を可能とすること。

ヂセネル不能 １　使用：　Ｏｎ　ｅｎｔｒｙ　Ａｒｅｇ　＝　Ｉｎ５ｔｒｕｃｔｉｏｎ　０ｆ ｆｓｅｔ２、　ａｒｅｇ　＝　ｅｕａｒｃ＋ ３、　ＣｒＣｇ　＝　Ｃ＋＋ａｎｎｅ１４、　０ｎｅｘｉｔ　ＩＦ ５、　ｔｈｉｓ　ｗａｓ　５ｅｌｅｃｔｅｄ　ｇｕａｒｄｅｄ　ｐｒｏｃｅＳｓ ６、　Ａｒｅｇ　＝　ＨａｃｈｉｎｅＴＲＵ［７、ｏｔｈｅｒｗｉｓｅ ８、　ＡｒｅＱ−Ｈａｃ？＋１ｒｓＴｌｔＵ［９定義＝ＩＦ １０、　Ｂｒｅｇ［Ｐｒ１ｌ　＝　ＨａｃｈｉｎｐＦＡＬＳ［：１１、　Ａｒｅ ｇ（Ｐｒｉｌ　：　＝　Ｈａｃｈｉｎｃｒ八ｌｓ［１２、へ　Ｂｒｃｇ［Ｐｒｉ ｌ　＜＞　Ｈａｒｈｉｒ＋ｅＦＡ１．５Ｅ１３、　１＋ １４、　ｓｏ川用ｒｅｇ１ｆ’ｒｉｌ＞１５、　３１’Ｑ １Ｇ、　ＲｌｎｄｃｘＷＯｒｄ（Ｃｒｅｇ［Ｐｒ１１．　Ｏ，Ｂｒａｇ（Ｐｒｉ ｌ）１７・　１［ １８、Ｂｒｅｇ’［Ｐｒ１ｌ　＝　ＮｏｔＰｒｏｃｅｓｓ、ｐ１９、　Ａｒｅｇ ｊＰｒｉ］　：＝　）ｋｉｃｔ＋１ｎｅｌ八ＬＳ［２０、８ｒｅｇ［Ｐｒｉｌ　 −（ＷｐｔｒＲｅｇ［ｒ’ｒｉｌ　ｖ　Ｐｒ１）２４・　ＴＲｔｌＥ ２５、　１ｓＴｈｉｓＳｅｌｅｃｔｅｕＩ’ｒｏｃｅｓｓ２Ｂ、　ｂａｒｄ（Ｃ ｒｃｇ［Ｐ叫） ２７、　ＶＡＲＰｏｒｔＮｏ、Ｒｅａｄｙ　：２８、　５（Ｑ ２９、　Ｗｒ＋ｒｄＯｆｆｓａｌ（ＰｏｒｔＢａｓｅ、　Ｃｒｅｇ［Ｐｒ１ｌ、 　ＰｏｒｔＮｏ１３Ｇ、　ＴＲＵＥ ３７　八ｒｅｑ［ｒ’ｒｉ］　：＝　Ｈａｃｔ＋１ｎｅＦ八ｌｓ［目的：　代替 の可能な入ツノのうちの１つを這Ｉ尺するために可能なチャネルを不能ｔこづる こと。

このようにＲ（ｌｉ１３１ま上述のすべてのに能に対応づる命令を有し、この命 令の結果としてのプロセッサが行うべきオペレージ３ンを右する。

スケジューリング プロセッサは、２種類の優先度レベル０と１で実行するいくつかの同時プロセス の間で、それの実行時間を共用する。優先度０と１のプロセスが同時に実行可能 である時は、優先度０のプロセスが優先度１のプロセスより常に先に実行される 。任意の時刻にはただ１つのプロセスが実際に実行され、現在のプロセスである そのプロセスは、それの作業域ポインタ（Ｗ　Ｐ　Ｔ　Ｒ）をＷ　Ｐ　Ｔ　ＲＲ Ｅ　Ｇ　５１に有し、ＩＰＴＲＲＥＧ５０内の命令ポインタ（Ｉ　ＰＴＲ）が、 その特定のプロセスに関連するプログラム中の一連の命令から実行すべき命令を 指示プる。現在プロセスではなく、かつ実行を持っていないプロセスはどのプロ セスもスケジュールから外される。あるプロセスがスケジュールに組込まれられ ると、そのプロセスは現在のプロセスとなるか、または実行を持つているプロセ スのリス１−すなわち列に加えられる。そのリスト：ユ結合されたリストとして 形成され、そのリストの各プロセスは、そのリスト上の次のプロ←スの作業域ま でのそれの作業域のリンク場所にポインタを有する。そのリスト上の任意のプロ セスの命令ポインタ（ＩＰＴＲ）は、第３図１二示寸ように、それの作業域のＩ 　ＰＴＲ場所６５に格納される。

いまの場合には、プロセッサは実行されることを峙っているプロセスの２つのリ ストをＧｆｌ１８するそれら２つのりストのうちのそれぞれ１つが各優先度レベ ルに対する。この状況が第３，４図に示されている。第３図は高優先度０のリス トを示し、第４図は、優先度Ｏのプロセスが第３図に示すように現在のプロセス である時に、低優先度１のリストを示す。この場合には現在のプロセスが優先度 Ｏのプロセスであるから、レジスタ・バンク・セレクタ４１がプロセッサで使用 するためにバンク３９内のレジスタを選択している。したがって、ＷＰＴＲＲＥ Ｇ（０）は、第３図に示すように、現在のプロセスし、の作業域６０の零場所に 対するポインタを保持する。ＩＰＴＲＲＥＧ（０）は、メモリに格納されている １０グラム・シーケンス１８１中の次の命令に対するポインタ１８０を含む。

第３図に示されているレジスタ５４，５５．５６゜５７は、現在のプロセスＬの 実行中に使用すべき他の蛸を含む。スケジュールされて、実行を侍っている優先 ａ′Ｏのプロセスリストが、第３図において３つのプロセスＭ、Ｎ、Ｏにより示 されている。それらのプロセスの作業域が６１．６２．６３で示されている。そ れらの各作業域はプロセスしについて示したものに全体として類似する。参照番 号５３で示されているＦＰＴＲＲＥＧ　（０）は、このリストの初めにお（）る プロセスであるプロセスＭの作業域に対するポインタを含む。プロセスＭの作業 域は、プロセスＭが現在のプロセスになった時に実行すべきプログラム・シーケ ンス中の次の命令に対するポインタをＩ　ＰＴＲ場所６５に含む。プロセスＭの リンク場所６６は、そのリスト上の次のプロセスであるプロセスＮの作業域に対 するポインタを含む。示されているリストのａｆｆｔのプロセスはプロセスＯで あって、作業域６３を有する。

ＢＰＴＲＲＥＧ　（０）５２はこのＲ後のプロセスＯの作業域に対するポインタ を含む。このプロセスＯの作業域６３は以前のプロセスＮのリンク場所６６の内 容により向けられるが、この場合にはプロセスのＯのリンク場所６６はどのポイ ンタも含まない。というのは、そのプロセスがリスト上の最後のプロセスだから である。別のプロセスがこのリストに付加されると、その別のプロセスの作！８ ！域に対するポインタがＢＰＴＲＲＥＧの中に６かれ、そうするとプロセス０の リンク場所６６が、そのリス１〜に付加された別のプロセスの作業域にｉ４する ポインタを含む。

優先度１のリストは全体として類似する。このリストは第４区に示されている。

この場合には、スケジュールされて、実行を侍っている優先度１のプロセスのリ ストはプロセスＰ、Ｑ、Ｒより成る。別の優先度１のプロセスＳが示されている が、−これは現在スケジュールされており、リンク・リストの部分を構成しない 。ＦＰＴＲＲＥＧ　（１）は、実行を待っているリスト上の最初のプロセスを形 成するプロセスＰの作業域に飼するポインタを含む。ＢＰＴＲＲＥＧ　（１）は 、実行を待っているリス１−上の最後のプロセスを形成するプロセスＲの作業域 に対するポインタを含む。

各プロセスＰ、Ｑ、Ｒは、そのプロセスが現在のプロセスになった時にそれから 次の命令がとり出されるプログラム段階を指すＩ　ＰＴＲをそれのｌ　ＰＴＲ陽 所に含む。リスト上の最後のプロセスとは別の各プロセスのリンク場所は、リス ト上の次のプロセスの作業域に対するポインタを含む。

第４図に示す位ｉは、現在の優先度Ｏのプロセスが、優先度１のプロセスが終る 前に、そのプロセスに割込むことなしに現在のプロセスになるという仮定の上に 、ＷＰＴＲＲＥＧ（１）５１がプロセス作＠域に対する妥当なポインタを含まな い位置である。

たとえば、ある通信が終った結果としであるプロセスが実行づる準備が整ったと すると、そのプロセスは直ちに実行され、または適切なリス１〜につけ加えられ る。ぞのプロセスが優先度Ｏのプロセスであれば直ちに実行されて、優先度０の プロセスは実行されず、それが優先度１のプロセスであればプロセスリストく実 行されない。プロセスは、そのプロセスのスケジュールを解くことをめるチャネ ルによる通信に加わるまで、または、そのプロセスが優先度１のプロセスであれ ば、より急いでいる優先度Ｏのプロセスを実行さ旺るように、その優先度１のプ ロセスが一時的に中断される、すなわちｖ１込まれるまで、実行をＩ！続する。

２、　優先度Ｏのプロセスが実行されるとＰＲＩＦＬＡＧ４７がＯにセットされ る。プロセッサが優先度１のプロセスを実行し、またはどのプロセスも実行しな いと、ＰＲＩ　ＦＬＡＧ４９は値１を有する。実行すべきプロセスがない時は、 ＷＰＴＲ（１）レジスタはｌａＮ　ｏｔ　ｐ　ｒｏｃｅｓｓ　ｐを有する。これ は第４図に示すＷＰＴＲＲＥＧ５１のための位置である。この位置においてはｐ Ｊ込まれる優先度１のプロセスのない優先度１のプロセスのリストがある。優先 度１のプロセスを実行さゼるように優先度１のプロセスが割込まれたとすると、 割込まれた優先度１のプロセスの作業域ポインタがＷＰＴＲＲＥＧ（１）に留ま る。したがって、実行すべき優先度Ｏのプロセスがもうないと、優先度１のプロ セス→ＪがＷＰＴＲ（１）レジスタの内容により割込まれたかどうかをプロセッ サが決定する。これが＊　Ｎ　ｏｔ　Ｐ　ｒｏｃｅｓｓ　ｏを有するものとする と、割込まれたプロセスがなかったことになるから、プロセッサはＦＰＴＲＲＥ Ｇ　（１’）の内容を調べることにより優先度１のリストを点検する。しかし、 ＷＰＴＲＲＥＧ（１）が作業域ポインタを依然として含んでいるとすると、プロ セッサは割込まれたプロセスの実行を継続できる。いずれの優先度リストでも持 っているプロセスがないとすると、適切なＦＰＴＲＲＥＧはｍ　Ｎ　ａｔ　ｐ　 ｒｏｃｅｓｓ　ｐを含む。

「スターＩ〜・プロセス」動作または［実行プロセス」動作を実行することより 新しい同時プロセスが作られる。「ｎリプロセス」動作または「ストップ°プロ セス」動作を実行することによってそれらの同時プロセスは終る。

先に定義した手続［ｄｃｑｕｅｕｅ　Ｊを使用することにより、実行するプロセ スをリストのトップからとり出すことができる。その定義は、前記した他の梗々 の定義とともに、行番号も含む。それらの行番号は定義の部分ではなくて、単に 説明を容易にするためのものである。手続ＤＥＱ、ＬＪＥｔＪＥの定義の１行目 は゛手続の名称を示し、２行目は一連の事象が起ることを示す。３行目に従って 、適切なバンク３８または３９の〜へＩＰＴＲＲＥＧ５１＋よ、同じバンクのＦ ＰＴＲＲＥＧ５３の保持されていたポインタをとる。４行目は、ある条件のテス トを実行すべきことを示す。

５行目は、ＢＰＴＲＲＥＧ５２の内容がＦＰＴＲＲＥＧ５２の内容と同じである ことが見出されると、６行目に従ッテｇＪ　ｒＮｏｔ　Ｐｒｏｃｅｓｓ　ｐＪが ＦＰＴＲＲＥＧにロードされる。７行目は、５行目における条件が満されなかっ たどすると、適切なレジスタ・バンクのＦＰＴＲＲＥＧ５３に、ＦＰＴＲＲＥＧ の内容より以前に示された作９１のリンク場所６６に現在格納されているポイン タがＯ−ドされろ。最後に、９行目に従って、ＷＰＴＲＲＥＧ５１の内容により いま示された作業域のＩＰＴＲ場所６５からのＩＰＴＲがＩＰＴＲＲＥＧ５０に ロードされる。

これの結果として、先頭のプロセスをとり出して、そのプロセスを実行準備を整 っている適切なレジスタヘロードすることよってリストが進ませられる。

現在のプロセスは、先に定義した手続「次のプロセス・スタート」によってスケ ジュールを解除でき。現在のプロセスは、ＳＮＰ　ＦＬＡＧ５８を値１にセット することを含む命令を実行できる。その場合には、プロセッサが次の動作を行う ことをそのプロセッサにめるマイクロ命令にそのプロセッサが応答すると、その プロセッサは前記定義に従って手続を実行す、る。定義の３行目に従って、プロ セッサは５ＮＰＦＬＡＧ５８を伯Ｏにセットすることによってフラグを最初にク リセする。４行目は５行目の定義が真か否かをテストすることをプロセッサにめ る。ＦＰＴＲレジスタが値［Ｎｏｔ　ｐｒｏｃｅｓｓ　ｐＪを含んでいないとす ると、６行目に従って、次のプロセスがリストのトップからとられるようにｄｅ ｑｕｅｕｅ手続が行われる。

しかし、５行目が真でなかったとすると、これは現在の優先度のためのリストに 侍っているプロセスがないことを示す。それからプロセッサは７行目に示す条件 が真であるかどうかの点検を行う。その点検にはＰＲＩ　ＦＬ八へ４７が値Ｏを 含んでいるかどうかの度０のプロセスがないことを知るから、優先度フラッグを １にセットするという９行目から始まるシーケンスへプロセッサが進む。これに よってプロセッサがレジスタ・バンクを優先度１のプロセスについて調べさせら れ、１１行目と１行目にシステム、〜ＩＰＴＲＲＥＧ（１）が値ｒＮｏｔ　Ｐｒ ｏｃｅｓｓ　ｐＪを含んでいるかどうかＦＰＴＲＲＥＧ（１）が伯ｒＮｏｔｐ　 ｒｏｃｅｓｓ　ｐ　Ｊを含んでいないかどうかをプロセッサは調べる。このこと は、〜へＩＰＴＲを〜ＶＰＴＲＲＥＧ５１に残した割込まれた優先度１のプロセ スがないこと、およびそのリストに峙っている優先度１のプロセスがあることを 意味する。この条件が真であるとすると、１３行目に従ってプロセッサは手続ｄ ｅｑｕｅｕｅを実行する。この手続により次の優先度１プロセスがリストの先頭 からどり出される。しかし、１１．１２行目の条件が正しくないとすると、１４ ．１５行目に従っＣプロセッサはどの動作もとばす。このことは、＼〜１ＰＴＲ ＲＥＧ（１に＼へ’ＰＴＲが含まれていたとすると、プロセッサがその割込まれ たプロセスの実行を継続づることを意味する。割込まれたプロセスがなり、優先 度１のリストに持っているプロセスがないものとすると、プロセッサはそれ以上 のプロセスのスケジューリングを持つ。しかし、７行目における条件が正しくな いが、一方では優先度が１であることをプロセッサが見出し１ことすると、１６ ．１７行目にシステムＷＰＴＲＲＥＧ（１）がｌａ　ｒＮｏｔ　Ｐｒｏｃｅｓｓ 　ｐＪをとる。

メツセージの移行中にプロセスをスケジュールから外スコトができ、その間に通 信しているプロセスがそれのプログラム中の対応する０階に達することを持つ。

通信している２つのプロセスが対応する段階に達すると、記述子がＰＲＯＣＤＥ ＳＣレジスタ４６に含まれているプロセスをスケジュールづるために手続「ｒｕ ｎＪを使用できる。そうすると、手ｆＡ　ｒ　ｒｕｎ　Ｊの前記定義からプロセ ッサの動作を理解できる。３行目に従って、ＰＲＣ）ＣＤＥＳＣレジスタ４６に より示されたプロセスの優先度が針幹されて、ＰＲＯＣＰＲＩ　Ｆ　ＬＡＧ４８ ヘロードされる。４行目に従って、記述子をレジスタ４６に右するプロセスのＷ ＰＴＲが針幹さｔ’ｔ、ｒ、ＰＲＯＣＰＴＲＲＥＧ４５に０−ドされる。それか らプロセッサは、６行目の条イ１が適用されるかどうかについてプロセッサがテ ストする。現在のプロセスは優先瓜Ｏを有し、またはＰＲＯＣＰＲＩ　ＦＬＡＧ ４８における優先度がＰＲＩ　ＦＬＡ０４７における優先度と同じで、それと同 時に現在のプロセスの〜ＶＰＴＲＲＥＧ５１が作業ｌ或ポインタを含むものとす ると、プロセッサは７行目より後のシーケンスを実行する。７行目は、シーケン スがプロセスを行列に加えるために必要なものであることを単に説明フるだけで ある。８行目は、９行目の条件が真かどうかのテストをプロセッサが実行づるこ とをめる。フラッグ４８により示される優先度のＦＰＴＲＲＥＧがｌ！ｒＮｏｔ 　Ｐｒｏｃｅｓｓ　ｐＪを有するものとすると、１０行目に従ってＦＰＴＲＲＥ Ｇにレジスタ４５のポインタがロードされる。それによってスケジュールされた プロセスがリストのトップにされる。１１行目は、１０行目の条イ１が正しくな いとすると、レジスタ４６にグループまれでいるポインタが、適切な優先度のＢ ＰＴＲＲＥＧにより示されているリスト上のＲｍのプロセスのリンク場所６６に 書込まれる。そのＢＰＴＲＲＥＧは次にレジスタ４５の内容へのポインタがロー ドされる。いいかえると、スケジュールされたプロセスがリストの終りに加えら れる。１１ＩＩ行目は、６行目の条件が正しくないとすると、１５行目に示すシ ーケンスが起る。この場合には、１６行目が、ＰＲＯＣＰＩＩ　Ｉ　ＦＬＡＧ４ ８に現在ある値をＰＲＩＦＬＡＧ／１７からとることを要求し、１７行目に従っ て適切な優先度のＷ　Ｐ　Ｔ　ＲＲＥ　Ｇにレジスタ４５からポインタがロード される。１８行目は、適切な優先度のＩＰＴＲＲＥＧ５０に、Ｗ　Ｐ　Ｔ　ＲＲ ＥＧ５１内のポインタにより示されているプロセスのＩ　Ｐ　’ｒ　Ｒ場所６５ から得たＩ　ＰＴＲがロードされる。１９行目は値ＯＩＥ：適切な優先度バンク の０レジスタに挿入する。

プロセス間通信 メモリ内の１つのアドレス可能なｎ　８　ｐＦ＋により与えられたソフト・ヂせ ネルを用いて、あるプロセスは別のプロセスと通信できる。あるいは、１つのマ イクロコンピュータのプロセスが、ハードな入カチｊｒネルとハードな出力チャ ネルを用いる直列リンクを介して、別のマイクロコンピュータのプロセスと通信 できる。

各直列リンクの入力ビンと出力ビンは、一方向の専用通信経路を形成する１本の 線により別のマイクロコンピュータの対応するビンに接続される。内部通信と外 部通信を行うために、各出力プロセスは出力すべき各メツセージごとに先に定義 された１つの「メツセージ出力」動作を行い、各入力プロセスは入力すべき各メ ツセージごとに先に定義された「メツセージ人力」動作を行う。この実施例に従 って、各「メツセージ出力」動作または各「メツセージ入力」動作ごとに送るべ きメツセージの長さは可変長にできる。データ１ｊ指定されたビット長の１つま たはそれ以上の単位で送られ、この場合にはビット長は１バイトを形成する８ビ ツトである。したがって、メツセージは請求められるメツセージの長さに応じて １つまたは複数の単イＱすなわちバイトで構成でさる。通信をどのようにして行 うかを理解するために、いくつかの例を以下に説明する。

烈−−１ プロセスＹが、ソフト・チャネルを用いて、同じマイクロコンピュータ上の同じ 優先度のプロセスＸヘメッセージを出力することを希望している。これは第１５ 図のシーケンスに示さ机ている。最初に、プロレスＹもプロセスＸもチャネル７ ０を使用することをめる命令をまだ実行していないから、そのチトネル７０はに ’ＱｒＮｏｔ　Ｐｒｏｃｅｓｓ　ｐＪを含んでいる。プロセスＹが出力を実行す ることを希望するそのプロセスのプログラム中の点にそのプロセスが達すると、 メツセージを構成するバイトの数を示すカウントをプロ、セスＹはそれのＡＲＥ Ｇ５４にロードし、通信のために用いられるチャネルのアドレスをプロセスＹは ＢＲＥＧ５５にロードし、送るべきメツセージの最初のバイトに対するメモリ・ アドレスであるソース・アドレスをプロセスＹはＣＲＥＧにロードづる。これは 動作「メツセージ出力」の定義の行２，３．４に従うものである。それ以上の行 番号の参照は上で与えたメツセージの出力の定れに関連する。５行目は、与えら れたチャネル・アドレスがハード・チャネルのアドレスに一致するかどうかを調 べるために、Ｂレジスタの内容をテストすることをプロセッサにめる。もし一致 するものとすると、定義の７行目は手続「リンク・チャネル出力動作」を行うこ とをプロセッサにめる。第１５図に示す例では前記チャネル・アドレスはハード ・チャネルのアドレスに一致しないから、定義の８行目が真であることが判明し 、Ｃレジスタはソフト・チャネルのアドレスを含む。したがって、プロセッサは ９行目の後のシーケンスを行う。１０行目に従って、ＴＲＥＧ４９にはＣレジス タからのポインタにより示されたオフセットの内助、すなわち、チャネルの内容 がＤ−ドされる。次に、１１．１２行目が、ＴＲＥＧがＮ　ｏｔ　ｐ　ｒｏｃｅ ｓｓ　ｐを含んテイルカトうかを調べることをプロセッサにめる。これはもちろ ん第１５ｂ図に示す揚台である。したがって、プロセッサはメツセージ出力の定 義の１４〜１７行目のシーケンスを実行する。１４行目は、プロセスＹのための プロセッサ記述子がチトネル７０に書込むことを要求する。１５行目は、ＩＰＴ ＲＲＥＧ５０の内容をプロセスＹのための作業域ＩＰＴ、Ｒ場所６５に格納する ことを要求する。１６行目は、ソース・アドレスをプロセスＹの作２域の状態場 所６７に書込むことをめる。１７行目は、５ＮＰＦＬＡＧを１にセットすること をめる。これは、プロセスＹをプロセッサの次の動作によりスケジユールから外 すべきであることを示す。それは第１５ｃ図に示す状態であって、入力プロセス Ｘが入力命令を実行するまでその状もを保つ。

また、プロセスＸは入力すべきことをメツセージに対してめられるバイトの数の カウントを、それのＡレジスタ５４に最初にロードする。プロセスＸ　１．ｔそ れのＣレジスタに、入力のために使用するチ１１ネルのアドレスをロードし、Ｃ レジスタに、最初に入力すべきバイトに対するメモリ内の宛先アドレスをロード する。これはメツセージ入力の定義の２．３．４行目に従うもので、ｆｆ１ｌ　 ５ｄ図に示す状態である。メツセージ入力の定義の５．６．７行目は、Ｃレジス タ内のアドレスがハード・チャネルに対応するかどうかを調べることをプロセッ サにめる。この場合にはプロセッサはリンク・チャネル入力動作手続を実行する ことをめられる。これは第１５図に示すケースではない。

というのは、Ｃレジスタがチ１！ネル７０に対するものだからである。したがっ て、８行目の条イ１は真で、９行目に続くシーケンスが行われる。最初に、プロ Ｌ！スＸに対する■レジスタ４９には、Ｃレジスタ内のポインタにより示された オフセットのない値、すなわち、チャネル内容が自−ドされる。その沁がｒＮＱ ｔｐ　ｒｏｃｅｓｓ　ｏ　Ｊでなかったとづると、プロセスづは１３〜１７行目 に従う。その結果としてプロセスＸはスケジュールから外される。しかし、いま の場合にはＴレジスタは定義のＩＦＮｊ目の要求にかなうことが見出され・　［ Ｎ　ｏｔ　ｐ　ｒｏｃｅｓｓ　ｐＪを含まない。定義の２１行目に従って、プロ ｈツサは（ｉｆｉ　ｒ　Ｎ　ｏｔ　Ｐ　ｒｏｃｅｓｓｐ」を、第１５ｅ図に示す よう（二、チャネル７０に書込むことによってチャネル７０をリセットする。２ ２〜２４行目は、１つのメモリ場所（ソースンから別のメモリ場所（宛先）へデ ータのブロック・コピーを行う用意をプロセッサがいま行ったこと、■レジスタ ４９はプロセスＹのプロセス記述子をいま含み、Ａレジスタが送るべきパイ１〜 の数のカウントを含むことについての説明を含んでいるだけである。定義の２５ 行目は、プロセスＸのための８レジスタに、以前はＣレジスタであった宛先レジ スタがロードされることを要求する。２６（ｊ目に従つ゛【、ＰＲＯＣポインタ ・レジスタ４５にプロセスＹの〜へＩＰＴＲがロードされる。

−一’ＰＴＲは、プロセス記述子をレジスタＴからとり出し、優先ビットを除去 することにより得られる。２７行目は、プロレスＸのためのＣレジスタに、プロ セスＹのための作業域の状態場所６７から得たソース・アドレスがロードされる ことをめる。それから、２８行目は、プロセッサが次に行う動作として先に定義 した手続「コピー・ステップ明辻」を実行するように、適切な優先度のコピー・ フラッグを１にセラ］・することをめる。このためにソース・メモリ・アドレス から宛先メモリ・アドレスへ１度に１バイトをプロセッサが転送させられ、かつ その動作をくり返えして各バイトが転送さけられるにつれてソース・アドレスと 宛先アドレスをしだいに変え、転送すべき残っているバイトの数のＡレジスタ内 のカウントをしだいに減少さ外されたプロセスＹは手続実（ｊによって再び留守 を組まれる。これはコピー閉止ステップの定義かられかる。２行目は起すべぎシ ーケンスを定義する。最初のステップは３行目である。このステップでは、Ｃレ ジスタにより示されたメモリ内のソース・アドレスからのパイ！・をＣレジスタ に読込む。それから、４行目がＣレジスタからのデータのパイ１−を、Ｃレジス タにより示された宛先メモリ・アドレスに囚込む。その後で５行目が０レジスタ をクリヤする。６行目は新しいソース・ポインタを作る。そのソース・ポインタ は１バイ１〜だ１）進められる。７４ｊ目は新しいソース・ポインタを作る。そ のソース・ポインタ＋！１バイトだけ進められる。、８行目は△レジスタ内のカ ウントを１だけ減少させろ。それから、９行目はＡレジスタがいま零カウントを 含んでいるかどうかを１０行目に従って見出すために行うべぎテストを要求する 。Ａレジスタが零カウントを含んでいる時はコピーの阻止が終らされている。Ａ レジスタが零カウントを含ｌνでいないと、２１行目の条イ１が満される。しか し、コピー・フラグが依然として１にセットされているから、プロセッサは適切 な次の動作をとることを続（）る。コピー阻止に含まれているプロセスの優先度 が低優先度のプロセスで、高優先痕のプロセスが実行する準備が整ったとすると 、プロセッサは、より高い優先度のプロセスを実行するために、完全なメツセー ジ転送が終る前に、１つまたはいくつかのバイトを送った後でコピー阻止に割込 むことができる。しかし、待っているより優先度の高いプロセスがないものとす ると、コピー阻止ステップの２２行目に達すると、コピー・フラグが依然として セットされているからプロセス１ノは２行目から始まるシーケンスをくり返えす 。したがって、カウントがＯになるまでプロセッサはコピー明葎ステップの３〜 ８行目の手続をくり返えす。それから、１３行目はコピー・フラグをクリヤして 、零にリセットすることをめる。１４．１５行目は、■レジスタ４９がＮｏｔＰ 　ｒＯｃｅｓｓ　Ｄ　ｊス外の偵を有するかどうかを調べることをプロセッサに 要求する。この場合には、スケジュールを外されたプロセスＹのプロセス記述子 をそれはイアする。したがって、１６行目において始まるシーケンスが起り、■ レジスタに前もって含まれていたプロセスＹのプロセス記述子がロードされる。

それから、プロセスＹのスケジュールを再び組むために前記手続実行が行われる 。１９．２０行目は、Ｔレジスタがスケジュールされているプロセスのプロセス 記述子をＴレジスタが含まなかっ！二とすると、動作が飛び越されることを里に 示す。

鉄−１ 第１６図は、第１のマイクロコンピュータ２５１における出力プロセスＹと、第 ２のマイクロコンピコ−ケンス・メツセージにおいて示すものである。プロセス Ｙのための出力チ１？ネル９０の出力ピン２７が１本の線２５３により、プロセ スＸのための入力チャネル９１の入力ピン２６に接続される。

全てのプロセスはハード・チャネルを用いて出ツノまたは入力を実行するから、 適切な出力命令または入力命令を実行した後はプロヒスはスヶジ」−ルがら外さ れる。一方のマイクロコンピュータのメモリ内のソース・アドレスから、他方マ イクロコンピュータのメモリ内の宛先アドレスへのめられている数のバイトの転 送は、第１０．１１．１２．１３．１４図に示されているリンクＱの制御の下に 行われる。両方のマイクロコンピコ〜りのプロセッサがメツセージ転送とは独立 に現在のプロセスを実行できるように、バイトの転送はプロセスりによる動作と は独立に実行される。

メツセージ転送のうちプロセッサによるそれ以上の動作を必要とする段階にリン クが達した旧に、それらのリンクはプロセッサに対して適当な要求を行う。各リ ンク・チャネルはチャネル・アドレスを有する。そのアドレスはブロセスム１（ と呼ばれるメモリ内でアドレスできる１つの市より成る。それらのハード・チャ ネル・プロセス語をプロセッサかリンクへの別々の接続を必要としているハード ・チャネルとして認めるように、それらの飴のアドレスが選択される。第１６゜ １７．１８．１９の各図において、プロセスＹのための出力チャネル９０とプロ セスＸのための入力チャネル９１を示すために、類似の書式が使用されている。

チャネルの関連するプロセス語２５６には略記号ＰＷがつけられる。出力チャネ ルはレジスタ２５４と場所２５７を有する。レジスタ２５４については第１２図 を参照して先に説明した。前記場所２５７においては転送状態マシンの状態が示 されている。入力チャネル９１に対しては、プロセスｆｆ１Ｗ所２５６と入力チ ャネル・レジスタ２５５が示されている。レジスタ２５５は第１３図を参照して 先に説明した。ブＯセス語場所２５６は第１３図から３状態マシンの状態を示す 。第１６図において、両方のプロセスは類似の優先度を有し、出カブ［１セスＹ は、プロセスＸがメツセージを入力しようとする前に、メツセージを出力しよう とする。「メツセージ出力」の定義の２〜４行目に従って、プロセスＹは、メツ セージ中で出力すべきバイトの数のカウントなＡレジスタ５４にロードし、使用 すべきチャネルのアドレスをＢレジスタ５５にロードし、コピーすべき最初のバ イトに対するメモリ内のソース・アドレスをＣレジスタ５６にロードする。第１ ６ａ図に示すように、この旧には出力チャネルは遊ｌυでおり、入力チャネルは データネ存在、遊びおよび不能化の状態を有する。第１６ａ図の後でプロセスＹ が動作「メツセージ出力」を実行し、その動作の定義の６行目に従って、そのチ ャネルがハード・チャネルであることをプロセッサは見出し、したがって、７行 目に従って手続「リンク・チャネル出力動作」が実ｔｊされる。その手続「リン ク・チャネル出力動作」の定義は、プロセスＹに対する現在のＩ　ＰＴＲがＩＰ ＴＲ５０からとり出されて、プロセスＹに９Ｊする作業域のＩ　ＰＴＲＩ所に格 納されることを示づ。５行目は、プロセスＹのプロセス記述子が出力チャネル９ ０のブＯセス語場所２５６に蹴込まれることをめる。６行目は出力チャネルのた めのボート番号をセラ１−　Ｌ、７行目は前記手続「リンク出力を行わせる」を める。そうすると、プロセッサＹの実１ｊに使用する適切なレジスタからカウン ト・ソースと優先度がチャネル・レジスタ２５４へ転送される。データの最初の バイトが送られるよ・うにリンク・チ１７ネルに対して入力要求も行われる。８ 行目に従って、前記したように、プロセッサによる次の動作がＹプロセス１）を スケジュールから外すことをめるように、５ＮＰＦＬＡＧが１にセットされる。

この状態は第１６ｂ図に示すようなものである。

プロセスＸがメツセージ入力を実行しようとする的には、プロセスＸはその入力 に対してめられるカウント・チャネルと宛先を、第１６ｃ図に示すようにＡレジ スタ５４と、Ｂレジスタ５５と、Ｃレジスタ５６とにロードする。プロセスＸが 「メツセージ人力」動作を実行Ｊる蜀は、そのプロセス×は、定義の６行目に従 って、チャネルがハード・チャネルであることを見出し、したがってそれは手続 「リンク・チャネル入力動作」を実行する。これはリンク・チャネル出ツノ動作 について先に説明したのと同じシーケンスを実行する。それは×のＩＰＴＲをプ ロセスＸの作を域のＩ　ＰＴＲｇ所６５に格納し、プロセスＸのためのプロセス 記述子を入力チャネル９１のプロセス詔２５６に書込む。それはＸのカウント宛 先と優先度を入力チャネル９１のレジスタ２５５にＯ−ドする。この場合には手 続リンク・チャネル入力動作の７行目は、プロセスＸに関連する出力チャネルか ら確認応答パケットがプロセスＹに刑する入力チャネルへ送られるように、リン クに対して入力要求を行う。状態は第１６ｂ図に承りようなものである。

それから、データ・パケット内の複数のデータ・バイトが送られる。第１４図を 参照して説明したように、各送信に続いて確認応答パケットが送られる。プロセ スＸから最後のＭｉＱ応答パケットが送られると、プロセス×に対するリンクが 、１３を参照して説明したように、線８４ｅに実行要求を行って、マイクロコン ビコータ２５８のプロセッサが、もし既にリストが存在するのであれば、リスト の終りにプロセスＸを加えることによってそのプロレスＸを再スケジュールする 。これは１６ｅに承り状態である。１６ｅの後で最後の確認応答パケットがプロ セスＹに対する入力チャネルにより受けられ、第１２図の線８４ｂに実行要求信 号が発生されて、次の動作をとることを質問されたプロセッサがプロセスＹ＠適 切な優先度のリストの終りに加えるようにする。そうすると状態は１６ｆ図に示 すようなものとなる。

別の、カチャネルからのブＯセス入力 別のプロセスは、入力のためのいくつかのチャネルのうちの１つを選択し、次に 別のプロセスの対応する成分プロセスを実行するようなプロセスである。利用で きる別のチャネルからのチャネルの選択は、そのチャネルを通じて出力すること を既に待っている出力プロ、セスをそれが有するという意味で、１つまたはそれ 以上のチャネルが入力の用意が整っているかどうかを決定するために、全てのチ ャネルを調べる入力プロセスによって実行される。どのチャネルも用意が整って いないことが見出されると、チャネルの１つの用意が整うまで入ノ〕ブＯセスは スケジュールから外される。

少くとも１つのヂ１？ネルの用意が整ったことが見出されると、あるいは出力プ ロセスによる動作のために入力プロセスが角びスケジュールに組込まれると、プ ロセスはいま用意が整った入力の１つ１つを選択し、そのチャネルを通じて入力 を行う。入力チャネルの選択中はブＯセス作業域の状態場所６７は特殊な値であ る可能化ｐＳ持ちｐおよびレディｐのみをとることができる。

入力プロセスがいくつかの代替チャネルすなわら別のチャネルのうちの１つから 入力できるようにするためには、入力チャネルがそれの７０グラムのうち、それ らの代替チャネルのうちの１つから入力を希Ｘする段階に初めて到達した時に、 代替人カチトネルのいずれも用意が整っていなければ入力プロセスをスケジュー ルから外すことが重要である。このことは、プロセッサが秤々の優先度プロセス で動作している場合はとくに重要である。それ以外では、別の入力を行うことを 希望している高優先度のプロセスが低優先度のプロセスを無期限に保持でき、そ の間それはスケジュールに組込まれたままで、それらのプロレスのうちの出力プ ロセスを待っている種々の別の入力チャネルの状態をくり返えしテストするだ１ ノである。したがって、この実施例にＪ：って、代りの入力チャネルが入力プロ セスにより最初にテストされｌ；時にそれらの入力チャネルのいずれもレディで ないすなわち用意が整っていないとすると、入力プロセスをスケジュールから外 すことができる。このようにして入力プロセスがスケジュールから外れ！二とす ると、出力プロセスによる動作のためにチャネルの１つの用意が整う″と、プロ セスをスケジュールに再び組入れるためにプロセッサに対して要求を直ちに行う ことができる。しかし、入力プロセスがスケジュールに再び組入れられて、それ の入力を実行する前に２つ以上の出力チャネルがレディである、すなわち用意が 整うことがある。したたって、入力プロセスがスケジュールから外されて情って いる峙に、任意の出力チャネルがチ１１ネル・レディを行うと、入力プロセスを スケジュールに再び組入れるために２つ以上の要求がプロセッサに対して行われ ることを直ちに阻止することが必要である。これは、先に定義した代りにスター ト、チャネル可能化、別の待機、チャネル不能化、代りの終り、および入力メツ セージなどの動作を含む命令を用いることによって達成される。代りの入力を行 うことを希望しているプロセスはどのプロセスでもまず代りのスタートを行い、 それに続いて可能な代りのチャネルに対して可能化チャネルを行わなｌｊればな らない。その後で、代りの待機、チャネル不能化、および代りの終りなどの動作 が続く。

この後で、前記したように「メツセージ人力」に使用するためのカウント・チャ ネルとソース情報を与えるために、プロセスはあるロード命令を実行する必要が ある。

代りの入力のための命令を含む種々の例について次に説明づる。

匠−ユ これは、メツセージを直列リンクを通じて送る、１つのマイクロコンピュータの 出力プロセスＹと、異なるマイクロコンピュータの入力プロセスＸとの間の通信 に関するものである。プロセスＸは、Ｙが任意の出力命令を実行する前に、入力 動作を開始する。プロセスＸが開始した時には代りの入ツノのいずれも用意が整 っていない。また、プロセスＹによる出力動作のために１つのチャネルの用意が 整うと、他の代りのチャネルのいずれも用意が整わないと仮定する。、最初にプ ロセスＸは「代りのスタート」を実行し、その動作の定義にシステムプロセスＸ は「ｅｎａｂｌｉｒ＋ｇ　ＤＪをプロセスＸの作業域の状態場所６７へ広込む。

出力チャネル９０および入力チャネル９１の状態マシンは第１７ａ図に示すよう なものである。それからプロセスＸは！力作「チャネル可能化」を行う。プロセ スＸは可能な各人ツノチャネルに対してこれを行うが、第１７ｂ図はプロセス（ ）Ｙにより使用される特定のチ１１ネルにおけるこの動作の結果を示す。チャネ ル可能化の定義に示されているように、プロセスＸは最初にガード値をＡレジス タにロードし、動作を続ける前にこれは調べられろ。８〜１７行目は、チャネル がソフト・チトネルであるならば、後続のシーケンスを指定する。ここで説明し ているケースでは、チ１νネルのアドレスはハード・チャネルのアドレスに対応 づるから、２１〜２９行目のシーケンスが続く。２１行目はチャネルのボート数 を針幹し、２２行目はそのチャネルの状態についての質問をプロセッサに行わせ る。２３〜２５行目は、チャネルの用意が整ったとすると、値レディｐがプロセ スＸのための状”ｋ−Ｗ所６７に書込まれｌζであろうことを示す。しかし、そ うはならないから２７〜２９行目のシーケンスが適用される。プロセスＸのため のブＯセス配述子が定義の２８行目に従ってチｔ・ネルのためのブ［１１？ス詔 場所に書込まれ、２９行目は先に定義された手続リンク可能化を要求する。これ は入力チャネルの優先度フラッグをプロセスＸの優先度にセラ１〜し、可能化要 求をリンク・チャネルに対して行わせる。これによってチャネルの状態を変えて ｔｌｆｓ１７ｂ図に示すように「可能化状態」にする。それからプロセスＸは代 りの特徴を実行する。代りの待機の定義−の２行目に従って、これは値−１をプ ロセスＸのための作業域の零場所にセットする。３行目と４（う目は状態場所６ ７の内容がレディｐであるかどうかを見るためにその内容を調べる。もしレディ ｐでないとすると、８〜１１行目のシーケンスが実行される。いいかえると、ａ ｒｉ袖ちｐがプロセスＸのための状態場所６７に宙込まれる。プロセスＸのため のＩ　ＰＴＲｌｆｉｌ　ＰＴＲＪｕ所６５に格納され、５ＮＰＦＬＡＧを１にセ ットする結果としてプロセスＸがスケジユールから外される。

これが第１７Ｃ図に示されている。この後でプロセスＹが出力メツセージを行う ことにより出力動作を開始する通兇のやり１〕で、かつ前記したように、これは プロセスＹをスケジュールから外し、出力リンクが最初ののデータ・バイトを送 る。そのバイＩ・が到達すると、プロセスＸのための入力リンクにプロセスＸの ためのプロセッサに対するレディ要求を行わせる。それからプロセスＸは再びス ケジュールに絹入れられ、動作「チャネル不能化」を行う。この動作は１つのチ ャネルを選択し、残りを不能状態にする。チャネル不能化の定義の１行目かられ かるように、動作ＡＬＴＥＮＤの後で入力プロセスにより実行すべき次の命令の アドレスからプロセスＸは再びスケジュールに組入れられ、動作「チャネル不能 化」を行う。この動作は１つのチャネルを選択し、残りを不能状態にする。チャ ネル不能化の定義の１行目かられかるように、動作Ａ　Ｌ　Ｔ　Ｅ　Ｎ　Ｄの後 で入力プロセスにより実行烹べき次の命令のアドレスをとり出すために必ｕ　ｆ Ａ命令オフセットがＡレジスタにロードされる。Ｂレジスタはガード値を有し、 Ｃレジスタにはチャネル・アドレスがロードされる。この命令は可能な代りの各 入力チャネルに対してくり返えされることがわかるであろう。９行目と１０行目 はガード値の点検を取り扱う。

この点検が満足されるものとすると、チャネル・アドレスがソフト・チ１νネル のアドレスであるかどうかを１３．１４行目にシステムプロセッサはテストする 。

しかし、この場合には２６行目が、チャネルのアドレスがハード・チャネルのア ドレスであることを適用する。２９行目はチャネルのボート数を二１算し、３２ 行目はプロセッサにより状態の質問をリンクに対して行わせる。３４行目にシス テム、チャネルが用意が整っていることが見出されたとすると、先に定義された 手続「これは選択されたプロセスか」が実（ｊされる。その定義の４行目に従っ て、これはＣレジスタにプロセスＸの作業域の零場瓶の内容を０−ドする。５． ６行目に従って、それが−１であるかどうかについてこれはテストされ、もし− １であればＡレジスタの内容がＷ　Ｐ　Ｔ　ＲＲＥ　Ｇで示されているメモリ場 所に書込まれ、Ａレジスタはこれが選択されたプロセスであることを示す値ＭＡ ＣＨＩＮＥＴＲＵＥを有する。１０行目に従って、０レジスタが値、−１を含ん でいないとすると、これは選択されたプロセスではない。第１７ｅ図はチャネル 不能化動作を実行する直前の２つのプロセスの状態を示し、第１７ｆ図はチャネ ル不能化動作を実行後の状態を示す。第１７ｆ図の後はプロセスＸは動作ＡＬＴ ＥＮＤを実行する。この動作は、それの定義の１行目から、Ｗ　Ｐ　Ｔ　Ｒレジ スタ内のポインタにより示されるメモリ・アドレスの内容をＣレジスタにロード する。それから、それはポインタを０レジスタに含まれているオフセットととも にＩ　ＰＴＲレジスタに２ｆｆ＜、ＩＰＴＲレジスタはＩ　ＰＴＲレジスタの以 前の饋を有する。これによってプロセスはそれの命令シーケンス中の希望の位置 において継続可能にさせられセージ巡信のための適切な値をロードでき、かつ入 力メツセージを実行する。この入力メツセージは第１６図の第１６Ｃ図から前に 示されているシーケンスを実行する。

上記の例は代りのハード・チャネルの使用にｌ！ｌ逆しタモノであるが、シーケ ンスは全体として類似し、プロセスはいくつかの代りのソフト・チャネルのうち の１つを介する代りの入力を実行づる。最初にプロセスが代りの入力を実行して いることを示プために１代りのスタート」の実行により特殊な値［ｅｎａｂｌｉ ｎｃ＋　ｐＪがプロセスの状態場所にロードされる。それから、チャネルの状態 をテストするために動作「チャネル可能化」が各チャネルごとに実行される。「 チャネル可能化」の定義の１２．１４．１６行目はチャネルの内容を調べる。１ ２行目にシステム、そのチャネルに作業域ポインタが見出されないとすると、値 ［ＮｏｔＰ　ｒｏｃｅｓｓ　ｐ　Ｊがそのチャネルに書込まれる。１７行目に従 って、出力プロセスの作業域ポインタがチャネル内で見出されたとすると、ｆｉ ｎ　ｒ　Ｒｅａｄｙ　ｏＪが入力プロセスの状態場所に書込まれる。これは、出 力プロレスにより実行された命令の結末としてどのチャネルが既に「レディ」で あるかを調べるために各チャネルに対して行われ、レディでないことが見出され たチャネルに対しては入力プロセスの作業域ポインタはそのチャネルに烈される 。それから入力プロセスは「代り−１を入力プロセスのための作業域の零場所に ロードし、「代りの待機」の定義の５．７行目は入力プロセスの状態場所の点検 を行う。もし値ｒ　Ｒｅａａｙ　ｐ　Ｊを見出したとすると、入力プロセスはス ケジュールから外されないが、ｒ　Ｒｅａｄｙ　Ｄ　Ｊを見出さないとすると、 定義の９行目に従ってそれはｌ’ｗａｉｔ　ＤＪをプロセスの状態場所に書込み 、定義の１０．１１行目は入力プロセスのスケジュールから外されるようにされ る。入力プロセスがスケジュールから外されなかったとすると、それは「チャネ ル不能化」であろうそれの次の命令で実行する。一方、それがスケジュールから 外されたものとすると、代りのチャネルの１つを使用しようとしているブ０セス 出力の結果としてそれはそのうらに再びスケジュールに組入れられる。そして、 入力プロセスがスケジュールに再び組入れられると、それはそれの次の命令を再 び行う。その命令は「チャネル不能化」で６）る。それは代りの各チャネルに対 してこの動作を行い、各動作に先立ってＡレジスタオフセット数がロードされて 、そのチャネルがその入力に対して選択されたものだとすると、そのプロセスの ためのプログラム・シーケンス中で次の命令を探すために必要な命令オフセット を示す。１８．２０．２４行目は、チャネルが１ｍ　ｒ　Ｎｏｔ　Ｐｒｏｃｅｓ ｓ　ｐ　Ｊ　、入カブ０セスに対するポインタ、または出力プロセスに対するポ インタを含んでいるか否かについてのそれぞれのテストを示す、２４行目に従っ て、チャネルが出力プロセスに対するポインタを含んでいることが見出されたと すると、２５行目は手続［これは選択されたプロセスか」をめる。この手続の定 義に従って、プロセスの作業域の零場所が−１を依然として有するがどうかを調 べられ、もし−１を有しておけばそれが入力のために選択されたチャネルとなり 、手続はＩｔ−１を除去して、作業域の零場所に必要な命令オフセラ！・を書込 む。それ以上「チャネル不能化」動作が賎りのチャネルにおいて実行されると、 あるものは出力プロ・セスに対するポインタを保持プることにより「レディ」で あることを見出すことができるが、手続「これｔｉ選択されたプロセスであるか 」が実行される時は、それはもはや値−１を入力プロセスの作業域の′ｊ４場所 に探さず、したがってチャネルが奴に選択されたこと、そのためにそれ以上のチ ャネルは選択されないこと１ま明らかであろう。入力プロセスに対するポインタ を含んでいることが依然として見出されているどのチャネルも１　ｐ　ｒｏｃｅ ｓｓ　ｐ　Ｊへ変えられる。「チャネル不能化」動作が代りの全てのチャネルに おいて実行された後で、入力プロセスは動作「代りの終り」を実すする。

この動作は入力プロセスの作業域の零場所から命令オフセットを転送し、そのプ ロセスに対する継ｔｉ７ｃｍｔｊるプログラムがそれの命令シーケンス中の正し い点においてピックアップされるように、そのプロセスに′１４′２ｊる命令ポ インタにそのオフセントを加えさせる。

匠−１ 第１８図に示されているこの例は、別のマイクロコンピュータのプロセスＸと通 信するために１つのマイクロコンピュータにおいて出力動作を行うプロセスＹを 有する。その別のマイクロコンピュータはいくつかのチャネルで代りの入力動作 を行う。それらのチャネルのうちプロセスＹにより使用される１つのチ１？ネル がレディとなっている唯一の入力チャネルである。最初にプロセスＹがｉｔｉ＋ ａ１６８．１６ｂ図を参照して説明したシーケンスに従って出ｈメツセージを実 行する。

こ、れは第１８ａ図において達した状態である。それからプロセスＸは代りのス タート動作を行い、かつチャネル可能化を実行しようとするゎそれの状態が第１ ８ｂ図に示されている。チャネル可能化を実行した（なで、状態は第１８ｂ図に 示すものへ移る。それからプロセスＸは代りの特低な実行するが、ＩＩｖｃシ、 スケジュールから外されない。プロセスＸがチャネル不能化を実行しようとして いる状態が第１８ｄ図に示されている。チャネル可能化を実行したプロセスは、 チャネル不能化の実行後に、第１７図を参照して説明したようにして継続する。

匠−１ 第１９図は、出力プロセスＹが出力動作を開始する前にプロセスＸが代りの入力 動作を行う状況における同じマイクロコンピュータ上の同じ優先度の２つのプロ セスＸとＹを示すものである。プロセスＹがＸよりも８い優先度にあればシーケ ンスは同じである。最初ニプロセスは代りのスタートを実行し、これは第１９ａ 図に示す状態である。それはプロセスＸに対する作業域の状態場所に［ｅｎａｂ ｌｉｎｏ　ｐ　Ｊを単に出込むだけである。それからプロセスＸはチャネル可能 化を実行し、これは第１９ｂ図に示す状態へ移る。この状態においてはプロセス Ｘのプロセス記述子がチャネルに配置される。第１９Ｃ図へ移るために、プロセ スＸは代りの待ち動作を行い、プロセスＸの状態場所はｅｎａｂｌｉｎａ　ｐを 含んでいるから、ｗａｉｔｉｎｌｌ　Ｏのためにその場所は更新され、プロセス Ｘは再びスケジュールから外される。プロセスＹが出力することを希望した時は 、プロセスＹは、記１９６図に示すように、それのレジスタをロードすることに より開始し、メツセージ出力を実行する。それは持らプロセスＸのプロセスＰｔ ！迷子をチャネルが含んでいることを見出し、プロセスＹはプロセスＸのための 作業域の状９ａ所を読んで、それがｚ＊ａｉｔｉｎｏ　ｏを含んでいることを見 出す。

これは、プロセスＸが代りの入力動作中に含まれていることを示す。これによっ てＸの状態場所がｒｅａｄｙ　ｐにさせられ、チャネルにプロセスＹのプロセス 記述子がロードされる。プロセスＹの作業域はＹに対するＩＰＴＲＩＵどソース ・アドレスを保持するために用いられる。プロセスＹは５ＮＰＦＬＡＧを１にセ ットし、プロセスＸをスケジュールに組入れる。これは第１９ｃ図に示す状態で ある。５ＮＰＦＬＡＧが１にセットされるとプロセスＹがスケジュールから外さ れる。スケジュールに組入れられているプロセスＸは、第１９ｆ図に示すように 、チャネル不能化動作をいま実行しようとしている。不能化動作を実行した後は 状態は第１９９区に示すようなものである。その後で、プロセスＸが代り終りの 動作を行う。前記したように、その動作には別のロード命令と入力メツセージが 第２０ａ、２０ｂ、２Ｏｃ図に示す例は、１４Ｎ１先ｍのプロセスＸと同じよう に同じマイクロコンピュータにより実行される′８優先度のプロセスＹが、どの ようにしてプロセスＸに割込めるかを示すものである。プロセスＸは低優先度１ のプロセスであって、それの実行中にプロセスＹを作った。プロセスＹは高優先 度である優先度Ｏを有するから、プロセスＸは割込まれて、それの〜へＩＰＴＲ を優先度１の＼〜ＩＰＴＲＲＥＧ５１に残す。第２０ａ図に示す状態においては 、プロセスＹは現在のプロセスであって、優先度フラッグ４７がセットされ゛て 優先度Ｏのプロセスを示し、図示の例で１ユ。

優先度１またはＯのリスト上で待っているプロセスはない。プロセスＹの実（ｊ 中にそれはリンクを用いて出力メツセージを行うことを希望する。これによって 、第２０ｂ図に示すように、５ＮＰＦＬＡＧが１にセットされ、プロセスＹはス ケジュールから外される。次のプロセスをスタートさせる手続によって５ＮＰＦ ＬＡＧ５８がクリヤされ、優先度Ｏのリストに別のプロセスがあったかどうかを 決定するためにプロセッサはＦＰＴＲ（０）をテストする。別のプロセスはない （というのはＦＰＴＲＲＥＧ（０）はＮｏｔＰ　ｒｏｃｅｓｓ　ｐを含んでいる からである）から、プロセッサはＰＲＩ　Ｆ　ＬＡＧ４７を１にセットし、かつ 〜ＩＰＴＲＲＥＧ（１）はプロセスＸに対する妥当な作業域ポインタを含むから 、次のプロセスをスタートさせる手続はそれ以上の動作を行わない。リンクおよ び５ＮＰＦＬＡＧ　（１）からの要求がないこと次の動作として調べるプロセッ サはセットされず、したがってそのプロセッサはプロセスＸの実行を再び開始す る。これは第２０Ｃ図に示す状態である。いくらかの後の段階で、それを通じて プロセスＹがメツセージを出力したリンクが、そのメツセージ中に含まれていた 一連のバイトの終りで最後の確認応答を受ける。その時に、プロセスＹにより使 用されるリンクがプロセッサに対して実行要求を行う。現在の動作が終ると、次 にどの動作を行うかをプロセッサは決定する。

５ＮＰＦＬＡＧ　（１）はセットされず、現在のプロセスである優先度Ｘの優先 度より高いチャネル優先度Ｏに対する実行要求が行われる。したがって、プロセ スは手続「実行要求を取扱う」を実行する。この手続は持ちプロセスＹのプロセ ス記述子をＰ　ＲＯＣＤ　Ｅ　Ｓ　ＣＲＥ　Ｇ　ニー１　ｔ：”　−Ｌ、、実行 手続を行う。この実行手続はプロセスＹのプロセス作業域ポインタをＰＲＯＣＰ ＴＲＲＥＧにロードし、その優先度をＰＲＯＣＰＲＩ　Ｆ　ＬＡＧにロードする 。

その優先度が現在のＸプロセスのＰＲＩ　ＦＬＡＧに示されている優先度より高 いから、ｖｊ込みが行われる。

ＰＲＩ　ＦＬＡＧはＯにセットされ、ＷＰＴＲＲ，ＥＧ（０）はそのプロセス作 業域にセットされ、ＩＰＴＲＲＥＧ（０）がロードされる。そうすると状態は第 ２０ａ図に示す状態へ戻される。プロセッサの次の動作は、出力メツセージ命令 に続く命令である次の命令プロヒスＹを実（うすることである。

匠−１ 第２１ａ、２１ｂ、２Ｉｃ図は出力プロセスＹと、代りの入力を行う高い優先度 のプロセスＸとの間をメツセージが通っている間におけるフラグの変化とレジス タを示すものである。この特別の例では、プロセスＸは代りの入力を既に開始し ており、プロセスＸがスケジュールから外されて、それのプロセス記述子がチャ ネル内にあるように、代りの特機を実行している。

プロセスＹが出力メツセージを実行すると、プロセスＹはＸのプロセス記述子を チャネル内で見出すから、プロセスＸが値ｗａｉｔｉｎｇ　ｐを見出すプロセス Ｘの作業域の状態場所を読取ることにより、プロセスＸが代りの入力を実行して いることを示す。したがって、プロセスＹはそれのプロセス記述子をチャネルに 配置させ、ＹのＩ　ＰＴＲがＹの作業域のｌ　ＰＴＲ場ＰＩｉｋ内込まれ・メツ セージの最初のバイトのソースがＹの作業域の状態場所に書込まれる。それから 、閉２Ｉａ図に示すように５ＮＰＦＬＡＧ　（１）がセットされる。これは後で プロセスＹをスケジュールから外させる。Ｘのプロセス記述子がＰＲＯＣＤＥＳ Ｃレジスタに書込まれ、プロセッサはプロセスＸのための実行手続を実行、する 。しかし、プロセッサが優先度ＯのプロセスＸをいまスケジューリングし、プロ セッサは現在は優先度１であるから、それは優先度１の割込みを行わせ、手続５ ｔａｒｔＮｅｘｔＰｒｅｃｃｓｓがスタートする前にプロセスＸの実行を開始す る。実行手続の終了後の状態を第２１ｂ２に示す。それから、プロセスＸがチャ ネル不能化動作を行い、プロセスＹにより使用されるチャネルを選択する。それ から、プロセスＸは入力メツセージ命令の実行を続ける。その命令はチャネルを 値ｒＮｏｔＰ　ｒＯｃｅｓｓ　Ｄ　Ｊにリセットし、ＴＲＥＧにプロセスＹのプ ロセス記述子をロードし、コピー・フラッグを１にセットする。それから、プロ セラ１ノはメツセージをコピーさせ、最後にプロセスをスケジュールさせる。

実行手続はプロセスＹを優先度１の行列に置かせる。

それから、プロセラ１ノは、次にとの動作を行うかを決定し、５ＮＰＦＬＡＧ　 （０）がセットされるから、プロセッサは５ｔａｒｔＮｅＸｔＰｒＯＣｅＳＳを 実行する。これはマシンを優先度１へ戻させる。これはｍ２ｌｅ図に示す状態で ある。５ＮＰＦＬＡＧ　（１）が依然としてセラ１−されているから、プロセッ サは手続５ｔａｒｔＮｅｘｔＰｒｏｃｅｓｓを実行する。それはプロセスＹをス ケジュールから外す。しかし、プロセスＹは優先度１のリスト上に依然としであ るから、最後に（まスケジュールされる。

プログラム例に対する命令シーケンス われわれのヨーロッパ特ら１明細古第１１０６４２号には、変数「ｒｏｔａｔｉ ｏｎｓ　Ｊを取扱うプロセス例と、変１　ｒｍｉｌｅｓ　Ｊを取扱うプロセス例 との２つのプロセス例がム己÷又され、それらのプロセスのための２つのプログ ラム例を実（うする命令シーケンスが与えられているｅ同じ２つの例を以下に説 明する。両方のプログラムｌｉヨーｏツバ５＋）訂Ｈ１１ｔａｍ第１１０６４２ 号に記載８°れているのと同じであり、それらのプログラムは０ＣＣＡへ６１を 用いて再び襲かれる。下記の各プログラム例は、ＯＣＣＡ　Ｍ文を機械命令に変 換するコンパイラの使用により形成される命令シーケンスである。

この場合には義賊命令は上記で定義した機能およθ動作に従う。

各個においてプログラムと命令シーケンスに行ｍ号が加えられているが、行番号 は参照の目的のためだけ１、　ＶＡＲｒｏｔａｔｔｏｎｓ　： ２、　ｌ（旧ＬＥ　ＴＲＵＥ ３、　５ＥＱ ４、　ｒｏｔａｔｉｏｎｓ　：＝　０ ５、賀旧Ｌｒ　ｒａｔａ目ｏｎｓ　＜　１０００６、　Ｓ［：Ｑ ？、　ｒｏｔａｔｉｏｎ　？＾ＭＹ ａ、　ｒＯｔａｔｉｏｒｔｓ　：ｅ　ｒｏｔａｔｉｏｎｓ　＋　１９、　ｍ１ｌ ｅ　！　ＡＮＹ 命令シーケンス　０ＣＣＡＨ言詔によるプログラム償能 １±た１ ｖｒｔｎｒｏｌａｔｉｏｎｓ ＩＪＨＩＩＥ　ＴＲＩＩ［ Ｓ［Ｑ １、１１： ２、　１（Ｉｃ　０　７　０　ｒＯ１ａｔｉｏＩ＋ｓ：□Ｄ３、ＳＴ１０　１Ｑ ４、　Ｔ２：　ＷＨＩＩＩ’　ｒａｔａｔｉｏｌｌｓ　（１０００５゜ ６、Ｐｆｉｘ３　１４　３ ７、　Ｐｆｉｘ　１４　１４　１．４　Ｓ［０８、１ｄｃ　１０００　７　８ ９、１ｄｌＯＯＯ １０、ｏ＋＋ｒ　ｇｔ　１３　１３ ＋１．　Ｃｊ　Ｔ３　１０　１１ １２、　１ｄ１ｐ　３　２　３　ｒｏｔａｔｉｏｎ　？　ＡＮＹ１３、　１ｄｌ ｌ　０　１ １４、　１ｄｅｌ　７　１ １５、ｏａｒ　ｂｖｎｔ　１３　７ １Ｇ、ｐｆｉｘ１１４　１ ＋７．　ａｐｒ　ｉｎ　１３　Ｇ １８、　１ｄｌ　Ｏ００ｒｏｔａｔｉｃｎｓ：＝１９、ａｄｃ　１　８　１　ｒ ｏｔａｔｉｏｎｓ＋ｉ２０、ｓｔｌ　０　１　０ ２１、ｎｆｉｘｌ　１５　１ ２２゜　ｊ　Ｔ２　！ＩＩ　１５ ２３、　Ｔ３：　ｍ１ｌｅ　！　ＡＮＹ２４、　１ｄ１ｐ３　２　３ ２５、　１６１２　０　２ ２Ｇ、Ｉｄｌ　ｌ　７　１ ２７、Ｑｐｒ　ｂｃｎｔ　１３　７ ２８、　６（ｉ＼１１４１ ２９、　０ｐｒ　０ＩＪｔ　１３　７ ３０、ｒｌｉ×１　１５　１ ３１、ｊ　１１　９　５ 例２ １．ＶＡＲｆｆ１ｉｌ（！Ｓ　： ２、３ＥＱ ３、１Ｖ１ｉｔｅｓ　：＝　０ ４、　ＷＨＩＬＥ　ＴＲＵＥ ５、　八［■ Ｇ、ｍ１ｌｅ？八ＮＹ ７、　ｉ＋ｉｌｅ　：÷ｍ１ｌｅｓ　＋　１８、　ｆｕｅｌ　？　八ＮＹ ９、　Ｓｈ。

１０、　ＣＯｎＳＩＩＣ０ｎ５ＩＩ　！　ｍ１ｌｅｓ１１、　ｍ１ｌｅｓ　：＝ 　０ は能 ＶＡＲｌｌ１ｉｌｃｓ： ＥＱ １、　１ｄｃＯ７１ｍ１ｌｅｓ：＝０ ２、ｓｔｌ　１　１　１　ＷｉｌｌＬＥＴＲＵＥ３［１ ４、Ｍｉｘｌ　１４　１ ５、Ｏｐｒ　ａｌｔ　１３　８　ＡＬＴ６、　１ｄ１３　０　３ ７、　１ｄｃ１　７　１ ８、ｐｆｉｘｌ　１４　１ ９、　％ｒ　ｅｎｂｃ　１３　１３ １０、　１６１４　０　Ａ １１、Ｉｄｃ１　７　１ １２、　１ｌｆｉＸ１　１４　１ １３、　０ｐｒ　ｅＴ４ｂＣ１３１３ １４、ｐｆｉｘｌ　１４　１ １５、　０ｐｒ　ａｌｔｗｔ　１３　９１６、　１ｄ１３　０　３ １７、ＭＣ１７１ 命令シーケンス　０ＣＣＡＨ８３９によるプログラム機能 とた１ １８、Ｉｄｃ　（Ｌ２−２）　７　０ １９、Ｐｆｉｘ１１４　１ ２０、ｏｐｒ　ｄｉｓｃ　１３　１４ ２１、１ｄ１４０４ ２２、　１６１１　７　１ ２３、　１ｄｃ　（Ｌ３−Ｌ２）　７　１０２４、ｐｆｉｘｌ　１４　１ ２５、ａｐｒ　ｄｉｓｃ　１３　１４ ２６、ｐｆｉｘ　１　１４　１ ２７、ａｐｒ　ａｌｔｃｎｄ１３　１０２８、１２： ２９、　Ｉｄｌｐ　２　２　２　ｍ１ｌｅｓ　？　ＡＮＹ３０、　１ｄｌ　３　 ０　３ ３１、　１ｄｃ１　７　１ ３．２．　ｏｐｒ　ｂｃｎｔ　１３　７３３、Ｐｆｉｘ１１４　１ ３６、Ｏｐｒ　ｉｎ　１３　６ あ、１ｄ１１　０　１ ３［１，ａｄｃ　１　８　１　ｍ１ｌｅｓ：ｌ＝＋＋＋１ｌｃｓ＋１３７．５ｊ １１　１　１ ３Ｂ、ｊ　１４　９　１２ ３９、１３・ ４０、　１ｄｌｐ　２　２　２　ｆｕｅｌ　？ＡｔＡｌ４１．　１ｄ１４　０　 ４　Ｓ［０ ４２，１６１１７１ ４３、０ｐｒ　ｂｃｎｔ　１３　７ ４４　しｆｉｘｌ　１４　１ ４５、ｏｐｒ　ｉｎ　１３　ａ ４６、　１ｄ１ｐ　１　２　１　ｃｏｎｓｕｍｐｉｔｏｎ　！　ｎ＋ｉ！ｅｓ− ４７、１ｄ１５　０　５ ４８、　０ｐｒｂｃｒ＋ｔ　１３　７ 命令シーケンス　０ＣＣＡＨ８語によるプログラム機能 工工た１ ４９、Ｐｆｉｘｌ　１４　１ ５０、　ｏｐｒｏｕｔ　１３　７ ５１、　１ｄｃ　Ｏ７０ｍ１ｌｅｓ　：＝０５２、ｓｔｌ　１　１ ５３、１４ ５４、ｎｆｉｘ３　１５　３ ５５、　ｊ　Ｌ１９　１５ これら２つのプログラムは、上述の機能およびオペレーションを用いるので、ヨ ーロッパ特訂第１１０６４２号明ＷＩ＋’Ｂに３及されているように異なった命 令シーケンスを作成する。

桝−」− このプログラムの７行目はチャネルｊ　ｒｏｔａｔｉｏｎＪからの入力を要求し 、これは対応する命令シーケンスの１２行目に入力すべきデータのための宛先ア ドレスをロードさせる。１３行目は使用すべきチャネルにポインタをロードする 。１４行目は入力すべき詔の数のカウントをロードす。１６．１７行目はｐｆｉ ｘｌｉ能を使用することにより動作「メツセージ入力」をロードする。同様に、 プログラムの９行目はチャネルを通る出力を要求し、対応する命令シーケンスの １２行目は出力すべきデータのソースにポインタをロードする。

２６行目は話中の出力メツセージのカウントをロードする。２７行目はこのカウ ントをバイトに変換する。

まｊこ、２８．２９行目は、「メツセージ出力」命令を実行するためにｐｆｉｘ 命令を使用する。

鰺−ス この例は、プログラムの５行目で始まる代りの入力動作を含む。これは、プログ ラムの６行目にシステムチャネルｊｉｉｌｅＪから、またはプログラムの８行目 に従ってチャネル［ｆｕｅｌＪからの代りの入力を要求する。対応する命令シー ケンスにおいては、代りの入力動作が５行目で始まることがわかる。５行目は動 作ｒａｌｔｅｒｎａｔｉｖｅ　５ｔａｒｔ　ｊを要求する。６行目はポインタを チャネル［ａｉｌｅＪにロードする。７行目はガード値「真」をロードする。チ ャネル（ｆｉｌｅＪのための「ヂャネ／Ｉ／可濠化」を動作さゼるために、８・ ９行目はｐｆｉｙ、機能として用いる。１０行目はポインタをチャネルｒ　ｆｕ ｅｌ　Ｊにロードし、１１行目はガード値「真」をＯ−ドする。チャネルｌ’ｆ ｕｅｌＪのための動作「チャネル可能化」を実行するために１２．１３行目はｐ ｆｉｘ鍬能を用いる。このプロセスのために「ａｌｔｅｒｎａｔｉｖｅｗａｉｔ Ｊを動作させるために１４．１５？ｊ目はｐｆｉｘ様能を機能る。１６行目はポ インタをチトネル「ｍ１ｌｅＪにＯ−ドし、１，７１う目はガード値「貞」をロ ードする。

１８行目は、プロセスかチャネル「ｍ１ｌｅＪを通って入力させた■に必要であ る。命令オフセットをＯ−ドする。この場合には要求されるオフセットはＯであ る。

チャネルｊｇｉｉｌｅＪにおいて動作「チャネル可能化」を実行するために１９ ．２０行目はｐｆｉｘ機能を用いる。

２１行目はポインタをチャネル［ｆｕｅｌＪにロードし、２２行目はガード値「 真」をロードする。２３行目は、プロセスがチャネル［ｆｕｅｌＪを通って入力 する時に必要である命令オフセットをロードする。チャネルｒ　ｆｕｅ！　Ｊに おいて「チャネル不能化」を動作させるために、２４，２５１ｊ目はｐｆｉｘｉ 能を使用する。

［ａｌｔｅｒｎａｔｉｖｅ　ｅｎｄ　ｊを動作させるために２６．２７行目はｐ ｆｉｘｉｌ能を用いる。

ａｌｔｅｒｎａｔｉｖｅ　ｅｎｄ　ｖＪ作は、そレヲ通シテ入力カ行ワれたチャ ネルに応じて適切な命令オフセットをロードして、入力のためにチャネル「ｍ１ ｌｅＪが用いられたとすると、プロセスが基準マーカーし２〜Ｌ３の間の命令シ ーケンスをプロセスが実行し続けるようにする。

あるいは、チャネル［ｆｕｅｌ　Ｊが選択されたとすると、命令オフセットは基 準点し３〜Ｌ４の間で命令シーケンスの実行をプロセスに行わせる。

可変語長のネットワーク 以上説明したように、同じマイクロコンピュータまたは異なるマイクロコンビコ ータにおけるプロセス間のメツセージ伝送は、標準長の任意の数のデータ・パケ ットで行われる。したがって、任意のメツセージ艮を使用できる。各パケットは データのバイトを含むから、通信は種々の語艮のマイクロコンビコータの間で行 わせることができ、メツセージ伝送に含まれているマイクロコンピュータに対し て完全な数の比を構成するために、各メツセージに適切な数のバイトを供給する 必要があるだけである。そのようなネットワークが第２２０に示されている。こ の図においては、語長が１６ビツト、２４ピツト、または３２ピッ１−である複 数のマイクロコンピュータが示されている。

マイクロコンピュータ２６０は１６ビツトｚＲ長のレジスタを有し、マイクロコ ンピュータ２６１．２６２は２４ビツト語長のレジスタを右する。マイクロコン ピュータ２６３は３２ビツト認長のレジスタを有する。上記のメツセージ伝送命 令は、ネットワーク中に含まれているマイクロコンピュータの語長とは無関係に 同様に動作する。

本発明は上２比例の詳細に限定されるものではない。

イみデフ首Ｏｍ７’Ｄとス／Ｉソλト 木７７７＠ｏでＸＹ　ｙヤネル　へｉグρとλＸｆ、７７７”ｏｔＡ　Ｙ　Ａ７ ７°ｅ＋ｔ’７　Ｘ大力７°ロｔスＹ　）Ｘｔ）７’Ｄｔ：λＸ１７７７°ｏｔ λＹ　：ｌ：ｈ７°ｏｔλ　Ｘ、ｔ７７７°ｏｔぺＹ　入７７７ｂたλ×土り７ ｂでス　γ　λ方７°ｐτλＸ ｉ：η２ｂでλＹ　へη２″Ｄ亡？× より７’ｏｔスＹ　入カグロｔス× ｆＪ）７”ｏｔＸＹ　入？）７°ｏｒ７Ｘｉ″１７”ｏｔ７　Ｙ　Ａ７ｉ’７° □ｒλＸＰＲＩ＝ＯＰＲＩ＝Ｉ ＰＲＩ＝ＯＰＲ１＝１ ＰＲＩ＝１ Ａ３７ＭＥＸＴｏ　’Ｅ？：Ｘ　ＺＮＴＥＰｊｔＡＴ＋ＯＮλ乙Ｓ＝λＲＣＨＨ ＥデＯＲτ０ＮＺＮＴＥＲＮＡ”ＺＯＮＡＬ　λｐｐｌ、ＩＣ入丁：ＯＮ　Ｎｏ 、　？Ｃτ／ｃ３　ε４００３７９　（ＳＡ　ａ＝２＋）−一＋＋＋榊−――・ ―−・・―――−−−−−・―−・―＋骨　−一―＋＋呻−・−――――・−− −―＋−一＋――−一〇

Claims (1)

1. 【特許請求の範囲】 １．メモリと、複数の同時プロセスを実行するために構成されたプロセッサとを 備え、各プロセッサは、プロセッサにより逐次実行するための複数の命令より成 るプログラムに従って前記プロセスを実行し、前記プロセッサは（１）複数のレ ジスタおよひそれらのレジスタの間のデータの転送に使用するデータ転送手段と 、（２）各命令を受け、プロセッサ・レジスタの１つにその命令に関連する値を ロードする手段と、（３）受けた各命令に応答して前記データ転送手段とレジス タを制御し、プロセッサにその命令に従って動作させる制御器と、を備えるマイ クロコンピュータにおいて、このマイクロコンピュータは：、 （１）（ａ）１つまたはそれ以上のプロセスを識別して、プロセッサによる少く とも１つの収集待機実行を形成する手段と、 （ｂ）現在のプロセスの実行に割込むことによりプロセスをデスケジューリング する手段と、 （ｃ）プロセスを収集待機実行に加えることによりそのプロセスをスケジューリ ングする手段と、 を備え、プロセッサがそれの処理時間を複数の同時プロセスの間で共用できるよ うにするためのスケジューリング手段と、 （２）１つのプロセスと別のプロセスがそれぞれのプログラム・シーケンスにお ける対応する段階にある時に、通信チャネルを使用することにより１つのプロセ スから別のプロセスへデータの伝送を行えるようにする通信手段と、データを出 力するために動作する出力プロセス、およびデータ転送に使用するために１つま たはそれ以上のチャネルを識別するメッセージに応答してデータを入力するため に動作する入力プロセス、を含み、前記通信手段は、 （ａ）複数のチャネルと、 （ｂ）前記１つのプロセスが現在のプロセスである時に、データの伝送に含まれ るプロセスの１つによるメッセージ命令の実行に応答して、命令により識別され た各チャネルの内容を試験し、かつ前記手段を動作させて、データ伝送に含まれ ている別のプロセスが対応するプログラム段階に達したことを示す値をどのチャ ネルも含んでいないことが見出された時に現在のプロセスをデスケジュールする ように構成された手段と、（ｃ）入力プロセスが複数の代りのチャネルのうちの １つを介して入力することを許す手段と、を含み、前記複数の名チャネルは、そ のチャネルを用いてデータの伝送を行う命令をあるプロセスが実行したかどうか を示す値を保持する格納手段を備え、前記許す手段は、 （１）入力フロセスによるメッセージ命令の実行に応答して代りの名チャネルの 内容を試験し、かつチャネルが、出力プロセスがそのチャネルを用いてメッセー ジ命令を実行したことを示す値を既に含んでいない時に、入力プロセスがメッセ ージ命令を実行したことを示す値を各チャネルにロードする手段と、（２）代り のチャネルの１つにおけるメッセージ命令を出力プロセスが実行した時に代りの 入力チャネルの１つを選択するように構成された選択手段と、（３）選択されな かった代りのチャネルから、入力プロセスによりそれにロードされた値を除去す る手段と、を備えることを特徴とするマイクロコンピュータ。 ２．特許請求の範囲第１項記載のマイクロコンピュータであって、プロセスをデ スケジュールする手段は、チャネルを試験する動作に応答して、入力プロセスに よるメッセージ命令の実行時に、そのチャネルを用いて出力プロセスがメッセー ジ命令を実行したことを示す値を代りのチャネルがいずれも含んでいないものと すると、入力プロセスをデスケジュールすることを特徴とするマイクロコンピュ ータ。 ３．特許請求の範囲第２項記載のマイクロコンピュータであって、前記スケジュ ール手段は、デスケジュールされた入力プロセスを示す値を含んでいるチャネル を用いて出力プロセスによるメッセージ命令の実行に応答して入力プロセスを再 スケジュールすることを特徴とするマイクロコンピュータ。 ４．特許請求の範囲第３項記載のマイクロコンピュータであって、選択手段は入 力プロセスのデスケジュールに応答して、入力プロセスが再スケジュールされる まで、代りのチャネルの１つの選択を遅らせることを特徴とするマイクロコンピ ュータ。 ５．特許請求の範囲第１〜４項のいずれかに記載のマイクロコンピュータであっ て、通信手段は、同じマイクロコンピュータで実行されるプロセスの間のデータ 伝送を行わせるように構成され、前記チャネルはメモリ場所を備えることを特徴 とするマイクロコンピュータ。 ６．特許請求の範囲第１〜５項のいずれかに記載のマイクロコンピュータであっ て、通信手段は、同じマイクロコンピュータで実行されるプロセスの間の外部デ ータ伝送を行わせるように構成され、前記チャネルはメモリ場所を備え、それら のメモリ場所のいくつかは外部通信リンクの部分を形成することを特徴とするマ イクロコンピュータ。 ７．特許請求の範囲第１〜６項のいずれかに記載のマイクロコンピュータであっ て、手段はメッセージ命令の実行に応答して、プロセスが代りの入力動作を開始 したことを示す第１の特殊な値を、複数の代りのチャネルの１つを介して、その 入力プロセスに関連するメモリ場所に格納するように構成されることを特徴とす るマイクロコンピュータ。 ８．特許請求の範囲第７項記載のマイクロコンピュータであって、代りの名チャ ネルの内容を試験する前記手段は、任意の１つのチャネルの試験が、出力プロセ スがそのチャネルを用いてメッセージ命令を実行したことを示す値を置いだとす ると、入力プロセスに関連するメモリ場所に第２の特殊な値を格納するように構 成されることを特徴とするマイクロコンピュータ。 ９．特許請求の範囲第７項または第８項記載のマイクロコンピュータであって、 プロセスに関連するメモリ場所の内容を検査し、前記第２の特殊な値が置かれな かった時に入力プロセスをデスケジュールするための手段が設けられ、この手段 は、プロセスに関連するメモリ場所に第３と第４の特殊な値を更に置き、それら の第３と第４の特殊な値のうちの１つは、プロセスがデスケジュールされて、そ のプロセスが代りの入力プロセス中に含まれることを示すことを特徴とするマイ クロコンピュータ。 １０．特許請求の範囲第９項記載のマイクロコンピュータであって、前記選択手 段は、前記代りの各チャネルの内容を試験し、かつ、そのチャネルを用いて出力 プロセスがメッセージ命令を実行したことを示す値を含んでいる最初に試験され たチャネルを入力に対して選択するように構成され、前記選択手段は、入力プロ セスに関連するメモリ場所から前記第３の特殊な値を除去するように構成され、 それによりその選択手段は、出力プロセスがそのチャネルを用いてメッセージ命 令を実行したことを示す値を含んでいるかもしれないそれ以外の任意のチャネル を選択しないことを特徴とするマイクロコンピュータ。 １１．特許請求の範囲第１０項記載のマイクロコンピュータであって、チャネル の選択に応答して、入力プロセスに関連するメモリ場所にオフセット値を格納し 、そのチャネルが選択された時に、そのプロセスに対するプログラム・シーケン スにおいて必要なオフセットを示す手段を含むことを特徴とするマイクロコンピ ュータ。 １２．特許請求の範囲第１０項記載のマイクロコンピュータであって、プロセス がデスケジュールされた時にそのプロセスの命令シーケンス中の段階に対するポ インタを格納する手段と、複数の代りの入力チャネルの１つが選択された時に前 記ポインタに前記オフセットを加える手段とを含むことを特徴とするマイクロコ ンピュータ。 １３．特許請求の範囲第１〜第１２項のいずれかに記載のマイクロコンピュータ であって、異なる優先度と待機実行を有する複数のプロセス収集の１つにプロセ スを加え、またはその１つからプロセスを除去するスケジューリング手段を含む ことを特徴とするマイクロコンピュータ。 １４．特許請求の範囲第１〜１３項のいずれかに記載のマイクロコンピュータで あって、前記メモリは、各プロセスに関連する変数を記録する場所を含めて複数 のアドレス可能な場所を有する作業域を与え、前記プロセス・レジスタの１つは 、現在のフロセスの作業域のアドレスを識別する作業域ポインタを保持するよう に構成されることを特機とするマイクロコンピュータ。 １５．特許請求の範囲第１４項記載のマイクロコンピユータであって、各プロセ スのための作業域は、複数の代りのチャネルの１つを介してメッセージ入力を行 うのに使用するためにプロセスの状態を示す複数の特殊な値の１つを格納する場 所を含むことを特徴とするマイクロコンピュータ。