JPS61500385A - マイクロコンピユ−タ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 マイクロコンピュータ 本発明はマイクロコンピュータに関するものであり、とくにプロセスの罰でデー タ伝送を行えるように構成されたマイクロコンピュータに関するものである。

＆ＩＪと１里 本発明は本願出願人の特許明１１α０１１３５１Ｇに記載されているマイクロ５ ンビユータの発展である。その明細書は、メモリと、同じマイクロコンピュータ または相互に接続されたマイクロコンピュータにおいて複数の同時プロセスを実 行し、かつ同時プロセスの間で同期通信を行うように構成されたプロセッサを有 するマイクロコンピュータを記述している。しかし、その明細四に記述されてい る装置はそれぞれ１詔長であるメツセージを送るように構成されている。各メツ セージ命令の実行の後で１つの＝ｌｉが送られ、それ以上の語を送らせるために その後のメツセージ命令が要求される。１６ビツトマシンの場合には、各メツセ ージは１６データピツトである。

１凰立亘刀 本発明の目的は可変長メツセージを送るようにする改良したマイクロコンピュー タを得ることである。

本発明の別の目的は、多くの標準ビット長ユニットで送ることができる改良した マイクロコンピュータを得ることである。

本発明の更に別の目的は、語長の異なる他の装置とのネットワークで通信できる マイクロコンピュータを得ることである。

１豆立旦１ 本発明は、メモリと、複数の同時プロセスを実行するために構成されたプロセッ サとを備え、各プロセッサは、プロセッサにより逐次実行するための複数の命令 より成るプログラムに従って前記プロセスを実行し、前記プロセッサは（１）複 数のレジスタおよびそれらのレジスタの間のデータの転送に使用するデータ転送 手段と、（２）各命令を受け、プロセッサ・レジスタの１つにその命令に関連す る値をロードする手段と、（３）受けた各命令に応答して前記データ転送手段と レジスタをＩＩＩｔ２Ｉｌシ、プロセッサにその命令に従って動作させる制御器 と、を備えるマイクロコンピュータにおいて、このマイクロコンピュータは：、 （ａ）（ｉ）１つまたはそれ以上のプロセスを識別して、プロセッサによる少く とも１つの収集待機実行を形成する手段と、 （ｉｉ）現在のプロセスの実行に割込むことによりプロセスをデスケジューリン グする手段と、（ｉｉｉ）プロセスを収集待機実行に加えることによりそのプロ セスをスケジューリングする手段と、を備え、プロセッサがそれの処理時間を複 数の同時プロセスの間で共用できるようにするためのスケジューリング手段と、 （ｂ）１つのプロセスと別のプロセスがそれぞれのプログラム・シーケンスにお ける対応する段階にある時に、通信チャネルを使用することにより１つのプロセ スから別のプロセスへメツセージの伝送を行えるようにする通信手段と、データ を出力するために動作する出力プロセス、およびデータ転送に使用するために１ つまたはそれ以上のチャネルを識別するメツセージに応答してデータを入力する ために動作する入力プロセス、 を含み、前記通信手段は、 （ｉ）１つのアドレス可能な場所から別のアドレス可能な場所へ所定のビット長 のメツセージ・ユニットを転送する手段と、 （ｉｉ）メツセージ命令の実行に応答して、メツセージに含まれるべきメツセー ジ・ユニットの数のカウントを与える手段と、 （ｉｉｉ　）出力プロセスによるメツセージ命令の実行に応答して、それからデ ータを出力させるアドレスを指示する差出し元指示手段と、 （ｉｖ）入力プロセスによるメツセージ命令の実行に応答して、それへデータを 入力させるアドレスを指示する宛先指示手段と、 を含むマイクロコンピュータを提供するものである。

各メツセージユニットの前記所定のビット長はなるべく１バイトにする。マイク ロコンピュータは、プロセスへ、またはプロセスからメツセージで送られたバイ トの数をカウントし、メツセージ中の全てのバイトが送られた時に信号を与える 手段をなるべく含むようにする。

送るべき残っているバイトの数のカウントが減少するにつれて、差出し元指示手 段により指示されたアドレスを変更するための手段をなるべく設ける。

送るべき残っているバイトの数のカウントが変化するにつれて、宛先指示手段に より指示されたアドレスを変更するための手段をなるべく設ける。

同じマイクロコンピュータにおいて実行されているプロセスの間でデータの伝送 を行えるように構成され、前記チャネルはメモリ場所を備えることを特徴とする マイクロコンピュータ。

同じマイクロコンピュータにおいて実行されるプロセスの間でデータ伝送を行え るように通信手段を禍成し、前記チャネルがメモリ場所を有するようにする。

プロセッサは、メツセージ命令の実行の結果として示されたデータのバイト数を 、マイクロコンピュータのメモリ内の１つのバイトアドレスから別のバイトアド レスまで直接に、直接コピーする手段をなるべく有するようにする。

通信手段は、種々のマイクロコンピュータにおいて実行されているプロセスの間 で外部データ伝送を行えるようにするために構成され、各チャネルは外部通信リ ンクを備えるようにする。

各外部通信リンクはアドレス可能なメモリ場所により与えられるチャネノ１ノを なるべく含むようにする。

各外部通信リンクはデータの１バイトを格納する手段をなるべく備えるようにす る。

各外部通信リンクは、そのリンクのアドレスを用いてメツセージ命令を実行する プロセスをデスケジュールするように構成され、各リンクは、リンクを介して送 るべきバイトの数の指示を、差出し元に対づるポインタまたはメツセージの次の バイトに対する宛先アドレスとともに格納する手段をなるべく含むようにする。

各外部通信リンクは、送られたバイトの数をカウントし、全てのバイトが送られ た時に指示を与える手段を含むようにする。

各外部通信リンクは、メツセージの全てのバイトが送られた時に、そのメツセー ジ伝送に含まれているプロセスを再スケジュールするためにプロセッサへの要求 信号を発生する信号発生器をなるべく含むようにする。

図面の簡単な説明 以下、図面を参照して本発明を実施例について説明する。

第１図はマイクロコンピュータの主な特徴を示すブロック図、 第２図はマイクロコンピュータの一部をブロック図で更に詳しく示すもので、と くに中央処理装置のレジスタ、データ経路および算術論理装置と、中央処理装置 とメモリの間のインターフェイスおよび通信リンクータにより実行するａ優先度 プロセスのリストの作業域の間の関係を示し、 第４図は第３図に類似するが、高慢先度のプロセスが実行されている闇の低優先 度のプロセスのリストを示し、 第５図はマイクロコンピュータで使用されるポインタ形式を示し、 第６図はマイクロコンピュータで使用されるプロセス記述子の形式を示し、 第７図はマイクロコンピュータで使用される命令の形式を示し、 第８図は２台のマイクロコンピュータの間の直列リンクを通じて通信するための データパケットの８式を示し、 第９図は２台のマイクロコンピュータの間の直列リンクを通じて通信するための 確認応答パケットの書式第１０図はマイクロコンピュータの４つの直列リンクを 、マイクロコンピュータの残りの部分とのインターフェイス６１とともに示し、 第１１図は１つの直列リンクの出力チャネルと入力チャネルで用いられる信号を 一岡詳しく示し、第１２図は直列リンクの出力チャネルを更に詳細にルを入力端 子と出力端子へ接続するリンクインターフェイスを示し、 第１５図は１台のマイクロコンピュータにおける２つのプロセスの間の通信を行 う動作を１５（ａ）〜１５（ｅ）の順序で示し、 第１６図は異なるマイクロコンピュータで行われる類似の優先度の２つのプロセ スの間の直列リンクを介する通信を行う動作を１６（ａ）〜１６（ｆ）の順序で 示し、 第１７図は、出力プロセスが出力をスタートする前に入力プロセスが「別の入力 」をスタートさせるようセスの間の直列リンクを介する通信を行う動作を１７（ ａ）〜１７（ｆ）の順序で示し、 第１８図は、出力プロセスが出力動作をまずスタートさせ、それに続いて入力プ ロセスが「別の入力」動作を実行するような、異なるマイクロコンピュータで行 われる２つのプロセスの間の直列リンクを介する通信を行う動作を１８（ａ）〜 １８（ｄ）の順序で示し、 第１９図は、出力プロセスが出力動作を開始する前セスが「別の入力」動作を開 始するような、同じマイクロコンピュータで行われる２つプロセスの間で通信を 行う動作を１９（ａ）〜１９（Ｑ）の順序で示し、第２０図は、出力動作に含ま れている高慢先度のプロセスＹによって低優先度のプロセスＸが直列リンクを介 して割込まれる場合の関連するレジスタ内容を２０　（ａ）　〜２０　（ｃ）の 順序で示し、第２１図は、同じマイクロコンピュータでＥ別の入力」を行う高優 先度のプロセスＸと、出力動作を行う低優先度のプロセスｒＹＪの間の通信中の 関！するし。

ジスタの内容を２１　（ａ）〜２１（ｃ）の順序で示し、 第２２図は、本発明に従ってマイクロコンピュτり間の通信を行う、異る語調を 有するネットワークを示す。

好適な！施例の説明 この例で説明するマイクロコンピュータは、プロセッサと、ＲＡＭの態様のメモ リと、外部通信を行えるようにするリンクを有し、１枚のシリコンチップで構成 された集積回路を備える。このマイクロコンピュータの主な要素は、第１図でｐ 形井戸相補ＭＯ３技術を用いている１枚のシリコンチップ１１の上に示されてい る。中央処理装Ｗｉ（ＣＰＵ）１２にいくつかの読取り装置専用メモリ（ＲＯＭ ）１３が設（プられている。

このＲＯＭ１３は、インターフェイス制御ロジック１５により制御されるメモリ ・インターフェイス１４に結合される。ＣＰＵ１２は算術論理装置（ＡＬＵ）と 、レジスタと、第２図に詳しく示されているデータ経路とを含む。ＣＰＵ１２と メモリ・インターフェイス１４はバス１６へ接続される。バス１６はチップ１１ 上の素子の間の相互接続を行う。サービス装置１７に複数の入力ピン１８が！５ １　ｉｔられる。このマイクロコンピュータにランダムアクセスメモリ（ＲＡＭ ＞１９とＲＯＭ２０が設けられる。チップにおけるメモリの容量は、プロセッサ １２が外部メモリなしで動作できるように、１にバイトより少くない。チップ上 のメモリの容Ｒはなるべく少くとも４にバイトにする。

外部メモリインターフェイス２３が設けられるこの外−クを形成するためにマイ クロコンピュータを他のコンピュータへ結合できるようにするために、入力ビン ２６と出力ビン２７を有する複数の直列リンク２５が設けられる。１つの直列リ ンクの入力ビンと出力ビンは、各自の専用の１本の一方向接続線により、第２２ 図に示すように他のマイクロコンピュータの直列リンクの対応する出力ビンと入 力ビンへ接続できる。各直列リンクは、プロセス・スケジューリング・ロジック を備える同期論理Ｍ置１０に接続される。

第１図に示すブロック図は、ヨーロッパ特許出願箱８３３０７０７８．２号、特 許出願昭和５８年第２２１４５５号、米国特許出願箱５５２６０１＠、第５５２ ６０２ｊ３、ｍ　５５３０２７　号、１５５３０２８号、第５５３０２９号に含 まれているブロック図に対応する。説明の不必要なくり返えしを避けるために、 そのマイクロコンピュータの構造と動作の詳細については以下に説明しないが、 上記特許出願における記載を参考のためにここに含ませる。

この実施例はＴ　ｒａｓｐｕｔｅｒ　（インモス・インターナショナル（Ｉ　Ｎ 　Ｍ　ＯＳ　Ｉ　ｎｔｅｒｎａｔｉｏｎａｌ）　ｐｌｃ　（７）商標〕マイクロ コンピュータを改良したものである。前記特許出願に記載されている特定の実施 例においては、全てのプロセスは同じ優先度を有するものどじて取り扱われてい る。あるプロセスと別のプロセスの間で通信されるメツセージは、引き続く同期 動作の間で一様なメッセージ長を有し、記述されている例においてはメッセージ 長は１詔であつた。あるプロセスがいくつかの別の入力チャネルのうちの１つか ら入力することをめられたとすると、出力チャネルが可能なチャネルのうちの１ つのチャネルの出力動作を開始するまでそれらのチャネルをテストするために、 そのプロセスのスケジュールを保持する必要があった。

この実施例は、種々のプロセスに異なる優先度を割当てることができるようにし た改良についてのものである。この実施例により、可変長メツセージをプロセス の間で行えるようにする。各メツセージは、バイトのような１つまたはそれ以上 の標準ビット長単位より成る。更に、この実施例により、出力プロセスを待って いる間に、スケジュールを保持する必要なしにいくつかの別の入力チャネルのう ちの１つのチャネルから入力プロセスを入力させるようにする。

マイクロコンピュータの全体の構成は、前記特許出願に記載されているマイクロ コンピュータの構成に全体として類似する。以下の説明においては、類似の名称 が、前記特許出願にお（プる実施例に対応する部分に与えられる。メモリは、ポ インタにより示すことができるアドレス可能な場所を有する複数のプロセス作業 域を設ける。メツセージ通信は、同じマイクロコンピュータにおけるプロセス間 通信の場合には、アドレス可能なメモリ場所くここではソフト・チ１１ネルと呼 ぶ）を介して行うことができる。種々のコンピュータの間のプロセス間通信を行 うために、入力チャネルおよび出力チャネル（ここではハード・チャネルと呼ぶ ）が直列チャネルで行われ、それらのチャネルは、メモリに設けられているソフ ト・チャネルに類似するやり方でアドレスすることもできる。

以上説明した改良を実施するために、マイクロコンピュータの構成と動作を種々 変更することが必要であり、以下の説明は、それらの改良を行うために変更が含 まれる面に向けることにする。

前記特許出願に記載されている例におけるように、記述されている特定の；ｎ調 は１６ビツトであるが、８．１６．２４または３２のような語調またはその他の ２　ｇを使用できることがわかるであろう。更に、この場合には、種々の語調の マイクロコンピュータが、それぞれの独立の語調とは無関係に、互いに通信でき るようにそれらのマイクロコンピュータを接続できる。

この例では、同じマイクロコンピュータ、または異なるマイクロコンピュータの 間、におけるメツセージ通信は標準ピット長の１つまたはそれ以上のメツセージ 単位を送ることにより行われる。この例においては各メツセージ単位は８ビツト より成り、それにより１バイトを形成する。このことは、メモリ内でバイトを識 別できることが必要であることを意味する。プロセッサはメモリを詔でアクセス し、全てのバイト動作がプロセッサにより行われる。第５図に示すように、ポイ ンタというのはデータの１つの語である（この特定の例では１６ビツト）。最下 位ビットはバイト・セレクタとして機能し、それ以外の１５ピツトは詔のアドレ スを与える。このバイトセレクタを表すために必要なビットの数は、ｌ゛イクロ コンピユータ語調に依存する。１６ピツト機の場合には、バイト・セレクタとし て１ピツトだけを必要とする。しかし、２４ビツトまたは３２ビツトのマイクロ コンピュータの場合にはバイト・セレクタは２ピッ１−必要であり、８０ビツト ・マイクロコンピュータではバイト・セレクタは４ピツト必要であることがわか るであろう。バイトではなくて詔を識別するためにポインタが用いられる場合に は、その詔の最下位バイトに対するポインタが用いられる。

ポインタは２の補数の符号値として取り扱われる。

このことは、ポインタ中の最上位ピットが１であると、最上位ビットが負とされ 、残りの全てのビットが正の数を表すことを意味する。最上位ピットが０である と、ポインタ中の全てのビットは正の値を表すものとされる。これにより、標準 比較機能が数値に対して用いられるのと同様にして、ポインタ値に対して標準比 較機能が用いられる。

通信チャネルの状態にとくに関連しである特殊な動作がめられることを示ずため にある価が反転されるから、それらの値はポインタとしては決して用いられない 。

以下の記述においては、それらの値および他の値を表すために下記のような名称 が用いられる。

ＨＯ８ｔＮｅＱ　負の最大値 （最上位ピットが１で、残 りのピットがすべて０） ＨＯ３ｔＰＯ３正の最大値 （最上位ピットがＯで、残 りのピットがすべて１） ＨａｃｈｉｎｅＴＲＵＥ　Ｉ ＨａｃｈｉｎｅＦＡＬＳＥ　０ ＮＯｔＰｒＯＣｅＳＳ、　ｐ　ＨｏｓｔＮｅｇＥｎａｂｌｉｎｇ、ｐ　Ｈｏｓｔ Ｎｅｇ＋１ｗａｉｔｉｎｇ、ｐ　ＨｏｓｔＮｅｇ＋２Ｒｅａｄｙ、　ｐ　Ｈｏｓ ｔＮｅｇ＋３前記特許出願の例におけるように、各プロセスは、それにより取り 扱われるローカル変数と一時的な値を保持するために用いられるメモリ内の訃の ベクトルより成る作業域を有することができる。プロセス作業域のための１組の 場所を指すために作業域ポインタＷＰＴＲが用いられる。各プロセスの作業域は いくつかの語より成るから、バイト・セレクタを含む必要はない。したがって、 プロセスの優先度を表すためにバイト・セレクタ・ピットを用いることが可能で ある・このようにして、各プロセスを第６図に示す種類の「プロセス記述子」に より識別できる。最下位ピットはプロセスの優先度を示し、それより上位の１５ ビツトはプロセス作業域を識別するメモリ内のｚ合を示す。

ここで説明している例では、マイクロコンピュータは２つの可能な優先度のうち の１つを各プロセスに割当てる。高い優先度の成分には名称ｐ　ｒｉ　−Ｑが与 えられ、低い優先度のプロセスは名称ｐｒｉ−１を有する。

したがって、各プロセス記述子は、作業域ポインタＷ　Ｐ　Ｔ　Ｒの「ピットワ イズ（ｂｉｔｗｉｓｅ）ＯＲＪとプロセス優先度をとることにより形成される１ つの語を備える。同様に、作業域ポインタＷ　Ｐ　Ｔ　Ｒは、プロセス記述子の ［ピットワイズＡＮＤＪとＮ０Ｔ１を形成することによりプロセス記述子から得 ることができる。プロセスの優先度は、プロセス記述子の［ピントワイズＡＮＤ Ｊと１を形成することにより得ることができる。

ＰＵ−−、ｆよ　レジ 中央処理装置１２およびそれの動作は第２図を参照することにより十分に理解さ れるであろう。

ＣＰＵ１２はＸバス、Ｙバス、２バスおよび双方向データバス３１に接続される 算術論理装置（ＡＬＬＩ）スタの動作と、バスとの相互接続は、３２でＩ！図的 に表されているスイッチにより制御され、かつＲＯＭ１３に含まれているマイク ロ命令プログラムから得られる信号により制御される。ＣＰＵとメモリの間の通 信は、メモリ・インターフＩイス１４に達する一方面アドレス経路３３とデータ ３１を介して行われる。

前記特許出願におけるように、各命令は第７図に示す形式を有する８ビツトより 成る。そのうちの４ビツトは命令の所要の機能を表し、残りの４ピツトは各デー タに割当てられる。プロセスのためのプログラム・シーケンスから得た各命令は 命令バッファ３４へ与えられ、その命令はデコーダ３５により複合される。その デコーダの出力は状態マルチプレクサ３６を介して、マイクロ命令ＲＯＭ１３を アドレスするために用いられるマイクロ命令レジスタ３７へ与えられる。命令バ ッファ３４と、デコーダ３５と、状態マルチプレクサ３６と、ＭＩＲ３７と、マ ルチプレクサＲＯＭ１３と、スイッチ３２との動作は前記特許出願に記述されて いるのと全体として同じである。

この実施例は優先度がＯのプロセスと、優先度が１のプロセスとの２組のプロセ スを取り扱うように構成されているから、２つのレジスタ・バンクが設けられる 。優先度１のプロセスのためにレジスタ・バンク３８が設けられ、類似のレジス タ・バンク３９が優先度０のプロセスのために設けられる。両方のレジスタ・バ ンクは類似のレジスタ群を有し、それらのレジスタはＸ、Ｙ、Ｚのバスとデータ ・バスへ同様に接続される。簡単にするために、レジスタと、それらのレジスタ の接続はレジスタ・バンク３８についてのみ詳しく示しである。特定の優先度を 割当てられている２つのレジスタ・バンクに加えて、ＣＰＵは定数ボックス４０ と、レジスタ・バンク・セレクタ４１と、第２図に示されているいくつかの他の レジスタとを含む。それらのレジスタは優先度１のプロセスと優先度Ｏのプロセ スに共通である。それらのレジスタは次のとおりである。

両便　度プロセスに共通のレジスタ ＨＡＤＤＲ必要なメモリ位置のアドレスを有するメモリアドレスレジスタ４２゜ ＤＡＴＡＯＵＴ　データバス３１上のデータをメモリに供給するためのレジスタ ４３゜ １Ｂ　メモリからの命令をシーケンシャルに受けとる命令バッファ３４゜ ＴＥ）ＩＰ　ＲＥＧ　一時レジスタ４４゜ＰＲＯＣＰＴＲＲＥＧ　ブＯセスポイ ンタを保持するレジスタ４５（優先度は示さない）。

ＰＲＱＣＯＥＳＣＲＥＧ　プロセス記述子を有するレジスタ４６゜ＰＲＩＦＬＡ Ｇ　現在実行されているプロセスの優先度がＯか１かを示すための１ビツト レジスタ、即ちフラグ４７゜プロセッ サがプロセスを実行していないとき は、１にセットされる。

ＰＲＯＣＰＲＩＦＬＡＧ　プロセスの優先度を示すための１ビツトレジスタ、即 ちフラグ４８゜ Ｌ　１のためのバンク３８における レジスタ ＴＲＥＧ　一時レジスタ４９゜ ＩＰＴＲＲＥＧ　レジスタ５１によって示される任意のプロセスの命令ポインタ を保持する レジスタ５０゜ ＷＰＴＲＲＥＧ　現在実行中のプロセスまたは割込みプロセスの作業域ポインタ （ＷＰＴＲ）を保持するレジスタ５１．。

ＢＰＴＲＲＥＧ　実行を待機中の優先度１の複数のプロセスのリストの最後のプ ロセスの作業域ポインタを保持するレジスタ５２゜ ＦＰＴＲＲＥＧ　実行を待機中の優先度１の複数のせ１のリストの先頭のプロセ スの作業域ポイン・夕を保持するレジスタ５３゜ ＾ＲＥＧ　ＡＬｔｌ　３０についてのオペランドを保持する第１のレジスタ５４ ゜レジスタ５５．５６とともにスタックを形成する。

ＢＲＥＧ　前記スタックを形成する第２のレジスタ５５゜ ＣＲＥＧ　前記スタックを形成する第３のレジスタ５６゜ ０ＲＥＧ　命令バッファ３４内の命令から導びかれるデータを受取るためのオペ ランドレジスタ５７゜一時レジスタとして用いられる。

５ＮＰＦＬＡＧ　１ビツトレジスタ、即ち５８．１にピット実行中の命令の完了 時にスケジュール解除されるべきであることを示す。

Ｃ０ＰＹＦＬＡＧ　１ビツトレジスタ、即ちフラグ５９．１にセットされるとプ ロセスがデータブロックをメモリへあるいはメモリからコピーしていることを示 す。

優先度Ｏのプロセスのためのレジスタ・バンク３９は、優先度１のプロセスにつ いて先に説明したレジスタ・バンクと同じである。以下の説明においては、接尾 数〔１〕は優先度が１のバンクに関連するレジスタを示し、接尾数（０）はレジ スタが優先度０のバンクに関することを示す。優先度がわからない的は接尾詔（ Ｐｒｉ）は、成分に対する適切な優先度のレジスタが用いられることを示す。

それらのレジスタの：Ｒ調は、この場合には、１ビツト・フラッグ４７．４８． ５８．５９から１６ピツト隔てられる語調である。１度にただ１つの命令を保持 するように構成される゛ものであれば、命令バッファは８ピツト長とすることが できる。

Ａ、Ｂ、Ｃのレジスタ・スタック５４，５５．５６はほとんどの演算動作および ほとんどの論理動作に対するソースおよび宛先である。Ｂレジスタに存在してい る内容をＣレジスタヘロードし、Ａレジスタの内容をＢレジスタヘロードをして から、Ａレジスタにある値をロードするように、それらのレジスタは構成される 。同様に、Ａレジスタから取り出した値を格納させると、Ｂレジスタの内容がＡ レジスタへ動かされ、Ｃレジスタの内容が８レジスタへ動かされる。

ＴＲＥＧ４９は、データのブロックのコピーをめるある通信命令とは別の全ての 命令の実行中に値を一時的に保持するために利用でき、その場合には、データの ブロックのコピーが終った時に実行すべき動作を示すためにＴＲＥＧ４９が用い られる。

両方のレジスタ・バンク３８．３９の０ＲＥＧ５７は、両方の優先度のプロセス に対して、命令のうちＣレジスタへ送られる部分が、適切なマイクロ命令の発生 に使用するために、デコーダへ達するように、デコーダ３５に接続される。両方 の優先度のバンクのＳＮＰ　ＦＬＡＧ５ＢとＣ０ＰＹ　ＦＬＡＧ５９も、任意の 時刻にプロセッサにより実行すべき次の動作の決定において、いずれかの優先度 のプロセスに対するそれらのフラグの設定をマイクロ命令が考慮に入れることが できるように、状態マルチプレクサ３６へも接続される。あるプロセスの作業域 ポインタ（ＷＰＴＲ）が、それからそのプロセスの０−カル変数をアドレスでき るベースとして用いられるから、作業域ポインタにより示される場所からのオフ セット値を針幹することが時に必要である。定数ボックス４０がＹバスに接続さ れ、マイクロ命令ＲＯＭ１３の制御の下に定数値をそのバスに置くことができる ようにする。それらはプロセス作業域内のオフセット場所を指すために使用でき る。レジスタ・バンク３８または３９の一方または他方を選択づるために、レジ スタ・セレクタ４１はＰＲＩ　ＦＬＡＧ４７と、ＰＲＯＣＰＲＩ　ＦＬＡＧ４８ と、マイクロ命令ＲＯＭ１３とから入力を受ける。レジスタ・バンク・セレクタ からの出力は状態マルチプレクサ３６と、デコーダ３５と、スイッチ３２とに接 続される。マイクロ命令ＲＯＭ１３の出力に応じて、セレクタはＰＲＩ　ＦＬＡ Ｇ４７またはＰＲＯＣＰＲＩ　ＦＬＡＧ４８により示されているレジスタ・バン クを選択する。

プロセスイ業域のためのメモリ割当て 前記特許出願に記載されている例と同様に、マイクロコンピュータはいくつかの プロセスを時分割式に一緒に実行する。−緒に実行されるプロセスは同時プロセ スと呼ばれ、任意の時刻に実行されているプロセスは現在のプロセスと呼ばれる 。各同時プロセスは、そのプロセスにより取り扱われるローカル変数と一時的な 値を保持するために、作業域と呼ばれるメモリ領域ヲ有スる。作業域の第１のロ ーカル変数のアドレスは作業域ポインタ（ＷＰＴＲ）により示される。これは第 ３図に示されている。第３図においては、４つの同時プロセスＬ、Ｍ、Ｎ、Ｏが 作業域６０．６１゜６２．６３を有する。この図には作業域６０が詳しく示され ており、ＷＰＴＲＲＥＧ５１に保持されている作業域ポインタは、この例では１ ００００として示されているアドレスを有する単一語場所である零場所を示す。

このプロセスのための他のローカル変数は、作業域ポインタにより示されている 鮒から正のオフセット・アドレスとしてアドレスされる。零楊所からの小さい負 のオフセットを有する作業域場所のいくつかはスケジューリングと通信を行う目 的のために用いられる。この例においては別に３つの詔楊所６５゜６６．６７が 示されている。それらの詔場所は負のオフセット１．２．３を有し、ＷＰＴＲに より示されている零場所の下に示されている。それら３つの場所は次の通りであ る。

オフセット　オフセット名　場　所　名−１１Ｄｔｒ、Ｓ　ＩＩ）ｔｒ　１Ｏｃ ａｔ’１ｏｎ−２Ｌｉｎｋ、ｓ　Ｌｉｎｋ　１ｏｃａｔｉｏｎ−３５ｔａｔｅ、 ｓ　５ｔａｔｅ　１ｏｃａｔｉｏｎｊＪＪ　所６５　Ｇｅｔ、あるプロセスが現 在のプロセスではない時に・そのプロセスが現在のプロセスとなった場合にプロ セスにより実行すべき次の命令を示すポインタ（ＩＰＴＲ）を保持するために使 用される。場所６６は、実行を持っているプロセスのリンク・リストすなわち行 列上の次のプロセスの作業域ポインタを格納するために用いられる。場所６７は 、別の入力動作を実行しているプロセスの状態の指示を含むために、またはデー タのブロックをコピーするためのポインタとして通常使用される。これについて は後で詳しく説明する。

このメモリはプロセス間通信のための語場所も与える。第３図はそのようなソフ ト・チャネル７０を示す。

メモリ内の１つの語により与えられるソフト・チャネルを通じての通信に加えて 、直列リンクを介しての外部通信も行うことができる。

１見ユ之ｌ 前記特許出願に記載されているように、データは所定のブ０トコルを有づるデー タ・パケットの形で一方のマイクロコンピュータから他方のマイクロコンピュー タへ送られる。データの受取りはＩ！応答パケットの送信により示される。この 特定の例においては、データは第８図に示すような形で送られる。各パケットは 標準のデータ単位より成る。この場合にはそれは１バイト（８ビツト）より成る 。データ・パケットはそれぞれ１である。２つのスタート・ビットで始まる。そ のスタート・ビットの後にデータバイトが続き、０であるストップ・ビットで終 る。第８図に示すように各パケットの送信の後で、そのパケットを受ける直列リ ンクの入力チャネルは、それに組合わされている出力チャネルへ、第９図に示す ような形式の確認応答パケットを送ることを知らせるように構成される。このパ ケットは１で始まり、Ｏで終る２ピツトのパケットにすぎない。データの送りま たは受取りのためにプロセスにより実行される命令は、そのようなデータのパケ ットを２個以上含むことを要求することがあり、したがって命令により要求され るメツセージを終るためにはどれ位の数のデータの標準単位すなわちバイトを送 るべきかを命令は指示する。第１０図に示されている例においては、各直列リン ク７０．７１゜７２．７３が入力ピン２６と出力ピン２７を有しているのが示さ れている。各リンクは並列バス７５．７６によりメモリ・インターフェイス１５ に接続される。

それらのリンクは線７７．７８によりインターフェイス制御ロジック１５へも接 続される。それらの線７７．７８は読出し要求信号と書込み要求信号をそれぞれ インターフェイス制御ロジックへ与える。ＩＩＩＩＩｌロジック１５はｒＤＡＴ Ａ　ＶＡＬＩＤＪＩＭＩＩ７９を介してそれらのリンクへ与えるように構成され る。

各リンクは状態出力信号を１１８０を介して第２図の状態マルチプレクサ３６へ 与えるように構成される。Ｚバスは各リンク７０〜７３へも接続されるとともに 、線８１を介して同期ロジック１０へ接続される。線８２はマイクロ命令ＲＯＭ １３からの出力を同期ロジック１０へ与え、絵８３はこの同期ロジックからの信 号を状態マルチプレクサ３６へ与える。リンクがプロセッサが動作することをめ たことを指示した時に、リンクからの要求信号を伝えるために１８４は各リンク を同期ロジック１０に接続づる。要求信ｑをプロセッサからのリンクへ与えるた めに、線８５がマイクロ命令Ｒ，０Ｍ１３を各リンクに接続する。

第１１図は１つのリンクを詳細に示す。このリンクは出力チャネル９０と入力チ ャネル９１を有する。それら両方のチャネルはリンク・インク−フェイス９２に 接続される。このリンク・インターフェイスは第１４図に詳しく示されている。

リンク−インターフェイス９２は入力ピン２６と出力ピン２７に接続され、かつ 、第８．９図を参照して先に説明したように、データ・パケットとＷ１認応答パ ケットを受け、または送るように構成される。出力チャネル９０と、入力チャネ ル９１と、リンク・インターフェイス９２とには共通りロックからクロック・パ ルスが全て供給される。出力チャネル９０はリンク・インターフェイスから○Ｉ ＪＴＰＵＴ　ＡＣＫ信号９４を受け、リンク・インターフェイスへ０ＵＴＰＵＴ 　ＤＡＴＡをバス９５を介して、および０ＵＴＰＵＴ　ＤＡＴＡＶＡＬＩＤ信号 を線９６を介して供給するように構成される。同様に、入力チャネルはリンク・ インターフェイス９２からＩＮＰＵＴ　ＤＡＴＡをＩ！９７を介して受け、かつ ＩＮＰＵＴ　ＤＡＴＡ　ＶＡＬＩＤ信号を線９８を介して受け、リンク・インタ ーフェイスへＩＮＰＵＴＡＣＫ信号を線９９を介して送るように構成される。

リセット線１０１が出力チャネル９０と、入力チャネル９１と、リンク・インタ ーフェイス９２とに接続される。

バス７６に与えられたアドレスからコピーすべきデータの読出し要求を線７７を 介して行うことにより、指定されたメモリ場所から所定数のデータ・バイトを出 力させるように出力チャネル９０は構成される。データは、線７９を介しての０ ＵＴＰＵＴ　ＤＡＴΔＶＡＬＩＤ信丹とともに、並列バス７５を介してそのチャ ネルへ供給される。

同様に、入力チャネル９１は、バス７６を与えられたメモリ・アドレスにおける 書込み要求を線７８に生ずることにより、メモリのある指定された宛先アドレス へ指定された数のデータ・バイトを偶込ませることができる。

プロセッサと通信するために、両方のチャネル９０．９１は２バスに接続される 。マイクロ命令ＲＯＭ１３は線８５旦を介して０ＵＴＰＵＴＲＥＱＵＥＳＴを出 力チャネルに対して行うことができる。入力チャネル９１の場合には、マイクロ 命令ＲＯＭ１３は３種類の信号をバス８５へ与えることができる。それはＩＮＰ ＵＴ　ＲＥＱＵＥＳＴ８６夏ま９（Ｍ）１ら（７）ＯＵＴＰＵＴ　ＲＵＮ　ＲＥ ＱＵＥＳＴを伝えることができる。そのバス８４はＩＮＰｔＪＴＰＲＩＯＲＩＴ Ｙ信号８４回とともにＩＮＰＵＴＲＥＡＤＹ　ＲＥＱＵＥＳＴ８４旦を送ること ができ、または入力チャネル９１からＩＮＰＬＪＴＰＲｌ、０ＲＩＴＹ信号とと もにＩＮＰＵＴ　ＲＵＮＲＥＱＵＥＳＴ８４ｅを同期ロジック１０へ送ることが できる。

入力チャネル９１は５ＴＡＴｔＪＳ　ＯＵＴ信号も線８０へ与える。

それらの信号のｍ態については後で詳しく説明する。

第１２図は出力チャネル９０を更に詳しく示す。このチャネルを用いてプロセス の優先度を示すために用いられる優先度レジスタ１１０へ２バスが接続される。

Ｚバスはバイト・カウンタ１１１とポインタ・レジスタ１１２へも接続される。

ポインタ・レジスタ１１２は、バス７６上で指示すべきデータのソースのアドレ スを含むために用いられる。出力チＶネルは転送状態マシン１１３も含む。直列 リンク内の各状態マシンは、マシンの現在の状態を保持する状態レジスタと、プ ログラム可能な論理アレイとで構成される。その論理アレイは、状態レジスタの ための新しい値と、出力信号の所定のパターンとを発生するために状態レジスタ の値と、状態マシンへの各種の入力信号とに応答する。

状態マシン１１３は４つの入力を有する。それらの入力はＩ２８５旦上の出力要 求と、１１０１上のリセットと、線９４上の出力確認応答と、線１１４上のカウ ント零とである。メツセージ出力の初めに、バイト・カウンタ・レジスタ１１１ はメツセージ内の送られるべきバイトの総数を示づが、各バイトが送られるにつ れて、レジスタは、状態マシン１１３からのデカラント出力信号１１５のａ、１ １１１１の下に内容を減少し、送るべきバイトが残らなくなった時にカウント零 信号１１４を発生する。デカラント出力１１５に加えて、状態マシン１１３は読 出し要求出力を線７７へ与え、実行要求を線１１６へ与え、インクポインタ（１ ｎｃｐｏｉｎｔｅｒ）を線１１７へ与える。ポインタ・レジスタ１１２は、最初 に送るべき最初のバイトへのポインタを最初に含むが、Ｉ！３１１７上の信号の ために、各バイトが送られるにつれてポインタが増加される。

出力端子１１６は実行要求信号線８４ｂと、優先度レジスタ１１０から線１１９ を介して加えられる別の入力を受けるＡＮＤ’−ト１１８とに接続される。この ようにして、実行要求が線８４亘において行われる時に、出力プロセスの優先度 を線８４旦上で示すことができる。

メモリ・インターフェイスからバス７５と線７９へ与えられた信号はチャネルを 直接通って、線９５と９６を介してリンク・インターフェイス９２へ与えられる 。バス７５とＩ！Ｉ！９５は送るべきバイトの値を送り、線７９と９６は出力デ ータ妥当信号を送る。その出力データ妥当信号は、いま正しく送られたデータが データの全バイトを表すことを示すためにメモリ・インターフェイスにより発生 される。

転送状態マシン１１３に対する一連の遷移状態は次の通りである。

第１３図は、入力チャネルを一層詳しく示すものである。この入力チャネルは優 先度フラグづなわち優先度レジスタ１２０と、バイト・カウンタ・レジスタ１２ １と、ポインタ・レジスタ１２２とを含み、それらのレジスタは全てＺバスに接 続される。このチャネルのための入力信号と出力信号は３つの状態マシンにより ａ＋Ｗされる。それらの状態マシンはＴＲＡＮＳＦＥＲ状態マシン１２５と、’ 　ＡＬＴＥＲＮＡＴ　Ｉ　ＶＥ状１？シン１２６と、ＲＥＡ［）状態マシン１２ ７とで構成される。各状態マシンは同じソース９３からクロック・パルスの入力 を受Ｉプる。

ＴＲＡＮＳＦＥＲ状態マシン１２５は、チャネルを介してのメモリ場所へのメツ セージの入力を制御する。メツセージを入力するために必要な命令をプロセッサ が実行すると、プロセッサは、入力すべきバイトの数の指示をバイト・カウンタ ・レジスタ１２１へ０−ドし、メツセージをコピーすべき第１のメモリ場所への ポインタをポインタ・レジスタ１２２へＯ−ドし、入力命令を実行するプロセス の優先度の指示を優先度フラグにセットする。それから、プロセッサは線８５ｂ に対して入力要求を行う。それは転送状態マシン１２５への入力の１つを形成す る。バイト・カウンタ・レジスタ１２１は、入力メツセージの各バイトが受けら れるにつれて、最後に零に達づるまでカウントが減少させられるように構成され た減分器を含む。周られるにつれて、入力メツセージの次のバイトのためのメモ リ宛先アドレスへポインタが増加するように増分器を含む。

転送状感マシン１２５はｔａｌｏｌからセット入力を受け、バイト・カウンタ１ ２１からカウント零信号を線１２８を介して受け、入力要求をｌ１１８５ｂから 受け、ＲＥＡＤＹ信号をＲＥＡＤＹ状態マシン１２７から線１２９を介して受け る。転送状態マシン１２５は、バイト・カウンタ１２１を減少させるために、出 力ＤＥＣＣＯＵＮＴを線１３０に出す。同様に、転送状態マシン１２５は、ポイ ンタ・レジスタ１２２の値を増加さゼるために、出力ＩＮＧＰＯＩＮＴＥＲを線 １３１に生じ、出力書込み要求を線７８に与え、入力ＡＣＫを線９９に与え、Ｒ ＵＮＲＥＱを線８４ｅに与える。

転送状態マシン１２５の一連の状態は次の通りである。

ＩｎｃＰｏｉｎｔｅｒ ｏｅｃｃｏｕｎｔ ツブの形で構成でき、データのバイトがリンク・インターフェイス中の入力レジ スタにより受けられたが、まだ１１１ｆ認応答しないかどうかを示すために用い られる。このＲＥＡＤＹ状態マシン１２７はリセット入力端子１０１を有し、更 に妥当な入力バイトがインターフェイスの入力レジスタで受けられた時に、リン ク・インターフェイスから得た入力（ｇ号入カデータ妥当を紗９８に有する。ま た、状態マシン１２７は、データのバイトがリンク・インターフェイスにより受 けられた時にその状態マシンが１つの状態にセットされ、それから入力ＡＣＫ信 号が線９９にセットされた時にリセットされるように、入力ＡＣＫ信号１ｉ１９ ９から愕られる入力１３２を有する。状態マシン１２７は１つの出力ＲＥＡＤＹ をＩ！Ｊ１２９へ与える。その出力ＲＥＡＤＹは転送状態マシン１２５への入力 と、ＡＮＤゲート１３３への１つの入力と、代替状態マシン１２６へのＲＥＡＤ Ｙ入力１３４とを形成する。

ＲＥＡＤＹ状態マシン１２７の一連の状態は次の通りである。

遷移 ａｎｙ　Ｒｅ５ｅｔ　ＤａｔａＡｂｓｅｎｔＤａｔａＡｂＳｅｎｔ　Δ　１ｎｐ ｕｔＤａｔａＶａｌ　ｉｄ　ＤａｔａＡｂｓｅｎｔＤａｔａ八ｂｓｅｎｔ　へＩ ｎＤｕｔＤａｔａＶａｌｉｄ　Ｒｅａｄｙ　ＤａｔａＰｒｅｓｅｎｔＤａｔａＰ ｒｅＳｅｎｔ　△ＩｎｐｕｔＡｃｋ　Ｒｅａｄｙ　ＤａｔａＰｒｅｓｅｎｔＤａ ｔａＰｒｅｓｅｎｔ　］　ｎｐｕｔＡｃｋ　ＤａｔａＡｂｓｅｎｔネルのための 命令を実行するプロセスを取り扱う。

ＲＥＡＤＹ入力１３４に加えて、代替状態マシン１２６はリセット入力１０１と 、可能化人力８５Ｃと、状態質問入力８５ｄとを有する。代替状態マシン１２６ はＲＥＡＤＹＲＥＱ出力１３５を発生して、それを信号１１８４Ｇへ与え、更に 、出力ＲＥＰＬＹを線１３６に生ずる。この出力はＡＮＤゲート１３３への第２ の入力を形成する。出力線１３５と８４ｅはＯＲゲート１３７への入力を形成す る。このＯＲゲートはＡＮＤゲート１３８へ出力を与える。このＡＮＤゲ−トは 入力チャネルを用いるプロセスの優先度を示す入力も線１３９から受ける。

線８５上の入力信号を用いることにより、プロセッサは入力要求を行うことがで き、またはチャネルを可能状態にでき、あるいは状態質問を行うことができる。

それらについては後で詳しく説明する。リンクはＲＵＮ要求またはＲＥＡＤＹ要 求を線８４へ与え、ＲＥＡＤＹ要求またはＲＵＮ要求が行われた時に優先度が線 ８４ｄ上に示される。ＡＮＤゲート１３３を設けることにより、ＲＥＡＤＹ状態 を線８０上に指示できる。

代替状態マシン１２６の一連の状態は下記の通りである。

遷移 Ｄｉｓａｂｌｅｄ　５ｔａｔｕｓＥｎｑｕｉｒｙ　ＤｉｓａｂｌｅｄＤｉｓａｂ ｌｅｄ　Δ５ｔａｔｕｓＥｎｑｕｉｒｙ　ハＥｎａｂｌｅへＲｅａｄｙ　Ｒｅａ ｄｙＲｅｑ　Ｄｉｓａｂｌ　１ｄＤｉｓａｂｌｅｄ　△５ｔａｔｕｓＥｎｑｕｉ ｒｙ　ハＥｎａｂｌｅへＲｅａｄＶ　’　ＥｎａｂｌｅｄＤｉｓａｂｌｅｄ　Δ ５ｔａｔｕｓＥｎｑｕｉｒｙ　／＼Ｅｎａｂｌｅ　ＤｉｓａｂｌｅｄＥｎａｂｌ ｅ　５ｔａｔｕｓＥｎｑｕｉｒｙ　Ｒｅｐｌｙ　ＤｉｓａｂｌｅｄＥｎａｂｌｅ ｄ　△５ｔａｔｕＳＥｎｑｕｉｒｙ　八Ｒｅａｄｙ　ＲｅａｄｙＲｅｑ　Ｄｉｓ ａｂｌｅｄＥｎａｂｌｅｄ　ΔＳｔａｔｕＳＥＭｕ＋ｒｙハＲｅａｄｙ　Ｅｎａ ｂｌｅｄ出力チャネル９０と入力チャネル９１はプロセッサおよびメモリと通信 するが、第８．９図に示すプロトコルに従って出力すべきデータ・パケットまた は確認応答パケットを作り、かつ、別のマイクロコンピュータにより出力された それらのパケットのいずれかを受けて、認知するのはリンク・インターフェイス ９２である。このリンク・インターフェイスはビット・カウンタ１４１を有する 出力状態マシン１４０と、ピッによって構成される。そのリンク・インターフェ イスは出力レジスタ１４４も含む。この出力レジスタは出力データ・バス９５に 接続され、データのバイトを受けるように構成される。入力データを受けるため に入力レジスタ１４５が入力ビン２６に接続される。このレジスタ１４５は入力 データ・バス９７を介してメモリ・インターフェイスに接続される。リンク・イ ンターフェイスは２つのレディ指示器１４６．１４７も含む。それらの各レディ 指示器はフリップフロップを有する。リンク・インターフェイスは２つのラッチ １４８．１４９も含む。各ラッチもフリップフロップを有づる。リンク・インタ ーフェイスは３個のＡＮＤゲート１５０，１５１．１５２とＯＲゲート１５３’ ｂ含む。出力データ・マシン１４０は下記のような複数の入力および出力を有す る。

朋１　目的 １６０　Ｒｅ５ｅｔ　信号＠　１０１に接続したリンクインターフェイスリセッ ト １６１　Ｄａｔａｇｏ　データ転送初期化１６２　Ｃｏｕｎｔｚｅｒｏ　ビット カウントが０かどうかテスト １６３　Ａｃｋｇｏ　確に応答化ｑ転送初期化出　力　： １６４　Ｌｏａｄｃｏｕｎｔ　ビットカウンタの値を転送されるべきビット数に セット １６５　ＤｅＣＣＯｕｎｔ　ビットカウンタを１だけ減らす １６６　ｏｎｅｏｕｔ　出力ビン２７を１にセット１６７　ＤａｔａＯＬＩｔ　 出力ビン２７をシフトレジスタの最下位ビットにセット １６８　５ｈｉｆｔｏｕｔ　データレジスタを１位置だけシフト １６９　Ｄｔａｇｏｎｅ　データ転送完了１７０　ＡＣｋＱＯｎｅ　確認応答信 号転送完了入力状態マシン１４２は次のような入出力を有する。

１７１　Ｒｅ５ｅｔ　信号線１０１に接続したリンクインタフェイスリセット１ ７２　Ｄａｔａｉｎ　入力ビン２６からのデータ１７３　Ｃｏｕｎｔｚｅｒｏ　 ビットカウントがＯかどうかテスト出カニ １７４　Ｌｏａｄｃｏｕｎｔ　ットカウンタの値を受信すべきビット数にセット １７５　Ｄｅｃｃｏｕｎｔ　ビットカウンタを１だけ減らす１７Ｂ　５ｈｉｆｔ ｉｎ　ビンから最下位ビットを取り込んでデータレジスタを１位置だけシフト １７７　５ｅｔｄａｔａｒｅａｄｙ　データ転送完了の受信１７８　５ｅｔａｃ ｋｒｅａｄｙ　確認応答信号転送完了１７）受信出力状態マシンの一連の状態は 以下のとおりである。

１、ａｎｙ　Ｒｅ５ｅｔ　１ｄｌｅ ２、１ｄｌｅ　（△Ｄａｔａｇｏ）　ハ（△ＡＣｋＱＯ）　１ｄｌｅ３、１ｄｌ ｅ　Ａｃｋｇｏ　０ｎｅｏｕｔ　ａｃｋｆｌａｇ４、１ｄｌｅ　（△ＡＣｋＱＯ ）ハＤａｔａｇｏ　０ｎｃｐｕｔ　ｄａｔａｒｌａｇ５、ａｃｋｆｌａｇ　Ａｃ ｋｇｏｎｅ　１ｄｌｅ６、ｄａｔａｒｌａｇ　０ｎｅｏｕｔ　ｄａｔａｂｉｔｓ ＬＯａｄＣＯＩＩｎｔ ７、　ｄａｔａｂｉｔｓ　△ｃｏｕｎｔｚｅｒｏ　ｏｅｃｃｏｕｎｔ　ｄａｔａ ｂ＋ｔｓＳｈｉｆｔｏｕｔ Ｄａｔａｏｕｔ ８、ｄａｔａｂｉｔｓ　ｃｏｔ＋ｎｔｚｅｒｏ　Ｄａｔａｇｏｎｅ　ｉｄｌｅ入 力状態マシン１４２の一連の状態は以下のとおりである。

入力状態マシン１４２ １、　ａｎｙ　Ｒｅ５ｅｔ　１ｄｌｅ ２、１ｄｌｅ　ΔＤａｔａｉｎ　１ｄｌｅ３、１ｄｌｅ　Ｄａｔａｉｎ　５ｔａ ｒｔ４、５ｔａｒｔ　△Ｄａｔａｉｎ　５ｅｔＡｃｋｒｅａｄｙ　１ｄｌｅ５． ５ｔａｒｔ　Ｄａｔａｉｎ　ＬｏａｄＣｏｕｎｔ　ｄａｔａｂｉｔｓｅ、　ｄａ ｔａｂｉｔｓ　△Ｃ０ｕｎｔＺｅｒＯ５ｈｉｆｔｉｎ　ｄａｔａｂｉｔＳＤｅｃ Ｃｏｕ、ｎｔ ７、　ｄａｔａｂｉｔＳ　ｃｏｕｎｔｚｅｒｏ　５ｈｉｆｔｉｎ　ｄａｔａｅｎ ｄ８、ｄａｔａｅｎｄ　５ｅｔＤａｔｒｅａｄｙ　１ｄｌｅ出力欄の下側に特定 の出力が記載されている両方の状態マシンに対して、その特定の出力を示すため に信号１が発生されることをこれは意味する。他の全ての時には記載されていな い各出力の信号値は零の形である。入力欄の下に記載されている入力を除く全て の入力は無視される。記号＼／、八およびΔはそれぞれプール演算ＡＮＤ、ＯＲ ，ＮＯＴを示すために用いられ−る。

ランチ１４８の目的は出力動作を制ｍａすることである。データのバイトが出力 されると、出力端子１６９からの信号が、入力状態マシンから出力端子１７８か らの確認応答信号によってラッチ１４８がセットされるまで、それ以上の出力を 阻止するためにＡＮＤゲート１５０を制御する状態にラッチ１４８をセットする 。同様に、ラッチ１４９は入力動作を制御する。

データが受けられると、Ｉ！１ｉ１７７上の信号がラッチ１４９をセットして、 確認応答が送られるまでデータが入力されたことを思い出させる。それはＡＮＤ ゲート１５２を制御して、確認応答が送られたことを示す出力１７０によってラ ッチ１４９がリセットされるまで、ＡＣＫＧＯ入力を出力状態マシンへ与えられ るようにする。

このリンク・インターフェイスの動作は次の通りである。まず、出力リンクがデ ータを出力することを希望している状況について考える。第１２図の出力チャネ ルはデータをバス９５に沿って出力レジスタへ供給させ、出力データ妥当信号が レディ指示器１４７をセットする。この指示器１４７の出力はＡＮＤゲート１５ ０へ与えられ、ラッチ１４８の状態はＤａｔａＧＯ信号が１６１に入力されるよ うなものである。ピン２７における出力はＯＲゲート１５３を通じてとり出され るから、その出力は、出力状態マシンから出力端子１６７に供給される信号に応 じて、出力状態マシンからの出力端子１６６上の信号、またはＡＮＤゲート１５ １の出力端子における信号より成る。出力状態マシン１４０についての；ｉ移牧 かられかるように、リセットされた後でこのマシンが遊び状態になっている時は 、線１６６へは指示された出力が与えられないから、零を示す信号レベルが出力 ピン２７へ与えられる。入力端子１６６へ［）ａｔａＧｏ信号が与えられると、 これは、入力ＤａｔａＧｏが存在して、Ａ　ｃｋＧｏ信号が存在しない状態表の ４行に対応する。そうすると、この表に示されているように信号Ｏｎｅｏｕｔが 出力端子１６６に発生させられる。そのために信号１が出力ピン２７に与えられ 、第８図に示されているデータ・パケットの最初のビットを形成する。それから 、出力状態マシンは、状態表の６行かられかるように、ｒＤａｔａ　Ｆｌａｇ　 Ｊと呼ばれる状態へ移る。この状態においては、それ以上の入力が与えられない と、状態マシンは別のＱ　ｎｅｏｕｔ信号を出力端子１６６に生じさせ、Ｌｏａ ｄ　ｃｏｕｎｔ信号を出力端子１６４に生じさせる。そのために第２の信号値１ がピン２７によって出力させられ、それにより第８図におけるデータ・パケット の２つのスタート・ビットを形成する。ビット・カウンタ１４１には、出力すべ きビットの数もロードされる。この場合にはその数は８である。そうすると出力 状態マシンは「ｄａｔａｂｉｔｓＪと呼ばれる状態になる。そうすると、状態表 の７行と８行かられかるように、レジスタ１４４のデータ内容を出力ピン２７へ 出力させるように、ｄａｔａｏｕｔ信号がＡＮＤゲート１５１へ与えられる。出 力端子１６８に生じた桁送り出し信号がレジスタ１４４からデータを順次放出さ せ、その結果としてビット・カウンタ１４１内のカウントが減少させられる。状 態表の８行に示すようにカウンタが零に達すると、４１．１６９に□　ａｔａｇ ｏｎｅ信号が出力される。その信号はラッチ１４８を変化させて□　ａｔａｏｏ 信号を入力端子１６１から除去する。状態表の８行かられかるように、線１６６ ．１６７における信号は示されていない。その理由は、＄１１６６〜信＠値Ｏが 再び与えられ、その信り値はＯＲゲート１５３と出力ビン２７を介して与えられ ることにより、第８図に示すデータ・パケットの終りにストップ・ビットＯを形 成する。出力状態マシンは遊び状態へ戻る。

出力チャネルは確認応答パケットを送るためにも使用できる。入力チャネルがデ ータのバイトを受けると、その入力チャネルは、第９図に示すような種類の確認 応答パケットを出力するために、信号を出力状態マシンへ送る。信号がレディ指 示器１４６からＡＮＤゲート１５２へ送られ、この時のラッチ１４９の状態によ り、出力状態マシン１４０の入力端子１６３へＡＣＫＧＯ信号を与えることがで きる。これは出力状態マシン１４０の状態表の３行に対応し、これかられかるよ うに、ｏｎｅｏｕｔ出力が出力端子１６６に出力させられる。ピン２７における 信号のレベルが以前の零レベルから、第９図に示す確認応答パケットの最初のビ ットを構成する１へ変えられるように、前記ｏｎｅｏｕｔ出力はＯＲゲート１５ ３を通される。これによって出力状態マシン１４０の状態がＡＣＫＦＬＡＧと呼 ばれる状態に変えられ、この出力状態マシン１４０の状態表の５行かられかるよ うに、出力状態マシン１４０の状態が上記のように変化しても線１６６．１６７ にそれ以上の出力は与えられない。このことは、出力端子２７における信号のレ ベルが零へ戻って、第９図に示す確認応答パケットの２１目のビットを与えるよ うに、出力端子１６６における信号のレベルが零レベルへ戻ることを意味する。

出力状態マシン１４０は、ラッチ１４９の状態を変えてＡＮＤゲート１５２の出 力を変えることにより入力端子１６３からＡＣＫＧＯ信号が除去されるように、 線１７０にＡＣＫＧＯＮＥ出力を与える。それからこの状態マシンは遊び状態へ 戻る。

次に、入力状態マシン１４２の動作について説明する。この入力状態マシンは線 １０１上のリセット信号によってリセットされ、入力状態マシン１４２の状態表 の１行の記載に従って、そのリセットにより、表に記載される出力は発生されず 、この入力状態マシンを遊び状態に置く。出力が表に記載されないから、全ての 出力端子に生ずる信号のレベルは零である。入力端子１７２は入力ビン２６に接 続され、Ｄａｔａｌｎ信号が無い限りはこの入力状態マシンは状態表の２行に従 って遊び状態に留る。第８図に示すような種類のデータ・パケット、または第９ 図に示すような種類の確認応答パケットのスタート・ビットが到達したために、 入力端子１７２がＤａｔａＩｎ信号が受けられると、この入力状態マシンは状態 表の３行目に記載されている状態へ直ちに移り、出力は生じないが、スタートと 呼ばれる状態へ移る。入力ビン２６に到達づる次のビットが、第９図に示す確認 応答パケットに従ってＯであるとすると、入力状態マシン１４２の状態表の４行 が適用される。そのパケットの最初のビットの到達により、マシンはスタートと 呼ばれる状態におかれているが、そのパケットの２番目のビットはＯであるから 線１７２にはもはや□ａｔａ１ｎ信号が無く、状聾表の４行の記載に従って出力 ５ＥＴＡＣＫＲＥＡＤＹが出力端子１７８に生じさせられ、そのためにこの入力 状態マシンは遊び状態に戻る。線１７８に生じた出力は、確認応答パケットが受 けられたことを出力状態マシンに指示するために、ラッチ１４８へ与えられる。

その出力はＲｅａｄｙ指示器１４７へも与えられる。

しかし、入力ビン２６に与えられたパケットの２番目のビットがＯではなくて１ であるとそのパケットは第８図に示すような種類のパケットであるか、状態表の ５行目から、データ・パケットの最初のビットのために入力状態マシンはスター ト状態となり、入力はいまは入力端子１７２に与えられる［）ａｔａｌｎである 。

それによって出力端子１７４に出力１ｏａｄｃｏｕｎｔが与えられて、ビット・ カウンタ１４３に、データ・パケットにおいて予測される数のビットがロードさ れる。この場合には、ビットの数はデータの７バイトに対応する８である。次に この入力状態マシンは新しい状態ｄａｔａｂｉｔｓへ移り、状態表の６行目から れかるように、入力１７３が零に達しない限りは入力状態マシンは出力１１１７ ６上の桁送り込み信号のために、入力ビットを入力レジスタ１４５に沿って順次 動かすという一連の動作を行わせ続け、出力端子１７５におけるＤＥＣＣＯＬＩ ＮＴ信号のためにカウンタ１４３におけるカウントを逐次減少させる。カウンタ １４３のカウントが零に達すると（これは請求められているデータの８ピツトが いま受けられたことを示す）、入力状態マシンの状態表の７行目が適用されて、 その入力状態マシンは以前として状態ｄａｔａｂｉｔｓにあり、カウントＯ信号 が線１７３に受けられる。それによって線１７６へ５ｈｉｆｔｉｎ出力が与えら れて最後のｄａｔａｂｉｔを入力レジスタ１４５内へ動かし、入力状態マシンの 状態はｄａｔａｅｎｄ状態へ変る。状態表の８行目は、この状態においてはＳ　 ｅｔ［）　ａｔａｒｅａｄｙ信号が線１７７へ出力されて、ラッチ１４９とレデ ィ指示器１４６の内容を変更させることを示す。それから入力状態マシン１４２ は遊び状態へ戻る。レディ指示器１４６へ与えられた３ｅｔ［）　ａｔａｒｅａ ｄｙ信号は信号「入力データ妥当」を線９８へ与えて、データの全バイトがいま 入力レジスタ１４５により受けられたことを示す。

したがって、第１４図に示すリンク・インターフェイスは、第８図に示す種類の パケットまたは第９図に示す種類の確認応答パケットでデータを出力できるよう に、出力状態マシン１４０および関連するビット・カウンタ・ラッチならびにグ ー！・てパケット発生器を構成することがわかるであろう。入力状態マシン１４ ２と、それのビット・カウンタおよびラッチは、第９図に示す種類のｒＩｌ認応 答パケットまたは第８図に示す種類のデータ・パケットのいずれかを入力ビン２ ６で受けたかを識別できるパケット・デコーダを構成する。データ・パケットの 場合には、入力状態マシンは入力レジスタ１４５ヘロードして、完全なバイトが 受けられた時にレディ指示器１４６から出力を与える。′ｆｌｌ認応答パケット の場合には、入力状態マシンは入力レジスタ１４５にロードせず、次のデータ・ パケットの出力を制御するために出力信号を使用させる・その出力信号はラッチ １４８を変更させて次のｄａｔａＱ。

信ＭをＡＮＤゲート１５０を通じて送らせる。それは、出力すべきそれ以上のバ イトをいまバス９５に沿って出力レジスタ１４４へ供給できることを、１１９４ 上の出力ＡＣＫ信号に指示させる。データのバイトが入力レジスタ１４５により 受けられ、それからバス９７を介してそれの宛先へ転送されると、データΩ別の バイトを入力できる前にＴｌ　ｍ応答パケットを出力ビン２７により必ず送るよ うに、入力確認応答信号が線９９ａのために発生される。

第１４図に示すリンク・インターフェイスを用いることにより、メツセージをデ ータの１つまたはそれ以上のバイトで構成できることがわかるであろう。各バイ トは第８図に示す種類のパケットで別々に送られる。第８図に示す種類の各パケ ットが入力ビンにより受けられると、次のデータ・パケットを送れるようにする ためには、第９図に示′ｒｊ！！類の確認応答を関連する出力ビンにより出力せ ねばならない。同様に、次のデータ・パケットの出力を継続できるようにするた めには、出力ビンは出力される各データ・パケットに対する確認応答パケットを 持たなければならない。

各バイトは別々に送り、かつ確認応答せねばならないが、メツセージ伝送を終ら せるためには、プロセッサは、複数バイトより成るメツセージを送り、または受 けることにより１つの出力または入力に応答することをめられる。

上記の例においては、入力チャネルと出力チャネルおよびリンク・インターフェ イス内の全ての状態マシンには共通りロックからタイミング・パルスが供給され る。このタイミング・パルスはデータのビット周波数と、出力ビン２７により送 られる確認応答パケットのピット周波数をｔ、ＩＩ御りるのに用いられる。上記 の例では、メツセージの伝送を行うためにリンク・インターフェイスが接続され る他の装置へ同じりロックからタイミング・パルスが与えられる。このようにし て入力状態マシン１４２と、入力ビン２６からの入力データとの間で同期が行わ れる。しかし、通信目的のために一緒に１１続される種々の装置が種々のりロッ クを使用できるように、入力ビン２６と入力状態マシン１４２の間の同期ロジッ クで動作するようにリンク・インターフェイスを機成できる。それら種々のクロ ックは同じ周波数を有しなければならないが、位相は異ってもよい。各入力ビッ トごとに信号レベルが数回標本化されるように、メツセージ中のビット・パター ンの周波数より高い周波数で入力ビット・パターンを標本化するためにその同期 ロジックを構成できる。このようにして、スタート・ビットの前縁部を検出でき 、スタート・ビットの前縁部を検出してから所定部間経過後に入力ビン２６にお ける信号のレベルを妥当として処理できる。このようにして、各入力ビットの持 続時間のほぼ中間で入力データの標本化が行われる。

記　法 マイクロコンピュータがどのように動作するのか、とくにそれの機能、動作およ び手続きについての以下の説明においては、ＯＣＣＡＭ　（前記Ｉ　ＮＭＯＳイ ンターナショナルｐｌｃの商標）言語に従って記法が用いられる。この言語は、 英・国所在のインモス社（Ｔ　ＮＭＯ８Ｌ　１ＩＩｌｉｔｅｄ）により１９８３ 年に出版および配布された［プロノラミン　・マニュアル（Ｐ　ｒｏｇｒａｍｍ ｉｎｏ　Ｍ　ａｎｕａｌ）　−０ＣＣＡ　Ｍ　Ｊという標題の小冊子に記載され ている。更に、使用されたこの記法がヨーＯツバ特許出願第１１０６４２号に詳 しく述べられている。簡単にするためにこの明細書ではくり返えさない。しかし 、ヨーロッパ特許出願第１１０６４２号に記述されているＯＣＣＡＭおよび使用 されている記法の説明を参考までにここに含める。

上記の記法に加えて、以下の説明は下記のように定゛義されるあるメモリ・アク セスについて述べたものである。

Ａｔ１４ｏｒｄ［Ｂａ５ｅ、　Ｈ，Ａ）　Ｂａ５ｅからＮ１目のワードを示すよ うにＡをセット ＡｔＢｙｔｅ（Ｂａｓｅ、Ｎ、Ａ）　Ｂａ５ｅからＮ番目のバイトを示すように Ａをセット ＲＩｎｄｅｘＷｏｒｄ（Ｂａｓｅ、Ｎ、Ｘ）　Ｂａ５ｅからＮ番目のワードの値 にＸをセット ＲＩｎｄｅｘＢｙｔｅ（Ｂａｓｅ、Ｎ、Ｘ）　Ｂａ５ｅからＮ番目のバイトの値 にＸをセット ＷＩｎｄｅｘＷｏｒｄ（Ｂａｓｅ、　Ｎ、　Ｘ）　Ｂａ５ｅからＮ？８目のワー ドの値をＸにセット ＷＩｎｄｅｘＢｙｔｅ（Ｂａｓｅ、　Ｎ、　Ｘ）　Ｂａ５ｅからＮＭ目のバイト の値をＸにセラ１− ＷｏｒｄＯｆｆｓｅｔ（Ｂａｓｅ、　Ｘ、　Ｎ）　ＸとＢａ５ｅとの間のワード 数をＮにセット マイクロコンピュータを用いた手続 以下に１３の異なる手続＜ＰＲＯＣ）を示す。はじめの６つの手続はプロセッサ のふるまいを記述するのに用いられる。

Ｄｅｑｕｅｕｅ Ｒｕｎ ｓｔａｒｔＮｅｘｔｐｒｏｃｅｓｓ ｔｌａｎｄ　１ｅＲｕｎＲｃｑｕｅｓｔＨａｎｄ　１ｅＲｅａｄｙｌ（ｅｑｕｅ ｓｔＢＩｏｃｋＣｏｐｙＳｔｅｐ 手続ｊ［）ｅｑｕｅｕｅＪは優先度ｒＰｒｉＪプロセスの前にあるプロセスを実 行持ちの列に並ばせる。

１、　ＰＲＯＣｋＱｕｅｌｌｅ　− ２、３ＥＱ ３、　ＷｐｔｒＲｅｇ［Ｐｒ１ｌ　：ｗ　ＦｐｔｒＲｅＯ［Ｐｒ１ｌ　’４、１ Ｆ ５、　ｒＤｔｒＲｅａ［Ｐｒ１ｌ　−ＢｐｔｒＲｅｇ［Ｐｒ１１６、　Ｆｐｔｒ Ｒ１１ｉｉｌ！［Ｐｒ１ｌ　：＝　Ｎ０１ＰｒＯＣｅＳＳ、ｐ７、　ＴＲＵＥ ８、　Ｒ１ｎｄｅｘ￥ｌｏｒｄ（ＦｐｔｒＲｅｇ［Ｐｒ山Ｌｉｎｋ、ｓ、　Ｆｐ ｔｒＲｅｇ［Ｐｒ１ｌ）９、　ＲＩｎｄｅｘＷｏｒｄ（ＷｐｔｒＲｅｇ［Ｐｒ１ ｌ、　Ｉｐｔｒ、Ｓ、　ＩｐｔｒＲｅＱ［Ｐｒ１ｌ）　：手続ｒＲＬＩＮＪは、 ＰｒｏｃＤｅｓｃレジスタに記述子が含まれているプロセスをスケジュールする 。即ち、既に実行されている優先度１のプロセスに螢光して優先度Ｏのプロセス の実行を直ちに開始する。

１、　ＰＲＯＣＲｕｎ　＝ ２、　５ＥＱ ３、ＰｒｏｃＰｒｉｒｌａｇ　ニー　Ｐｒ０ＣＤｅＳＣＲＱＱ八　１４、Ｐｒｏ ｃＰｔｒＲｅｇ　：＝ＰｒｏｃＤｅｓｃＲｅｇ　Ａ　（ＮＯＴｌ）５、　１Ｆ ６、　（Ｐｒｉ　＝　０）ＯＲ（（ＰｒｏｃＰｒｉＦｌａｇ　＝　Ｐｒ１）ＡＮ Ｄ　（ＷｐｔｒＲｅｇ［Ｐｒ１ｌ　＜＞ＮｏｔＰｒｏｃｃｓｓ、０）） ７、　３ＥＱ−−プロセスの列に加える８、　１Ｆ ９、　ＦｐｔｒＲｅｇ［ＰｒｏｃＰｒｉＦｌａｇｌ　−ＮｏｔＰｒｏＣｅｓｓ、 ｐｌｏ、　ＦｐｔｒＲｅｇ［ＰｒｏｃＰｒｉＦＩａｇ）　：＝　ＰｒｏｃＰｔｒ Ｒｅｇｌｌ、　ＴＩＩＩＩＦ １２、　ＷｌｎｄｅｘＷｏｒｄ（ＢｐｔｒＲｅｇ［ＰｒｏｃＰｒｉｒｌａｇｌ、 　Ｌｉｎｋ、ｓ、　ＰｒｏｃＰｔｒＲｅｇ）１３、　ＢｐｔｒＲｅｇ［Ｐｒｏｃ ＰｒｉＦｌａｇｌ　ニー　ＰｒｏｃＰｔｒＲｅｇ１４、　７ＲＵＥ １５、　５ＥＱ−Ｐｒｉ　１を妨げるＰｒｉ　Ｏまたは　Ｐｒｉ　１　と　１ｄ ｌｅ　Ｉｌｌ／ｃ１６、　Ｐｒｉ　ニー　ＰｒｏｃＰｒｉＲｃｇ１７、　Ｗｐｔ ｒＲｅｇ［Ｐｒ１ｌ　ニー　ＰｒｏｃＰｔｒＲｅｇ１８、　Ｒ１ｎｄ１１！ＸＷ Ｏｒｄ（ＷＤｔｒＲｅｌ：ｌ［Ｐｒ１ｌ、　ＩＤｔｒ、Ｓ、　ＩｐｔｒＲｅｇ［ Ｐｒ１ｌ）１９、　０ｒｅｏ［Ｐｒ１ｌ　：＝　ｏ　：手続［５ｔａｒｔＮｅｘ ｔＰｒｏｃｅｓｓＪは現在実行中のプロセスのスケジュールを解除するとともに 、もし他の実行可能なプロセスがあれば、次に実行可能なプロセスを選択する。

従って実行すべき優先度０のプロセスがもはやなければ、中断されていた優先度 １のプロセスが続行される。

手続「５ｔａｒｔＮｅｘｔＰｒｏｃｅｓｓＪは、セットされている５ＮＰＦＩａ Ｏの結果として常に実行される。従ってこのプロセスにおける第１の動作はこの ５ＮＰＦ　ｌａｇをクリアすることである。

１、　ＰＲＯＣ５ｔａｒｔＮｅＸｔＰｒＯＣｅＳＳ　−ζ　ＳＥＱ　−３ＮＰフ ラグクリア ３、５ＮＰＦｌａａ［Ｐｒ１ｌ　：＝　０４、１Ｆ ５、　ＦｐｔｒＲｅｇ［Ｐｒ１ｌ　＜＞　ＮｏｔＰｒｏｃｅｓｓ、ｐ６、　Ｄｅ ｑｕｅｕｅ １１、　０４ｐｔｒＲｅｇ［Ｐｒ１ｌ　＝　ＮｏｔＰｒｏｃｅｓｓ、ｐ）　ＡＮ Ｄ１２、　（ＦｐｔｒＲｅｏ［Ｐｒ１ｌ　＜＞　ＮｏｔＰｒｏｃｅｓｓ、ｐ）１ ３、　Ｄｅｑｕｅｕｅ １４、　ＴＲυ「 １ｓ、　５ＫＩＰ １６、　Ｐｒ１＝１ １７、　ＷｐｔｒＲｅｇ［Ｐｒ１ｌ　ニー　ＮｏｔＰｒｏｃｅｓｓ、ｐ　：手続 ［ＨａｎｄｌｅＲｕｎＲｅｑｕｅｓｔ　Ｊは「ＲｕｎＲｅｑｕｅｓｔ　Ｊを作る プロセッサへのリンクの結果として実行される。この手続における記述で、ｒ　 ＰｏｒｔＮｏＪは要求を作るリンクの数である。この手続は、リンクと結合して いるプロセスワードの内容に「ＰｒｏｃＤｅｓｃＲｅｇ　Ｊをロードすることに よって動作する。

１、　ＰＲＯＣＨａｎｄｌｅＲｕｎＲｅｑｕｅｓｔ（ＶＡＲＰｏｒｔＮｏ）　＝ ２、　５ＥＱ ３、　ＲＩｎｄｅｘＷｏｒｄ（ＰｏｒｔＢａｓａ、ＰｏｒｔＮｏ、ＰｒｏｃＤｅ ｓｃＲｃｇ）４、　Ｒｕｎ： 手続［Ｈａｎｄ　ＩｅＲｅａｄｙＲｅｑｕｅｓｔ　Ｊは「ＲｅａｄｙＲｅｑｕｅ ｓｔ　Ｊを作るプロセッサへのリンクの結果として実行される。

この手続における記述で、「、ＰｏｒｔＮｏＪはリンクの数、［ＰｏｒｔＢａｓ ｅＪは節１のリンクのアドレスである。この手続は、リンクに結合しているプロ セスワードの内容からの代替入力となるプロセスを識別する。この手続は、この プロセスが適当なものであるかどうかスケジる。

１、　ＰＲＯＣＨａｒＫＩｌｅＲｅａｄｙＲｅｑｕＱＳｔ（ＶＡＲＰｏｒｔＮｏ ）　＝２．　３ＥＱ ３、　Ｒ１口（ＩｅＸＷＯｒｄ（ＰＯｒｔＢａＳｅ、ＰＯｒｔＮＯ，ＰｒｏｃＤ ｅｓｃＲｅｇ）４、　ＰｒｏｃＰｔｒＲｃｇ　：＝　ＰｒｏｃＤｅｓｃＲｅｇ　 ハ（ＮＯＴ　１）５、　ＲＩｎｄｅｘＷｏｒｄ（ＰｒｏｃＰｔｒＲｅｇ、　５ｔ ａｔｅ、ｓ、　ＴｅｍｐＲｅｇ）６、　１Ｆ ７、　ＴｅｍｐＲｅＯ−Ｅｒｉａｂｌｔｎｇ、Ｄ８、　ＷＩｎｄｅｘＷｏｒｄ（ ＰｒｏｃＰｔｒＲｅｇ、　５ｔａｔｅ、ｓ、　Ｒｅａｄｙ、ｐ）９、　Ｔｅｍｐ Ｒｅｇ−Ｒｅａｄｙ、ｐｌｏ、　３ＫＩＰ ｉｔ　ＴｅｍｐＲｅｇ　−Ｗａｉｔｉｎｇ、ｐ１２、　３ＥＱ １３、　ＷＩｎｄｅｘＷｏｒｄ（ＰｒｏｃＰｔｒＲｅｇ、　５ｔａｔｅ、ｓ、　 Ｒｅａｄｙ、ｐ）１４、　Ｒｕｎ　： 手続「ＢＩＯＣｋＣＯＩ）ＶＳｔＱρ」は、転送すべき情報の１バイトを発生す る。この手続は、常にｒ　ＣｏｐｙＮａｏＪがゼットされた結果として実行され る。この手続により、情報の最後のバイトがコピーされると、ｒ　ＣｏｐｙＦ　 ｌａｇＪがクリアされ、ｒｉｒｅｏＪがプロセス記述子を含んでいるときにはそ のプロセスはスケジュールされる。

１、　ＰＲＯＣＢｌｏｃｋＣｏｐｙＳｔｅＤ　ｔ２、　３ＥＱ ３、　Ｒ］ｎｄｅｘＢｙｔｅ（Ｃｒｅｇ［Ｐｒ１ｌ、　ｏ、　０ｒｅＱ（Ｐｒｉ ｌ）４、　ＷｉｎｄｅｘＢｙｔｅ（Ｂｒｅｇ［Ｐｒ１ｌ、　Ｏ，Ｏｒｅｇ［Ｐｒ １ｌ）５、　ｏｒｅｇ（ｐｒＢ　：　０ ６、　Ａｔｅｙｔｅ（ｃｒｅｇｔｐｒｔｌ、　１．　Ｃｒｅｏ［Ｐｒ１ｌ）７、 　ＡｔＢｙｔｅ（Ｂｒｅｏ［Ｐｒ１ｌ、　１、Ｂｒｅｌｌ［Ｐｒ１ｌ）８、　Ａ ｒｅｇ［Ｐｒ１ｌ　ニー　Ａｒｅｇ［Ｐｒ１ｌづ９、　１Ｆ １０、　ＡｒｅＯ［Ｐｒｉ］＝Ｏ−−ブロックコピー完了１２、　３ＥＱ １３、　ＣｏｐｙＦＩａｏ［Ｐｒ１ｌ　ニー　０１４、　１Ｆ １５、　Ｔｒｅｇ［Ｐｒｉｌ　＜＞　Ｎ０１ＰｒＯＣｅＳＳ、ｐ１６、　５ＥＱ １７、　ＰｒｏｃＤｅｓｃＲｅｇ　ニー　Ｔｒｅｇ［Ｐｒ１１１Ｂ、　Ｒｕｎ １９、　７ｒｅｇ［Ｐｒ１ｌ　−ＮｏｔＰｒｏｃｅｓｓ、ｐ２０、　５ＫＩＰ ２１、　ＴＲＵＥ ２２、　３ＫＩＰ　： プロセッサは一連の動作を実行する。それらの動作は現在のプロセスのためまた はリンクのために行われる。

現在のプロセスのために実行できる動作はｊ　５ｔａｒｔＮｅＸｔＰｒＯＣｅＳ Ｓ　Ｊを実行すること、ｒ　ＢＩＯＣｋＣＯＤＶＳｔｅｌ）　Ｊを実行すること 、または命令のフェッチ、復号および実行を行うことである。

リンクのために実行できる動作は［ＨａｎｄｌｅＲｕｎＲｅＱｕｅＳｔ　Ｊを実 行すること、またはｒ　Ｈａｎｄ　ＩｅＲｅＪｙＲｅｑｕｅｓｔ　Ｊを実行する ことである。

それらの各動作は一連のマイクロ命令に対応する。

それらの動作を含む任意のシーケンス中の最後のマイクロ命令は「ＮｅｘｔＡｃ ｔｉｏｎＪである。これによってプロセッサは次に実行すべき動作を選択させら れる。

次に、「ＮｅｘｔＡｃｔｉｏｎＪマイクロ命令が実行される時、どの動作を行う べきかをプロセッサがどのようにして決定するかについて説明する。

同期ロジック１０は、任意の時刻に、たかだか１つのｒ　ＲｕｎＲｅｑｕｅｓｔ 　Ｊまたは「ＲｅａｄｙＲｏｑｕｅｓｔ　Ｊをプロセッサへ送る。同期制御ロジ ック、まだ渋んでいない優先度Ｏの要求かある時は、優先度１の要求を送らない 。

この結果として、要求の存在を示す信号と、その要求の優先度を示づ信号との２ つの信号がＣｏｎｄｉｔｉｏｎＨＬＩｌｔｉｐｌｅＸＯｒに入れられる。

ＣｏｎｄｉｔｉｏｎＨｕｌｔｉｐｌｅｘｏｒは現在選択され、ている５ＮＰＦＩ ａｏと現在選択されているｃｏｐｙＦｌａｏとからの信号も有する。したがって 、それは下記のようにして選択を行うことができる。

５ＮＰＦＩａａ　［Ｐｒｉ　］がセセラされたとすると、プロセッサは「５ｔａ ｒｔ）ｌｅｘｔＰｒｏｃｅｓｓＪを行い、他の場合には、その要求の優先度が現 在のプロセスの優先度より低くなければ、プロセッサはチャネル要求をとり提う 。さもなければ、ＣｏｐｙＮａｇ　［Ｐｒｉ　］がセセラされたとすると、プロ セッサは「ＢＩｏｃｋＣｏｐｙＳｔｃｐ　Ｊを実行する。他の場合には、現在の プロセスが存在するならば、プロセッサは命令の７エツチ、復号および実行を行 う。他の場合には、チャネル要求があるまでプロセッサは持以後のｒｕｎｃｔ　 １ｏｎｓｅｔの記述は下記更に７つの手続による。

ＣａＬＩＳＱＬｉｎｋｌｎｐＬｌｔ ＣａｕｓｅＬｉｎｋＯｕｔｐｕｔ ＨａｋｅＬｉｎｋＲｅａｄｙＳｔａｔｕｓＥｎｑｕｉｒｙＥｎａｂｌｅＬｉｎｋ ＬｉｎｋＣｈａｎｎｅｌｌｎｐｕｔＡｃｔｉｏｎＬｉｎｋＣｈａｎｎｅｌＯｕｔ ｐｕｔＡｃｔｉｏｎＩｓＴｈｉｓＳｅｌｅｃｔｅｄＰｒｏｃｅｓｓ４つの手ＩＥ 　［ＣａｕｓｅＬｉｎｋｌｎｐｕｔＪ、「ＣａｕＳｅＬｉｎｋ０ｕｔｐｕｔＪ　 、ｌ”ＨａｋｅＬｉｎｋＲｅａｄｙＳｔａｔｕｓＥｎａｕｉｒｙＪ、「Ｅｎａｂ ｌｅＬｉｎｋＪはプロセッサとリンクの間の相互作用を記述するものである。

手続ｒＣａＬＩＳｅＬｉｎｋｌｎｐＵｔ（ＶＡＲＰＯｒｔＮＯ）　Ｊは優先度を 有するリンク・チャネルＰＯｒｔＮＯと、ポインタおよびカウントをロードし、 それからそのリンク・チャネルへＩｎｐｔｌｔＲｅｑＬＩｅＳｔを行う。更に正 確にいえば、プロセッサは、プロセッサのＰｒｉフラッグと、Ｃｒｅｇ［Ｐｒ１ ｌレジスタと、Ａｒｅａ［Ｐｒ１ｌ　レジスタとからのＰｒ１ｏｒｉｔｙフラツ グと、Ｐｏ１ｎｔｅｒレジスタと、リンク・チャネルのＣｏｕｎｔｒｅｇｉｓｔ ｅｒとをロードする。

手続「ＣａｕｓｅＬｉｎｋＯｕｔｐｕｔ（ＶＡＲＰｏｒｔＨｏ）　Ｊは優先度と 、ポインタと、カウントとをリンク・チャネルＰＯｒｔＮＯへロードし、０ｕｔ ｐｕｔＲｅＱｕｅｓｔを行う。この０ｕｔｐｕｔＲｅＱｕｅＳｔによりリンク・ チャネルはメツセージを出力させられる。更に正確にいえば、プロセッサは、プ ロセッサのＰｒｉ　フラッグと、Ｃｒｅｇ［Ｐｒｉ］　レジスタと、八ｒｅＱ［ Ｐｒｉ］　レジスタとからＰｒ１ｏｒｉｔｙフラツグと、ポインタ・レジスタと 、カウント・レジスタとをロードし、そのリンク・チャネルへＯυｔｐｕｔｎｅ ａｕｅｓｔを行う。

手続ｊ　ＨａｋｅＬｉｎｋＲｅａｄｙＳｔａｔｕｓＥｎｑｕｉｒｙ　（ＶＡＲＰ ｏｒｔＮｏ。

Ｒｅａｄｙ　）　Ｊはリンク・チャネルＰｏｒｔＮｏに対してＲｅａｄｙＳｔａ ｔｕｓＥｎｑｕｉｒｙを行う。リンク・チャネルがレディであればｒＲｅａｄｙ ｊがＴＲ（ＪＥにセットされ、それがレディでなければＦＡＬＳＥにセットされ る。

手続ｒＥｎａｅ＋１ｅＬｉｎｋ（ＶＡＲＰｏｒｔＮｏ）　ＪはリンクチャネルＰ ｏｒｔＮｏの優先フラグをＰｒｉフラグの値にセットし、リンクチャネルにＥｎ ａｂ＋ｃＲｅｑｕｅｓｔ信号を与える。

その他の手続を以下に示す。

１、　ＰＲＯＣＬｉｎｋＣｈａｎｎｅｌｌｎｐｕｔＡｃｔｉｏｎ　−２、ＶへＲ ＰＯｒｔＮＯ： ３、３ＥＱ ４、ＷＩｎｄｅｘＷｏｒｄ（ＷｐｔｒＲｅｇ［Ｐｒ１ｌ、Ｉｐｔｒ、ｓ、Ｉｐｔ ｒＲｅｇ［Ｐｒ１ｌ）５、ＷＩｎｄｅｘＷｏｒｄ　（Ｂｒｅｇ［Ｐｒ１ｌ、　０ ．　ＷｐｔｒＲｃｇ［Ｐｒｉ］＼／　Ｐｒ１）６、ＷｏｒｄＯｆｆｓｅｔ（Ｐｏ ｒｔＢａｓｅ、８ｒａｇ［Ｐｒｉ］、ＰｏｒｔＮｏ）７、Ｃａｕｓｅｌ−ｉｎｋ ｌｎｃ＋ｕｔ　（ＰｏｒｔＮｏ）８、ＳＮＰＦｌａｇ［Ｐｒ１ｌ　：＝　１　： １、ＰＲＯＣＬｉｎｋＣｈａｎｎｅｌＯｕｔｐｕｔＡｃｔｉｏｎ　＝２、ＶＡＲ ＰｏｒｔＮｏ　： ３、　Ｓ［：０ ４、ＷＩｎｄｅＸＷＯｒｄ（ＷＤｔｒＲＣ’ｇ［Ｐｒ１ｌ、　Ｉｔｌｔｒ、Ｓ、 　ＩｎｔｒＲｅｇ［Ｐｒ１ｌ）５、ＷＩｎｄｅｘＷＯｒｄ（Ｂｒｅｇ［Ｐｒ１ｌ 、　Ｏ，ＷｐｔｒＲｅｇ［Ｐｒ１ｌ＼／Ｐｒ１）６、ＷｏｒｄＯｆｆｓｅｔ（１ ’ｏｒｔＢａｓｅ、Ｂｒｅｇ［Ｐｒ１ｌ、ＰｏｒｔＮｏ）７、ＣａｕｓｅＬｉｎ ｋＯｕｔｐｕｔ（ＰｏｒｔＮｏ）８、　３ＮＰｒｌａｇ［Ｐｒｉ］　：＝　１　 ：１、ＰＲＯＣｌ５ＴｈｉｓＳｅｌｃｃｔｅｄＰｒｏｃｅｓｓ　＝２、−　これ はすべての不能命令によって用いられる。

３、　３ＥＱ ４、　ＲｌｎｄｅｘＷｏｒｄ（）ｌｐｔｒＲｃｇ［Ｐｒｉ］、Ｏ，Ｏｒｅｇ［Ｐ ｒ１ｌ）５、　ＩＦ ６、　Ｏｒｅｇ［Ｐｒ１ｌ　＝　（−１）７、　８ＥＱ ８、　ＷＩｎｄｅｘＷＯｒｄ（ＷｐｔｒＲｅｇ［Ｐｒｉ］、Ｏ，Ａｒｅｇ［Ｐｒ １ｌ）９、　Ａｒｅｇ［Ｐｒ１ｌ　：＝　ＨａｃｈｉｎｅＴＲＵＥｌｏ、　０ｒ ｅｆｌ［Ｐｒ１ｌ　＜＞　（−１）１１、　八ｒｅｇ［Ｐｒ１ｌ　二＝　Ｈａｃ ｈｉｎｔＪ八ＬＳＥ　：盪へ」二二上 欧州特許第１１０６４２号明細書に記載のように、マイクロコンピュータの各命 令は機能セットから選択された機能要素を含んでいる。マイクロコンピュータに よって実行される機能は直接機能、ｐｆｉｘとｎｒｉｘから成るプレフィックス 機能、そして非直接機能ａｐｒを含んでいる。被直接機能ａｐｒは動作のセット から１つを選択するためにオペランドレジスタＱ　ｒｅｇを用いる。

上述の明１８Ｇに示すように、Ｏｒｅｇ　［Ｐｒｉ］は、ＰＦＥＸとＮＦＩＸと をのぞくすべての命令の実行後にクリアされる。

本願における更に改良された直列様能セットとその動作は次のとおりである。

直　接　機　能 コーζ　号　１号　名　前 ＯＩｄｌ　１ｏａｄ　１ｏｃａ１ １　ｓｔｌ　５ｔｏｒｅ　１ｏｃａ１ ２　Ｉｄｌｐ　１ｏａｄ　１ｏｃａｌ　ｐｏｉｎｔｅｒ３　１ｄｎｌ　１ｏａｄ 　ｎｏｎ−１ｏｃａ１４　ｓｔｒ’　５ｔｏｒｅ　ｎｏｎ−１ｏｃａ１５　１ｄ ｎｌｐ　１ｏａｄ　ｎｏｎ−ｌｏｃａｌ　ｐｏｉｎｔｅｒ６　ｅ（Ｉｃ　ｅｑｕ ａｌｓ　ｃｏｎｓｔａｎｔ７　ｌｄｃ、１ｏａｄ　ｃｏｎｓｔａｎｔ８　ａｄｃ 　ａｄｄ　ｃｏｎｓｔａｎｔ９　ｊ　ｊｕ釦ｐ １０　Ｃｊ　Ｃ０ｎｄｉｔｉｎａｌ　ｊｔ＋ｍＤ１１　ｃａｌｌ　ｃａｌｌ ｉ２　ａｊＷ　ａｄｊｕｓｔ　ｗｏｒｋｓｐａｃｅ１３　０ｐｒ　０ｐｅｒａｔ ｅｉ １４　ｐｆｉｘ　ｐｒｅｆｉｘ １５　ｎｆｉｘ　ｎｅｇａＮｖｅ　ｐｒｅｆｉｘｉ　ｒｅｔ　ｒｅｔｕｒｎ ２　ｇｃａｌｌ　ｇｅｎｅｒａｌ　ｃａｌ１７　ｂｃｎｔ　ｂｙｔｅ　ｃｏｕｎ ｔ ８　ｗｃｎｔ　ｗｏｒｄ　ｃｏｕｎｔ ９　１ｅｎｄ　１ｏｏｐ　ｅｎｄ ｌｏ　１ｂ　１ｏａｄ　ｂｙｔｅ ｌｌ　ｓｂ　５ｔｏｒｅ　ｂｙｔｅ １２　Ｃ０ｐＶ　Ｃ０ＤＶ　ｌ１ｌｅＳＳａＯｅ１３　Ｑｔ　Ｑｒａｔｅｒ　ｔ ｈａｎ １４　ａｄｄ　ａｄｄ ゛　１５　ｓｕｂ　５ｕｂｔｒａｃｔ １８　ｅｎｄｐ　ｅｎｄ　ｐｒｏｃｅｓｓ１９　ｒｕｎｐ　ｒｕｎ　ｐｒｏｃｅ ｓｓ２ｏ　５ｔｏｐｐ　５ｔｏｐ　ｐｒｏｃｅｓｓ２１　１ｄｐｒｉ　１ｏａｄ 　ｐｒｉｏｒｉｔｙ２２　ｉｎ　１ｎｐｕｔ　ｍｅｓｓａｇｅ２３　ｏｕｔ　ｏ ｕｔｐｕｔ　ｍｅｓｓａｇｅ２４　ａｆｔ　ａｌｔ　５ｔａｒｔ ２５　ａｌｔｗｔ　ａｆｔ　ｗａｉｔ ２６　ａｌｔｅｎｃｌ　ａｆｔ　ｅｎｄ２７　ｅｎｂｓ　ｅｎａｂｌｅ　５ｋｉ ｐ２８　ｄｉｓｓ　ｄｉｓａｂｌｅ　５ｋｉｐ２９　ｅｎｂｃ　ｅｎａｂｌｅ　 ｃｈａｎｎｅ１３０　ｄｉｓｃ　ｄｉｓａｂｌｅ　ｃｈａｎｎｅｌ直接機能 定義　ＳＥＱ Ｃｒｅｇ［Ｐｒ１ｌ　ニー＝Ｂｒｅａ［ＰｒｉｌＢｒｅｇ［Ｐｒ１ｌ　ニー　Ａ ｒｅｇ［Ｐｒ１ｌ定ｆ！　ＳＥＯ ＷＩｎｄｅｘ１４ｏｒｄ（ＷｐｔｒＲｅｇ［Ｐｒｒｌ、　Ｏｒｅｇ［Ｐｒ１ｌ、 　Ａｒｅｇ［Ｐｒｉｌ）Ａｒｅｇ［Ｐｒ１ｌ　ニー　ＢｒｅＱ［Ｐｒ１ｌ定義　 ＳＥＱ Ｃｒｅｇ［Ｐｒｉｌ　ニー　Ｂｒｅｇ［ＰｒｉｌＢｒｅｇ［Ｐｒ１ｌ　ニー＾ｒ ｅｇ［Ｐｒ１ｌ（非直接的に）、この場合０ｒｅｏ　−０゜外部作業域へのスト ア 定数のロード 定数の加算 飛越し 定義　ＩＦ 八ｒｅｇ［Ｐｒｌ　＝　Ｏ ＳＥＯ Ａｒｅｇ［Ｐｒ１ｌ　ニー　Ｂｒｅｇ［Ｐｒｉ］プログラムの条件判断、条件ル ープが存在していてもよい。

手続叶出し 定義　ＳＥＱ ＷｌｎｄｅｘＷｏｒｄｌＪｐｔｒＲｅｇ［Ｐｒ１ｌ　−１，Ｃｒｅｇ［Ｐｒｉｌ ）Ａｒｅｇ［Ｐｒ１ｌ　：＝　ＩｐｔｒＲｅｇ［Ｐｒｉ］作業域調整 間接機能 定１１ｔ　ｏｐｒａｔｅ　（ＰＲＥＧ［ＰＲＩ］目　的　オペランドレジスタ０ ＲＥＧ［ＰＨ１１の内容を要求された動作を定義するコードとして用い動作を実 行すること。

プレフィクシング機能 プレフィクス（ρｒｅｆｉｘ） 定　ｆｉ　０ＲＥＧ［ＰＲ＋］　ニー　０ＲＥＧ［ＰＨ１１＜＜　４目　的　Ｏ 〜１５の範囲にはない命令オペランドを、１あるいはそれ以上のプレフィクス命 令を用いて表わすことができるようにすること。

否定ブレフィクス 定　＊　０ＲＥＧ［ＰＲＩ］　：＝　（ＮＯＴ　０ＲＥＧ［ＰＲ＋］　＜＜　４ 目　的　零またはそれ以上のプレフィクス命令が続（１つの否定プレフィクス命 令を用いて否定オペランドを表すことができるようにすること。

特表昭６１−５００３８５　（２０） レジスタの取扱い動作等 反転 定義　ＳＥＱ Ｏｒｅｇ［Ｐｒ１ｌ　：＝　Ａｒｅｇ［ＰｒｉｌＡｒｃｇ［Ｐｒ１ｌ　ニー　Ｂ ｒｅｇ［ＰｒｉｌＢｒｅｇ［Ｐｒ１ｌ　ニー　Ｏｒｅｇ［Ｐｒ１ｌ目　的　非対 称的なオペレータのオペランドを反転すること。コンパイラでは都合良く行うこ ときはできない。

復帰 ＲＩｎｄｅｘＷｏｒｄ（ＷｎｔｒＲｅｏ［Ｐｒ１ｌ、　０．　ＩｐｔｒＲｅｏ［ Ｐｒ１ｌ）ＡｔＷｏｒｄ（讐ｐｔｒＲｅａ［Ｐｒ１ｌ、　４．　ＷＤｔｒＲｅ（ Ｉ［Ｐｒ１ｌ）目　的　呼ばれた手続から復帰すること。

定義　ＳＥＱ Ｏｒｅｇ［Ｐｒ１ｌ　：＝　ＩｐｔｒＲｅｇ［ＰｒｉｌＩｐｔｒＲｅｇ［Ｐｒ１ ｌ　：＝Ａｒｅｇ［ＰｒｉｌＡｒｅｇ［Ｐｒ１ｌ　：＝Ｏｒｅｇ［Ｐｒ１ｌ目　 的　Ａｒｅｇ内の新しい命令ポインタをもって手続呼出しを実行すること。

一般的な作業域調整 定義　Ｓ［Ｑ Ｏｒｅｇ［Ｐｒ１ｌ　：＝　ＷｐｔｒＲｅｇ［ＰｒｉｌＷＤｔｒＲｅｇ［Ｐｒ１ ｌ　：＝　Ａｒｅｇ［Ｐｒｉ］′　八ｒｅｇ［Ｐｒ１ｌ　：＝　Ｏｒｅｇ［Ｐｒ ｉｌ目　的　現在のプロセス作業域を変えること。

アドレッシング動作 命令ポインタのロード 定＠　ＡｔＢｙｔｅ（］ＤｔｒＲｅ（Ｉ［Ｐｒ１ｌ、Ａｒｅｆｌ［Ｐｒ１ｌ、Ａ ｒｅＱ［Ｐｒ１１）目　的　命令ポインタをロードすること。

バイト記述 定義　ＳＥＱ ＡｔＢｙｔｅ（Ａｒｅｇ［Ｐｒ１ｌ、　Ｂｒｅｇ［Ｐｒ１ｌ、　Ａｒｅｇ［Ｐｒ ｉｌ）Ｂｒｃｇ［Ｐｒ１ｌ　ニー　Ｃｒｅｇ［Ｐｒ１ｌ目　的　ベクトルにおけ る対象を示すポインタを計算すること。例えばＩｄｃ　０．１ｄｗ　ｎ、　ｂｓ ｕｂ　を用いて数字をバイトポインタに変換する。

ワード記述 定義　ＳＥＱ ＡｔＷｏｒｄ（Ａｒｅｇ［Ｐｒ１ｌ、　Ｂｒｅｇ［Ｐｒ１ｌ、　Ａｒｅｇ［Ｐｒ １ｌ）叶ｅｏ［Ｐｒ１ｌ　：＝　Ｃｒｅｇ［Ｐｒ１ｌ目　的　ワードベクトルに おける対象を示すポインタを計ｗ′すること。例えば　１ｄｃ　０．１ｄｌ　ｎ 　ｆｆ１ｕ＋１を用いて筋をワードポインタに変換する。

バイトカウント 定　義　Ａｒｅｇ［Ｐｒｉｌ　：＝　Ａｒｅｇ［Ｐｒｉｌ傘　Ｔｒａｂｙｔｅｓ ＰｅｒＷｏｒｄ目　的　ワード長をバイト長に変換すること。「ＴｒａＢｙｔｅ ｓＰｅｒＷｏｒｄ　Ｊはマイクロコンピュータによって用いられる１ワードにつ いてのバイト数を意味する。

ワードカウント 定ｆ１３ＥＱ Ｃｒｅｇ［Ｐｒ１ｌ　：＝　Ｂｒｅｇ［ＰｒｉｌＢｒｅｇ　：＝　ｂｙｔｅｐａ ｒｔ（Ａｒｅｇ）Ａｒｅｇ　：＝　ｗｏｒｄｈｒｔ（Ａｒｅｆｆｌ目　的　ｗｃ ｎｔ、ｂｃｎｔ、ａｄｄを用いてポインタを０からのバイトオフセットに変換す ること。

ループ動作 定義　Ｓ［Ｑ ＲＩｎｄｅｘＷｏｒｄ（Ｂｒｅｇ［Ｐｒ１ｌ、　１．　Ｃｒｅｇ［Ｐｒｉｌ）Ｃ ｒｅｇ［Ｐｒ１ｌ　：＝　Ｃｒｅｇ［Ｐｒ１ｌ　−１ＷＩｎｄｅｘＷｏｒｃｌ（ Ｂｒｅｏ［Ｐｒｉｌ、　１．　Ｃｒｃｏ［ＰＲＩ］）Ｆ Ｃｒｅｇ［Ｐｒ１ｌ　＞　Ｏ ＳＥＱ ＲＩｎｄｅｘＷｏｒｄ（Ｂｒｅｇ［Ｐｒ１ｌ、　Ｏ，Ｃｒｅｏ［Ｐｒｉｌ）Ｃｒ ｃｇ［Ｐｒ１ｌ　：＝　Ｃｒｅｇ［Ｐｒ１ｌ　＋　１ＷＩｎｃｌｅｘＷｏｒｄ（ Ｂｒｅｇ［Ｐｒ１ｌ、　Ｏ，Ｃｒｅｇ［Ｐｒ１ｌ）ＡｔＢｙｔｅ（ＩＩ］ｔｒＲ ｅＱ［Ｐｒ１ｌ、　−Ａｒ（！（ｌ［Ｐｒ１ｌ。

ＩｐｔｒＲｅ（ｌ［Ｐｒｉｌ） ＲＵＥ ＫＩＰ 目　的　複製を実行−タること。

単一バイトオペレーシミン 定義　ＲｌｎｄｅｘＢｙｔｅ（Ａｒｅｇ［Ｐｒ１ｌ、　Ｏ，Ａｒｅｇ［Ｐｒｉｌ ）目　的　１バイトのロードを行うこと。

定義　５ＥＱ ＷｌｎｄｅｘＢｙｔｅ（八ｒｅｇ［Ｐｒｉ、０．　Ｂｒｅｇ［Ｐｒｉｌ）Ａｒｅ ｇ［Ｐｒｉｌ　：＝　Ｃｒｅｇ［Ｐｒ１ｌ目　的　１バイトのストアを行うこと 。

バイトストリングオペレーション メツセージの複写 定義　５ＥＱ Ｃｏｐｙ［Ｐｒ１ｌ　：・１　−　ブロックコピーを示す。

Ｔｒｅｇ［Ｐｒ１ｌ　ニー　ＮｏｔＰｒｏｃｅｓｓ、ｐ　−一人力でなく出力を 示す。

目　的　バイトベクトルを他のブロックの値にゼットすること。

比較 より大きい 定義　ＳＥＱ ＩＦ Ｂｒｅｇ［Ｐｒ１ｌ　＞Ａｒｃｇ［Ｐｒ１ｌＡｒｅａ［Ｐｒ１ｌ　：＝　Ｈａｃ ｈｉｎｅＴＲＵＥＲＬＩＥ Ａｒｅｇ［Ｐｒ１ｌ　ニー　ＨａｃｈｉｎｅＦＡＬＳＥＢｒｅｇ［Ｐｒ１ｌ　ニ ー　Ｃｒｅｇ［Ｐｒ１ｌはＯ（偽）をロードすること。

（ｒｅｖ、ｇｔ）によりｂ＜ａを実現すること。（ｒｅｖ、ｇｔ、ｅｑｃ　Ｏ） によりｂ＜＝ａ　ａｓ　（ｇｔ、ｅｑｚ）と叶ｅＱ＞＝Ａｒｅｉｌを実現するこ と。

基本演算 加算 定義　ＳＥＱ Ａｒｅｇ（Ｐｒｉｌ　ニー　Ａｒｅｇ［Ｐｒｉｌ　４　Ｂｒｅｇ［ＰｒｉｌＢｒ ｅｇ［Ｐｒ１ｌ　ニー　Ｃｒｅｇ［Ｐｒ１ｌ目　的　［３ｒｅｇとＡｒｅａの和 をロードすること。

減　算 定義　ＳＥＱ Ａｒｅｇ［Ｐｒｉｌ　：＝　Ｂｒｅｇ［Ｐｒ１ｌ　−Ａｒｅｇ［ＰｒｉｌＢｒｅ ｇ［Ｐｒｉｌ　ニー　Ｃｒｅｇ［Ｐｒ１ｌ目　的　［３ｒｅｇからＡ　ｒｅｇを 減じ、結果をロードすること。

以下を実行すること。

ａ　＝　ｂ　ａｓ　ｓｕｂ、　ｅｑｃ　Ｏａ　＜＞ｌ）　ａｓ　ｓｕｂ、ｅｔｃ 　Ｏ，ＯｑＣ。

ｉｆ　ａ　０　ｂ　、、　ａＳ　ｓｕｂ、ｅｑｃ　ｏ、ｃｊ、、、。

ｉｆ　ａ　＝　ｂ　、、　ａｓ　ｓｕｂ、　ｃｊ、　、。

スケジューリングのためのオペレーション最小の整数 定＠　５ＥＱ Ｃｒｅａ［Ｐｒ１ｌ　ニー　Ｂｒｅｇ［Ｐｒ１ｌＢｒｅａ［Ｐｒ１ｌ　ニー　Ａ ｒｅｇ［Ｐｒ１ｌ定義　ＳＥＱ 八ｒａｙｔｅ（ＩｐｔｒｌｔｅＯｒｐｒｔｌ、Ｂｒｅｇ［Ｐｒ１ｌ、Ｏｒｅｇ［ Ｐｒｉｌ）ＷＩｎｄｅｘＷｏｒｄ（Ａｒｃｇ［Ｐｒ１ｌ、　Ｉｐｔｒ、ｓ、　０ ｒｅａ［ＰｒｉｌＰｒｏＤｃｓｃＲｅｇ　ニー＾ｒｅｇ［Ｐｒ１ｌ　Ｖ　Ｐｒ１ ｌｕｎ 目　的　アクティブプロセスリストのおわりにプロセスを追加すること。

プロセス終了 定義　ＳＥＱ 目　的　２つの並列プロセスに加わること。２つのワードが用いられる。

１つばカウンタ、もう１つは作業域ポインタとなる。カウントが１になると作業 域は変更される。

プロセス実行 定義　ＳＥＱ ＰｒｏＤｅｓｃＲｅｇ　：＝　Ａｒｅｇ［Ｐｒ１ｌｕｎ 目　的　特定の優先度でプロセスを実行すること。

プロセス停止 定義　ＳＥＱ ＷＩｎｄｅｘｌＪｏｒｄ（ＷｐｔｒＲｅｇ［Ｐｒｉｌ、１ｐｔｒ、ｓ、　Ｉｐｔ ｒＲｅｏ［Ｐｒ１ｌ）ＳＮＰ［Ｐｒ１ｌ　：＝　１ 目　的　現在のプロセスのスケジュールを解除すること。

定義　ＳＥＱ Ｃｒｅｇ［Ｐｒｉｌ　：＝　Ｂｒｅｇ［ＰｒｉｌＢｒｅｇ［Ｐｒ１ｌ　ニー＾ｒ ｅｇ［ＰｒｉｌＡｒｅｇ［Ｐｒ１ｌ　：＝Ｐｒｉ 目　的　現在のプロセスの優先度を得ること。

入力メツセージおＪ：び出力メツセージについての以下の記述において、ｈａｒ ｄ（ＢｒｅＱ）ネルのポインタである場合にはＦＡＬＳ［、その他の場合にはＴ ｒｌυ［となる。

入力メツセージ １、定ｆｉ二　−初期状態 ２、−　Ａｒｃｇ　＝カウント ３、　−Ｂｒｅｇ　＝チャネル ４、　−ＣｒｅＱ　−目的地 ５．１Ｆ ６、　ｈａｒｄ（８ｒｅｇ［Ｐｒ１ｌ）７、　ＬｉｎｄＣｈａｎｎｅｌｌｎｐｕ ｔＡｃｔｉｏｎ８、　５ｏｆｔ（Ｂｒｅｏ［Ｐｒ１ｌ）９、　Ｓ［：Ｑ １０　ＲＩｎｄｅｘｌＪｏｒｄ（Ｂｒｅｇ［Ｐｒ１ｌ、　Ｏ，Ｔｒｅｇ［Ｐｒｉ ｌ）１１、　ＩＦ １２、　７ｒｅｇ［Ｐｒｉｌ　−ＮｏｔＰｒｏｃｅｓｓ、ｐ１３、　５ＥＱ １４、　ＷＩｎｄｅｘＷｏｒｄ（Ｂｒｅｇ［Ｐｒ１ｌ、　Ｏ，ＷｐｔｒＲｅｇ［ Ｐｒｉｌ　Ｖ　Ｐｒ１）１７、　５ＮＰＦＩａ（ｌ［Ｐｒ１ｌ　ニー　１１８、 　７ｒｅｇ［Ｐｒｉｌ　ｏ　ＮｏｔＰｒｏｃｅｓｓ、ｐ２０、　３ＥＱ ２１、　ＷｌｎｄｅｘＷｏｒｄ（Ｂｒｅｃ＋［Ｐｒ１ｌ、　Ｏ，ＮｏｔＰｒｏｃ ｅｓｓ、ｐ）−−チャネルリセット２２、−　ブロックコピーの準備 ２３、　−Ｔｒａｇは既にプロセス記述子を有している。

２６、　ＰｒｏｃＰｔｒＲｅｇ　ニー　Ｔｒｅｏ［Ｐｒ１ｌ八（ＮＯＴ　ｉ＞２ ７、　Ｒｌｎｄｅｘｍｒｄ（ＰｒｏｃＰｔｒＲｅｇ、５ｔａｔｅ、ｓ、　Ｃｒｅ ｇ［Ｐｒ１ｌ）−−ソース２８、　ＣｏｐｙＦｌａＯ［Ｐｒ１ｌ　：＝　１　・ −’：］ｌ：’−７５りｔット目　的：チャネルからのバイトの１ブロツクを入 力すること。

出力メツセージ １、定義：　−初期状態 ２、　−Ａｒｅｌｌ　−カウント ３、　−Ｂｒｅｇ　−チャネル ６、　ｈａｒｄ（Ｂｒｅｇ［Ｐｒｉ　］）７、　Ｌ　１ｎｋＣｈａｎｎｃｌＯｕ ｔｐｕｔＡｃｔ　１ｏｎ８、　５ｏｆｔ（ＢｒｅＱ［Ｐｒ１ｌ）９、　５ＥＱ １０　Ｒｌｎｄｃ＞：Ｗｏｒｄ（Ｂｒｅｇ［Ｐｒ１ｌ、　Ｏ，Ｔｒｅｇ［Ｐｒｉ ｌ）１１、　１Ｆ １２、　Ｔｒｅｇ［Ｐｒ１ｌ　−ＮｏｔＰｒｏｃｃｓｓ、ｐ１３、　８ＥＱ １４、　ＩＪＩｌｌｄｅＸＩＪＯｒｄ（Ｂｒｅ１７［Ｐｒ１ｌ、　Ｏ，Ｗｐｔｒ Ｒｅｇ［Ｐｒ１ｌ　Ｖ　Ｐｒ１１１７、　５ｌＩＰＦｌａＧ［Ｐｒ１ｌ　ニー　 １１８、　１ｒｅｇ［Ｐｒ１ｌ　＜＞　１ｌｏｔＰｒｏｃｅｓｓ、ｐ−Ｒｅａｄ ｙ１９、　ＳＥＱ ２０、　ＰｒｏｃＰｔｒＲｅｇニー　ＴｒｅＯ［Ｐｒ１ｌ　Ｖ　（ＩＩＯＴ　１ 　）２５．　Ｏｒｅｇ［Ｐｒ１ｌ　＝　ＥｎａｂｌｉｎＱ、Ｅ１３１、　５ＮＰ Ｆｌａｏ［Ｐｒ１ｌ　ニー　１３２、　０ｒｃｇ［Ｐｒｉｌ　−Ｗａｉｔｉｎｇ 、ｐ３Ｂ、　ＳｌＩＰＦＩａｇ［Ｐｒ１ｌ　ニー　１３９、　ＰｒｏｃＤｅｓｃ Ｒｃｇ　二”　Ｔｒｅｇ［Ｐｒ１１４０、　Ｒｕｎ ａｌ、　０ｒｅｏ［Ｐｒ１ｌ　−Ｒｅａｄｙ、ｐ４６、　ＳＮＰＦＩａｇ［Ｐｒ １ｌ　ニー　１４７、　ＴＲυＦ−０ｒｅｇｌＰｒｉｌはバリッドポインタを含 む４８、　３［Ｑ 代替入力のオペレーション 代替開始 代替待機 １、定＠　：　５ＥＱ ２、　ＷＩｎｄｅｘＷｏｒｄ（シ１ｐｔｒＲｅａ［Ｐｒ１ｌ、　Ｏ，−１）５、 　Ａｒｅｇ［Ｐｒ１ｌ　＝　ＲｅａｄＶ、Ｄ６、　３ＫＩＰ ９、　ＷＩｎｄｃｘＷｏｒｄ（ＷｐｔｒＲｅｏ［Ｐｒ１ｌ、　５ｔａｔｅ、ｓ、 　Ｗａｉｔｉｎｇ、ｐ）１０、　ＷＩｎｄｃｘＷｏｒｄ（ＷｐｔｒＲｅｇ［Ｐｒ ｉｌ、　１ｐｔｒ、ｓ、　ＩｐｔｒＲｅｇ［Ｐｒ１ｌ）１１、　５ｔｌＩ’Ｆｌ ａｇ［Ｐｒ１ｌ　：＝　１目的：　可能なチャネルの１つを待つこと。

代替終了 定＠：　ＳＥＱ 目的二　代替プロセスの選択された入力の実行を開始°すること。

５ＫＩＰ可能 １、定ｆｉ：　ＩＦ ２、　Ａｒｅａ［Ｐｒ１ｌ　＜＞　）ａｃｈｉｎｅＦＡＬｓＥ３、　ＷＩｎｄｅ ｘＷｏｒｄ（Ｗｐｔｒｌ（ｅｏ［Ｐｒ１ｌ、　５ｔａｔｅ、Ｓ、　Ｒｅａｄｙ、 ｐ）４、　八ｒｅｇ［Ｐｒ１ｌ　＝　Ｈａｃｈｉｎｃｒ八ＬＳＥ５、　へ　５Ｋ ＩＰ 目的：　ＳにＩＰを可能とすること。

５ＫＩＰ不能 定ｆｉ：　ＳＥＱ ＩＦ Ｂｒｅｇ［Ｐｒ１ｌ　ＯＨａｃｈｉｎｅＦＡＬＳＥＩｓＴｈｉｓＳｅｌｅｃｔｅ ｄＰｒｏｃｅｓｓＢｒａｌｌ［Ｐｒ１ｌ　−ＨａｃｈｉｎｅＦ＾ＬＳＥＡｒｅａ ［Ｐｒ１ｌ　：ｌ　Ｈａｃｈｉｎｃｒ’Ａ１．ＳＥＢｒｅｇ［Ｐｒ１ｌ　ニー　 Ｃｒｅｇ［Ｐｒ１ｌ目的：　ＳにＩＰを不能とすること。

チャネル可能 １、定＠：　５ＥＱ ２、拝 ３、　Ａｒｅｇ［Ｐｒ１ｌ　−）！ａｃｈｉｎｅＦＡＬｓＥ４、　５ＫＩＰ ５、　Ａｒｅｇ［Ｐｒｉｌ　ＯＨａＣＩｌｉｎｅＦＡＬＳＥ８、　ｓｏｆｔ（Ｂ ｒｅｇ［Ｐｒｉ　ｌ）９、　３ＥＱ １０、　ＲＩｎｄｅｘＷｏｒｄ（Ｂｒｅｇ［Ｐｒｉｌ、　Ｏ，Ｏｒｅｇ［Ｐｒ１ ｌ）１４、　０ｒｅｏ［Ｐｒ１ｌ　ｓ　（ＷｐｔｒＲｅｇ（Ｐｒｉｌ　ＶＰｒｉ ）１５．８にＩＰ １Ｂ、　ｈａｒｄ（Ｂｒｅｏ［Ｐｒ１ｌ）１９、　ＶＡＲＰｏｒｔＮｏ、　Ｒｅ ａｄｙ　：２０、　３ＥＱ ２１、　ＷｏｒｄＯｆｆｓｅｔ（ＰｏｒｔＢａｓｅ、　Ｂｒｅｇ［Ｐｒ１ｌ、　 ＰｏｒｔＮｏ）２５、　ＷＩｎｄｅＸＷＯｒｄ（ＷｐｔｒＲｅＯ［Ｐｒ１ｌ、５ ｔａｔｅ、　Ｓ、　Ｒｅａｄｙ、　ｐ）２６、　ＴＲＵＥ ２７、　５ＥＱ ２８、　ＷＩｎｄｅｘｌＪｏｒｃｌ（Ｂｒｅｏ［Ｐｒ１ｌ、　Ｏ，Ｗｌ）ｔｒＲ ｅＱ［Ｐｒ１ｌＶＩ）ｒｉ）２９、　ＥｎａｂｌｅＬｉｎｋ（ＦｏｒｌＮｏ）３ ０、　８ｒｅＯ［Ｐｒ１ｌ　ニー　Ｃｒｅｇ［Ｐｒ１ｌ目的：　チャネル入力を 可ず止とすること。

チャネル不能 １、使用：　Ｏｎ　ｅｎｔｒｙ　Ａｒｅｇ　−１ｎｓｔｒｕｃｔｉｏｎ　０ｆｆ ｓｅｔ２．８ｒｅｇ　−Ｇｕａｒｄ ３、、　Ｃｒｅｇ　−Ｃ１１ａｎｎｅ１４、　０ｎｅｘｉｔ　ＩＦ ５、　ｔｈｉｓ　ｗａｓ　５ｅｌｅｃｔｅｄ　ｇｕａｒｄｅｄ　ｐｒｏｃｅｓｓ ６、　Ａｒｅｇ＝　ＨａｃｈｉｎｅＴＲＵＥ７、Ｏｔｈｅｒｗｉｓｅ ８、　Ａｒｅｇ　＝　ＨａｃｈｉｎｅＴＲＵＥ９、定義：ＩＦ １０、　８ｒｅｇ［Ｐｒ１ｌ　−Ｈａｃｈｉｎｅ［Ａ１．５Ｅ１１、　Ａｒｅｇ ［Ｐｒｉｌ　：　−ｔ４ａｃｈｉｎｅＦＡＬＳＥ１２、　８ｒｅｇ［Ｐｒ１ｌ　 ＜＞　ＨａｃｈｉｎｃＦＡＬＳＥ１３、　１Ｆ １４、　ｓｏｆｔ（Ｃｒｅｇ［ｌ’ｒｉｌ）１５、　３［Ｑ １６、　Ｒｌｎｄｅｘｌｍｒｄ（Ｃｒｅｏ［Ｐｒ１１．　Ｏ，Ｂｒｅｇ［Ｐｒ１ ｌ）１７、　１Ｆ １８、　８ｒｅｇ［Ｐｒ１ｌ　−ＮｏｔＰｒｏｃａｓｓ、Ｄ１９、　Ａｒｅｇ［ Ｐｒ１ｌ　声＋４ａｃｈｉｎｅＦＡＬｓＥ２０、　８ｒｅｏ［Ｐｒ１ｌ　１Ｉ（ １４ｐｔｒＲｅａ［Ｐｒ１ｌ　Ｖ　Ｐｒ１）２１、　３ＥＱ ２２、　ＷＩｎｄｅｘｌＮｒｄ（Ｃｒｅｇ［Ｐｒ１ｌ、　Ｏ，ＮｏｔＰｒｏｃｅ ｓｓ、ｐ）２３、　Ａｒｅｌｌｌ［Ｐｒ１ｌ　：ＩＩ　）％ａｃｈｉｎｅＦＡＬ ＳＥ２４、　ＴＲ１ｌＥ ２５．　ｌ５ＴｈｉｓＳｅｌｅｃｔｅｄＰｒｏｃｅｓｓ３７、　Ａｒｅｇ［Ｐｒ １ｌ　：＝　ＨａｃｈｉｎｅＦＡＬＳＥこのようにＲＯＭ１３は上述のすべての 機能に対応する命令を有し、この命令の結果としてのプロセッサが行うべきオペ レーションを有する。

入立乏」ミニＬｚｌ プロセッサは、２！！類の優先度レベルＯと１で実行づるいくつかの同時プロセ スの間で、それの実行時間を共用する。優先度０と１のプロセスが同時に実行可 能である時は、優先度Ｏのプロセスが優先度１のプロセスより常に先に実行され る。任意の峙刻にはただ１つのプロセスが実際に実行され、゛現在のプロセスで あるそのプロセスは、それの作業域ポインタ＜　Ｗ　Ｐ　Ｔ　Ｒ＞をＷＰＴＲＲ ＥＧ５１に有し、ＩＰＴＲＲＥＧ５０内の命令ポインタ（ＩＰＴＲ）が、その特 定のプロセスに関連するプログラム中の一連の命令から実行すべき命令を指示す る。現在プロセスではなく、かつ実行を待っていないプロセスはどのプロセスも スケジュールから外される。あるプロセスがスケジュールに組込まれられると、 そのプロセスは現在のプロセスとなるか、または実行を持っているプロセスのリ ストすなわち列に加えられる。そのリストは結合されたリストとして形成され、 そのリストの各プロセスは、そのリスト上の次のプロセスの作業域までのそれの 作業域のリンク場所にポインタを有する。そのリスト上の任意のプロセスの命令 ポインタ（Ｉ　ＰＴＲ）は、第３図に示すように、それの作業域のＩ　ＰＴＲ場 所６５に格納される。

いまの場合には、プロセッサは実行されることを待っているプロセスの２つのリ ストを維持するそれら２つのりストのうちのそれぞれ１つが各優先度レベルに対 する。この状況が第３．４図に示されている。第３図は高優先度Ｏのリストを示 し、第４図は、優先度０のプロセスが第３図に示すように現在のプロセスである 時に、低優先度１のリストを示す。この場合には現在のプロセスが優先度Ｏのプ ロセスであるから、レジスタ・バンク・セレクタ４１がプロセッサで使用するた めにバンク３９内のレジスタを選択している。したがって、ＷＰ、ＴＲＲＥＧ（ ０）は、第３図に示すように、現在のプロセスＬの作業域６ｏの零楊所に対する ポインタを保持する。ＩＰＴＲＲＥＧ　（０）は、メモリに格納されているプロ グラム・シーケンス１８１中の次の命令に対するポインタ１８０を含む。

第３図に示されているレジスタ５４．５５．５６゜５７Ｌ；ｔ、現在のプロセス Ｌの実行中に使用すべき他の値を含む。スケジュールされで、実行を侍っている 優先ｅ、Ｏのプロセスリストが、第３図において３つのプロセスＭ、Ｎ、０によ り示されている。それらのプロセスの作業域が６１．６２．６３で示されている 。それらの各作業域はプロセスＬについて示したものに全体として類似する。参 照番号５３で示されているＦＰＴＲＲＥＧ　（０）は、このリストの初めにおけ るプロセスであるプロセスＭの作業域に対するポインタを含む。プロセスＭの作 業域は、プロセスＭが現在のプロセスになった時に実行すべきプログラム、・シ ーケンス中の次の命令に対するポインタをＩ　ＰＴＲ場所６５に含む。プロセス Ｍのリンク場所６６は、そのリスト上の次のプロセスであるプロセスＮの作Ｑｂ ｌに対するポインタを含む。示されているリストのＲ後のプロセスはプロセス０ であって、作業域６３を有１゛る。

ＢＰＴＲＲＥＧ　（０）５２はこの最後のプロセスＯの作業域に対するポインタ を含む。このプロセスＯの作業域６３は以前のプロセスＮのリンク場所６６の内 容により向けられるが、この場合にはプロセスの０のリンク場所６６はどのポイ ンタも含まない。というのは、そのプロセスがリスト上の最後のプロセスだから である。別のプロセスがこのリストに付加されると、その別のプロセスの作業域 に対するポインタがＢＰＴＲＲＥＧの中に置かれ、そうするとプロセス０のリン ク場所６６が、そのリストに付加された別のプロセスの作業域に対するポインタ を含む。

優先度１のリストは全体として類似する。このリストは第４図に示されている。

この場合には、スケジュールされて、実行を特っている優先ｒｉｉのプロセスの リストはプロセスＰ、Ｑ、Ｒより成る。別の優先度１のプロセスＳが示されてい るが、これは現在スケジュールされており、リンク・リストの部分を構成しない 。ＦＰＴＲＲＥＧ（１）は、実行を待っているリスト上の最初のプロセスを形成 するプロセスＰの作業域に対するポインタを含む。ＢＰＴＲＲＥＧ　（１）は、 実行を待っているリスト上の最後のプロセスを形成するプロセスＲの作業域に対 するポインタを含む。

各プロセスＰ、Ｑ、Ｒは、そのプロセスが現在のプロセスになった時にそれから 次の命令がとり出されるブＯグラム段階を指すＩ　ＰＴＲをそれのＩ　ＰＴＲ場 所に含む。リスト上の最後のプロセスとは別の各プロセスのリンク場所は、リス ト上の次のプロセスの作業域に対するポインタを含む。

第４図に示す位ｌは、現在の優先度Ｏのプロセスが、優先度１のプロセスが終る 前に、そのプロセスに割込むことなしに現在のプロセスになるという仮定の上に 、ＷＰＴＲＲＥＧ（１）５１がプロセス作業域に対する妥当なポインタを含まな い位置である。

たとえば、ある通信が終った結果としであるプロセスが実行する準備が整ったと すると、そのプロセスは直ちに実行され、または適切なリストにっけ加えられる 。そのプロセスが優先度０のプロセスであれば直ちに実行されて、優先度Ｏのプ ロセスは実行されず、それが優先度１のプロセスであればプロセスは全く実行さ れない。プロセスは、そのプロセスのスケジュールを解くことをめるヂャネルに よる通信に加わるまで、または、そのプロセスが優先度１のプロセスであるよう に、その優先度１のプロセスが一時的に中断さ優先度Ｏのプロセスが実行される とＰＲＩＦＬＡＧ４７がＯにセットされる。プロセッサが優先度１のプロセスを 実行し、またはどのプロセスも実行しないと、ＰＲＩ　ＦＬＡＧ４９は値１を有 する。実行すべきプロセスがない時は、ＷＰＴＲ（１）レジスタ１；ｔｌＮｏｔ 　Ｐｒｏｃｅｓｓ　ｐを有する。これは節４図に示すＷＰＴＲＲＥＧ５１のため の位置である。この位置においては割込まれる優先度１のプロセスのない優先度 １のプロセスのリストがある。優先度１のプロセスを実行させるように優先度１ のプロセスが割込まれたとすると、割込まれた優先度１のプロセスの作業域ポイ ンタがＷＰＴＲＲＥＧ　（１）に留まる。したがって、実行すべき優先度Ｏのプ ロセスがもうないと、優先度１のプロセッサがＷＰＴＲ（１）レジスタの内容に より割込まれたかどうかをプロセッサが決定する。これが値Ｎ　Ｏｔ　Ｐ　ｒｅ ｃｅｓｓ　ｐを有するものとすると、割込まれたプロセスがなかったことになる から、プロセッサはＦＰＴＲＲＥＧ（１）の内容を調べることにより優先度１の リストを点検する。しかし、＼ＶＰＴＲＲＥＧ　（１）が作業域ポインタを依ぼ として含んでいるとすると、プロセッサは割込まれたプロセスの実行を継続でき る。いずれの優先度リストでも待っているプロセスがないとすると、適勅なＦＰ ＴＲＲＥＧは値Ｎ　Ｏｔ　Ｐ　ｒＯｃｅｓｓ　ｐを含む。

［スタート・プロセスｊ動作または［実行プロセス」動作を実行することより新 しい同時プロセスが作られる。「終りプロセス」動作または「ストップ・プロセ ス」動作を実行づることによってそれらの同時プロセスは終る。

先に定義した手続ｒｄｅｑｕｅｕｅ　Ｊを使用することにより、実行するプロセ スをリストのトップからとり出すことができる。その定義は、前記した他の種々 の定義とともに、行番号も含む。それらの行番号は定義の部分ではなくて、単に 説明を容易にするためのものである。手続ＤＥＱＵＥＵＥの定義の１行目は手続 の名称を示し、２行目は一連の事象が起ることを示す。３行目に従って、適切な バンク３８または３９のＷＰＴＲＲＥＧ５１は、同じバンクのＦ　ＰＴＲＲＥＧ ５３の保持されていたポインタをとる。４行目は、ある条イ１のテストを実行す べきことを示す。

５行目は、ＢＰＴＲＲＥＧ５２の内容がＦＰＴＲＲＥＧ５２の内容と同じである ことが見出されると、６行目に従ッテ値ｒ　Ｎ　ｏｔ　Ｐ　ｒｏｃｅｓｓ　ｐＪ がＦＰＴＲＲＥＧにロードされる。７行目は、５行目における条件がスされなか ったとすると、適切なレジスタ・バンクのＦＰＴＲＲＥＧ５３に、ＦＰＴＲＲＥ Ｇの内容より以前に示された作業域のリンク場所６６に現在格納されているポイ ンタがロードされる。最後に、９行目に従って、ＷＰＴＲＲＥＧ５１の内容によ りいま示された作業域のＩ　ＰＴＲＩ所６５からのＩ　ＰＴＲがＩＰＴＲＲＥＧ ５０にロードされる。

これの結果として、先頭のプロセスをとり出して、そのプロセスを実行！＄備を 整っている適切なレジスタヘロードすることよってリストが進ませられる。

現在のプロセスは、先に定義した手続「次のプロセス・スタート」によってスケ ジュールを解除でき。現在のプロセスは、ＳＮＰ　ＦＬＡＧ５８を値１にセット することを含む命令を実行できる。その場合には、プロセッサが次の動作を行う ことをそのプロセッサにめるマイクロ命令にそのプロセッサが応答すると、その ブロセッ勺は前記定義に従って手続を実行する。定義の３行目に従って、プロセ ッサは５ＮＰＦＬＡＧ５８を値Ｏにセットすることによってフラグを最初にクリ ヤする。４行目は５行目の定義が真か否かをテストすることをプロセッサにめる 。ＦＰＴＲレジスタが値「Ｎ　ｏｔ　ｐ　ｒｏｃｅｓｓ　ｐ　Ｊを含んでいない とすると、６行目に従って、次のプロセスがリストのトップからとられるように ｄｅｑｕｅｕｅ手続が行われる。

しかし、５行目が真でなかったとすると、これは現在の優先度のためのリストに 待っているプロセスがないことを示す。それからプロセッサは７行目に示す条件 が真であるかどうかの点検を行う。その点検にはＰＲＩ　ＦＬＡＧ４７が値Ｏを 含んでいるかどうかのテストが含まれる。もし含んでいるものとすると、５行目 におけるテストの結果のために、待っている優先度Ｏのプロセスがないことを知 るから、優先度フラッグを１にセットするという９行目から始まるシーケンスへ プロセッサが進む。これによってプロセッサがレジス’ｌ−バンクを優先度１の プロセスについて調ヘサセラレ、１１行目と１行目にシステム、ＷＰＴＲＲＥＧ 　（１）が値ｒ　Ｎ　ｏｔ　ｐ　ｒｏｃｅｓｓ　ｐ　Ｊを含んでいるかどうかＦ ＰＴＲＲＥＧ（１）が値ｒＮＯ１ｐ　ｒｏｃｅｓｓ　ＯＪを含んでいないかどう かをプロセッサは調べる。こ（Ｄごとは、ＷＰＴＲをＷＰＴＲＲＥＧ５１に残し た割込まれた優先度１のプロセスがないこと、およびそのリストに待っている優 先度１のプロセスがあることを意味する。この条件が真であるとすると、１３行 目に従ってプロセッサは手続ｄｅｑｕｅｕｅを実行する。この手続により次の優 先度１プロセスがリストの先頭からとり出される。しかし、１１．１２行目の条 件が正しくないとすると、１４．１５行目に従ってプロセッサはどの動作もとば す。このことは、ＷＰＴＲＲＥＧ　（１にＷ　Ｐ　Ｔ　Ｒが含まれていたとする と、プロセッサがその割込まれたプロセスの実行を継続することを意味する。割 込まれたプロセスがな　−く、優先度１のリストに持っているプロセスがないも のとすると、プロセッサはそれ以上のプロセスのスケジューリングを持つ。しか し、７行目における条件が正しくないが、一方では優先度が１であることを゛プ ロセッサが見出したとすると、１６．１７行目にシステムＷＰＴＲＲＥＧ　（１ ）が値［Ｎｏｔ　ｐｒｏｃｅｓｓ　ｐ　Ｊをとる。

メツセージの移行中にプロセスをスケジュールから外すことができ、その間に通 信しているプロセスがそれのプログラム中の対応する段階に達することを持つ。

通信している２つのプロセスが対応する段階に達すると、記述子がＰＲＯＣＤＥ ＳＣレジスタ４６に含まれているプロセスをスケジュールするために手続［ｒｕ ｎＪを使用できる。そうすると、手続［ｒｕｎＪの前記定義からプロセッサの動 作を理解できる。３行目に従って、ＰＲＯＣＤＥＳＣレジスタ４６により示され たプロセスの優先度が計算されて、ｐＲｏｃｐＲ］　ＦＬＡＧ４　ｓヘロードさ れる。４行目に従って、記述子をレジスタ４６に有するプロセスのＷＰＴＲが計 算されて、ＰＲＯＣＰＴＲＲＥＧ４５にロードされる。それからプロセッサは、 ６行目の条件が適用されるかどうかについてプロセッサがテストする。現在のプ ロセスは優先度０を有し、またはＰＲＯＣＰＲＩ　ＦＬＡＧ４８における優先度 がＰＲＩ　ＦＬＡＧ４７における優先度と同じで、それと同時に現在のプロセス の〜ＩＰＴＲＲＥＧ５１が作業域ポインタを含むものとすると、プロセッサは７ 行目より後のシーケンスを実行する。７行目は、シーケンスがプロセスを行列に 加えるために必要なものである条件が真かどうかのテストをプロセッサが実行す ることをめる。フラッグ４８により示される優先度のＦＰＴＲＲＥＧが値「Ｎ　 Ｏｔ　ｐ　ｒＯｃｅｓｓ　ｐ　Ｊを有するものとすると、１０行目に従ってＦＰ ＴＲＲＥＧにレジスタ４５のポインタがロードされる。それによってスケジュー ルされたプロセスがリストのトップにされる。１１行目は、１０行目の条件が正 しくないとすると、レジスタ４６にグループまれでいるポインタが、適切な優先 度のＢＰＴＲＲＥＧにより示されているリスト上のｔａｔｌｔのプロセスのリン ク場所６６に書込まれる。そのＢＰＴＲＲＥＧは次にレジスタ４５の内容へのポ インタがロードされる。いいかえると、スケジュールされたプロセスがリストの 終りに加えられる。１４行目は、６行目の条件が正しくないとすると、１５行目 に示すシーケンスが起る。この場合には、１６行目が、ＰＲＯＣＰＲＩ　ＦＬＡ Ｇ４８に現在ある値をＰＲＩＦＬＡＧ４７からとることを要求し、１７行目に従 って適切な優先度のＷ　Ｐ　Ｔ　ＲＲＥ　Ｇにレジスタ４５からポインタがロー ドされる。１８行目は、適切な優先度のＩＰＴＲＲＥＧ５０に、Ｗ　Ｐ　Ｔ　Ｒ ＲＥＧ５１内のポインタにより示されているプロセスのＩ　ＰＴＲ場所６５から 得たＩＰＴＲがロードされる。１９行目は値Ｏを適切な優先度バンクのＯレジス タに挿入する。

プロセス間通信 メモリ内の１つのアドレス可能な詔場所により与えられたソフト・チャネルを用 いて、あるプロセスは別のプロセスと通信できる。あるいは、１つのマイクロコ ンピュータのプロセスが、ハードな入力チャネルとハードな出力チャネルを用い る直列リンクを介して、別のマイクロコンピュータのプロセスと通信できる。

各直列リンクの入力ピンと出力ピンは、一方向の専用通信経路を形成する１本の 線により別のマイクロコンピュータの対応するピンに接続される。内部通信と外 部通信を行うために、各出力プロセスは出力すべき各メツセージごとに先に定義 された１つの「メツセージ出力」動作を行い、各入力プロセスは入力すべき各メ ツセージごとに先に定義された「メツセージ入力」動作を行う。この実施例に従 って、各「メツセージ出力」動作または各「メツセージ入力」動作ごとに送るべ きメツセージの長さは可変長にできる。データは指定されたビット長の１つまた はそれ以上の単位で送られ、この場合にはビット長は１バイトを形成する８ビツ トである。したがって、メツセージは請求められるメツセージの長さに応じて１ つまたは複数の単位すなわちバイトで構成できる。通信をどのようにして行うか を理解するために、いくつかの例を以下に説明する。

例　１ プロセスＹが、ソフト・チャネルを用いて、同じマイクロコンピュータ上の同じ 使先度のプロセスＸヘメッセージを出力することを希望している。これは第１５ 図のシーケンスに示されている。最初に、プロセスＹもプロセスＸもチャネル７ ０を使用することをめる命令をまだ実行していないから、そのチャネル７０は値 「Ｎｏｔ　ｐｒｏｃｅｓｓ　ｐ　Ｊを含んでいる。プロセスＹが出力、を実行す ることを希望するそのプロセスのプログラム中の点にそのプロセスが達すると、 メツセージを構成するバイトの数を示すカウントをプロセスＹはそれのＡＲＥＧ ５４にロードし、通信のために用いられるチャネルのアドレスをプロセスＹはＢ ＲＥＧ５５にロードし、送るべきメツセージの最初のバイトに対するメモリ・ア ドレスであるソース・アドレスをプロセスＹはＣＲＥＧにロードする。これは動 作「メツセージ出力」の定義の行２，３．４に従うものである。それ以上の行番 号の参照は上で与えたメツセージの出力の定義に関連する。５行目は、与えられ たチャネル・アドレスがハード・チャネルのアドレスに一致するかどうかを調べ るために、Ｂレジスタの内容をテストするこ６とをプロセッサにめる。もし一致 するものとすると、定殻の７行目は手続「リンク・チャネル出力動作」を行うこ とをプロセッサにめる。第１５図に示す例では前記チ１ｚネル・アドレスはハー ド°チャネルのアドレスに一致しないから、定義の８行目が真であることが判明 し、Ｂレジスタはソフト°チャネルのアドレスを含む。したがって、プロセッサ は９行目の後のシーケンスを行う、、１０行目に従って、ＴＲＥＧ４９にはＢレ ジスタからのポインタにより示されたオフセットの内偵、すなわち、チャネルの 内容がロードされる。次に、１１．１２行目が、ＴＲＥＧがＮ　ｏｔ　ｐ　ｒｏ ｃｅｓｓ　ｐを含んでいるがどうかを調べることをプロセッサにめる。これはも ちろん第１５ｂ図に示す場合である。したがって、プロセッサはメツセージ出力 の定義の１４〜１７行目のシーケンスを実行する。１４行目は、プロセスＹのた めのプロセッサ記述子がチャネル７０に書込むことを要求する。１５行目は、Ｉ ＰＴＲＲＥＧ５０の内容をプロセスＹのための作業域Ｉ　ＰＴＲ場所６５に格納 することを要求する。１６行目は、ソース・アドレスをプロセスＹの作業域の状 態場所６７に書込むことをめる。１７行目は、５ＮＰＦＬＡＧを１にセットする ことをめる。これは、プロセスＹをプロセッサの次の動作によりスケジュールか ら外すべきであることを示す。それは第１５ｃ図に示す状態であって、入カブＯ セスＸが入力命令を実行するまでその状態を保つ。

また、プロセスＸは入力すべきことをメツセージに対してめられるバイトの数の カウントを、それのＡレジスタ５４に最初にロードする。プロセスＸはそれのＢ レジスタに、入力のために使用するチャネルのアドレスをロードし、Ｃレジスタ に、最初に入力すべきバイトに対するメモリ内の宛先アドレスをロードする。こ れはメツセージ入力の定義の２．３．４行目に従うもので、第１５ｄ図に示す状 態である。メツセージ入力の定義の５．６．７行目は、Ｂレジスタ内のアドレス がハード・チャネルに対応するかどうかを調べることをプロセッサにめる。この 場合にはプロセッサはリンク・チャネル入力動作手続を実行することをめられる 。これは第１５図に示すケースではない。

というのは、Ｂレジスタがチャネル７０に対するものだからである。したがって 、８行目の条件は真で、９行目に続くシーケンスが行われる。最初に、プロセス Ｘに対するＴレジスタ４９には、Ｂレジスタ内のポインタにより示されたオフセ ットのない値、すなわち、チャネル内容がロードされる。その伯がｒＮｏｔｐ　 ｒｏｃｅｓｓ　ｐＪでなかったとすると、プロセッサは１３〜１７行目に従う。

その結果としてプロセスＸはスケジュールから外される。しかし、いまの場合に はＴレジスタは定義の１８行目の要求にかなうことが見出され、ｒ　Ｎ　ｏｔ　 Ｐ　ｒｏｃｅｓｓ　ｐ　Ｊを含まない。定義の２１行目に従って、プロセッサは 偵ｒ　Ｎ　ｏｔ　Ｐ　ｒｏｃｅｓｓｐ」を、第１５ｅ図に示すように、チ１？ネ ル７０に５込むことによってチャネル７０をリセットする。２２〜２４行目は、 １つのメモリ場所（ソース）から別のメモリ場所（宛先）へデータのブロック・ コピーを行う用意をプロセッサがいま行ったこと、■レジスタ４つはプロセスＹ のプロセス記述子をいま含み、Ａレジスタが送るべきバイトの数のカウントを含 むことについての説明を含んでいるだけである。定義の２５行目は、プロセスＸ のためのＢレジスタに、以前はＣレジスタであった宛先レジスタがＯ−ドされる ことを要求する。２６行目に従って、ＰＲＯＣポインタ・レジスタ４５にプロセ スＹのＷＰＴＲがロードされる。

Ｗ　Ｐ　Ｔ　Ｒは、プロセス記述子をレジスタＴからとり出し、優先ビットを除 去りることにより得られる。２７行目は、プロセスＸのためのＣレジスタに、プ ロセスＹのための作業域の状態場所６７から得たソース・アドレスがロードされ ることをめる。それから、２８行目は、プロセッサが次に行う動作として先に定 義した手続「コピー・ステップ阻止」を実行するように、適切なり先度のコピー ・フラッグを１にセットすることをめる。このためにソース・メモリ・アドレス から宛先メモリ・アドレスへ１度に１バイトをプロセッサが転送させられ、かつ その動作をくり返えして各バイトが転送させられるにつれてソース・アドレスと 宛先アドレスをしだいに変え、転送すべき残っているバイトの数のＡレジスタ内 のカウントをしだいに減少させる。そのカウントが０になると、スケジュールか ら外されたプロセスＹは手続実行によって再び留守を組マレル。これはコピー用 止ステップの定義かられかる。２行目は起すべきシーケンスを定義する。最初の ステップは３行目である。このステップでは、Ｃレジスタにより示されたメモリ 内のソース・アドレスからのバイトを０レジスタに読込む。それから、４行目が Ｃレジスタからのデータのバイトを、Ｂレジスタにより示された宛先メモリ・ア ドレスに書込む。その後で５行目がＣレジスタをクリヤする。６行目は新しいソ ース・ポインタを作る。そのソース・ポインタは１バイトだけ進められる。７行 目は新しいソース・ポインタを作る。そのソース・ポインタは１バイトだけ進め られる。８行目はＡレジスタ内のカウントを１だけ減少させる。それから、９行 目はＡレジスタがいま零カウントを含んでいるかどうかを１０行目に従って見出 すために行うべきテストを要求する。Ａレジスタが零カウントを含んでいる時は コピーの阻止が終らされている。Ａレジスタが零カウントを含んでいないと、２ １行目の条件が満される。しかし、コピー・フラグが依然としで１にセットされ ているから、プロセッサは適切な次の動作をとることを続冬プる。コピー阻止に 含まれているプロセスの優先度が低優先度のプロセスで、高優先度のプロセスが 実行する準備が整ったとすると、プロセッサは、より高い優先度のプロセスを実 行するために、完全なメツセージ転送が終る前に、１つまたはいくつかのバイト を送った後でコピー阻止に割込むことができる。しかし、持っているより優先度 の高いプロセスがないものとすると、コピー阻止ステップの２２行目に達すると 、コピー・フラグが依然としてセットされているからプロセッサは２行目力１ら 始まるシーケンスをくり返えす。したがって、カウントがＯになるまでプロセッ サはコピー阻止ステップの３〜８行目の手続をくり返えす。それから、１．３行 目はコピー・フラグをクリヤして、零にリセッ＋することをめる。１４．１５行 目は、■レジスタ４９ＳＮｏｔｐ　ｒｏｃｅｓｓ　ｐ以外の値を有するかどうか を訓・べろごとをプロセッサに要求する。この場合には、スケ・ジュールを外さ れたプロセスＹのプロセス記述子、をそれは有する。したがって、１６行目にお いて始まるシーケンスが起り、■レジスタに前もって含まれて（いたプ・０セス Ｙのプロセス記述子がロードされる。そｈ′ｈｓら、プロセスＹのスケジュール を再び組むために、＃ｉ、ｊｉｌ！手続実行が行われる。１９．２０行目は、■ レジスタ、がスケジュールされているプロセスのブＯセス記Ｉ述子・をＴレジス タが含まなかったとすると、動作が飛ｕ越、さ九ることを単に示す。

λ−ユ 第１６図は、第１のマイクロコンピュータ２５１【おける出力プロセスＹと、第 ２のマイクロフン、ビ２−タ２５２における入力プロセスＸとの間の遥嬬をシー ケンス・メツセージにおいて示すものである。プロセスＹのための出力チャネル ９０の出力ピン２７が１本の線２５３により、プロセスＸのための入力チャネル ９１の入力ピン２６に接続される。

全てのプロセスはハード・チャネルを用いて出力または入力を実行するから、適 切な出力命令または入力命令を実行した後はプロセスはスケジュールから外され る。一方のマイクロコンピュータのメモリ内のソース・アドレスから、他方マイ クロコンピュータのメモリ内の宛先アドレスへのめられている数のバイトの転送 は、第ｉｏ、１１．１２．１３．１４図に示されているリンクＷＡｍの制御の下 に行われる。両方のマイクロコンピュータのプロセッサがメツセージ転送とは独 立に現在のプロセスを実行できるように、バイトの転送はプロセッサによる動作 とは独立に実行される。

メツセージ転送のうちプロセッサによるそれ以上の動作を必要とする段階にリン クが達した開に、それらのリンクはプロセッサに対して適当な要求を行う。各リ ンク・チャネルはチャネル・アドレスを有する。そのアドレスはプロセス語と呼 ばれるメモリ内でアドレスできる１つの語より成る。それらのハード・チャネル ・プロセス３ｇをプロセッサかリンクへの別々の接続を必要としているハード・ チャネルとして認めるように、それらの語のアドレスが選択される。第１６゜１ ７．１８．１９の各図において、プロセスＹのための出力チャネル９０とプロセ スＸのための入力チャネル９１を示すために、類似の四式が使用されている。

チャネルの関連するプロセス語２５６には略記号ＰＷがつけられる。出力チャネ ルはレジスタ２５４と場所２５７を有する。レジスタ２５４については第１２図 を参照して先に説明した。前記場所２５７においては転送状態マシンの状態が示 されている。入力チャネル９１に対しては、プロセス詔場所２５６と入力チャネ ル・レジスタ２５５が示されている。レジスタ２５５は第１３図を参照して先に 説明した。プロセス３Ｂ場所２５６は第１３図から３状態マシンの状態を示す。

第１６図において、両方のプロセスは類似の優先度を有し、出力プロセスＹは、 プロセス×がメツセージを入力しようとする前に、メツセージを出力しようとす る。「メツセージ出力」の定義の２〜４行目に従って、プロセスＹは、メツセー ジ中で出力すべきバイトの数のカウントをＡレジスタ５４にＯ−ドし、使用すべ きチャネルのアドレスを８レジスタ５５にロードし、コピーすべき最初のバイト に対するメモリ内のソース・アドレスをＣレジスタ５６に０−ドする。第１６ａ 図に示すように、この時には出力チャネルは遊んでおり、入力チャネルはデータ ネ存在、遊びおよび不仁化の状態を有する。第１６ａ図の後でプロセスＹが動作 「メツセージ出力」を実行し、その動作の定義の６行目に従って、そのチャネル がハード・チャネルであることをプロセッサは見出し、したがって、７行目に従 って手続「リンク・チャネル出力動作」が実行される。その手続「リンク・チャ ネル出力動作ｊの定義は・プロセスＹに対する現在のＩ　ＰＴＲがＪＰＴＲ５０ からとり出されて、プロセスＹに対する作業１ａのＩＰＴＲＩ所に格納されるこ とを示す。５行目は・プロセスＹのプロセス記述子が出力チャネル９０のプロセ ス語ＩＡ所２５６に書込まれることをめる。６行目は出力チャネルのためのボー ト番号をセットし、７行目は前記手続「リンク出力を行わせる」をめる。そうす ると、プロセッサＹの実行に使用する適切なレジスタからカウント・ソースと優 先度がチャネル・レジスタ２５４へ転送される。データの最初のバイトが送られ るようにリンク・チャネルに対して入力要求も行われる。８行目に従って、前記 したように、プロセッサによる次の動作がＹプロセッサをスケジュールから外す ことをめるように、５ＮＰＦＬＡＧが１にセットされる。この状態は第１６ｂ図 に示すようなものである。

プロセスＸがメツセージ入力を実行しようとする時には、プロセスＸはその入力 に対してめられるカウント・チャネルと宛先を、第１６Ｃ図に示づようにＡレジ スタ５４と、Ｂレジスタ５５と、Ｃレジスタ５６とにロードする。プロセスＸが 「メツセージ人力」動作を実行する時は、そのプロセスＸは、定義の６ＦＪ目に 従って、チャネルがハード・チャネルであることを見出し、したがってそれは手 続［リンク・チャネル入力動作」を実行する。これはリンク・チャネル出力動作 について先に説明したのと同じシーケンスを実行する。それはＸのＩ　ＰＴＲを プロセスＸの作業域のＩ　ＰＴＲ場所６５に格納し、プロセスＸのためのプロセ ス記述子を入力チャネル９１のプロセス語２５６に書込む。それはＸのカウント 宛先と優先度を入力チャネル９１のレジスタ２５５にロードする。この場合には 手続リンク・チャネル入力動作の７行目は、プロセスＸに関連する出力チャネル から確認応答パケットがプロセスＹに関連する入力チャネルへ送られるように、 リンクに対して入力要求を行う。状態は第１６ｂ図に示すようなものである。

それから、データ・パケット内の複数のデータ・バイトが送られる。第１４図を 参照して説明したように、各送信に続いて確認応答パケットが送られる。プロセ スＸからＥｉ後の確認応答パケットが送られると、プロセスＸに対するリンクが 、１３を参照して説明したように、ａ８４ｅに実行要求を行って、マイクロコン ピュータ２５８のプロセッサが、もし既にリストが存在するのであれば、リスト の終りにプロセスＸを加えることによってそのプロセスＸを再スケジュールする 。これは１６ｅに示す状態である。１６ｅの後で最後の確認応答パケットがプロ セスＹに対する入力チャネルにより受α）られ、第１２８の１ｉＩ８４ｂに実行 要求信号が発生されて、次の動作をとることを質問されたプロセッサがプロセス Ｙを適切な優先度のリストの終りに加えるようにする。そうすると状態は１６ｆ 図に承りようなものとなる。

Ｊの　チャネルからのプロセス 別のプロセスは、入力のためのいくつかのチャネルのうちの１つを選択し、次に 別のプロセスの対応する成分プロセスを実行するようなプロセスである。利用で きる別のチャネルからのチャネルの選択は、そのチャネルを通じて出力すること を既に持っている出力プロセスをそれが有するという意味で、１つまたはそれ以 上のチャネルが入力の用意が整っているかどうかを決定するために、全てのチャ ネルを調べる入力プロセスによって実行される。どのチャネルも用意が整ってい ないことが見出されると、チャネルの１つの用意が整うまで入力プロセスはスケ ジュールから外される。

少くとも１つのチャネルの用意が整ったことが見出されると、あるいは出力プロ セスによる動作のために入力プロセスが再びスケジュールに組込まれると、プロ セスはいま用意が整った入力の１つ１つを選択し、そのチャネルを通じて入力を 行う。入力チャネルの選択中はブＯセス作業域の状態場所６７は特殊な値である 可能化ｐ１持ちｐおよびレディｐのみをとることができる。

入力プロセスがいくつかの代替チャネルすなわち別のチャネルのうちの１つから 入力できるようにするためには、入力チャネルがそれのプログラムのうち、それ らの代替チャネルのうちの１つから入力を希望する段階に初めて到達した時に、 代８人カチャネルのいずれも用意が整っていなければ入力プロセスをスケジュー ルから外すことが重要ｒある。このことは、プロセッサが種々の優先度プロセス で動作している場合はとくに重要である。それ以外では、別の入力を行うことを 希望している高優先度のプロセスが低優先度のプロセスを無期限に保持でき、そ の間それはスケジュールに組込まれたままで、それらのプロセスのうちの出力プ ロセスを待っている種々の別の入力チャネルの状態をくり返えしテストするだけ である。したがって、この実施例によって、代りの入力チャネルが入力プロセス により最初にテストされた時にそれらの入力チャネルのいずれもレディでないす なわち用意が整っていないとすると、入力プロセスをスケジュールから外すこと ができる。このようにして入力プロセスがスケジュールから外れたとすると、出 力プロセスによる動作のためにチャネルの１つの用愚が整うと、プロセスをスケ ジュールに再び組入れるためにプロセッサに対して要求を直ちに行うことができ る。しかし、入力プロセスがスケジュールに再び組入れられて、それの入力を実 行する前に２つ以上の出力チャネルがレディである、すなわち用意が整うことが ある。したがって、入力プロセスがスケジュールから外されて持っている時に、 任意の出力チャネルがチャネル・レディを行うと・入力プロセスをスケジュール に再び組入れるために２つ以上の要求がプロセッサに対して行われることを直ち に阻止することが必要である。これは、先に定義した代りにスタート、チャネル 可能化、別の待機、チャネル不能化、代りの終り、および入力メツセージなどの 動作を含む命令を用いることによって達成される。代りの入力を行うことを希望 しているプロセスはどのプロセスでもまず代りのスタートを行い、それに続いて 可能な代りのチャネルに対して可能化チャネルを行わなければならない。その後 で、代りのｌｖ機、チャネル不能化、および代りの終りなどの動作が続く。

この後で、前記したように「メツセージ入力」に使用するためのカウント・チャ ネルとンース情報を与えるために、プロセスはあるロード命令を実行する必要が ある。

代りの入力のための命令を含む種々の例について次に説明する。

匠−１ これは、メツセージを直列リンクを通じて送る、１つのマイクロコンピュータの 出力プロセスＹと、責なるマイクロコンピュータの入力プロセスＸとの間の通信 に関するものである。プロセスＸは、Ｙが任意の出力命令を実行する前に、入力 動作を開始する。プロセスＸが開始した時には代りの入力のいずれも用意が整っ ていない。また、プロセスＹによる出力動作のために１つのチャネルの用意が整 うと、他の代りのチャネルのいずれも用意が整わないと仮定する。、ｊｉ１初に プロセスＸは「代りのスタート」を実行し、その動作の定義にシステムプロセス Ｘは［ｅｎａｂｌｉｎｇ　ｐＪをプロセスＸの作業域の状態場所６７へ書込む。

出力チャネル９０および入力チャネル９１の状態マシンは第１７ａ図に示すよう なものである。それがらプロセスＸは動作「チャネル可能化」を行う。プロセス Ｘは可能な各入力チャネルに対してこれを行うが、第１７ｂ図はプロセッサＹに より使用される特定のチャネルにおけるこの動作の結果を示す。チャネル可能化 の定義に示されているように、プロセスＸは最初にガード値をＡレジスタにロー ドし、動作を続ける前にこれは調べられる。８〜１７行目は、チャネルがソフト ・チャネルであるならば、後続のシーケンスを指定する。ここで説明しているケ ースでは、チャネルのアドレスはハード・チャネルのアドレスに対応するから、 ２１〜２９行目のシーケンスが続く。２１行目はチ１１ネルのボート数を計算し 、２２行目はそのチャネルの状態についての質問をプロセッサに行わせる。２３ 〜２５行目は、チャネルの用意が整ったとすると、値レディｐがプロセスＸのた めの状ＰＡ場所６７に書込まれたであろうことを示す。しかし、そうはならない から２７〜２９行目のシーケンスが適用される。プロセスＸのためのプロセス記 述子が定義の２８行目に従ってチャネルのためのプロセス語場所に書込まれ、２ ９行目は先に定義された手続リンク可能化を要求する。これは入力チャネルの優 先度フラッグをプロセスＸの優先度にセットし、可能化要求をリンク・チャネル に対して行わせる。これによってチャネルの状態を変えて第１７ｂ図に示すよう に「可能化状態」にする。それからプロセスＸは代りの待機を実行する。代りの 待機の定義の２行目に従って、これは値−１をプロセスＸのための作業域の零揚 所にセットする。３行目と４行目は状態場所６７の内容がレディｐであるかどう かを見るためにその内容を調べる。もしレディｐでないとすると、８〜１１行目 のシーケンスが実行される。いいがえると、値持ちｐがプロセスＸのための状態 場所６７に酋込まれる。プロセスＸのためのＩ　ＰＴＲがＩ　ＰＴＲ場所６５に 格納され、５ＮＰＦＬＡＧを１にセットする結果としてプロセスＸがスケジュー ルから外される。

これが第１７ｃ図に示されている。この後でプロセスＹが出力メツセージを行う ことにより出力動作を開始する通常のやり方で、かつ前記したように、これはプ ロセスＹをスケジュールから外し、出力リンクが最初ののデータ・バイトを送る 。そのバイトが到達すると、プロセスＸのための入力リンクにプロセスＸのため のプロセッサに対づるレディ要求を行わせる。それからプロセスＸは再びスケジ ュールに組入れられ、動作「チャネル不能化」を行う。この動作は１つのチャネ ルを選択し、残りを不能状態にする。チャネル不能化の定義の１行目かられかる ように、動作ＡＬＴＥＮＤの後で入力プロセスにより実行すべき次の命令のアド レスからプロセスＸ（ま再びスケジュールに組入れられ、動作「チャネル不能化 」を行う。この動作は１つのチャネルを選択し、残りを不能状態にする。チャネ ル不能化の定義の１行目かられかるように、動作ＡＬＴＥＮＤの後で入力プロセ スにより実行すべき次の命令のアドレスをとり出すために必要な命令オフセット がＡレジスタにロードされる。Ｂレジスタはガード値を有し、Ｃレジスタにはチ ャネル・アドレスがロードされる。この命令は可能な代りの各入力チャネルに対 してくり返えされることがわかるであろう。９行目と１０行目はガード値の点検 を取り扱う。

この点検が満足されるものとすると、チャネル・アドレスがソフ１〜・チャネル のアドレスであるかどうかを１３．１４行目にシステムプロセッサはテストする 。

しかし、この場合には２６行目が、チャネルのアドレスがハード・チャネルのア ドレスであることを適用する。２９行目はチャネルのボート数を計評し、３２行 目はプロセッサにより状態の質問をリンクに対して行ていることが見出されたと すると、先に定義された手続「これは選択されたプロセスが」が実行される。そ の定義の４行目に従って、これは０レジスタにプロセス×の作業域の零場所の内 容をロードする。５．６行目ニ従ッテ１ツレが−１であるかどうかについてこれ はテストされ、もし−１であればＡレジスタの内容がＷＰＴＲＲＥＧで示されて いるメモリ場所に書込まれ、Ａレジスタはこれが選択されたプロセスであること を示す値ＭＡＣＨＩＮＥＴＲｔＪＥを有する。１０行目に従って、０レジスタが ｍ−ｉを含んでいないとづると、これは選択されたプロセスではない。第１７ｅ 図はチャネル不能化動作を実行する直前の２つのプロセスの状態を示し、第１７ ｆ図はチャネル不能化動作を実行後の状態を示す。第１７ｆｌＫの後はプロセス Ｘは動作ＡＬＴＥＮＤを実行する。この動作は、それの定義の１行目から、Ｗ　 Ｐ　Ｔ　Ｒレジスタ内のポインタにより示されるメモリ・アドレスの内容を０レ ジスタにＯ−ドする。それから、それはポインタをＯレジスタに含まれているオ フセットとともにＩ　ＰＴＲレジスタに置く。Ｉ　ＰＴＲレジスタはＩＰＴ、Ｒ レジスタの以前の値を有する。これによってプロセスはそれの命令シーケンス中 の希望の位置においてｔｉｓ、Ｆｋ可能にさせられる。ＡＬＴＥＮＤを実行した 後で、プロセスＸはメツセージ送信のための適切な値をＯ−ドでき、かつ入力メ ツセージを実行する。この入力メツセージは第１６図の第１６ｃ図から前に示さ れているシーケンスを実行する。

上記の例は代りのハード・チャネルの使用に関連したものであるが、シーケンス は全体として類似し・プロセスはいくつかの代りのソフト・チャネルのうちの１ つを介する代りの入力を実行する。最初にプロセスが代りの入力を実行している ことを示すために「代りのスタート」の実行により特殊な値［ｅｎａｂｌｉｎｇ 　ｐＪがプロセスの状態場所にロードされる。それから、チャネルの状態をデス １−ツるために動作「チャネル可能化」が各チャネルごとに実行される。「チャ ネル可能化」の定義の１２．１４．’１６１６行目ャネルの内容を調べる。１２ 行目にシステム、そのチャネルに作業域ポインタが見出されないとすると、１ａ ｒＮｏｔＰ　ｒｏｃｅｓｓ　ｐＪがそのチャネルに書込まれる。、１７行目に従 って、出力プロセスの作業域ポインタがチャネル内で見出されたとすると、値ｒ 　ＲｅａｄＶ　ｐＪが入力プロセスの状Ｂ１２所に去込まれる。これは、出力プ ロセスにより実行された命令の結果としてどのチャネルが既に「レディ」である かを調べるために各チャネルに対して行われ、レディでないことが見出されたチ ャネルに対しては入力プロセスの作業域ポインタはそのチャネルに残される。そ れから入カブ０セスは「代りの待機」を実行する。これはチ１１ネルではなくて 入）ｊプロセスを行う。定義の２行目にシステム、それは値−１を入力プロセス のための作業域の零場所にロードし、「代りの待機」の定義の５．７行目は入力 プロセスの状態場所の点検を行う。もし値ｒＲｅａｄｙ　ｐＪを見出したとする と、入力プロセスはスケジュールから外されないが、ｒＲｅａｄｙ　ｐＪを見出 さないとづると、定義の９行目に従ってそれは［ｗａｉｔ　ｐＪをプロセスの状 態場所に書込み、定義の１０．１１行目は入力プロセスのスケジュールから外さ れるようにされる。入力プロセスがスケジュールから外されなかったとすると、 それは「チャネル不能化」であろうそれの次の命令で実行する。一方、それがス ケジュールから外されたものとすると、代りのチャネルの１つを使用しようとし ているプロセス出力の結果としてそれはそのうちに再びスケジュールに組入れら れる。そして、入力プロセスがスケジュールに再び組入れられると、それはそれ の次の命令を再び行う。その命令は「チャネル不能化」である。それは代りの各 チャネルに対してこの動作を行い、各動作に先立ってＡレジスタオフセット数が ロードされて、そのチャネルがその入力に対して選択されたものだとすると、そ のプロセスのた゛めのプログラム・シーケンス中で次の命令を探すため目は、チ ャネルがｍｒＮｏｔ　Ｐｒｏｃｅｓｓ　ｐＪ、入力プロセスに対するポインタ、 または出力プロセスに対するポインタを含んでいるか否かについてのそれぞれの テ゛ストを示す。２４行目に従って、チャネルが出力プロセスに対するポインタ を含んでいることが見出されたとすると、２５行目は手続「これは選択されたプ ロセスか」をめる。この手続の定義に従って、プロセスの作業域の零場所が−１ を依然として有するかどうかを調べられ、もし−１を有しておけばそれが入力の ために選択されたチャネルとなり、手続は値−１を除去して、作業域の零場所に 必要な命令オフセットを書込む。それ以上「チャネル不能化」動作が残りのチャ ネルにおいて実行されると、あるものは出力プロセスに対するポインタを保持す ることにより「レディ」であることを見出すことができるが、手続「これは選択 されたプロセスであるか」が実行される時は、それはもはや値−１を入力プロセ スの作業域の零場所に探さず、したがってチャネルが既に選択されたこと、その ためにそれ以上のチャネルは選択されないことは明らかであろう。入力プロセス に対するポインタを含んでいることが依然として見出されているどのチャネルも ［ｐ　ｒｏｃｅｓｓ　ｐ　Ｊへ変えられる。「チャネル不能化」動作が代りの全 てのチャネルにおいて実行された後で、入力プロセスは動作「代りの耕り」を実 行する。

この動作は入力プロセスの作業域の零場所から命令オフセットを転送し、そのプ ロセスに対する継続するプログラムがそれの命令シーケンス中の正しい点におい てピックアップされるように、そのプロセスに対する命令ポインタにそのオフセ ットを加えさせる。

九−１ 第１８図に示されているこの例は、別のマイクロ０ンビユータのプロセスＸと通 信するために１つのマイクロコンピュータにおいて出力動作を行うプロセスＹを 有する。その別のマイクロコンピュータはいくつかのチャネルで代りの入力動作 を行う。それらのチャネルのうちプロセスＹにより使用される１つのチャネルが レディとなつＣいる唯一の入力チャネルである。最初にプロセスＹが第１６ａ、 ｉｅｂ図を参照して説明したシーケンスに従って出力メツセージを実行する。

これは第１８ａ図において達した状態である。それからプロセスＸは代りのスタ ート動作を行い、かつチャネル可能化を実行しようとする。それの状態が第１８ ｂ図に示されている。チャネル可能化を実行した後で、状態は第１８ｂ図に示づ ものへ移る。それからプロセスＸは代りの待機を実行するが、Ｍ続し、スケジュ ールから外されない。プロセスＸがチャネル可能化を実行しようとしている状態 が第１ａｄ図に示されている。チャネル可能化を実行したプロセスは、チャネル 不能化の実行後に、第１７図を参照して説明したようにして継続する。

λ−１ 第１９図は、出力プロセスＹが出力動作を開始する前にプロセスＸが代りの入力 ｆｌＪ作を行う状況における同じマイクロコンピュータ上の同じ優先度の２つの プロセスＸとＹを示すものである。プロセスＹがＸよりも高い優先度にあればシ ーケンスは同じである。最初にプロセスは代りのスタートを実行し、これは第１ ９ａ図に示す状態である。それはプロセスＸに対する作業域の状態場所にｒｅｎ ａｂｌｉｎｏ　ＤＪを単＆−書込むだけである。それからプロセスＸはチャネル 可能化を実行し、これは第１９ｂ図に示す状態へ移る。この状態においてはプロ セスＸのプロセス記述子がチャネルに配置される。第１９Ｃ図へ移るために、プ ロセスＸは代りの待ち動作を行い、プロセスＸの状態場所はｅｎａｂｌｉｎａ　 ｐを含んでいるから、ＷａｉｔｉｎＵ　ｐのためにその場所は更新され、プロセ スＸは再びスケジュールから外される。プロセスＹが出力することを希望した時 は、プロセスＹは、第１９ｄ図に示すように、それのレジスタをロードすること により開始し、メツセージ出力を実行する。それは持ちプロセスＸのプロセス記 述子をチャネルが含んでいることを見出し、プロセスＹはプロセスＸのための作 業域の状Ｂ場所を読んで、それが値ｗａｉｔｉｎｇ　ｐを含んでいることを見出 す。

これは、プロセスＸが代りの入力動作中に含まれていることを示す。これによっ てＸの状態１１Ｊｉがｒｅａｄｙ　ｐにさせられ、チャネルにプロセスＹのプロ セス記述子がロードされる。プロセスＹの作業域はＹに対するＩ　ＰＴＲ値とソ ース・アドレスを保持づるために用いられる。プロセスＹは５ＮＰＦＬＡＧを１ にセットし、プロセスＸをスケジュールに組入れる。これは第１９Ｃ図に示す状 態である。Ｓ　Ｎ　Ｐ　Ｆ　Ｉ−Ａ　Ｇが１にセットされるとプロセスＹがスケ ジュールから外される。スケジュールに組入れられているプロセスＸは、第１９ ｆ図に示すように、チャネル不能化動作をいま実行しようとしている。不能化動 作を実行した後は状態は第１９Ｑ図に示すようなものである。その後で、プロセ スＸが代り終りの動作を行う。前記したように、その動作には別の０−ド命令と 入力メツセージが第２０ａ、２０ｂ、２Ｏｃ図に示す例は、低優先度のプロセス Ｘと同じように同じマイクロコンピュータにより実行される高優先度のプロセス Ｙが、どのようにしてプロセスＸに割込めるかを示すものである。プロセスＸは 低優先度１のプロセスであって、それの実行中にプロセスＹを作った。プロセス Ｙは高優先度である優先度Ｏを有するから、プロセスＸは割込まれて、それのＷ 　Ｐ　Ｔ　Ｒを例先度１の〜へＩＰＴＲＲＥＧ５１に残す。第２０ａ図に示す状 態においては、プロセスＹは現在のプロセスであって、優先度フラッグ４７がセ ットされて優先度０のプロセスを示し、図示の例では優先度１またはＯのリスト 上で待っているプロセスはない。プロセスＹの実行中にそれはリンクを用いて出 力メツセージを行うことを希望する。これによって、第２０ｂ図に示すように、 ５ＮＰＦＬＡＧが１にセットされ、プロセスＹはスケジュールから外される。次 のプロセスをスタートさせる手続によって５ＮＰＦＬＡＧ５８がクリヤされ、優 先度０のリストに別のプロセスがあったかどうかを決定づるためにプロセッサは ＦＰＴＲ（０）をテストする。別のプロセスはない（というのはＦＰＴＲＲＥＧ 　（０）はＮｏｔｐ　ｒｏｃｅｓｓ　Ｄを含んでいるからである）から、プロセ ッサはＰＲＩＦＬＡＧ４７を１にセットし、かつＷＰＴＲＲＥＧ（１）はプロセ スＸに対する妥当な作業域ポインタを含むから、次のプロセスをスタートさせる 手続はそれ以上の動作を行わない。リンクおよび５ＮＰＦＬＡＧ　（１）からの 要求がないこと次の動作として調べるブロセッ勺はセットされず、したがってそ のプロセスυはプロセスＸの実行を再び開始する。これは第２０Ｃ図に示す状態 である。いくらかの後の段階で、それを通じてプロセスＹがメツセージを出力し たリンクが、そのメツセージ中に含まれていた一連のバイトの終りで最後の確認 応答を受ける。その時に、プロセスＹにより使用されるリンクがプロセッサに対 して実行要求を行う。現在の動作が終る５ＮＰＦＬＡＧ　（１）はセットされず 、現在のプロセスである優先［Ｘの優先度より高いチャネル優先度０に対する実 行要求が行われる。したがって、プロセスは手続「実行要求を取扱う」を実行す る。この手続は持ちプロセスＹのプロセス記述子をＰＲＯＣＤＥＳＣＲＥＧにコ ピーし、実行手続を行う。この実行手続はプロセスＹのプロセス作業域ポインタ をＰＲＯＣＰＴＲＲＥＧにロードし、その優先度をＰＲＯＣＰＲＩ　Ｆ　ＬＡＧ にロードする。

その優先度が現在のＸプロセスのＰＲＩ　ＦＬＡＧに示されている優先度より高 いから、υ１込みが行われる。

ＰＲＩＦＬＡＧはＯにセットされ、ＷＰＴＲＲＥＧ（０）はそのプロセス作業域 にセットされ、Ｉ　ＰＴＲＲＥＧ（０）がロードされる。そうすると状態は第２ ０ａｌｆｆｉに示す状態へ戻される。プロセッサの次の動作は、出力メツセージ 命令に続く命令である次の命令プロセスＹを実ＦＪすることである。

乳−ユ 第２１ａ、２１ｂ、２ｌｅ図は出力プロセスＹと、代りの入力を行う高い優先度 のプロセスＸとの間をメツセージが通っている間におけるフラグの変化とレジス タを示すものである。この特別の例では、プロセスＸは代りの入力を既に開始し ており、プロセスＸがスケジュールから外されて、それのプロセス記述子がチャ ネル内にあるように、代りの特機を実行している。

プロセスＹが出力メツセージを実行すると、プロセスＹはＸのプロセス記述子を チャネル内で見出すから、プロセスＸがＷｉＷａｉｔｉｎｏ　Ｄを見出すプロセ スＸの作業域の状態場所を読取ることにより、プロセスＸが代りの入力を実行し ていることを示す。したがって、プロセスＹはそれのプロセス記述子をチャネル に配置させ、ＹのＩ　ＰＴＲがＹの作業域のＩＰＴＲ場所に書込まれ、メツセー ジの最初のバイトのソースがＹの作業域の状態場所に書込まれる。それから、第 ２１ａ図に示すように５ＮＰＦＬＡＧ　（１’）がセットされる。これは後でプ ロセスＹをスケジュールから外させる。Ｘのプロセス記述子がＰＲＯＣＤＥＳＣ レジスタに書込まれ、プロセッサはプロセスＸのための実行手続を実行する。し かし、プロセッサが優先度ＯのプロセスＸをいまスケジューリングし、プロセッ サは現在は優先度１であるから、それは優先度１の刈込みを行わせ、手′ｅＬＳ ｔａｒｔＮｅｘｔＰｒｅｃｅｓｓがスタートづる前にプロセスＸの実行を開始す る。実行手続の終了後の状態を第２１ｂ図に示ｔ、それから、プロセスＸがチャ ネル不能化動作を行い、プロセスＹにより使用されるチ１νネルを選択する。そ れから、プロセスＸは入力メツセージ命令の実行を続ける。その命令はチャネル を値ｒＮｏｔＰ　ｒｏｃｅｓｓ　ｐ　Ｊにリセットし、ＴＲＥＧにプロセスＹの プロセス記述子をロードし、コピー・フラッグを１にセットする。それから、ブ ロセッ勺はメツセージをコピーさせ、１１にプロセスをスケジュールさせる。

実行手続はプロセスＹを優先度１の行列に６かせる。

それから、プロセッサは、次にどの動作を行うかを決定し、５ＮＰＦＬＡＧ　（ ０）がセットされるｈＸら、プロセッサは５ｔａｒｔＮｅＸｔＰｒＯＣｅＳＳを 実行する。これ（まマシンを優先度１へ戻させる。これは第２１Ｃ図に示す状態 である。５ＮＰＦＬＡＧ　（１）が依然としてセットされているから、プロセッ サは手続５ｔａｒｔＨｅＸｔＰｒｏｃｅｓｓを実行する。それはプロセスＹをス ケジュールから外す。しかし、プロセスＹは優先度１のリスト上に依然としであ るから、最後にはスケジュールされわれわれのヨーロッパ特許明細書第１１０６ ４２号には、変数［ｒｏｔａｔｉｏｎｓ　Ｊを取扱うプロセス例と、変ｔ１［１ ｉ１ｅｓＪを取扱うプロセス例との２つのプロセス例が記載され、それらのプロ セスのための２つのプログラム例を実行する命令シーケンスが与えられて（Ｘる 。同じ２つの個を以下に説明する。両方のプログラムはヨーロッパ特許明ｉ書第 １１０６４２号に記載されているのと同じであり、それらのプログラム（まＯＣ ＣＡＭ言詔を用言語再び出かれる。下記の各プＬ１グラム例は、ＯＣＣＡＭ文を 機械命令に変換するコンパイラの使用により形成される命令シーケンスである。

この場合には機械命令は上記で定義した機能および動作に従う。

各個においてプログラムと命令シーケンスに行番号が加えられているが、行番号 は参照の目的のためだけ１、　ＶＡＲｒｏｔａｔｉｏｎｓ　： ２、誓旧ＬＥ　ＴＲＵＥ ３、Ｓ［：Ｑ ４、　ｒｏｔａｔｉｏｎｓ　：＝＋　。

５、　縁間ＬＥ　ｒａｔａＮｏｎｓ　＜　１０００６、　５ＥＱ ７、　ｒｏｔａｔｉｏｎ　？　ＡＮＹ ８、　ｒｏｔａｔｉｏｎｓ　：＝　ｒｏｔａｔｉｏｎｓ　＋　１９、　ｍ１ｌｅ 　！　八ＭＹ 機能 コード　データ ＶＡＲｒｏｔａｔｉｏｎｓ： ＷＩＩＩＬＥ　ＴＲｕＥ ＥＱ ｉ、　ｔｌ： ２、　ｌｄｃ　Ｏ７０ｒｏｔａｔｉｏｎｓ：＝０５゜ ６、　Ｐｆｉｘ３　１４　３ ７、　Ｐｆｉｘｌ４　１４　１４　５ＥＱ８、　１ｄｃ　１０００　７　８ ９、　１６１０　０　０ １０、　ｏｐｒｇｔ　１３　１３ １１、　Ｃｊ　Ｌ３　１０　１１ １２、　１ｄ１ｐ　３　２　３　ｒｏｔａｔｉｏｎ？　八＋１Ｙ１３、　Ｉｄｌ ｌ　Ｏ１ １４、１ｄｃ１　７　１ １５、　０Ｄｒｂｃｎｔ　１３　７ １Ｂ、　ｐｆｉＸｌ　１４　１ １７、　ｏｐｒ　ｉｎ　１３　６ １８、　１ｄ１　０　０　０　ｒｏｔａｔｉｏｎｓ：＝１９、　ａｄｃ　１　ａ 　１ｒｏｔａｔｉｏｎｓ＋１２０、　５ｔ１０　１　０ ２１、　ｎｒｉｘｌ　１５　１ ２２、　ｊ　Ｌ２　９　１５ ２３、１３＋　ｍ１ｌｅ　！　ＡＮＹ ２４、　１ｄｌＤ３　２　３ ２５、　１ｄｌ　２　０　２ ２６、　１ｄ１　１　７　１ ２７、　ｏｐｒ　ｂｅｎｔ　１３　７ ２８、　ｐｆｉｘｌ　１４　１ ２９、　ＯＤｒ　ｏｕｔ　１３　７ ３０、　ｎｆｉｘ　１　１５　１ ３１、　ｊＬ１９　５ 例２ １、ＶＡＲｍ１ｌｅｓ　： ２、３ＥＱ ３、　ｆｆ１ｉｌｅｓ　ニー　０ ４、　ＷＩＩＩＬＥ　ＴＲυ［ ５、ＡＬＴ ６、ｍｉ　ｌｃ　？　ＡＮＹ 乙　ｇｌｉｌｅ　：＝　ｍ１ｌｅｓ　＋　１８、　ｆｕｅｌ）ＡＮＹ ９、３ＥＱ １０、　ｃｏｎｓｕｍｐｔｉｏｎ　！　ｍ１ｌｅｓ１１、　ｍ１ｌｅｓ　：＝　 ０ 機能 ＶＡＲｍ１ｌｅｓ　： ＥＱ １、　１ｄｃＯ７１ｍ１ｌｅｓ：＝０ ２、　５ｔ１１　１　１　１ＪＩＩＩＬＥＴＲＵＥ３、Ｌｌ ４、　Ｐｆｉｘｌ　１４　１ ５、ｏｐｒ　ａｆｔ　１３　８　＾［■６、　１ｄ１３　０　３ ７、Ｉｄｃ１７　１ Ｂ、ｐｆｉｘｌ　１４　１ ９、　ｏｐｒ　ｅｎｂｃ　１３　１３ １０、　１ｄ１４　０　４ １１、　１ｄｃ１　７　１ １２、ｐｆｉｘｌ　１４　１ １３、Ｏｐｒ　ｅｎｂｃ　１３　１３ １４、ｐｆｉｘｌ　１４　１ １５、　ｏｐｒ　ａｌｔｗｔ　１３　９１６、　１ｄ１３　０　３ １７、１ｄｅ１７１ 機能 １９、Ｐｆｉｘｌ１４　１ ２０、ｏｐｒ　ｄｉｓｃ　１３　１４ ２１、　１ｄ１４　０　４ ２２、　１６１１　７　１ ２３、　１ｄｃ　（Ｌ３−１２）　７　１０２４、ｐｆｉｘｌ　１４　１ ２５、ｏｐｒ　ｃｌｉｓｃ　１３　１４２６、ｐｆｉｘｌ　１４　１ ２７、ａｐｒ　、ａｌｔｅｎｄ１３　１Ｇ２８、　Ｌ２： ２９、　１ｄｌｐ　２　２　２　１ｎｉｌｅｓ　？　ＡＮＹ３０、　１ｄ１３　 ０　３ ３１、　１ｄｃ１　７　１ ３２、、ｏｐｒ　ｂｃｎｔ　１３　７ ３３、Ｍｉｘｌ　１４　１ ３４、ｏｐｒ　ｉｎ　１３　６ ３５、　１ｄ１１　０　１ ３６、ａｄｃ　１　８　１　ｍ１ｌｅｓニ−ｍ１ｌｅｓ＋１３７、　５ｔ１１　 １　１ 羽、ｊ　Ｌ４　９　１２ ３９、　Ｌ３： ４０、　１ｄｉｐ　２　２　２　ｆｕｅｌ　？ＡＮＹ４１、　１ｄ１４　０　４ 　３ＥＱ ４２、　１（１１１７１ ４３、ｏｐｒ　ｂｃｎｔ　１３　７ ４４、ｐｆｉｘｌ　１４　１ ４５、　ａｐｒ　ｉｎ　１．＋　６ ４８、　０ｐｒ　ｂｃｎｔ　１３　７ 機能 ≧±ｔ１ ４９、Ｐｆｉｘｌ　１４　１ ５０、ｏｐｒｏｕｔ　１３　７ ５１、　１ｄｃ　０　７　０　ｍ１ｌｅｓ　：＝０５２、ｓｔｌ　１　１ ５３、　Ｌ４： ５４、　ｎｆｉｘ３　１５　３ ５５、　ｊ　Ｌｌ　９　１５ これら２つのプログラムは、上述の機能およびオペレーションを用いるので、ヨ ーロッパ特許第１１０６４２号明ｍ；ａに言及されているように異なった命令シ ーケンスを作成する。

λ−ユ この１０グラムの７行目はチャネル「ｒｏｔａｔｉｏｎＪがらの入力を要求じ、 これは対応する命令シーケンスの１２行目に入力すべきデータのための宛先アド レスをロードさせる。１３行目は使用すべきチャネルにポインタをＯ−ドする。

１４行目は入力すべき語の数のカウントをロードす。１６．１７行目はｐｆｉｘ ｌｌ能を使用す、ることにより動作「メツセージ入力」をロードする。同様に、 プログラムの９行目はチャネルを通る出力を要求し、対応する命令シーケンスの １２行目は出力すべきデータのソースにポインタをロードづる。

２６行目は話中の出力メツセージのカウントをロードする。２７行目はこのカウ ントをバイトに変換する。

また、２８．２９行目は、「メツセージ出力」命令を実行するためにｐｆｉｘ命 令を使用する。

この例は、プログラムの５行目で始まる代りの入力動作を含む。これは、プログ ラムの６行目にシステムチャネル「ｍ１ｌｅＪから、またはプログラムの８行目 に従ってチャネルｌ”ｆｕｅｌＪからの代りの入力を要求する。対応する命令シ ーケンスにおいては、代りの入力動作が５行目で始まることがわかる。５行目は 動作ｒａｌｔｅｒｎａｔｉｖｅ　５ｔａｒｔ　Ｊを要求する。６行目はポインタ をチャネル「ｍ１ｌｅＪにロードする。７行目はガード値「真」をロードする。

チャネル「ｍ１ｌｅＪのための「チャネル可能化」を動作させるために、８．９ 行目はｐｆｉｘｌｔｌ能として用いる。１０行目はポインタをチャネル「ｆｕｅ ｌＪにロードし、１１行目はガード値「真」をロードづる。チャネル［ｆｕｅｌ Ｊのための動作「チャネル可能化」を実行するために１２．１３行目はｐｆｉｘ 機能を用いる。このプロセスのためにｒ　ａｌｔｅｒｎａｔｉｖｅｗａｉｔＪを 動作させるために１４．１５行目はｐｆｉｘｌｆｉ能を用いる６１６１６行目イ ンタをチャネル［ａｉｌｃＪにロードし、１７行目はガード１Ｉｆｌ「真」をロ ードする。

１８行目は、プロセスかチャネル［１ｉｌｅＪを通って入力させた時に必要であ る。命令オフセットをロードする。この場合には要求されるオフセットはＯであ る。

チャネル「１１ｅ」において動作「チャネル可能化」を実行するために１９．２ ０行目はｐｆ　１ｘｌｉ能を用いる。

２１行目はポインタをチャネル「ｆｕｅｌＪにロードし、２２行目はガード値「 真」をロードする。２３行目は、プロセスがチャネル「ｆｕｅｌ　Ｊを通って入 力する旧に必要である命令オフセットをロードする。チャネル「ｆｕｅｌＪにお いて「チャネル不能化」を動作させるために、２４．２５行目はｐｆｉｘ機能を 使用する。

［ａｌｔｅｒｎａｔｉｖｅ　ｅｎｄ　Ｊを動作させるために２６．２７行目はｐ ｆ　１ｘｖ１能を用いる。

ａｌｔｅｒｎａｔｉｖｅ　ｅｎｄ動作は、それを通じて入力が行われたチャネル に応じて適切な命令オフセットを０−ドして、入力のためにチャネル［ｍ１ｌｅ Ｊが用いられたとすると、プロセスが基準マーカーＬ２〜Ｌ３の間の命令シーケ ンスをプロセスが実行し続けるようにする。

あるいは、チャネル「ｆｕｅｌＪが選択されたとすると、命令オフセットは基準 点Ｌ３〜Ｌ４の間で命令シーケンスの実行をプロセスに行わせる。

可変語長のネットワーク 以上説明したように、同じマイクロコンピュータまたは異なるマイクロコンピュ ータにお番プるプロセス間のメツセージ伝送は、標準長の任意の数のデータ・パ ケットで行われる。したがって、任意のメッセージ長を使用できる。各パケット はデータのバイトを含むから、通信は種々の市民のマイクロコンピュータの間で 行わせることができ、メツセージ伝送に含まれているマイクロコンピュータに対 して完全な数の詔を構成するために、各メツセージに適切な数のバイトを供給す る必要があるだけである。そのようなネットワークが第２２図に示されている。

この図においては、語長が１６ピツト、２４ピツト、または３２ピツトである複 数のマイクロコンピュータが示されている。

マイクロコンピュータ２６０は１６ビツトＨ？ｔｍのレジスタを有し、マイクロ コンピュータ２６１．２６２は２４ビツト詔長のレジスタを有する。マイクロコ ンピュータ２６３は３２ビツトｔＢ長のレジスタを有する。上記のメツセージ伝 送命令は、ネットワーク中に含まれているマイクロコンピュータの頷艮とは無関 係に同様に動作する。

本発明は上記路傍の詳細に限定されるものではない。

イ４ｆｆｉツ首Ｄｔｎ７−フとスシソλト東カフ”ｔｖＴ’スＹ　墨−冬−を− ｍ−も）υ十カアＩ−１？λＶ　１’ｆｆ１７＠＋−、？ｌｆｆ　Ｖ−リ／　Ｌ ／　Ｌへ１７″ヤ子ル　八７７７”ｏでλＸよ７７７”ｏ？’λγ　人７７ｚｂ ｔλ×、ｔ７７７°ｏｊ’ス　Ｙ　Ａｔ）７”ｏｔλ×２カ２″’ｏｔ７Ｙ　Ａ ｔ）７°ｏｔＸＸｔ　７ｙ　ｙ”ｏｔｚＹ　λη、７”ＯｔλＸ土カフ”ｏｔｚ Ｙ　八ツ７°Ｄでス× 広〃７″０でλＹ　λカフ・ｃｐＰスＶよη７ｂ１ニスＹ　λカントを名　× ２カグｏｔスＹ　入カフ°０でス× よりン’ｏｔスＹ　入ｉグクでλＸ 大７７７°ｏｔλγ　人７７Ω、ｔλ×ヨ〃７°”λＹＡ７７７”Ｄｔ’λＸ ＰＲＩ　、　ＯＰＲｌ、Ｉ ＰＲＩ＝ＯＰＲｌ、１ ＰＲＩ＝１ ！Ｉ　ＷＰＴＲＸ　ＷＰＴＲ口！亘［丁５）１）跡　ｙｌ　客　式　牛 ＡＮＮＥＸ　Ｔｏ　ＴＥＥ　ＩＩＪＴＥＩＮＡＴｒＯＮＡＬ　ＳＥＡ：’ＩｃＨ ＲＥＰＯＲＴ　ＯＮ

Claims (1)

1. 【特許請求の範囲】 １．メモリと、複数の同時プロセスを実行するために構成されたプロセッサとを 備え、各プロセッサは、プロセッサにより逐次実行するための複数の命令より成 るプログラムに従って前記プロセスを案行し、前記プロセッサは（１）複数のレ ジスタおよびそれらのレジスタの間のデータの転送に使用するデータ転送手段と 、（２）各命令を受け、プロセッサ・レジスタの１つにその命令に関連する値を ロードする手段と、（３）受けた各命令に応答して前記データ転送手段とレジス タを制御し、プロセッサにその命令に従って動作させる制御器と、を備えるマイ クロコンピュータにおいて、このマイクロコンピュータは：、（ａ）（ｉ）１つ またはそれ以上のプロセスを識別して、プロセッサによる少くとも１つの収集待 機実行を形成する手段と、 （ｉｉ）現在のプロセスの実行に割込むことによりプロセスをデスケジューリン グする手段と、（ｉｉｉ）プロセスを収集待機実行に加えることによりそのプロ セスをスケジューリングする手段と、を備え、プロセッサがそれの処理時間を複 数の同時プロセスの間で共用できるようにするためのスケジューリング手段と、 （ｂ）１つのプロセスと別のプロセスがそれぞれのプログラム・シーケンスにお ける対応する段階にある時に、通信チャネルを使用することにより１つのプロセ スから別のプロセスへメッセージの伝送を行えるようにする通信手段と、データ を出力するために動作する出力プロセス、およびデータ転送に使用するために１ つまたはそれ以上のチャネルを識別するメッセージに応答してデータを入力する ために動作する入力プロセス、 を含み、前記通信手段は、 （ｉ）１つのアドレス可能な場所から別のアドレス可能な場所へ所定のビット長 のメッセージ・ユニットを転送する手段と、 （ｉｉ）メッセージ命令の実行に応答して、メッセージに含まれるべきメッセー ジ・ユニットの数のカウントを与える手段と、 （ｉｉｉ）出力プロセスによるメッセージ命令の実行に応答して、それからデー タを出力させるアドレスを指示する差出し元指示手段と、 （ｉｖ）入力プロセスによるメッセージ命令の実行に応答して、それへデータを 入力させるアドレスを指示する宛先指示手段と、 を含むことを特徴とするマイクロコンピュータ。 （２）．特許請求の範囲第１項記載のマイクロコンピュータであって、各メッセ ージユニットの前記所定のビット長は１バイトであることを特徴とするマイクロ コンピュータ。 （３）．特許請求の範囲第１項または２項記載のマイクロコンピュータであって 、複数のアドレス可能なチャネルと、メッセージ命令の実行に応答して、メッセ ージ伝送のために使用すべきチャネルのアドレスを指示する手段とを含むことを 特徴とするマイクロコンピュータ。 （４）．特許請求の範囲第１〜３項のいずれかに記載のマイクロコンピュータで あって、プロセスへ、またはプロセスからメッセージで送られたバイトの数をカ ウントし、メッセージ中の全てのバイトが送られた時に信号を与える手段を含む ことを特徴とするマイクロコンピュータ。 （５）．特許請求の範囲第４項記載のマイクロコンピュータであって、送るべき 残っているバイトの数のカウントが減少するにつれて、差出し元指示手段により 指示されたアドレスを変更するための手段が設けられることを特徴とするマイク ロコンピュータ。 （６）．特許請求の範囲第５項に記載のマイクロコンピュータであって、送るべ き残っているバイトの数のカウントが変化するにつれて、宛先指示手段により指 示されたアドレスを変更するための手段が設けられることを特徴とするマイクロ コンピュータ。 （７）．特許請求の範囲第１〜６項のいずれかに記載のマイクロコンピュータで あって、各通信チャネルは、あるプロセスが命令を実行したかどうかを示す値を 保持して、そのチャネルを用いてデータ伝送を行う格納手段を備え、各チャネル の内容を試験し、そのチャネルが、データ伝送中の別のプロセスが対応するプロ グラム段階に達したことを示す値を含んでいなければ、現在のプロセスをデスケ ジュールするために動作するように構成された手段が設けられることを特徴とす るマイクロコンピュータ。 （８）．特許請求の範囲第７項記載のマイクロコンピュータであって、スケジュ ーリング手段は、プロセスにより実行されている現在のプロセスを指示する手段 とを含み、通信手段は前記チャネルへロードし、その現在のプロセスがチャネル の内容の前記試験の結果としてデスケジュールされた時に現在のプロセスを識別 する手段を含むことを特徴とするマイクロコンピュータ。 （９）．特許請求の範囲第８項記載のマイクロコンピュータであって、前記メモ リは各プロセスに複数アドレス可能な場所を有する作業域を与え、前記複数のア ドレス可能な場所は、プロセスに関連する変数を記録する場所を含み、前記プロ セッサ・レジスタの１つは、現在のプロセスの作業域のアドレスを識別する値を 指す作業域を保持するように構成されることを特徴とするマイクロコンピュータ 。 （１０）．特許請求の範囲第９項記載のマイクロコンピュータであって、前記チ ャネルへロードすべき前記識別は前記作業域ポインタ値であることを特徴とする マイクロコンピュータ。 （１１）．特許請求の範囲第７〜１０項のいずれかに記載のマイクロコンピュー タであって、同じマイクロコンピュータにおいて実行されているプロセスの間で データの伝送を行っているように構成され、前記チャネルはメモリ場所を備える ことを特徴とするマイクロコンピュータ。 （１２）．特許請求の範囲第１１項記載のマイクロコンピュータであって、各チ ャネルはデスケジュールされたプロセスに対する作業域ポインタ値、または、そ のチャネルを用いてどのプロセスもメッセージ命令をまだ実行していないことを 示す特殊な値を保持するように構成され、データ差出し元アドレスに対するポイ ンタ手段を、そのチャネルを用いているデスケジュール出力プロセスに関連する メモリ場所に格納し、かつ、入力プロセスをデスケジュールさせる入力プロセス による入力命令の実行後にデータ宛先アドレスに対するポインタを入力プロセス に関連するメモリ場所に格納するための手段が設けられることを特徴とするマイ クロコンピュータ。 （１４）．特許請求の範囲第１〜第１３項のいずれかに記載のマイクロコンピュ ータであって、プロセッサは、メッセージ命令の実行の結果として示されたデー タのバイト数を、マイクロコンピュータのメモリ内の１つのバイトアドレスから 別のアドレスまで直接に、直接コピーする手段を有することを特徴とするマイク ロコンピュータ。 （１５）．特許請求の範囲第１〜１４項のいずれかに記載のマイクロコンピュー タであって、種々のマイクロコンピュータにおいて実行されているプロセスの間 で外部データ伝送を行えるようにするために構成され、名チャネルは外部通信リ ンクを備えることを特徴とするマイクロコンピュータ。 （１６）．特許請求の範囲第１５項記載のマイクロコンピュータであって、各外 部通信リンクはアドレス可能なメモリ場所により与えられるチャネルを含むこと を特徴とするマイクロコンピュータ。 （１７）．特許請求の範囲第１５項または１６項記載のマイクロコンピュータで あって、各外部通信リンクはデータの１バイトを格納する手段を備えることを特 徴とするマイクロコンピュータ。 （１８）．特許請求の範囲第１７項記載のマイクロコンピュータであって、各外 部通信リンクはプロセッサによる動作なしに一連のバイトを送るように構成され ることを特徴とするマイクロコンピュータ。 （１９）．特許請求の範囲第１８項記載のマイクロコンピュータであって、各外 部通信リンクは、そのリンクのアドレスを用いてメッセージ命令を実行するプロ セスをデスケジュールするように構成され、各リンクは、リンクを介して送るべ きバイトの数の指示を、差出し元に対するポインタまたはメッセージの次のバイ トに対する宛先アドレスとともに格納する手段を含むことを特徴とするマイクロ コンピュータ。 （２０）．特許請求の範囲第１９項記載のマイクロコンピュータであって、各外 部通信リンクは、送られたバイトの数をカウントし、全てのバイトが送られた時 に指示を与える手段を含むことを特徴とするマイクロコンピュータ。 （２１）．特許請求の範囲第１９項または第２０項記載のマイクロコンピュータ であって、各外部通信リンクは、メッセージの全てのバイトが送られた時に、そ のメッセージ伝送に含まれているプロセスを再スケジュールするためにプロセッ サへの要求信号を発生する信号発生器を含むことを特徴とするマイクロコンピュ ータ。 （２２）．アドレス可能なメモリ場所が、データ伝送が起きた時のプロセスのプ ログラム・シーケンスにおける対応する段階に置くことを可能にするためのチャ ネルとして使用される、マイクロコンピュータで実行される２つのプロセスの間 でデータ伝送を行なう方法において、（１）一連のプログラム・シーケンスに従 って現在のプロセスを実行する過程と、（２）そのプロセスがプロセッサによる 実行を待っているかを指示する過程と、（３）データを送ることを望んでいるプ ロセスにより出力命令を実行する過程と、を備え、プロセッサは出力命令に応答 して（ａ）データ伝送のために使用するチャネルのアドレスを識別し、（ｂ）デ ータ伝送において送るべきバイトの数の指示を与え、（ｃ）伝送を開始するため にチータの差出し元のアドレスを指示し、（ｄ）前記チャネルの内容を試験して チャネルを介しての入力を待っているデスケジュールされたプロセスの標識、ま たはそのチャネルを使用することを待っているプロセスが無いことを示す特殊な 値を検出し、（ｅ）その特殊な値に応答して差出し元アドレスに対するポインタ を格納し、そのプロセスの標識をそのチャネルにロードし、かつ現在のプロセス をデスケジュールし、（ｇ）待っているプロセスの標識に応答して、ロードすべ きデータをメモリのうち待うている領域へ転送させ、前記特殊な値をチャネルに ロードし、待っているプロセスをプロセッサによる実行のために再スケージュー ルさせることを特徴とするマイクロコンピュータで実行される２つのプロセスの 間でデータ伝送を行なう方法。 （２３）．特許請求の範囲第２２項記載のデータ伝送を行なう方法であって、デ ータを受けることを待っているプロセスは入力命令を実行し、プロセッサは入力 命令に応答して（ａ）データ伝送に使用するチャネルのアドレスを識別し、（ｂ ）入力すべきバイトの数のカウントを指示し、（ｃ）入力すべき最初のバイトの 宛先アドレスを指示し、（ｄ）チャネルを通じての出力を待っているデスケジュ ールされたプロセスの標識、またはチャネルを使用することを待っているプロセ スが無いことを示す特殊な値を検出するために前記チャネルの内容を試験し、（ ｆ）前記特殊な値に応答してそのプロセスの標識をチャネルにロードし、現在の プロセスをデスケジュールし、（ｇ）待っているプロセスの標識に応答して、待 っているプロセスに関連するメモリ領域から現在のプロマスに関連するメモリ領 域へ送るべきデータを転送させ、前記特殊な値をチャネルにロードして、待って いるプロセスをプロセッサにより実行させるために再スケジュールさせることを 特徴とする方法。