JPS60241132A - マイクロプログラムシーケンスコントローラ - Google Patents
マイクロプログラムシーケンスコントローラInfo
- Publication number
- JPS60241132A JPS60241132A JP60097693A JP9769385A JPS60241132A JP S60241132 A JPS60241132 A JP S60241132A JP 60097693 A JP60097693 A JP 60097693A JP 9769385 A JP9769385 A JP 9769385A JP S60241132 A JPS60241132 A JP S60241132A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- signal
- address
- instructions
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000002457 bidirectional effect Effects 0.000 claims abstract description 16
- 238000012360 testing method Methods 0.000 claims description 78
- 238000012545 processing Methods 0.000 claims description 45
- 230000006870 function Effects 0.000 claims description 36
- 230000004044 response Effects 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 14
- 230000008569 process Effects 0.000 claims description 9
- 230000008878 coupling Effects 0.000 claims 2
- 238000010168 coupling process Methods 0.000 claims 2
- 238000005859 coupling reaction Methods 0.000 claims 2
- 108020004705 Codon Proteins 0.000 claims 1
- QCDFBFJGMNKBDO-UHFFFAOYSA-N Clioquinol Chemical compound C1=CN=C2C(O)=C(I)C=C(Cl)C2=C1 QCDFBFJGMNKBDO-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000004913 activation Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 241000287462 Phalacrocorax carbo Species 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 3
- 239000013256 coordination polymer Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000013507 mapping Methods 0.000 description 3
- 101800000864 VP58 Proteins 0.000 description 2
- GVBNSPFBYXGREE-UHFFFAOYSA-N Visnadine Natural products C1=CC(=O)OC2=C1C=CC1=C2C(OC(C)=O)C(OC(=O)C(C)CC)C(C)(C)O1 GVBNSPFBYXGREE-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000001143 conditioned effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 241000270730 Alligator mississippiensis Species 0.000 description 1
- 241001234891 Bletia purpurea Species 0.000 description 1
- 241000761427 Boraras micros Species 0.000 description 1
- 101100222880 Diacronema lutheri Plesd1 gene Proteins 0.000 description 1
- 244000061408 Eugenia caryophyllata Species 0.000 description 1
- 102100023696 Histone-lysine N-methyltransferase SETDB1 Human genes 0.000 description 1
- 101710168120 Histone-lysine N-methyltransferase SETDB1 Proteins 0.000 description 1
- 101000880310 Homo sapiens SH3 and cysteine-rich domain-containing protein Proteins 0.000 description 1
- 241001191378 Moho Species 0.000 description 1
- 206010033546 Pallor Diseases 0.000 description 1
- 102100037646 SH3 and cysteine-rich domain-containing protein Human genes 0.000 description 1
- 241000270295 Serpentes Species 0.000 description 1
- 102100037416 Sphingolipid delta(4)-desaturase DES1 Human genes 0.000 description 1
- 235000016639 Syzygium aromaticum Nutrition 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- KRALOLGXHLZTCW-UHFFFAOYSA-L calcium;2-acetyloxybenzoate Chemical compound [Ca+2].CC(=O)OC1=CC=CC=C1C([O-])=O.CC(=O)OC1=CC=CC=C1C([O-])=O KRALOLGXHLZTCW-UHFFFAOYSA-L 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 108010011222 cyclo(Arg-Pro) Proteins 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 235000003642 hunger Nutrition 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 102220006330 rs116840816 Human genes 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000037351 starvation Effects 0.000 description 1
- 238000003756 stirring Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- VLCQZHSMCYCDJL-UHFFFAOYSA-N tribenuron methyl Chemical compound COC(=O)C1=CC=CC=C1S(=O)(=O)NC(=O)N(C)C1=NC(C)=NC(OC)=N1 VLCQZHSMCYCDJL-UHFFFAOYSA-N 0.000 description 1
- 235000021419 vinegar Nutrition 0.000 description 1
- 239000000052 vinegar Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
- G06F9/262—Arrangements for next microinstruction selection
- G06F9/264—Microinstruction selection based on results of processing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3648—Software debugging using additional hardware
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
- G06F9/262—Arrangements for next microinstruction selection
- G06F9/268—Microinstruction selection not based on processing results, e.g. interrupt, patch, first cycle store, diagnostic programs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3005—Arrangements for executing specific machine instructions to perform operations for flow control
- G06F9/30061—Multi-way branch instructions, e.g. CASE
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Executing Machine-Instructions (AREA)
- Programmable Controllers (AREA)
- Selective Calling Equipment (AREA)
- Control By Computers (AREA)
- Advance Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
この発明は一般的には、１００ナノ秒よりもはるかに短
いクロック周期を有し、１６−ピッドアドレスを有する
マイクロプログラムメモリにストアされたマイクロ命令
の実行のシーケンスを制御するマイクロス［夏セッサに
おいて用いるためのワンチップの割込み可能なマイクロ
プログラムコントローラに関し、より特定的には、組立
てられたマイクロプログラミング構成の使用と、ソフト
ウェアおよびハードウェアのデバッグの能力の有効性を
通じて容易にマイクロプログラムされ、さらにマイクロ
命令を急速かつ有効に実行するマイクロプログラムシー
ケンスコントローラに関する。 発明の背景 典型的には、マイクロプログラムされたシステムは、２
つのサブセクション、すなわち実行されるべき命令の順
序およびデコーディングを管理する制御セクションと、
データ上の命令によって要求されるオペレーションを実
行するデータ処理セクションとに分割され得る構成にお
いてブロックを構成するために用いられる種々の大規扮
集積回路（ＶＬＳＩ）チップから構成されている。この
制御セクションは通常、マイクロプログラムアドレスを
発生するマイクロプログラムシーケンスコン１〜〇−ラ
と、マイクロ命令を含むマイクロプログラムメモリとを
有している。各マイクロ命令は、データ処理セクション
内で各エレメントを制御する複数のビットを含んでいる
。 従来のマイク［ｌプログラムシーケンスコントローラは
、比較的制限されたサイズのマイクロプログラムメモリ
をアドレスすることが可能であった。 コントローラによってアクセス可能なメモリのサイズを
増大するための１つの試みは、いくつかのコントローラ
を並列にして必要なアドレス能力を１ｑることである。 これは、典型的には、“ビットまたはバイトスライス″
方法と呼ばれている。しかしながら、この方法は、コン
トローラチップの端子のビンの大規模な並列相互接続を
伴い、これはコントローラのサイクル時間を増大させ、
より大きなパッケージの数とより＾い製造および応用の
費用とを伴い、さらにマイクロプログラムされたシステ
ムのためのより大きな物理的スペースを必要とする。さ
らに、各コントローラチップ上に存在するマイクロ命令
デコード機能のような、一定のワンチップ機能は不必要
に重複されている。 従来のマイクロプログラムシーケンスコントローラの他
の制限は、後入れ先出しスタックが実行される方法であ
る。１つの試みにおいて、スタックの内容のトップの一
時的な記憶のために単独のレジスタが用いられ、このた
め、１つの命令サイクル期間中にＰＬＪＳＨが実行され
得る。このレジスタは単に、スタックを実現するＲＡＭ
への書込アドレス信号を安定化させる必要性と、書込み
がデータプロセッサ内の素子のステータスのテストを条
件としているという事実とから設けられた。 アドレス信号が安定化するために要する時間と、条件信
号を決定するために要する時間との合Ｊ１が、命令実行
に専用される命令サイクルの通常５０％である時間より
も長（゛）ので、レジスタは、スタックを実現するＲＡ
Ｍにワードが転送され得るときに次の命令サイクルまで
ワードを保持するために用いられた。 さらに、この試みは、第２の命令サイクル、すなわちＲ
ＡＭへの実際の書込みまでの遅延を伴っており、これに
よって安定した書込アドレス信号を保証している。した
がって、この試みにおいて、過剰な、専用されたレジス
タが必要とされ、コントローラをより複雑かつ高価なも
のにしており、さらにスタック上へのＰＵＳＨは、２つ
の命令サイクルを必要としており、コントローラの実行
および究極的にはマイクロプログラムされたシステムの
実行を遅いものにしている。 先行技術のシーケンスコントローラによる条件付きブラ
ンチ命令の取扱いは、典型的には厳密にかつ連続的な態
様で進行された：第１に、テストされるべきデータプロ
セッサの特定のステータスが決定され、その後、第２に
、命令がデコードされかつもしもそれが条件付きタイプ
のものであることが判断されれば、そのときには、第３
に、テスト条件の結果に従ってブランチアドレスが決定
された。このようなｍ成子においては、最小の命令サイ
クル時間は、これらの３つのブ０セスの各々に対する時
間の合計であり、さらに、鶴型的にはテスト条件信号を
発生しかつ命令をデコードする時間は比較的長いので、
命令サイクルの大部分がテスト条件の結果を持つのに費
やされる。現実に、この厳密な連続的態様で命令が処理
されるどきに命令処理サイクルのほとんどに対してコン
トローラは゛°アイドリング″である。マイクロプログ
ラムコント０−ラ命令サイクル時間はマイクロブ０セツ
サの速度を直接決定するので、この゛アイドリング′°
ファクタは測定可能な態様でこの速度を低下させる。 従来のマイクロブ０グラムシーケンスコントローラは、
一定の低い順位のブランチアドレスビットを稜々の条件
付きステータスビットによるビットの集合と’ ＯＲ”
処理することによって修正させることによってマルチウ
ェイブランチングの制限された形態を実現した。マルチ
ウェイブランチングに対するこの試みは、変更されるべ
きではないどのアドレスビットも０とのみ’ ＯＲ”処
理されることを保証することをプログラマに要求し、し
たがってエラーの発生源となる。この試みはまた、ブラ
ンチが実行される条件として複合ステータスが用いられ
るときに各個々のステータス条件がテストされなければ
ならない２−ウェイブランチの列を伴っている。この態
様でマルチウェイブランチングを実現するプログラムは
、それらが必要とするよりも遅くかつより複雑である。 マイクロプログラムシーケンスコントＯ−ラにおいて従
来利用されたマイクロ命令の集合は、命令のタイプをコ
ーディングする命令ビットの割当゛てにおいて典型的に
は特殊フォーマットを用いる。 この集合はまた、特殊な、また構成されていないマイク
ロプログラムの書込みを促進する。たとえば、典型的な
命令の集合において、条件付きおよび無条件マイクロ命
令は混合され、さらに命令デコーディング回路は条件付
きとして命令のファーストカット（ｆｉｒｓｔ −Ｃｕ
ｔ ＞の分類を容易に行なうことができない。どの命令
も無条件であると判断される前にステータス条伯の比較
的時間のかかるテストが必要とされる一方で、さもなけ
ればステータステストに使用されるであろうそれらの命
令サイクルの一部の期間中に無条件命令によって一定の
付加的な機能が実行されるであろう。さらに、規則正し
いマイク［１プログラムの構成の欠如は、時間を消費す
るプログラムの展開とデバッグとをもたらし、その結果
生じたプログラムは組立てられたプログラムの自己のド
キユメンテーションに欠けている。 発明の概要 この発明は、６４Ｋ （Ｋ＝１０２４）命令を全部スト
アしているマイクロプログラムメモリに配置されたマイ
クロ命令を、コン）−ローラに急速かつ有効に処理させ
る命令デコード回路を含むマイクロプログラムシーケン
スコントローラに関する。 このコントローラは、テスト条件ステータスの計算と並
行して条件付きブランチアドレスの計算を提供する。こ
のコントローラは、マイクロプログラムの構成されたデ
ザインを許容するマイクロ命令を処理し、さらにコント
ローラおよびマイクロ命令の集合の双方は、構成された
マイクロプログラミングの展開およびデバッグを助ける
という特徴を使用している。全体のコントローラの構成
は、単一・の集積回路として製造され得るように段重さ
れている。 この発明によると、プログラムメモリにストアされたマ
イクロ命令の実行のシーケンスを制御しようとするアド
レスシーケンサとして用いられるンイクロプログラムコ
ントローラ（は、マイクロプログラムメモリ内で６４Ｋ
に達するロケーションをアドレスさせる１６−ビットの
回路素子が設けられている。このコン１〜ローラは、マ
イクロ命令アドレスの入力と、その結果もたらされる次
のマイクロ命令アドレスの出力とのための双方向性１６
−ピッドデータバスを使用している。双方向データバス
はまた、オンチップ後入れ先出しスタックのトップ上の
値またはスタックポインタの値のような種々のオンチッ
プパラメータをアクセスするために用いられてもよく、
さらに割込アドレスを導入するために用いることもでき
る。補助的な１６−ピッドデータバスは、第２のアドレ
ス人力軽路をコントローラに設けさせる。４つの４−ビ
ットデータ入力は、マイクロプログラムの制御下におい
て単一ステップのマルチウェイブランチングに対する“
マルチウェイ”置換ビットを与える。 この発明によるマルチウェイブランチングは、２−ウェ
イ条件付きブランチの列よりもはるかに速く実行するマ
イクロコードを発生ずる態様でビット置換を使用してい
る。さらに、マルチウェイブランチングの特徴は、従来
のマイクロプログラムシーケンスコントＯ−ラよりも速
くかつ費用のかからないハードウェアにおいて実現され
る。コントローラのデコード回路に関連して用いられる
マイクロ命令フォーマットは、マイクロ命令のタイプの
急速な検出を可能にしている。それゆえに、コントロー
ラは、条件付きブランチアドレスの計算と並行して進行
するようにステータス条件のテストを開始づることがで
きる。このコントローラは、一時的なストレージレジス
タの必要性を省きなおかつ単一の命令ザイクルにおいて
スタック上へのｔ） ＩＪ Ｓ Ｈを実行するスタック
メンデナンス手法を用いでいろう この」ントローラに関連して用いられる６４のマイクロ
命令の集合は、構成されたマイクロプログラミングを支
持するように設計されかつマイク１−１プログラムコン
トローラに、“ＣＡＳＥ”。 “’ＲＥＰＥＡＴ・・・ＬＪＮＴＩＬ”、“”ＤＯ・・
・ＷＨｌｌ−Ｅ”、”ＦＯＲ・・・ＤＯＷＮ Ｔｏ”命
令文、ネストされたループ、およびネストされた’ＩＦ
・・・Ｔ ＨＥ Ｎ ”命令文などのような組立てられ
た構成を与える。オンチップアドレスコンパレータは、
特定のアドレスに配置されたマイクロ命令を捉えさせま
たはマイクロプログラムのフローに関連する統計を集め
させる。この特徴はプログラムの設期およびデバッグを
強化させる。 この発明のコントローラに関連して用いられるマイクロ
命令フォーマットは、１６のいわゆる“継続″マイクロ
命令の集合を最大限に利用し、このため、付加的な特殊
機能が、との゛継続″マイクロ命令の実行期間中にもコ
ン；−〇−ラによって実行され得る。 この発明のコントローラは、ユーザがコントローラの保
持又は割込みの特徴を必要としなければ、マイクロ命令
パイプライン化のどのレベルをも支持して処理速度を増
大することができる。このコントローラは、主／従の組
合わせにおいて並行して作動可能であり、エラーの検出
をもたらす。 この発明の特性および長所をより完全に理解するために
、添付された図面に関連して行なわれる以下の詳細な説
明が参照されるべきである。 好ましい実施例の説明 Ａ、ｕ 多くのプログラム可能なデジタル装置は、今日ではマイ
クロプログラミングを利用している。そのような装置に
おいて、装置の制御の大部分は、ゲートおよびフリップ
フロップの大規模なアレイよりもむしろリードオンリメ
モリ（ＲＯＭ＞を用いて実行される。この手法はしばし
ば、デジタル装置におけるパッケージの数を減少させ、
さらにランダムロジックが用いられるときに存在しない
高次１ｌＩＩ造を提供している。さらに、マイクロプロ
グラミングは、装置の命令の集合を実行Ｊ−るのに非常
に簡単なように変化させ、装置のための製造後の技術的
なコストを実質的に減少させる。 第１図は、プログラム可能なデジダル装置において用い
られる典型的なマイクプロセラナシステムの構成を描い
ており、２つの別々のセクションに分割され得る：すな
わち、左側の制御ｌｌおよび命令獲得および処理セクシ
ョンＡと、右側のデータ獲得および操作セクションＢと
である。セクションＡは、その中心部に、一般に参照番
号１０で指定された、この発明のマイクロプログラムシ
ーランスコントローラを有している。データ獲得および
操作セクションＢは、一般に１２として指定されたデー
タ処理回路を含み、このデータ処理回路１２は、ワーキ
ングレジスタ１４と、演算ロジックユニット（ＡＬ（Ｊ
）１６と、ステータスレジスタ１８とを含んでいる。デ
ータ処理回路は、プロダラムカウンタ２２によってアド
レスされかつメモリアドレスレジスタ２４を介してアク
セスされる、一般に２１として指定されたデータ獲得回
路によって指定された“マシーン″命令によって要求さ
れるオペレーションなら何でも実行することによってメ
モリ２０から獲得されたデータを処理する。各゛″マシ
ーン″命令、マイクロプログラムシーケンスコントロー
ラ１０によって選択されたマイクロ命令のシーケンスに
よってマイクロプロセッサ上で実行される。 一方、議論のために、第１図に示されたブロックのいく
つかは、指定されｌζラインによって相互接続されるも
のとして明白に示されているが、示されたどのブロック
の間のデータ通信も双方向データバス２６に沿って実行
され得るということが理解されるべきである。同様に、
アドレスバス２８上で、示されたどのブロックの間でも
アドレスが通信され得る。 マイクロプログラムシーケンスコントローラ１０は、マ
イクロプログラムメモリ３０から最終的に発生するマイ
クロ命令のシーケンスを決定するアドレスを発生する。 マイクロプログラムシーケンスコントローラ１０によっ
て発生したアドレスは、コントローラ１０のＤＡＴＡ
ＯＵＴ端子から゛Ｙ″アドレスバス３２の上を介してマ
イクロプログラムメモリ３０のアドレス回路（図示せず
）に伝えられる。そのようなマイクロ命令アドレスを与
えることによって、マイクロプログラムメモリ３０は、
マイクロ命令バス３４上に、通常３２またはそれ以上の
ビットのオーダであるワード長の、マイクロ命令を発生
するであろう。 マイクロ命令バス３４は、パイプラインレジスタ３６の
データ入力にマイクロ命令を伝え、このレジスタ３６は
マイクロ命令を受取りかつ一時的に保持する。マイクロ
命令がパイプラインレジスタ３６に含まれる一方で、レ
ジスタの出力ラインは、種々のシステムの要素に向って
出−（行き、これらの出力ラインは、シーケンサコント
ロールに戻されて、実行されるべき次のマイクロ命令の
アドレスを決定するマイクロ命令の一部分を含んでいる
。その次のアドレスはマイクロプログラムシーケンスコ
ントローラ１０によって計算され、“Ｙ″アドレスバス
３２介してマイクロプログラムメモリ３０に伝えられ、
さらに次のマイクロ命令がパイプラインレジスタ３６の
入力に配置される。 マイクロプログラムシーケンスコントローラ１０に戻さ
れたマイクロ命令のこれらの部分は、コントローラ命令
バス３８上を伝わる６−ピッドコントローラ命令ワード
と、コントローラデータバス４０上をシーケンスコント
ローラ１０のデータバス入力へ伝わるマルチピットデー
タワードとを含んでいる。 マイクロ命令の他の部分は、プロセッサ命令バス４２に
沿ってデータ処理回路１２に伝えられる制御信号である
。これらの信号は、データをメモリ２０からワーキング
レジスタ１４に転送させ、さらにその後演算ロジックユ
ニット１６によって処理させ、その結果はメモリ２０に
転送される。 データの処理期間中に、プロセッサはステータスレジス
タ１８に一定のビットをセットする。このプロセッサ装
置は、この情報をマイクロプログラムシーケンスコント
ローラ１０に通信することができる。たとえば、ステー
タスレジスタ１８信号は、データ処理回路１２０条件テ
スト（ＣＴ）出力上に与えられる。より典型的には、デ
ータ処理回路は、複数の条件テスト信号をＣＴ出力に多
相化することができる回路を含んでいる。ここで開示さ
れる機能を提供するデータ処理回路の詳細な説明は、
Ｍｅ Ｇｒａｗ−Ｈｉｌｌ 、 １９８０ １３８Ｎ
０−０７−０４１７８１−４におりるＪ ｏｈｎＭｉｃ
ｋおよびＪｉｍ Ｅ３ｒｌｃｋによる“ビ゛ントースラ
ーイスマイクロプロセッサデヂイン（３ｆｔ−３ｌｉｃ
ｅＭ １ｃｒｏｐｒｏｃｅｓｓｏｒ ［） ｅｓｉｇｎ
） ”において提供されでいる。 データ処理回路１２のＣ−［出力に現われるデスト信号
（沫、ステータス信号ライン４４を介してマイクロプロ
グラムコン１−ローラ１０の１°入力に与えられ、ここ
で、これらのテス］−信号は、選択人力Ｓ Ｏ−８３の
制御下において、マイクロプログラムメモリ３０に与え
られるであろうアドレスを条件付きで変更するために用
いられる。 マイクロ命令゛ブランチ″アドレスは、５つのソースの
どれからも得ることができる：第１に１コントローラｆ
−タバス４０からマイクロプログラムシーケンスコント
ローラ１０のＤＡＴＡ ＩＮＮシカ与えられ、ここで、
これはマイクロプログラムアドレスに対して用いられて
いる。マイクロ命令アドレスの第２の可能なソースは、
レジスタ５１を介してマイクロプログラムシーケンスコ
ントローフ１０１７）ＡＬＪＸ ＤＡＴＡ ＩＮ入力に
接続されたマツピングリードオンリメモリ＜ＲＯＭ）５
０から得られる。これらのアドレスは、ＤＡＴＡ ＩＮ
入力上のアドレスに代わるものとして一定のマイクロ命
令によって利用される。マツピンクＲＯＭ ５０は典型
的には、開始マイクロルーチン゛ブランチ″アドレスを
含み、さらに命令レジスタ５２の出力によってそれ自身
アドレスされる。さらに、命令レジスタ５２には、ブＯ
グラムカウンタ２２の管理下において、メモリ２０から
゛′マシン命令″が与えられている。このマシン命令は
、（マイクロプログラムメモリ３０にストアされた）マ
イクロ命令のいくつかを順次実行づ゛ることによつ実施
される。 マイクプログラムシーケンスコントローラ１０に対づる
いわゆる４−ピッ］〜°゛マルチウェイ″入力ＭＯ，Ｍ
ｌ、Ｍ２およびＭ３は、マイクロ命令１ランチアドレス
の第３のソースであり、これによって、一定のマイクロ
命令は、ＤＡＴＡ ＩＮ入力」の２つの最下位ビット値
に従って、ＤＡＴＡ−ｊＮ入力における最下位４ビツト
を、ＭＯ。 Ｍｌ、Ｍ２またはＭ３において存在する４−ビットパタ
ーンの１つで置換させる。 マイクロ命令ブランチアドレスの第４および第５のソー
スは、コン１−〇−ラ内部のレジスタから得られ；復帰
またはループアドレスはスタックレジスタのトップから
得られ；または次に続いて生じるアドレスはマイクロプ
ログラムカウンタレジスタから得られる。 マイクロプログラムシーケンスコントローラ１０林内部
マルヂプレクサを有しており、このマルチプレクサは、
マイクロ命令の管理下において、。 ブランチアドレスの５つめソースのうちの特定の１つの
選択を制御する。 マイクロプログラムシーケンスコントローラの典型的な
応用例においては、割込を扱うための回路５４が含まれ
るであろう。たとえば、第１図に示されるように、この
発明の譲受人によって製造された“Ａ１２９１１４リア
ルタイム割込コントローラ″のような割込コントローラ
５６と、割込へｌ−ルＰＲＯＭ ＜ＩＶＰ）５８とが含
まれティる。割込コン１ヘローラ５６は、その割込入力
（１１１、ＩＩ２．”’ｌ ＩＩｎ＞において、対応す
る信号ライン６０を介して個々の周辺ユニットから、ザ
ービスのいくつかのタイプ（すなわち、データ転送、続
出切換えなど）を蟹求する割込信号を受取る。割込信号
がそのＩＩ＋ ＩＩｎ入力の１つにおいて受取られると
きに、割込コントーラ５６は割込（ＩＮＴ）出力から割
込要求信号を発行し、これは信号ライン６０を介してマ
イクロプログラムコン１−ローラ１ｏの割込要求（ｆＮ
ＴＲ）入力に伝えられる。示されているように、そのｌ
ＮＴＲ入力においてマイクロプログラムシーケンスコン
トロニラ１０によって受取られた信号は、ストレージル
ーチンを開始させて、コントローラ１０の種々のレジス
タに現在台まれている情報をストアして適当な場所にお
いて現在のマイクロ命令シーケンスに復帰することを可
能にする。 受入れられた割込要求の受信に続いて、コントローラ１
０は出力ＩＮＴＡに肯定応答割込信号を発生し、この信
号はライン６２を介してｒＶＰ５８および割込コントロ
ーラ５６に送られ、サービスを要求している特定のユニ
ットを特定するマルヂビットワードを公式化する。この
公式化されたワードは、信号ライン６４上をＩＶＰ５８
へ伝えられる。ＩＶＰ５８の各メモリロケーションは、
個々の割込をサービスするために必要とされるマイクロ
プログラムメモリ３０に含まれるマイクロ命令の各シー
ケンスのアドレスを含んでいる。したがって、割込コン
トローラ５６によって発生しかつ信号ライン６４上を伝
えられたコード化されたワードは、ＩＶＰ５８のアドレ
ス回路に与えられる。さらに、ＩＶＰは、必要とされる
割込ハンドリングサブルーチンの第１のマイクロ命令の
アドレスをベクトルアドレスバス６６を介してマイクロ
プログラムメモリ３０に通信し、このバス６６は３−状
態バッフ７を介して゛Ｙ″アドレスバス３２と相互接続
する。 ＴＶＰ５８から通信されたベクトルアドレスがマイクロ
スゲラムメモリ３０に与えられるときに、割込要求サー
ビスを扱うために必要とされるサブルーチンに対するマ
イクロ命令は、パイプラインレジスタ３６にロードされ
る。すべてのマイクロ命令と同様に、パイプラインレジ
スタ３６に含まれるマイクロ命令の各部は、コン１−ロ
ーラ命令バス３８を介してマイクロプログラムシーケン
スコントローラ１０に戻され、割込サブルーチンのマイ
クロ命令のシーケンスを制御させる。ざらに、これらの
マイクロ命令部分は、バス３８を介して割込コントロー
ラ５８に伝送され、このコントローラ５６は内部制御信
号を発生するためにこれらを用いる。割込がサービスさ
れているときに、最後のマイクロ命令は、マイクロプロ
グラムシーケンスコントローラに、そこから゛ジャンプ
”した、アドレス発生のプログラムシーケンスへの復帰
を実行させる。 “マシン″命令と呼ばれてもよい命令が、命令レジスタ
５２ヘロードされる。この命令レジスタの内容はマツピ
ングＲＯＭ５０に与えられて、さらにマイクロプログラ
ムメモリ３０における第１のマイクロ命令のアドレスを
発生するが、このマイクロ命令は実行されて（命令レジ
スタ５２によって保持された命令によって特定された）
要求された機能を実行しなければならない。このアドレ
スに対するブランチは、マイクロプログラムシーケンス
コントローラ１０を介して発生する。マシン命令は、た
とえば、メモリ２０からのデータの取出し、△Ｌ Ｕ
１６内での演算またはロジックオペレーションの実行、
オーバフローまたは他のステータスの表示に対づるテス
トおよびステータスレジスタ１８のセットなどのような
、実行されるべきいくつかのマイクロ命令を要求する。 マシン命令によって要求されたマイクロ命令の完了に続
いて、コントローラ１０は通常、命令取出号イクルを開
始するであろう。しかしながら、このポイントにおいて
、マイクロコードの他のセクションに対するブランチも
存在してもよい。たとえば、マイクロプロセッサは割込
コントローラ入力６０の一方において割込を受取り、Ｉ
ＶＰ５８から割込ザービスルーヂンアドレスを得る。 第１図のマイクロプロセッサの同期したオペレーション
を実行するために、システムクロック６８が設けられて
おり、このシステムクロック６８は、クロックライン７
０上を第１図のマイクロプロセッサの個々の要素に伝え
られるクロックパルスを発生する。 マイクロプログラムシーケンスコントローラ１０は、他
のシーケンスコントローラとの主／従構成において作動
され、このため、内部および外部特性の双方の欠陥が検
出され得る。これらの２つのコントローラは並列で作動
され、第１のシーケンサが主シーケンサとして設削され
かつ上述のように正常に作動する。第２のコントローラ
は、トＩＩＧＨ信号を５ＬＡＶＦ入力上に与えかつＥＲ
ＲＯＲ出力を除くそのすべての出力を主コントローラの
対応する出力に接続することによって従モードに入る。 主コントローラのＥＲＲＯＲ出力上の１−１１ Ｇ ＋
−１信号は、ドライバまたはバスコンブンションのよう
な故障した外部装置を示している。従コン１−ローラの
ＥＲ’ＲＯＲ出力上の１１１ Ｇ Ｎ信号は、コントロ
ーラのいずれか一方にお
いクロック周期を有し、１６−ピッドアドレスを有する
マイクロプログラムメモリにストアされたマイクロ命令
の実行のシーケンスを制御するマイクロス［夏セッサに
おいて用いるためのワンチップの割込み可能なマイクロ
プログラムコントローラに関し、より特定的には、組立
てられたマイクロプログラミング構成の使用と、ソフト
ウェアおよびハードウェアのデバッグの能力の有効性を
通じて容易にマイクロプログラムされ、さらにマイクロ
命令を急速かつ有効に実行するマイクロプログラムシー
ケンスコントローラに関する。 発明の背景 典型的には、マイクロプログラムされたシステムは、２
つのサブセクション、すなわち実行されるべき命令の順
序およびデコーディングを管理する制御セクションと、
データ上の命令によって要求されるオペレーションを実
行するデータ処理セクションとに分割され得る構成にお
いてブロックを構成するために用いられる種々の大規扮
集積回路（ＶＬＳＩ）チップから構成されている。この
制御セクションは通常、マイクロプログラムアドレスを
発生するマイクロプログラムシーケンスコン１〜〇−ラ
と、マイクロ命令を含むマイクロプログラムメモリとを
有している。各マイクロ命令は、データ処理セクション
内で各エレメントを制御する複数のビットを含んでいる
。 従来のマイク［ｌプログラムシーケンスコントローラは
、比較的制限されたサイズのマイクロプログラムメモリ
をアドレスすることが可能であった。 コントローラによってアクセス可能なメモリのサイズを
増大するための１つの試みは、いくつかのコントローラ
を並列にして必要なアドレス能力を１ｑることである。 これは、典型的には、“ビットまたはバイトスライス″
方法と呼ばれている。しかしながら、この方法は、コン
トローラチップの端子のビンの大規模な並列相互接続を
伴い、これはコントローラのサイクル時間を増大させ、
より大きなパッケージの数とより＾い製造および応用の
費用とを伴い、さらにマイクロプログラムされたシステ
ムのためのより大きな物理的スペースを必要とする。さ
らに、各コントローラチップ上に存在するマイクロ命令
デコード機能のような、一定のワンチップ機能は不必要
に重複されている。 従来のマイクロプログラムシーケンスコントローラの他
の制限は、後入れ先出しスタックが実行される方法であ
る。１つの試みにおいて、スタックの内容のトップの一
時的な記憶のために単独のレジスタが用いられ、このた
め、１つの命令サイクル期間中にＰＬＪＳＨが実行され
得る。このレジスタは単に、スタックを実現するＲＡＭ
への書込アドレス信号を安定化させる必要性と、書込み
がデータプロセッサ内の素子のステータスのテストを条
件としているという事実とから設けられた。 アドレス信号が安定化するために要する時間と、条件信
号を決定するために要する時間との合Ｊ１が、命令実行
に専用される命令サイクルの通常５０％である時間より
も長（゛）ので、レジスタは、スタックを実現するＲＡ
Ｍにワードが転送され得るときに次の命令サイクルまで
ワードを保持するために用いられた。 さらに、この試みは、第２の命令サイクル、すなわちＲ
ＡＭへの実際の書込みまでの遅延を伴っており、これに
よって安定した書込アドレス信号を保証している。した
がって、この試みにおいて、過剰な、専用されたレジス
タが必要とされ、コントローラをより複雑かつ高価なも
のにしており、さらにスタック上へのＰＵＳＨは、２つ
の命令サイクルを必要としており、コントローラの実行
および究極的にはマイクロプログラムされたシステムの
実行を遅いものにしている。 先行技術のシーケンスコントローラによる条件付きブラ
ンチ命令の取扱いは、典型的には厳密にかつ連続的な態
様で進行された：第１に、テストされるべきデータプロ
セッサの特定のステータスが決定され、その後、第２に
、命令がデコードされかつもしもそれが条件付きタイプ
のものであることが判断されれば、そのときには、第３
に、テスト条件の結果に従ってブランチアドレスが決定
された。このようなｍ成子においては、最小の命令サイ
クル時間は、これらの３つのブ０セスの各々に対する時
間の合計であり、さらに、鶴型的にはテスト条件信号を
発生しかつ命令をデコードする時間は比較的長いので、
命令サイクルの大部分がテスト条件の結果を持つのに費
やされる。現実に、この厳密な連続的態様で命令が処理
されるどきに命令処理サイクルのほとんどに対してコン
トローラは゛°アイドリング″である。マイクロプログ
ラムコント０−ラ命令サイクル時間はマイクロブ０セツ
サの速度を直接決定するので、この゛アイドリング′°
ファクタは測定可能な態様でこの速度を低下させる。 従来のマイクロブ０グラムシーケンスコントローラは、
一定の低い順位のブランチアドレスビットを稜々の条件
付きステータスビットによるビットの集合と’ ＯＲ”
処理することによって修正させることによってマルチウ
ェイブランチングの制限された形態を実現した。マルチ
ウェイブランチングに対するこの試みは、変更されるべ
きではないどのアドレスビットも０とのみ’ ＯＲ”処
理されることを保証することをプログラマに要求し、し
たがってエラーの発生源となる。この試みはまた、ブラ
ンチが実行される条件として複合ステータスが用いられ
るときに各個々のステータス条件がテストされなければ
ならない２−ウェイブランチの列を伴っている。この態
様でマルチウェイブランチングを実現するプログラムは
、それらが必要とするよりも遅くかつより複雑である。 マイクロプログラムシーケンスコントＯ−ラにおいて従
来利用されたマイクロ命令の集合は、命令のタイプをコ
ーディングする命令ビットの割当゛てにおいて典型的に
は特殊フォーマットを用いる。 この集合はまた、特殊な、また構成されていないマイク
ロプログラムの書込みを促進する。たとえば、典型的な
命令の集合において、条件付きおよび無条件マイクロ命
令は混合され、さらに命令デコーディング回路は条件付
きとして命令のファーストカット（ｆｉｒｓｔ −Ｃｕ
ｔ ＞の分類を容易に行なうことができない。どの命令
も無条件であると判断される前にステータス条伯の比較
的時間のかかるテストが必要とされる一方で、さもなけ
ればステータステストに使用されるであろうそれらの命
令サイクルの一部の期間中に無条件命令によって一定の
付加的な機能が実行されるであろう。さらに、規則正し
いマイク［１プログラムの構成の欠如は、時間を消費す
るプログラムの展開とデバッグとをもたらし、その結果
生じたプログラムは組立てられたプログラムの自己のド
キユメンテーションに欠けている。 発明の概要 この発明は、６４Ｋ （Ｋ＝１０２４）命令を全部スト
アしているマイクロプログラムメモリに配置されたマイ
クロ命令を、コン）−ローラに急速かつ有効に処理させ
る命令デコード回路を含むマイクロプログラムシーケン
スコントローラに関する。 このコントローラは、テスト条件ステータスの計算と並
行して条件付きブランチアドレスの計算を提供する。こ
のコントローラは、マイクロプログラムの構成されたデ
ザインを許容するマイクロ命令を処理し、さらにコント
ローラおよびマイクロ命令の集合の双方は、構成された
マイクロプログラミングの展開およびデバッグを助ける
という特徴を使用している。全体のコントローラの構成
は、単一・の集積回路として製造され得るように段重さ
れている。 この発明によると、プログラムメモリにストアされたマ
イクロ命令の実行のシーケンスを制御しようとするアド
レスシーケンサとして用いられるンイクロプログラムコ
ントローラ（は、マイクロプログラムメモリ内で６４Ｋ
に達するロケーションをアドレスさせる１６−ビットの
回路素子が設けられている。このコン１〜ローラは、マ
イクロ命令アドレスの入力と、その結果もたらされる次
のマイクロ命令アドレスの出力とのための双方向性１６
−ピッドデータバスを使用している。双方向データバス
はまた、オンチップ後入れ先出しスタックのトップ上の
値またはスタックポインタの値のような種々のオンチッ
プパラメータをアクセスするために用いられてもよく、
さらに割込アドレスを導入するために用いることもでき
る。補助的な１６−ピッドデータバスは、第２のアドレ
ス人力軽路をコントローラに設けさせる。４つの４−ビ
ットデータ入力は、マイクロプログラムの制御下におい
て単一ステップのマルチウェイブランチングに対する“
マルチウェイ”置換ビットを与える。 この発明によるマルチウェイブランチングは、２−ウェ
イ条件付きブランチの列よりもはるかに速く実行するマ
イクロコードを発生ずる態様でビット置換を使用してい
る。さらに、マルチウェイブランチングの特徴は、従来
のマイクロプログラムシーケンスコントＯ−ラよりも速
くかつ費用のかからないハードウェアにおいて実現され
る。コントローラのデコード回路に関連して用いられる
マイクロ命令フォーマットは、マイクロ命令のタイプの
急速な検出を可能にしている。それゆえに、コントロー
ラは、条件付きブランチアドレスの計算と並行して進行
するようにステータス条件のテストを開始づることがで
きる。このコントローラは、一時的なストレージレジス
タの必要性を省きなおかつ単一の命令ザイクルにおいて
スタック上へのｔ） ＩＪ Ｓ Ｈを実行するスタック
メンデナンス手法を用いでいろう この」ントローラに関連して用いられる６４のマイクロ
命令の集合は、構成されたマイクロプログラミングを支
持するように設計されかつマイク１−１プログラムコン
トローラに、“ＣＡＳＥ”。 “’ＲＥＰＥＡＴ・・・ＬＪＮＴＩＬ”、“”ＤＯ・・
・ＷＨｌｌ−Ｅ”、”ＦＯＲ・・・ＤＯＷＮ Ｔｏ”命
令文、ネストされたループ、およびネストされた’ＩＦ
・・・Ｔ ＨＥ Ｎ ”命令文などのような組立てられ
た構成を与える。オンチップアドレスコンパレータは、
特定のアドレスに配置されたマイクロ命令を捉えさせま
たはマイクロプログラムのフローに関連する統計を集め
させる。この特徴はプログラムの設期およびデバッグを
強化させる。 この発明のコントローラに関連して用いられるマイクロ
命令フォーマットは、１６のいわゆる“継続″マイクロ
命令の集合を最大限に利用し、このため、付加的な特殊
機能が、との゛継続″マイクロ命令の実行期間中にもコ
ン；−〇−ラによって実行され得る。 この発明のコントローラは、ユーザがコントローラの保
持又は割込みの特徴を必要としなければ、マイクロ命令
パイプライン化のどのレベルをも支持して処理速度を増
大することができる。このコントローラは、主／従の組
合わせにおいて並行して作動可能であり、エラーの検出
をもたらす。 この発明の特性および長所をより完全に理解するために
、添付された図面に関連して行なわれる以下の詳細な説
明が参照されるべきである。 好ましい実施例の説明 Ａ、ｕ 多くのプログラム可能なデジタル装置は、今日ではマイ
クロプログラミングを利用している。そのような装置に
おいて、装置の制御の大部分は、ゲートおよびフリップ
フロップの大規模なアレイよりもむしろリードオンリメ
モリ（ＲＯＭ＞を用いて実行される。この手法はしばし
ば、デジタル装置におけるパッケージの数を減少させ、
さらにランダムロジックが用いられるときに存在しない
高次１ｌＩＩ造を提供している。さらに、マイクロプロ
グラミングは、装置の命令の集合を実行Ｊ−るのに非常
に簡単なように変化させ、装置のための製造後の技術的
なコストを実質的に減少させる。 第１図は、プログラム可能なデジダル装置において用い
られる典型的なマイクプロセラナシステムの構成を描い
ており、２つの別々のセクションに分割され得る：すな
わち、左側の制御ｌｌおよび命令獲得および処理セクシ
ョンＡと、右側のデータ獲得および操作セクションＢと
である。セクションＡは、その中心部に、一般に参照番
号１０で指定された、この発明のマイクロプログラムシ
ーランスコントローラを有している。データ獲得および
操作セクションＢは、一般に１２として指定されたデー
タ処理回路を含み、このデータ処理回路１２は、ワーキ
ングレジスタ１４と、演算ロジックユニット（ＡＬ（Ｊ
）１６と、ステータスレジスタ１８とを含んでいる。デ
ータ処理回路は、プロダラムカウンタ２２によってアド
レスされかつメモリアドレスレジスタ２４を介してアク
セスされる、一般に２１として指定されたデータ獲得回
路によって指定された“マシーン″命令によって要求さ
れるオペレーションなら何でも実行することによってメ
モリ２０から獲得されたデータを処理する。各゛″マシ
ーン″命令、マイクロプログラムシーケンスコントロー
ラ１０によって選択されたマイクロ命令のシーケンスに
よってマイクロプロセッサ上で実行される。 一方、議論のために、第１図に示されたブロックのいく
つかは、指定されｌζラインによって相互接続されるも
のとして明白に示されているが、示されたどのブロック
の間のデータ通信も双方向データバス２６に沿って実行
され得るということが理解されるべきである。同様に、
アドレスバス２８上で、示されたどのブロックの間でも
アドレスが通信され得る。 マイクロプログラムシーケンスコントローラ１０は、マ
イクロプログラムメモリ３０から最終的に発生するマイ
クロ命令のシーケンスを決定するアドレスを発生する。 マイクロプログラムシーケンスコントローラ１０によっ
て発生したアドレスは、コントローラ１０のＤＡＴＡ
ＯＵＴ端子から゛Ｙ″アドレスバス３２の上を介してマ
イクロプログラムメモリ３０のアドレス回路（図示せず
）に伝えられる。そのようなマイクロ命令アドレスを与
えることによって、マイクロプログラムメモリ３０は、
マイクロ命令バス３４上に、通常３２またはそれ以上の
ビットのオーダであるワード長の、マイクロ命令を発生
するであろう。 マイクロ命令バス３４は、パイプラインレジスタ３６の
データ入力にマイクロ命令を伝え、このレジスタ３６は
マイクロ命令を受取りかつ一時的に保持する。マイクロ
命令がパイプラインレジスタ３６に含まれる一方で、レ
ジスタの出力ラインは、種々のシステムの要素に向って
出−（行き、これらの出力ラインは、シーケンサコント
ロールに戻されて、実行されるべき次のマイクロ命令の
アドレスを決定するマイクロ命令の一部分を含んでいる
。その次のアドレスはマイクロプログラムシーケンスコ
ントローラ１０によって計算され、“Ｙ″アドレスバス
３２介してマイクロプログラムメモリ３０に伝えられ、
さらに次のマイクロ命令がパイプラインレジスタ３６の
入力に配置される。 マイクロプログラムシーケンスコントローラ１０に戻さ
れたマイクロ命令のこれらの部分は、コントローラ命令
バス３８上を伝わる６−ピッドコントローラ命令ワード
と、コントローラデータバス４０上をシーケンスコント
ローラ１０のデータバス入力へ伝わるマルチピットデー
タワードとを含んでいる。 マイクロ命令の他の部分は、プロセッサ命令バス４２に
沿ってデータ処理回路１２に伝えられる制御信号である
。これらの信号は、データをメモリ２０からワーキング
レジスタ１４に転送させ、さらにその後演算ロジックユ
ニット１６によって処理させ、その結果はメモリ２０に
転送される。 データの処理期間中に、プロセッサはステータスレジス
タ１８に一定のビットをセットする。このプロセッサ装
置は、この情報をマイクロプログラムシーケンスコント
ローラ１０に通信することができる。たとえば、ステー
タスレジスタ１８信号は、データ処理回路１２０条件テ
スト（ＣＴ）出力上に与えられる。より典型的には、デ
ータ処理回路は、複数の条件テスト信号をＣＴ出力に多
相化することができる回路を含んでいる。ここで開示さ
れる機能を提供するデータ処理回路の詳細な説明は、
Ｍｅ Ｇｒａｗ−Ｈｉｌｌ 、 １９８０ １３８Ｎ
０−０７−０４１７８１−４におりるＪ ｏｈｎＭｉｃ
ｋおよびＪｉｍ Ｅ３ｒｌｃｋによる“ビ゛ントースラ
ーイスマイクロプロセッサデヂイン（３ｆｔ−３ｌｉｃ
ｅＭ １ｃｒｏｐｒｏｃｅｓｓｏｒ ［） ｅｓｉｇｎ
） ”において提供されでいる。 データ処理回路１２のＣ−［出力に現われるデスト信号
（沫、ステータス信号ライン４４を介してマイクロプロ
グラムコン１−ローラ１０の１°入力に与えられ、ここ
で、これらのテス］−信号は、選択人力Ｓ Ｏ−８３の
制御下において、マイクロプログラムメモリ３０に与え
られるであろうアドレスを条件付きで変更するために用
いられる。 マイクロ命令゛ブランチ″アドレスは、５つのソースの
どれからも得ることができる：第１に１コントローラｆ
−タバス４０からマイクロプログラムシーケンスコント
ローラ１０のＤＡＴＡ ＩＮＮシカ与えられ、ここで、
これはマイクロプログラムアドレスに対して用いられて
いる。マイクロ命令アドレスの第２の可能なソースは、
レジスタ５１を介してマイクロプログラムシーケンスコ
ントローフ１０１７）ＡＬＪＸ ＤＡＴＡ ＩＮ入力に
接続されたマツピングリードオンリメモリ＜ＲＯＭ）５
０から得られる。これらのアドレスは、ＤＡＴＡ ＩＮ
入力上のアドレスに代わるものとして一定のマイクロ命
令によって利用される。マツピンクＲＯＭ ５０は典型
的には、開始マイクロルーチン゛ブランチ″アドレスを
含み、さらに命令レジスタ５２の出力によってそれ自身
アドレスされる。さらに、命令レジスタ５２には、ブＯ
グラムカウンタ２２の管理下において、メモリ２０から
゛′マシン命令″が与えられている。このマシン命令は
、（マイクロプログラムメモリ３０にストアされた）マ
イクロ命令のいくつかを順次実行づ゛ることによつ実施
される。 マイクプログラムシーケンスコントローラ１０に対づる
いわゆる４−ピッ］〜°゛マルチウェイ″入力ＭＯ，Ｍ
ｌ、Ｍ２およびＭ３は、マイクロ命令１ランチアドレス
の第３のソースであり、これによって、一定のマイクロ
命令は、ＤＡＴＡ ＩＮ入力」の２つの最下位ビット値
に従って、ＤＡＴＡ−ｊＮ入力における最下位４ビツト
を、ＭＯ。 Ｍｌ、Ｍ２またはＭ３において存在する４−ビットパタ
ーンの１つで置換させる。 マイクロ命令ブランチアドレスの第４および第５のソー
スは、コン１−〇−ラ内部のレジスタから得られ；復帰
またはループアドレスはスタックレジスタのトップから
得られ；または次に続いて生じるアドレスはマイクロプ
ログラムカウンタレジスタから得られる。 マイクロプログラムシーケンスコントローラ１０林内部
マルヂプレクサを有しており、このマルチプレクサは、
マイクロ命令の管理下において、。 ブランチアドレスの５つめソースのうちの特定の１つの
選択を制御する。 マイクロプログラムシーケンスコントローラの典型的な
応用例においては、割込を扱うための回路５４が含まれ
るであろう。たとえば、第１図に示されるように、この
発明の譲受人によって製造された“Ａ１２９１１４リア
ルタイム割込コントローラ″のような割込コントローラ
５６と、割込へｌ−ルＰＲＯＭ ＜ＩＶＰ）５８とが含
まれティる。割込コン１ヘローラ５６は、その割込入力
（１１１、ＩＩ２．”’ｌ ＩＩｎ＞において、対応す
る信号ライン６０を介して個々の周辺ユニットから、ザ
ービスのいくつかのタイプ（すなわち、データ転送、続
出切換えなど）を蟹求する割込信号を受取る。割込信号
がそのＩＩ＋ ＩＩｎ入力の１つにおいて受取られると
きに、割込コントーラ５６は割込（ＩＮＴ）出力から割
込要求信号を発行し、これは信号ライン６０を介してマ
イクロプログラムコン１−ローラ１ｏの割込要求（ｆＮ
ＴＲ）入力に伝えられる。示されているように、そのｌ
ＮＴＲ入力においてマイクロプログラムシーケンスコン
トロニラ１０によって受取られた信号は、ストレージル
ーチンを開始させて、コントローラ１０の種々のレジス
タに現在台まれている情報をストアして適当な場所にお
いて現在のマイクロ命令シーケンスに復帰することを可
能にする。 受入れられた割込要求の受信に続いて、コントローラ１
０は出力ＩＮＴＡに肯定応答割込信号を発生し、この信
号はライン６２を介してｒＶＰ５８および割込コントロ
ーラ５６に送られ、サービスを要求している特定のユニ
ットを特定するマルヂビットワードを公式化する。この
公式化されたワードは、信号ライン６４上をＩＶＰ５８
へ伝えられる。ＩＶＰ５８の各メモリロケーションは、
個々の割込をサービスするために必要とされるマイクロ
プログラムメモリ３０に含まれるマイクロ命令の各シー
ケンスのアドレスを含んでいる。したがって、割込コン
トローラ５６によって発生しかつ信号ライン６４上を伝
えられたコード化されたワードは、ＩＶＰ５８のアドレ
ス回路に与えられる。さらに、ＩＶＰは、必要とされる
割込ハンドリングサブルーチンの第１のマイクロ命令の
アドレスをベクトルアドレスバス６６を介してマイクロ
プログラムメモリ３０に通信し、このバス６６は３−状
態バッフ７を介して゛Ｙ″アドレスバス３２と相互接続
する。 ＴＶＰ５８から通信されたベクトルアドレスがマイクロ
スゲラムメモリ３０に与えられるときに、割込要求サー
ビスを扱うために必要とされるサブルーチンに対するマ
イクロ命令は、パイプラインレジスタ３６にロードされ
る。すべてのマイクロ命令と同様に、パイプラインレジ
スタ３６に含まれるマイクロ命令の各部は、コン１−ロ
ーラ命令バス３８を介してマイクロプログラムシーケン
スコントローラ１０に戻され、割込サブルーチンのマイ
クロ命令のシーケンスを制御させる。ざらに、これらの
マイクロ命令部分は、バス３８を介して割込コントロー
ラ５８に伝送され、このコントローラ５６は内部制御信
号を発生するためにこれらを用いる。割込がサービスさ
れているときに、最後のマイクロ命令は、マイクロプロ
グラムシーケンスコントローラに、そこから゛ジャンプ
”した、アドレス発生のプログラムシーケンスへの復帰
を実行させる。 “マシン″命令と呼ばれてもよい命令が、命令レジスタ
５２ヘロードされる。この命令レジスタの内容はマツピ
ングＲＯＭ５０に与えられて、さらにマイクロプログラ
ムメモリ３０における第１のマイクロ命令のアドレスを
発生するが、このマイクロ命令は実行されて（命令レジ
スタ５２によって保持された命令によって特定された）
要求された機能を実行しなければならない。このアドレ
スに対するブランチは、マイクロプログラムシーケンス
コントローラ１０を介して発生する。マシン命令は、た
とえば、メモリ２０からのデータの取出し、△Ｌ Ｕ
１６内での演算またはロジックオペレーションの実行、
オーバフローまたは他のステータスの表示に対づるテス
トおよびステータスレジスタ１８のセットなどのような
、実行されるべきいくつかのマイクロ命令を要求する。 マシン命令によって要求されたマイクロ命令の完了に続
いて、コントローラ１０は通常、命令取出号イクルを開
始するであろう。しかしながら、このポイントにおいて
、マイクロコードの他のセクションに対するブランチも
存在してもよい。たとえば、マイクロプロセッサは割込
コントローラ入力６０の一方において割込を受取り、Ｉ
ＶＰ５８から割込ザービスルーヂンアドレスを得る。 第１図のマイクロプロセッサの同期したオペレーション
を実行するために、システムクロック６８が設けられて
おり、このシステムクロック６８は、クロックライン７
０上を第１図のマイクロプロセッサの個々の要素に伝え
られるクロックパルスを発生する。 マイクロプログラムシーケンスコントローラ１０は、他
のシーケンスコントローラとの主／従構成において作動
され、このため、内部および外部特性の双方の欠陥が検
出され得る。これらの２つのコントローラは並列で作動
され、第１のシーケンサが主シーケンサとして設削され
かつ上述のように正常に作動する。第２のコントローラ
は、トＩＩＧＨ信号を５ＬＡＶＦ入力上に与えかつＥＲ
ＲＯＲ出力を除くそのすべての出力を主コントローラの
対応する出力に接続することによって従モードに入る。 主コントローラのＥＲＲＯＲ出力上の１−１１ Ｇ ＋
−１信号は、ドライバまたはバスコンブンションのよう
な故障した外部装置を示している。従コン１−ローラの
ＥＲ’ＲＯＲ出力上の１１１ Ｇ Ｎ信号は、コントロ
ーラのいずれか一方にお
【プるエラーを示している。
Ｂ、マイクロプログラムコン１−ロー−マイクロプログ
ラムシーケンスコントローラ１０の内部構成が第２図に
示されている。第２Ａ図を参照】するど、：ｌントロー
ラ命令として機能Ｊる、バイブラインレジスタ３６（第
１図）に含まれるマイク［１命令のその部分は、■入力
においてマイ／７Ｆコブログラムシーケンスコン１〜ロ
ーラによって受取られ、かつプログラムされたリードオ
ンリメモリおよび関連するロジック回路（ＣＯＮＴＲＯ
Ｌ）１００の命令（ＩＮＳＴ）入力に伝えられる。 Ｃ０ＮＴＲ０Ｌ１００１７）ＩＮＳＴ人力ｒ−受取’３
れた命令ワードは、実行されるべき次のマイクロ命令の
アドレスを選択するためにマイクロプログラムシーケン
スコントローラー０によって用いられる６−ピッドワー
ドである。コントローラの命令集合は、各々１６の命令
からなる４つのクラスに分割された６４のマイクロ命令
から構成される。 ６−ピッドワードの２つの高次ビットはクラスを選択す
るために用いられ、さらに残りの４ビツトは、クラス内
の命令を選択する。次の表■は、２つの高次ビット■５
およびＩ、によるクラスの分割を表わしている。 表 １ ００ 条件付きシーケンス制御 ０１ 極性の反転された条何付シーケンス制御 １０ 無条件シーケンス制御 １１ 暗黙継続を伴う特殊機能 示されているように、一定の命令の実行が命令にのみ依
存しているという意味において一定の命令は無条件であ
る。他のいわゆる“条件付き″命令は、外部の、データ
に依存した条件によって部分的に制御されるという効果
を有している。したがって、後者の場合、マイクロプロ
グラムシーケンス−１ント１コーラ１０は、ステータス
レジスタ１８（第１図）のビットに含まれる、Ａ Ｌ
Ｕ １６（第１図）内の種々の条件の存在を反映する１
２のテスト（ＴＯ−１１＞入力を受取る。第２Ａ図に示
されているように、８つのテスト人力（ＴＯｌ−［１，
・・・、Ｔ７）がテストマルチプレクサ（ＴＥＳＴ Ｍ
ｔＪＸ）１０２に直接与えられる一方で、残り４つの１
入力（Ｔ８．Ｔ９．・・・、Ｔ１１）１よ、組合わせロ
ジック回路（ＴＥＳＴ ＬＯＧＩＣ）１０４に与えられ
る。回路１０４の出力は、これらの４つのテスト入力に
与えられた種々の論理演算の結果から構成され、さらに
バス１０６を介してＴＥＳＴ ＭＬＪＸ１０２に与えら
れる。ＴＥＳＴ ＭＬＩＸ１０２は、選択入力（Ｓｏ、
８１．Ｓ２．８３＞の制御下においておよび以下の表■
に従って、いわゆる条件付きマイクロ命令の実行に用い
るためにＣ０ＮＩ ＲＯＬｌ ００に伝送されるであろ
う特定のテスト条件を選択する。 表 ■ ｏｏｏｏ 丁０ 汎用 ０ ０ ０ １ Ｔ１ ０ ０ １ ０ Ｔ２ ０１１Ｔ３ ０１００Ｔ°４ ０ １ ０ １ １−５ ０ １ １ ０ Ｔ６ ０ １ １ １ Ｔ７ １ ０ ０ ０ Ｔ８ Ｃ （キャリー） １ ０ ０ １ Ｔ９ Ｎ（否定） １ ０ １ ０ Ｔ１０ Ｖ（オーバ フロー） １ ０ １ １ Ｔｌｌ Ｚ（、ゼロ）１ １ （’）
０ ’Ｉ’８＋１−１１ Ｃ＋Ｚ１ １ ０ １ Ｔ
８＋Ｔ１１ Ｃ＋Ｚ１ １ １ ０ Ｔ９■ＴＩＯＮＱ
＋Ｖ１ １ １ １ （Ｔ９■Ｔｌ０） （ＮＯＶ）＋
Ｔ１１ ＋Ｚ ＣＯＮＴＲＯＬｌｏｏは、条件−感知（ＴＥＳＴ）入力
において、ＴＥＳＴ １００１０回路１０４およびＴＥ
ＳＴ ＭｔＪＸ回路１０２によって選択された、テスト
されるべき条件を受取る。ＴＥＳＴ入力に与えられた信
号の状態に従って、Ｃ０ＮＴＲ０Ｌ１００は、マイクロ
プログラムシーケンスコントローラ１０のＤＡＴＡ Ｏ
ＵＴ端子において形成されている１６−ピッドアドレス
を最終的にもたら適当な制御信号を発生することによっ
てマイクロプログラムシーケンスコントローラ１０のア
ドレス発生能力を管理する。Ｃ０ＮＴＲ０＋１０によっ
て発生し、Ｃ０ＮＤ、ＳＴＫＭＵＸＣＴＬ、ＣＭＵＸＣ
ＴＬ、ＤＥＣＲ，Ｌノ Ｐ。 ＤＯＷＮ、Ｒ８ＴＳＰ、ＷＥ、０８ＰＣＴＬ、ＬＤＣＲ
，ＥＮＣＭＰ’、およびＣＬＲＣＭＰと表示された制御
信号は、それらが制御する要素に関連してさらに説明さ
れるであろう。 安定した制御信号を発生するためにＴ Ｅ Ｓ ＴＬＯ
ＧＩＣ回路１０４．ＴＥＳＴ ＭＵＸ回路１０２および
Ｃ０ＮＴＲ０Ｌ１００によッテ要求される時間は、従来
のマイクロブ０グラムシーケンスコントローラにおいて
はシーケンスのオペレーションにおける障害であった、
コントローラのサイクル時間の最も大きな成分である。 それゆえに、加えられた遅延を強制することなく、制御
信号が安定化したときに利用可能になるように他の独立
した信号を同時に発生するように、この時間成分を利用
することが望ましい。 この発明は、この設計の思想を実現するいくつかの特徴
を具体化している。上述の表工に示されているように、
マイクロ命令の集合は、４つのクラスの命令からなり、
その１つは、通常のシーケンスを続けるとともに特殊な
機能を実行し、さらにｌ−１１Ｇ Ｈである６−ピッド
ワードの２つの高次ビットに対応している。Ｃ０ＮＴＲ
０Ｌ１００は、デスト条件の結果を利用しない“ブラン
チのない″２−ビットパターンの存在を素早く検出しか
つテスト条件の発生に割当てられた時間成分内で実行さ
れるべき命令を実現する信号を放出するように設計され
ている。 Ｃ０ＮＴＲ０Ｌ １００は、クロック（ＣＬ）入力にお
いて、システムクロック６８（第１図）によって発生し
かつシーケンスコントローラ１０のＣＰ大入力おいて受
取られたクロック信号を受取る。このクロック信号はＣ
０ＮＴＲ０Ｌ１００によって用いられて、以下に説明さ
れるように、マイクロブログラムシーケンスコントーラ
１０においで情報を一時的にストアするために用いられ
る種々のレジスタに対するロード信号を発生する。 第２Ａ図に示されているように、マイクロプログラムシ
ーケンスコントローラ１０は２つの１６−ビット内部デ
ータバスを有しており、コントローラ１０の種々の要素
に対するデータ経路を提供している。３−状態の双方向
性Ｄ−バス１１０が、コントローラ１０のＤＡＴＡ Ｉ
Ｎｍ子上のデータ信号を受取り、伝えかつ送信づるため
に設Ｇノられている。受取られた情報の２つの最下位ビ
ットは信号ライン１１０ａ上をマルチウェイマルチプレ
クサ（ＭＬＪＬＴＩＷＡＹ ＭＵＸ）１１２に伝えられ
るが、このマルチプレクサ１１２は、信号ライン１６０
を介してＭＵＬＴＩＷＡＹ ＭＵＸ１１２のｌＮ５ＴＲ
入力に通信されたコントローラ命令ビットの２つに関連
してこれらを使用して、受取られた情報のより低い４ビ
ツトを、コントローラ１０のマルチウェイ入力（ＭＯ，
Ｍｌ、Ｍ２およびＭ３）［存在しかつＭＩＪＬＴＩＷＡ
Ｙ ＭＵＸ１１２に伝えられる４−ビットデータの４つ
の組のうちの１つで置換することによって、いわゆるマ
ルチウェイアドレスを発生する。マルチウェイの選択は
、Ｄバス１１０上のより低い４ビツト内の２つのより高
次のビットの値に依存していない。さらに、選択された
ビットの値は、存在しているより低い４ビツトと°’
ＯＲ”グー１−処理されるよりもむしろ置換えられ、こ
れによって、従来のマイクロプログラムシーケンスコン
トローラにおいて要求されたように、これらの位置にお
い“（０の値のビットの存在を常に確保する必要を排除
することができる。 示されているように、１６の異なるマイクロ命令に対す
るブランチを実行するためのアト１ノス修正能力を提供
するためにＭＵＬＴＩＷＡＹ ＭＬＪ×１１２出力が用
いられる。信号ライン１１３」二の４−ビットＭＵＬＴ
ＩＷＡＹ ＭＵＸ１１２出力は、信号ライン１１０ｂ上
を伝送されたＤ−バスにおける情報の上位１２ピッ１−
と結合され、さらに信号ライン１１４を介して、以下に
示されるようにブランチングを実行するために用いられ
るアドレスマルチプレクサ（ＡＤＤＲＭｔＪＸ）１１６
に与えられる。ＡＤＤＲＭＵＸ１１６への第２の入力（
沫、Ｄ−バス１１０上の修正されてい’ｃ′ｒい１６ビ
ツトの情報を受取る。 内部Ｄ−バス１１０はまた、カウンタマルチプレクサ（
Ｃ−ＭＵＸ）１１８に結合される。示されでいるように
、Ｃ−ＭＵＸ制御（ＣＭＵＸＣＩ−し）信号を発生ずる
Ｃ０ＮＴＲ０Ｌ、１００の制御下において、Ｃ−Ｍ（Ｊ
Ｘ１１８は、ＣＭＵＸＣＴＬ信号を受取りかつこれらの
３つの入力のうちの１つを１６−ビット２進ダウンカウ
ンタ１２０に通過さセる。このダウンカウンタ１２０Ｇ
、ｔ、Ｃ０ＮＴＲ０Ｌ１００によって発生しかつそのデ
クリメント（ＤＥＣ）入力においてダウンカウンタ１２
０によって受取られた信号Ｄ Ｅ 、ＯＲによってデク
リメントされる。ダウンカウンタ１２０の１つの使用は
、マイクロ命令シーケンスを介してループ制御をもたら
し、ダウンカウンタ１２０が１に到達し１＝ときにルー
プからブランチングするということである。したがって
、ダウンカウンタ出力ライン１２２は、１の検出（ＯＮ
Ｅ ＤＥＴ＞１２４に与えられ、この回路１２４はダウ
ンカウンタ１２０の一方の状態を感知しかつこの状態を
信号ライン１２６上の信号を介してＣ０ＮＴＲ０Ｌ１０
０のカウンタ１ （ＣＯＮＥ）入力に通信する。 第２１３図に示されているように、内部Ｄ−バス１１０
はコンパレータレジスタ１２８の入力に結合されて、マ
イクロルーチン内のブレークポイントを確立するための
、または特定のアドレスにお１」るマイクロ命令がどれ
ほど頻繁に実行されるかを８１数するためのベースとし
て、コンパレータ１２９によ一ンて用いられるアドレス
をストフ７する。 従来のマイクロプログラムシーケンスコントローラは、
こねらの能力を所有しておらず、これらの能力は以°ド
により完全に展開されるように、マイクロブ［Ｉグラミ
ングの見地からは極めて有用である。コンパレータ１２
９は、Ｃ０ＮＴＲ０Ｌ１００によっ−Ｃｇｌ生しかつＥ
Ｎ入力に与えられた能動化コンパレータ（ＥＮＣＭＰ）
を受取る。それは、シークンスコントローラ１０のＥ’
ＱＵＡＬ出力端子に伝えられる信号を発生する。コンパ
レータレジスタ１２８は、Ｄ−バス１１０上のアドレス
をストアさせる、Ｃ０ＮＴＲ０Ｌ１００によって発生し
たロードコンパレータレジスタ（ＬＤＯＲ＞信号を受取
る。 内部双方向Ｄ−バス１１０は、以下の態様で、３３ワー
ドの、ワードごとに１６ビツトの後入れ先出しくＬＩＦ
Ｏ）スタック１３０へおよびスタック１３０からの１６
ビツトのデータ経路を提供する：Ｄ−バス１１０は、ス
タックマルチプレクサ（ＳＴＡＣＫ ＭＬＪＸ）１３２
（７）一方の入力に与えられ、この５ＴＡＣＫ ＭＵＸ
１３２の出力は、５ＴＡＣＫ ＭＵＸ１３２によって受
取られる５ＴＡＣＫ ＭＬＪＸ制御１１ （ＳＴＫＭｔ
ＪＸＣ王Ｌ）信号を発生するＣ０ＮＴＲ０Ｌ １００の
制御下において、スタックバス信号ライン１３４上をス
タックメモリ１３６へ伝えられる。５ＡＴＣＫ ＭｔＪ
Ｘ１３２は、以下に説明されるように、そこに与えられ
た３つの他の信号ラインの組を有している。ＳＴＫＭＵ
ＸＣＴＬ信号は、以下に説明されるように、５ＴＡＣＫ
ＭＵＸへの４つの入力のうちの１を選択して、スタッ
クバス信号ライン１３４を介してスタックメモリ１３６
に通過させるように機能する。 スタックメモリのトップ（ＴＯ８）上の内容、リなわち
スタックポインタレジスタ（ＳＴＡＣＫＰＯＩＮＴＥＲ
＞１３８によって指示された内容は、以トにより完全に
説明されるように、ｃ。 Ｎ ｒ ＲＯＬ １００の制御下において、信号ライン
１４０、スタック出力マルチプレクサ（ＳＴＡＣＫ Ｏ
ＵＴ ＭＵＸ）１４２と、１６の３−状態出力ドライバ
１４４の組とを介して双方向Ｄ−バス１１０に与えられ
る。 ３−状態ドライバ１４４は、シーケンスコントローラ１
０の出力能動化（ＯＥｏ）＠子へ与えられかつＡＮＤゲ
ート１４７を介する信号ライン１４６と信号ライン１４
８とによってドライバに伝えられたＨ Ｉ Ｇ Ｈによ
って能動化されて、ドライバ１４４に与えられ仝Ｄ比出
力動化（ＤＯＵＩ ＥＮ）信号を形成する。ＯＥ ｏ入
力端子における信号がＬＯＷのときに、３−状態ドライ
バ１４４の出力は高インピーダンス状態にある。信号ラ
イン１４６上（７）ＨＩ Ｇ１−１、（モＬ、 モＨＯ
Ｌ Ｄ ＊ ｔｃ Ｇ、ｔＳＬＡＶＥ信号がいずれも、
以下に説明されるように現在ＨＩＧＨでなければ）、３
状態ドライバ１４４の出力を能動化し、コントローラ１
ｏのＤＡＴＡ ＩＮ端子へ伝えるためにＤ−バス１１０
上にスタック内容のトップを与える。代わりに、以下に
より完全に説明されるように、ＤＡＴ ＡＩＮ端子にお
ける表示のために、５ＴＡＣＫ Ｐ０１ＮＴＥＲ１３８
１７）内容は、５ＴＡＣＫ ＯＵＴ Ｍ（ＪＸ１４２お
よびドライバ１４４を介して双方向Ｄ−バス１１０に与
えられ得る。スタックのトップは信号ライン１４０を介
してＡＤＤＲＭＵＸ１１６１７）入力ヘオＪ：ヒｃ−Ｍ
ＵＸ １１８（７）入力へ与えられる。ダウンカウンタ
１２０の出力は、信号ライン１２２を介しｒｓＴＡｃＫ
ＭＬＪ×１３２へ与えられる。 上述のように、マイクロプログラムシーケンスコントロ
ーラ１０は、コントローラ１ｏの（ＡＵＸ ＤＡＴＡ
ＩＮ）入力における補助データにおいて受取られたデー
タ信号を受取りかつ伝えるために設けられた、第２の、
単一方向の、１６−ピットの内部データバス、すなわち
Ａ−バス１５０を有している。第２Ａ図に示されている
ように、Ａ−／＜ス１５０上（７）ｔ１１報ハ、Ｃ−Ｍ
ＵＸ１１８（７）第２の入力とともに、ＡＤＤＲＭＵＸ
１１６の第３の入力に与えられる。 マイクロプログラムシーケンスコント０−ラ１０は、合
計で６４のマイクロ命令を有しており、この集合の中に
は、ブランチアドレスがＤ−バス１１０上に転送される
ことを要求する命令のサブセットと、Ａ−バス１５０上
の転送のための他のサブセットと、バス１１４上の転送
されたアドレス；すなわちＭＵＬＴＩＷＡＹ ＭＵＸ１
１２によって選択されたマルチウェイ入力上のデータに
よって変更されたＤ−バス１１０上のアドレスに対する
ブランチングのための第３のサブセットとが含まれてい
る。この配置は、データをＡＤＤＲＭす×１１６に伝え
る左側の３つのパスラインによって第２Ａ図のブロック
図において反映されている。 ＡＤＤＲＭＬＩＸ１１６はまた、マイクロプログラムカ
ウンタ（、Ｍ Ｐ Ｃ）レジスタ１５４の内容をＡＤＤ
ＲＭＵＸ１１６に伝える信号ライン１５２を受取る。信
号ライン１５２はまた、データを５ＴＡＣＫ ＭｔＪＸ
１３２に伝える。ＭＰＣレジスタ１５４は、現在実行さ
れているマイクロ命令のアドレスに１を加えたものを含
み、さらにブランチングが実行されるべきでなければ、
実行されるべき次のマイクロ命令を指示するために用い
られる。ＭＰＣレジスタ１５４は、クロックパルスＣＬ
Ｋを受取り、さらにインクリメンタ１５８から信号ライ
ン１５６に沿って伝えられた信号をストアすることによ
って各り０ツクサイクルにおいてインクリメントされ“
現在のアドレス＋１″を与える。 信号ライン１６０を介してＡＤＤＲＭＵＸ１１６のｌＮ
５ＴＲ入力に伝えられたコントローラ命令ビットのうち
の２つと、Ｃ０ＮＴＲ０Ｌ１００によって発生しかつＡ
ＤＤＲＭＵＸ１１６のＣ０ＮＤ入力に伝えられたＣ０Ｎ
Ｄ信号とは、ＡＤＤＲＭＵＸ１１６の入力ライン１１４
，１１０．１５０，１４０または１５０上に存在するア
ドレスのどれがその出力ライン１６２へ通過させられる
かを実行するであろう。 この選択が実行される態様は、第３図二′！１′なわら
、ＭＵＬＴＩＷＡＹ ＭｔＪＸ１１２（第２Ａ図）およ
びＡＤＤＲＭＬＪＸ１１６（第２図）において用いられ
るロジックの回路図を参照することによって最もよく理
解されるであろう。ＭＵＩＴＩＷＡＹ ＭＵＸＭｔＪＸ
１１２（第２図Ａ）は、第３図に描かれたゲートネット
ワーク２００の４つの集合からなり、第２Ａ図を参照し
て既に説明されたマルチウェイ選択および結合機能を実
行づる。 ＡＤＤＲＭｌ、ＪＸ１１６（第２Ａ図）は、第３図に描
かれた１６組のロジックネッ１へワーク２２０からなり
、出力ライン１６２（第２Ａ図）上に存在する１６−ピ
ッドアドレスを決定する。まず、最Ｆ位の４ビツトを考
えると、各々のｉ、Ｏ≦ｉ≦３に対して、マルチウェイ
人力Ｍ３．ｉ ：Ｍ２゜ｉ：Ｍｌ、ｉ：およびＭＯ，を
上に存在するビットのうちの１つは、Ｄ−バス１１０ａ
上のＭＵＬｒ’ ＩＷＡＹ ＭＩＪＸＩ １２に対する
２つの最下位ビットＤｏおよびＤ１人力の制御下におい
て、および信号ライン１６０上のＭＬＪＬＴＩＷＡＹ
ＭＬＩＸ１１２に対するコントローラ命令ビット■２お
よび１３人力の制御下において、ＡＮＤゲート２０２．
２０４．２０６および２０８を介してそれぞれ通過させ
られるであろう。入力ＤｏおよびＤｌの４つの可能な相
互の排他的結合がゲートに与えられるので、ＡＮＤゲー
トのうちの１つが、Ｍｊ 、ｉ入力を通過させ、これは
さらにＯＲゲート２１０または２１２の１つを介して通
過させられライン１１３上に与えられる。この態様にお
いて、マルチウェイ人力Ｍ３．Ｍ２．Ｍ１またはＭＯの
１つの４ビツトのずべては、ゲートネットワーク２２０
の最下位゛の４つのセットに与えられるであろう。 第３図に描かれたネットワーク２２０のロジック図に戻
ると、１６ビツト、すなわち０≦ｉ≦１５の各々に対し
て、Ｄ−バス１１０上に存在するビット、Ｑｉと；Ａ−
バス１５０上のＡＩと；信号ライン１４０上のＴＯ８ｉ
とは、信号ライン１６０上（７）ＡＤＤＲＭＵＸ１１６
へ１７）：１ント０−ラ命令ビット１２および１３人力
の制御下において、ＮＯＲゲート２２２．２２４および
２２６を介して通過させられるであろう。（ライン２２
１を介してＮＯＲゲート２２２を制御ｌする入力Ｉ３上
の信号が０≦１≦３に対してのみ存在するということに
注意ずべきである） 入力Ｉ２およびＩ３の３つの相互に排他的な結合はゲー
トに与えられるので、ＮＯＲゲーゲータ２２．２２４お
よび２２６のうちのせいぜい１つは、入力］）ｉ、△：
またはＴＯ８ｉをＯＲゲート２２８または２３０のうち
の一方に通過させる。ざらに、入力■２およびＩ３の残
りの第４の相互の排他的結合は、信号ライン１１３上に
、したがってＯＦＲゲート２３０にＭｊ、ｉを与えるた
めに用いられ、Ｍｉｌここで０≦ｉ≦３であり、Ａ１ま
たはＴ’ ＯＳ ｉによって可能なように変形された入
力Ｄｉの１つはＯＲゲート２３０を介して通過されて２
−１条件コードマルチプレクザ（ＣＣ−ＭＵＸ）２３２
の入力に与えられる。ＭＰＣレジスタ１５４から信号ラ
イン１１２上に与えられたビット、ＭＰＣｉ 、Ｏ≦１
≦１５は、ＣＣ−ＭＬＪＸ２３２の第２の入力に与えら
れる。Ｃ０ＮＴＲ０１１００によって発生したＣ０ＮＤ
信号はＣＣ−ＭＵＸ２３２に与えられ、さらに信号ライ
ン１６２上に出力されるべきブランチアドレスの最終的
な選択を実行する。 Ｄ−バス１１０上に存在するデータの下位４ビツト上の
マルチウェイＭＵＸ１１２およびＡＡＤＲＭＵＸ１１６
の特定のオペレーションは、もしもマルチウェイブラン
チオペレーションが利用されるべきであれば、すなわち
Ｉ２がＬＯＷでありＩ３がＨＩＧＨであれば、そして第
４の相互の排他的結合がそれゆえに確立されているなら
ば、ＮＯＲゲート２２２，２２４および２２６の出力が
ＬＯＷに保たれ、選択されたマルチウェイブランチアド
レスの真の置換がもたされるということを保証する。 ＭＵＬＴＩＷＡＹ ＭＵＸ１１２およびＡＤＤＲＭＵＸ
１１６のオペレーションの他の局面は、置換されるべき
特定のマルチウェイセットＭｊ。 ｉ、ここで０≦：≦３を選択づるために、他の方法では
未使用である最下位２ピツトＤ ＯＪ：ｉよびＤｌの使
用から生じる。この方法において、命令の集合は必ずし
も６４マイクロ命令以トに拡張されてマルチウェイブラ
ンチの多数の集合を提供する必要１．１ない。 マイクロプログラムシーケンスコントローラのアドレス
−選択オペレーションの第３の局面は、ブランデアドレ
スが信号ライン１６２上に出力され得る前にＣＧ−ＭＵ
Ｘ２３２において安定化するＣ０ＮＤ信号の前述のタイ
ミングの臨界性からもたらされる。ＡＤＤＲＭＵＸ１１
６の出力おけるＣＯ−ＭＬＪＸ２３２の位置は、Ｄ−バ
ス１１０、Ａ−バス１５０、ＭＬＩＬＴＩＷＡＹ ＭＵ
Ｘ１１２の出力ライン１１４のいずれかからの、または
ＬｒＦＯ５ＴＡＣ’に１３０のトップからのアドレスの
選択を計算させ、Ｃ０ＮＤ信号の計算と同時に進行させ
る。それゆえに、付加的な時間がこれらのブランチアド
レスの計算によって費やされることなく、シーケンスコ
ントローラ１０のサイクル時間内は、厳格な連続する順
序で進行させられた、先行技術のコントローラに比べて
改善される。 第２Ａ図を再度参照すると、ＡＤＤＲＭ（ＪＸ１１６の
出力を形成する１６の信号ライン１６２は、１組の（１
６の）３−状態出力ドライバ１６４に通信される。ドラ
イバ１６４は、マイクロプログラムシーケンスコントロ
ーラ１０によって決定された１６−ピッドブランチアド
レスを、データ信号を受取りかつコントローラ１０のＤ
ＡＴＡＯＵＴ端子に伝えかつ伝送するために設けられた
３−状態の、双方向性Ｙ−バス１６６上に与えられる。 ３−状態出力ドライバ１６４は、信号ライン１６８ 、
ｈで受取られたＨＩＧＨによって能動化される。信号ラ
イン１６８は、ＮＯＲゲート１７０の出力であり、この
ゲート１７０は、Ｓ［△ＶＥ入力、マイクロプログラム
シーケンスコントローラ１０のＨＯＬＤ入力端子、およ
び割込ロジック回路１７６によって発生した信号（ＩＮ
Ｔ）ｋおいて受取られた信号によって制御される。これ
らの３つの信号がＬＯＷのときに、ＮＯＲゲート１７０
はライン１６８を１−１１ Ｇ Ｈにセットし、さらに
３−状態ドライバ１６４の出力は能動化される。ライン
１６２上のアドレス信号はその後Ｙ−バス１６６上に与
えられ、さらにコントローラ１０のＤＡＴＡ−ＯＵＴ端
子に与えられる。 ３−状態出力ドライバ１６４へのライン１６８上の信号
がＬＯＷのときに、３−状態出力ドライバの出力は、高
インピーダンス状態にあり、アドレス信号はその後、Ｉ
ＶＰ５８ （第１図）によって゛′Ｙ″アドレスバス３
２（第１図）に与えられ、以下に説明されるように次の
マイクロ命令を選択づる。 アドレス信号ライン１６２はまた、割込マルチプレクサ
（ＩＮＴ ＭＩＪＸ＞１７２に結合され、このマルチプ
レクサ１７２はＹ−バス１６６上に存在するブランチア
ドレスを、信号ライン１７４を介してインクリメンタ１
５８およびコンパレータ１２９に伝える。さらに、ＤＡ
ＴＡ ０ＬＩＴ’端子（ま、割込アドレスを受信し、さ
らに以下に説明されるように、Ｙ−バス１６６に沿って
割込マルチプレクサ（ＩＮＴ ＭＵＸ）１７２に伝える
。 割、込復帰アドレスレジスタ（ＩＮＴ ＲＥＴ ＡＤＤ
ＲＲＥＧ＞１７５は、割込要求がマイクロプログラムシ
ーケンスコントローラ１０によって受取られるときに、
割込されたマイクロプログラムの復帰アドレスを一時的
に保持するために用いられる。割込アドレスは、以下に
説明されるように、コントローラ１０のＤＡＴＡ ０Ｌ
ＪＴ端子における受信の後に、内部データバス１６６に
よってそこに伝えられる。 ３−状態出力ドライバ１６４の出力をＤＡＴＡＯ（ＪＴ
端子に伝えることに加えて、Ｙ−バス１６６もまた、Ｉ
ＮＴ ＭＵＸ”１７２の入力に接続され、このＴＮＴ
ＭＬＪＸ１７２は、既に述べたように、その出力を信号
ライン１７４を介してインクリメンタ１５８に接続させ
ており、このインクリメンタ１５８はＩＶＰ１５８によ
って与えられたアドレスをインクリメントする。 マイクロプログラムシーケンスコントローラ１０は、マ
イクロプログラムコントローラ１０の割込要求（ＩＮＴ
Ｒ）入力端子において割込コントローラ５６（第１図）
から受信されかつ割込ロジック回路１７６の割込入力（
Ｉ、）に通信されるその現在のタイミングサイクルの完
了において割込され得る。割込ロジック回路１７６はま
た、入力としで、（ロジック回路１７６の入力Ｉ２への
）Ｔ１ン１〜ローラ１０の割込能動化（Ｉ Ｎ Ｔ Ｅ
Ｎ ＞入力端子において受取られた信号と、（ロジッ
ク回路１７６の入力■８への）コン１−〇−ラ１０のリ
セット（ＲＥＳＥＴ）入力端子において受取られた信号
と、（それぞれ、ロジック回路１７６の入力［４および
Ｉｓへの）コン１−ローラ１０の入力端子において受取
られたＨＯＬＤおよびＳ Ｉ−Δ＼ｌＥ信号とを有して
いる。割込ロジック回路１７６は、信号ライン１７８上
をＮＯＲゲート１７０へおよびＩＮＴ ＭＵＸ１７２へ
通信される割込ルーヂン処理（ＴＮＴ＞信号を発生する
。Ｉ Ｎ １− ＲおよびＩＮＴＥＮ信号がＨＩＧＨで
ありかつ１」ＯＬ ＤおよびＲＥＳＴ信号が１．ＯＷで
あるときにのみ、ＩＮＴ信号はＨＩＧＨである。割込ロ
ジック回路１７６はまた、ＡＮＤゲート１４７へ通信さ
れるＤ〜ババス力能動化（ＯＤ）信号を発生し；このＯ
Ｄ倍信号、５ＬＡＶＥ信号および（１サイクルだけ遅延
された） ）−１０１，、、Ｄ信号がＬＯＷのときにの
み、ＨＩＧＨである。 ＨＩＧＨのＩ Ｎ １−信号のＮＯＲゲート１７０への
適用は、そのゲート１７０に、信号ライン１６８上にＬ
ＯＷを出力させ、３−状態出力ドライバ１６４を高イン
ピーダンス状態にする。これは、ＬＯＷに進むＮＯＲゲ
ート１７０のためにＹ−バス３状態出力ドライバ１６４
を不能化することによって、およびＬＯＷ信号をライン
１６８を介してドライバ１６４に送信することによって
、Ｙ−バス１６６をＡＤＤ ＭＬＩＸ出カライカライン
１６２り離す。ライン１７８上で伝送されたＨＩＧＨの
ＩＮＴ信号は、割込ＭｕＸ１７２に、ＩＶＰ５８（第２
図）によってＹ−バス１６６上に与えられた割込アドレ
スをインクリメンタ１５８およびコンパレータ１２９に
伝えさせる。 示されているように、割込ルーヂンはまた、一定のレジ
スタの内容をＬＩＦＯＳＴ−八〇に１３０にストアさせ
、この５ＴＡＣＫ１３０は後で回復される。このストア
された情報は、マイクプログラムシーケンスコントロー
ラ１０が割込要求を受信したときにそのシーケンスの中
にある、マイクロ命令シーケンスへのアドレスリンケー
ジ復帰を提供する。 さらに、１１１ Ｇ ）−１１Ｎ Ｔ信号は、ＡＮＤゲ
ート１４７によって３状態ドライバ１４４に伝えられ（
ドライバ１４４をそれらの高インピーダンス状態に入れ
る。 割込されたシーケンスに戻るリンケージを確立づること
が要求されるすべての情報は、ブランチが発生する割込
す１ルーチンのブランチおよび実行に従って進行するこ
とを保証するために、すべての情報は１クロック期間内
にストアされる。したがって、一定の情報は、ＴＮＴ
ＲＥＴ ＡＤＤＲＲＥＧ１７５に一時的にストアされ、
このレジスタ１７５Ｌｔその後５ＴＡＣＫ ＭＵＸ１３
２を介してしＩＦＯスタック１３２へ通信される。 ＩＮＴ ＲＥＴ ＡＤＤＲＲＥＧ１７５は、そのりＯツ
ク（ＣＬ）入力において、ＣＰ入力端子において与えら
れかつＣＰ入力端子から伝えられたクロック（ＣＬ Ｋ
）を受取る。情報は、クロック（命令）す゛イクルご
とにＩＮＴ ＲＥＴ ＡＤＤＲＲＥＧ１７５にストアさ
れるが、このストアされた情報は、以下に説明されるよ
うに、割込信号が受取られるときにのみ用いられる。 Ｃ０ＮＴＲ０Ｌ １００から５ＴＡＣＫ ＭｔＪＸ１３
２へ伝えられたＳＴＫＭＵＸＣＴＬ信号の制御下におい
て、５ＴＡＣＫ ＭＬＩＸは、４つのく１６−ライン）
信号バスのうちの１つを選択し、さらに選択された信号
バスを、スタックバス１３４を介してＬＩＦＯスタック
メモリ１３６に通過させる。したがッテ、５ＴＡＣＫ
ＭＵＸ１３２を介して、ダウンカウンタ１２０の内容、
割込復帰アドレスレジスタ１７５、内部Ｄ−バス１１０
上に存在するデータ、またはＭＰＣレジスタ１５４の内
容は、ＬＩＦＯスタックメモリ１３６上にストアされ管
る。 １．、 Ｉ Ｆ Ｏスタック１３０のオペレーションは
、４１７１図を参照することによって最も−よく理解さ
れる。Ｌ、 Ｉ Ｆ Ｏスタック１３０（第２Ｂ図）自
身は、３２−ワードの、１ワード当り１６ビツトの、ス
タックランダムアクセスメモリ（ＲＡＭ）３００と、１
６−ビットのトツブーオブースタック（丁Ｏ８）レジス
タ３０２とを有しており、このレジスタ３０２１．ｔ、
そのデータ端子（ＴＯ８ｉ ）を介しｔ’ １６−ビッ
トのデータワードを伝送することがでかつデータ信号ラ
イン１３４（第２Ｂ図）を介してＳＴＡＣＫ ＭＵＸ１
３２（第２Ｂ図）から１６−ビツ］〜のデータワードを
受取ることができる。 スタックＲＡＭ３００およびＴＯＳレジスタ３０２は、
データワードを通信するために設けられた１６−ビット
のデータ信号ライン３０４によって接続されるが、この
データワードは、（５）アドースライン３０６を介して
５ＴＡＣＫ ＰＯＩＮＴＥＲ１３８（第２Ｂ図）によっ
てそのアドレス入力（ＳＴＡＣＫ ＡＤＤＲ）において
スタックＲＡＭ３００に与えられたアドレ及によって特
定されたメモリロケーションに、１３ケる（”ＰＩＪＳ
Ｈｎ期間中の）スタックＲＡＭ３００内のメモリロケー
ションにストアされなければならない。 （”ＰＯＰ”期間中（Ｆ））ＴＯＳレジアタ３０２＆＊
、以下に説明されるように、データ信号ライン１４０（
第２Ｂ図）上を介してデータワードをＳ ’Ｔ ＡＣＫ
０ｔＪＴ ＭＬＪＸＬ４２（第２Ｂ図）へまたはＡＤ
ＤＲＭＵＸ１１６（第２Δ図）へ通信することができる
。 本質的には、５ＴＡＣＫ ＰＯＩＮ丁ＥＲ１３８は、条
件付き（モジュロ６４）アップ／ダウンカウンタであり
、これは、スタックポインタ（ＳＰ）レジスタ３０８、
条件付きインクリメンタ（ＣＯＮＤ ＩＮＣＲ＞３１０
、および条件付きデクリメンタ（ＣＯＮＤ ＤＥ、ＣＲ
）３１２を含んでいる。この突環が予めインクリメント
され、後でデクリメントされたものとして説明される一
方で、反対のフォーマットもまた可能である。 情報ワードがスタックＲＡＭ３００にストアされること
を命令が要求するごとに、ＵＰ倍信号Ｃ０ＮＴＲ０Ｌ１
００（第２ Ａ ＦＡｇＪ ＞ ニＪ： ッテ発生シ、
し１ト０スタツク１３０（第２Ｂ図）に通信され、ここ
で次の表■の第３行における１″の存在にｊ：って示さ
れるように、条件付きインクリメント３１０のＣＵ大入
力与えられる。 表 ■ スタック上への単一ザイクルプッシュの ２ＵＰ ＤＯ
ＷＮ ＷＥ 白！支！Ｌ区」ユズ−１１信号 １１ ＮＯＯＰ ＯＯ０ ＰＵＳＨ１０１ ＣＯＮＩ） ＰＵＳＨＩ ＣＣ ＰＯＰ Ｏ１０ ＣＯＮＤＰＯＰ ＯＣＯ 各コントローラクロックサイクルの開始において、ＳＰ
レジスタ３０８はクロックパルス（ＣＬＫ）を受取るが
、このクロックパルスは、その内容、すなわち現在“指
示”されているスタックアドレスを信号ライン３１４上
に与えさ蛙、このライン３１４はアドレスを条件付きイ
ンクリメンタ３１０に伝える。もしも、上述のようにイ
ンクリメンタ３１０へのＣＵ大入力ＨＩＧＨにセットさ
れていれば、インクリメンタ３１０は、１スタツクアド
レスだけインクリメン１〜され、さらにその後その現在
の内容をこの条件付きのインクリメントされたアドレス
によって交換する。ＳＰレジスタ３０８は、以下に説明
されるように、ＨＩＧＨがＲＥＳＥＴ入力に与えられる
ときに、次のドックパルスにおいて０にセットされ得る
。 従来のマイクロプログラムシーケンスコントロ ′−ラ
が、タイミングの要求に適合するために一時的なスタッ
クレジスタおよび２つのクロックサイクルを用いたのに
対し、この発明によるコントローラは、一時的なレジス
タに対する必要性を取り除き、かつスタック上への／ス
タックからの単一サイクルのＰＵＳＨ／ＰＯＰを許容し
ている。これは、スタックＲＡＭ３００が読出または書
込能動化信号を受取る前に安定した書込アドレスを有し
ていなければならないので、そしてＲＡＭがコントロー
ラクロックサイクルの５０％だけを割当てられているの
で、Ｃ０ＮＴＲ０Ｌ１００（第２Δ図）にＪ：る条件付
き（ＣＯＮＤ＞制御信号を発生しかつ処理するために必
要とされる時間が、上述のようにスタックＲＡＭ３００
への書込アクセスが完了される速度を決定する際の臨界
的なファクタであるという事実からもたらされてる。先
行技術のコントローラにおいて、この安定したタイミン
グの要求は、再込みのためのＲＡＭの能動化の前に１つ
の付加的なりロックサイクルだけ持つことによっておよ
び各リイクルごとにクロックされＩζ一時的なレジスタ
によってＲＡ Ｍへの入力をバラノアＪることににって
適合され、これによって、インクリメント、／デクリタ
ン１へ信号の後続の到着を待つことができる。 表■に示されているように、この発明のマイクロプログ
ラムシークンスコントローラは、条件付きＰ ＩＪ Ｓ
ｌ−１命令によって要求されるときはいつでも仮のイ
ンクリメントを用いる。表■のＣ０ＮＤＰ Ｕ Ｓ ｌ
−１行における、ＵＰ列の’１”、ＷＥ列のＣ′″およ
びＤＯＷＮ列のＣの存在によって示されるように、最後
の小さな訂正が、条件Ｃ０ＮＤ＜−〇）に基づいてなさ
れ、このため、この効宋は、条件付きインクリメンタ３
１０が、信号ライン３１４上を伝送される、スタックポ
インタレジスタ３０８におけるそのアドレスによって指
示された内容に関するＰ ＬＩ Ｓ Ｈを作成し、さら
に条件付き書込能動化（ＷＥ）を作成し、その後Ｃ０Ｎ
ＴＲ０Ｌ１００によって決定された条件付きコードＣ０
ＮＤに従ってＰＬＪＳＨを取消すということである。こ
の態様において、安定した読出／＠込デアドレス、信号
ライン３０６上に存在し、この信号ライン３０６は、条
件付きインクリメンタ３１０からスタックＲＡＭ３００
のＳ Ｔ Ａ ＣＫＡＤＤＲ人ツノへアドレスを通信す
る。 ＰｔＪＳｌ−１が要求されているということをＣ０ＮＴ
Ｒ０Ｌ１００が判断した場合に、表■の第２行において
要求されたＨＩＧＨ書込能動化（ＷＥ）信号は、Ｃ０Ｎ
ＴＲ０Ｌ１００によって発生しかつスタックＲＡ Ｍ
３００の書込（ＷＥ ＞能動化入力に通信される。、Ｐ
ＵＳＨが完了されていないということが判明すると、Ｃ
０ＮＴＲ０Ｌ１００は、ＷＥ倍信号発生せず、さらにス
タックＲＡＭ３００内で書込みが起こらず、スタックポ
インタレジスタ３０８もインクリメントされないであろ
う。 後者の結果は、表■の第３行にお１）るＣの記述項によ
って要求される。ＰＩＪＳＨが実行されないＱ）Ｔ−１
ＣＯＮ １− ＲＯＬ １００ ハ、ＬＯＷｒあルＣ０
ＮＤ（＝Ｃ）信号を受取り、それゆえにては１」ＩＣ目
−１である。したがって、ＤＥＣＲ信号列にお（プる第
３行の記述項を実行すると、Ｃ０ＮＴＲ０１１０（’）
は１条件付きデクリメンタ３１２の条件（＝ｊき）“ク
リーメント（（’、Ｄ）入力に与えられるＤＯＷＮ信号
を発生し、この信号は、デクリメンタ３１２を、条件イ
１きインクリメンタ３１０から信号ライン３０６上を通
って与えられた１つのスタックアドレスだけ減少させ、
されにその後デクリメンタ３１２は、このデクリメント
されたアドレスによって現在の内容を置換する。このデ
クリメントされた値は、スタックポインタの元の値に１
を加算しさらにその後１を減算したものであるが、さら
にその後条件付きデクリメンタ３１２から信号ライン３
１６を介してＳＰレジスタ３０８に伝えられ、ここでＳ
Ｐレジスタ３０８にロードされる。したがって、スタッ
クポインタレジスタ３０８の内容に変化は生じないであ
ろう。 Ｐ Ｕ Ｓ ｌ−１カ実行さレルト、Ｃ０ＮＴＲ０Ｌ１
００はデクリメンタ３１２のＣＤ入力にＤＯＷＮ信号を
与えないであろう。この信号の欠如は、デクリメンタ３
１２に、ライン３０６上でそれに与えられたスタックア
ドレスの値をデクリメントさせず、さらにデクリメンタ
３１２は単に、その現在の内容を、インクリメンタ３１
０によってインクリメントされたアドレスによって置換
える。このインクリメントされた値は、スタックポイン
タの元の値に１を加えたものであるが、さらにその後信
号ライン３１６を介してＳＰレジスタ３０８に伝えられ
、ここでそれはＳＰレジスタの古い内容を交換する。ス
タックポインタはこれによってＰｔ、Ｊ Ｓト（期間中
にインクリメン１〜される。 ンイク［＋プログラムシークンスコントローラ命令の１
つ（よ、スタックポインタ１３８の内容を０にリセット
さぜる。したがって、ＣＯＮ Ｔ ＲＯｌ−１００は、
リセットスタックポインタ（ＲＳ Ｔ ＳＰ）信号を発
生し、この信号はＳＰレジスタ３０８のＲＥＳＥＴ入力
に与えられ、これによって次のクロックパルス（ＣＬＫ
）を受信したときにＳＰレジスタ３０Ｂの内容を０にセ
ットする。ＳＰレジスタ３０Ｂは、その内容が２８に等
しくまたは２８を越えるときはいつでも内部的に信号を
発生し、さらにこの信号をコントローラ１０のほとんど
全（Ａ ＦＵＬＬ）出力端子に与える。 表■の第４および第５行に示されているように、情報ワ
ードがスタックＲＡＭ３００から読出されることを要求
するたびに、Ｃ０ＮＴＲ０Ｌ１００は、これらの条件下
において条件付きインクリメンタ３１０のＣ（Ｊ入力へ
のＵＰ信号を発生せず、さらにライン３１４上に与えら
れたアドレスの条件付きインクリメントは、インクリメ
ンタ３１０（よって実行されない。したがって、条例付
きＰＯＰ命令の実行期間中に、スタックＲＡＭ３００へ
の５ＴＡＣＫ ＡＤＤＲ入力上に与えられたアドレスは
、不変であり、したがって、スタックの現在のトップに
おける情報ワードはＲＡＭ３００から読出され、安定し
た読出アドレスが信号ライン３０６上に存在］゛るので
条件コードは正当である。 ＲＡＭ３００は、書込まれていないときには常に読出す
ことができるので、ＰＯＰが要求されていることをＣ０
ＮＴＲ０Ｌ １００が判断した場合には、Ｃ０ＮＴＲ０
Ｌ１００によってＬＯＷ書込信号（ＷＥ ＞信号が発生
し、さらにスタックＲＡＭ３００の書込（ＷＥ ）能動
化入力に伝えられる。 ＰＯＰが完了されて訃ないことが判明すると、Ｃ０ＮＴ
Ｒ０Ｌ１００はＷＥ倍信号発生せず、さらにスタックＲ
ＡＭ３００内で読出しが実行されず、スタックポインタ
レジスタ３０８もデクリメントされないであろう。後者
の結果は、表■の第５行における°“Ｃ″記述項によっ
て要求される。 １〕ＯＰは実行されないので、Ｃ０ＮＴ’ＲＯＬ１００
は、ＬＯＷである条件コード（ＣＯＮＤ）信号を発生し
、したがってＣはＬＯＷである。これらの条４１下にお
いて、Ｃ０ＮＴＲ０Ｌ １００によってＤＯＷＮ信号が
発生せず、したがってデクリメンタ３１６に対するＣＤ
入力はセットされず、デクリメントが実行されないであ
ろう。 ＰＯＰが要求すれると、Ｃ０ＮＴＲ０Ｌ １００によっ
てＤＯＷＮ信号が発生し、条件付きデクリメンタ３１２
のＣＤ入力に通過されるが、このデクリメンタ３１２は
、スタックポインタの現在の１〆ｊである、アドレスラ
イン３０６上の現在の値を、１だけデクリメントさせ、
さらに信号ライン３１Ｇを介してスタックポインタレジ
スタ３０８に伝えさせる。これによって、スタックポイ
ンタのデクリメン１を実行しかつＰＯＰを完了すること
ができる。 ＴＯＳレジスタ３０２は、スタックの１〜ツブとして機
能する。Ｌ Ｉ Ｆ、Ｏスタック１３０への各書込動作
は、スタックレジスタ３０２に書込まれたワードをスト
アすることと、同時に、１− ＯＳレジスタ３０２に以
前に書込まれたワードをスタックＲＡＭ３００にストア
することとから成り立っている。したがって、丁ＯＳレ
ジスタ３０２の出力ラインは、スタック出力ライン１４
０を形成する。 第２Ｂ図のＬＩＦ−０スタツク１３０が’ Ｐ ＯＰ
”されるときに、５ＴＡＣＫ ＰＯＩＮＴＥＲ１３８に
よって特定されたメモリロケーションの内容は読出され
かつデータ信号ライン３０４を介してＴＯＳレジスタ３
０２に伝えられる。 第２Ｂ図を再度参照すると、Ｓ Ｔ Ａ ＣＫ Ｐ ０
ＩＮＴＥＲ１３８の内容は、Ｃ０ＮＴＲ０Ｌ１００の制
御下にお【プφ、５ＴＡＣＫ ＯＵＴ ＭＵＸ１４２を
介するマイクロプログラムシーケンスコントローラ１０
のＤＡＴＡ−ＩＮ端子への伝送のために、Ｄ−バス１１
０上で利用可能である。 一定のマイクロ命令に応答して、Ｃ０ＮＴＲ０Ｌ１００
は出カスタツクポインタ制ｍ （ＯＳ Ｐ ＣＴ［）信
号を発生し、この信号は５ＴＡＣＫ ０（ＪＴ Ｍ（Ｊ
Ｘ１４２に与えられ、さらにＳＴＡＣＫＯＵＴ ＭＵＸ
１４２に、３ｌ−ＡＣＫ ＰＯＩＮ Ｔ Ｅ Ｒ１３８
からのライン上のアドレス信号を選択させる。上述のよ
うに、信号ＤＯＵＴＥＮの発生を通じて３−状態出力ド
ライバ１４４を能動化することによって、現在のスタッ
クポインタの値をコントローラ１０のＤＡＴＡ ＩＮ端
子まで通信させることができる。 Ｊａ優に、マイクロプログラムシーケンスコントローラ
１０には、５ＬＡＶＥ入力端子およびＥＲＲＯＲ出力端
子が設番プられている。 示されたように、割込要求信号がマイクロプログラムシ
ーケンスコントローラ１０によって受取られるときに、
ＬＩＦＯスタック１３０がマイクロ命令シーケンスにｖ
ｉ、帰するのに必要なアドレスリンケージをストアする
のに十分な余地を有しているかどうかを調べるためのテ
ストが実行されなければならない。したがって、Ａ Ｆ
ＵＩ−Ｌ信号またはスタックポインタレジスタの内容の
いずれかがアクセスされ、このため、割込が現在サービ
スされているかどうかに関する判断がなされ得る。 要約りると、マイクロプログラムシーケンスコントロー
ラ１０の動作は以下のように進行するニブランチを要求
していない無条件マイクロ命令の処理期間中に、ＡＤＤ
ＲＭＵＸ１１６は、そのｌＮ５ＴＲ２−３人力において
２つのマイクロ命令ビットを受取り、さらにそのＣ０Ｎ
Ｄ入力において、ＭＰＣレジスタ１５４から信号ライン
１５２を受取る入力を選択するテスＩ−条件信号を受取
る。同時に、ライン１６８上の信号は、３−状態出力ド
ライバ１６６に、ライン１６２上の１６−ピッドアドレ
ス出力をＹ−バス１６６上に与えさ辻る。したがって、
ＭＰＣレジスタ１５４に含まれかつその出力に存在する
アドレスは、マイクロプログラムシーケンスコントロー
ラ１０のＤＡＴＡ ＯＵＴ端子に通信される。 同時に、ＡＤＤＲＭＬＪＸ１１６（７）出力は、■ＮＴ
ｌ１ｉｌＪｌｌＩ信号の制御下において、ＡＤＤＲＭＵ
×出力をインクリメンタ１５８に通過させるＩＮＴ Ｍ
ＵＸ１７２の入力に結合される。このインクリメントさ
れたアドレスは、インクリメンタ１５８から信号ライン
１５６を介してＭＰＣレジスタ１５４０入力に伝えられ
る。し１〔がって、このアドレス発生サイクルの最後に
おいて、ＭＰＣレジスタ１５４はＣＬ Ｋ信号によって
能動化されてインクリメントされたアドレスをＭＰＣレ
ジスタ１５４にニスト７’！ｌ’る。ＡＤＤＲＭＵＸ１
１６、ＩＮＦ Ｍ（〕Ｘ１７２および出力ドライバ１６
４を介して通過するのに要する遅延時間の後に、インク
リメントされたアドレスは、マイクロプログラムメｒす
３２（第１図）に含まれる次のマイク［１命令に対する
アドレスを形成する。 無茶ｆ１ブランチマイクロ命令の処理期間中に、ＡＤＤ
ＲＭＵＸ１１６へ１７）ＩＮＳＴＲ２−，３人力におい
て受取られたビットは、ＡＤＤＲＭＵ×１１６に、ビッ
ト２および３において特定されたように、マイクロ命令
によって要求される特定のブランチに従ってライン１１
４．ｉｌｏ、１５０または１５２上の信号を受取る入力
を選択させる。たとえば、ブランチアドレスが、それぞ
れマイクプログラムシーケンスコントローラ１０のＤＡ
ＴＡ ＩＮ＠了またはＡＵＸ ＤΔ１°△−ＩＮ端子か
ら入力されることを命令する、ＧＯＴＯ−〇またはＧＯ
ＴＯ’Ａの形成の命令において、ＡＤＤＲＭＬＪＸ１１
６は、ライン１１０上で受取られたアドレスまたはライ
ン１５０上で受取られたアドレスのいずれかを選択する
であろう。コントロー１０のＤＡＴＡ ＯＵＴ端子への
このアドレスの通信およびＭＰＣレジスタ１５４のイン
クリメントは、無条件の、ブランチングではないマイク
ロ命令の処理期間中に、上述のように進行する。 処理されているマイクロ命令が、ブランチが一定のテス
ト条件において条件付きであることを要求するときに、
そしてその条件が存在する場合に、ＡＤＤＲＭＬＪＸ１
１６Ｌｌｔ、そ（７）ＣＯＮＤ入力において適当な制御
信号を受取り、ライン１１４゜１１０．１５０．１４０
または１５２上に存在するブランチアドレスのいずれか
の選択を実行させる。もしも適当な条件付き制御信号が
存在しなければ、ＡＤＤＲＭＵＸ１１６は、ＭＰＣレジ
スタ１１へ４からライン１５２」−に存在する次のアト
１ノスを選択させる。いずれの場合においても、選択さ
ｆｔだアドレスのコントローラ１０のＤＡＴＡ−−Ｏｔ
、Ｊ ＋一端子に対する通信およびＭＰＣレジスタ１５
４のインクリメントは、他の命令タイプと同様に進行す
る。 一定のマイクロ命令は、ダウンカウンタ１２０が、たと
えばＦＯＲＤという値でロードされることを要求し、ま
たは、たとえばＣＡＬＬ Ａのような値がＬＩＦＯスタ
ック１３０上にブッシコされることを要求Ｊ゛る。前者
の場合に、ダウンカウンタ１２０は、マイクロブミグラ
ムシーケンスコントローラ１０のＤＡＴＡ ＩＮ端子か
ら信号ライン１１０を受取る入力を選択するＣＭＵＸＣ
Ｔ Ｌ信号をｃＯＮＴＲＯＬｌ ００７’１８６受取る
ときに、Ｃ−ＭＵＸ１１８によって通過させられる１６
−ピッドワードで０−ドされる。（他のオプションは、
ＬＩＦＯスタック１３０からの信号ライン１４０の受信
を含む）。この場合、ＬＩＦＯスタック１３０は、ＭＰ
Ｃレジスタ１５４からの信号ライン１５２を受取る入力
を選択するＳＴＫＭＵ Ｘ ＣＴ Ｌ信号をＣ０ＮＴＲ
０Ｌ １００から受取るときに、５ＴＡＣＫ Ｍ（ＪＸ
１３２によって通過された１６−ビン１〜ワードでロー
ドされる。 （他のオプションは、コントローラ１０のＤ Ａ １−
Ａ ＩＮｍ子からの信号ライン１１０の受信と、ダウン
カウンタ１２０からの信号ライン１２２の受信と、割込
復帰アドレスレジスタ１７５がらの信号ラインの受信と
を含んでいる）。 一定のマイク［１命令は、マイクロプログラムシーケン
スコントロ〜う１０のアドレス比較の特徴を能動化しま
たは不能化づる。能動化タイプの命令を処理するときに
、Ｃ０ＮＴＲ０Ｌ１００によって発生した制御信号は、
コンパレータレジスタ１２８によって受取られてコン１
〜ローラ１０のＤＡＴＡ ＩＮ端子からの信号ライン１
１０上のデータをロードさせる。 スタックポインタ１３８の現在の値またはＬＩＦＯスタ
ック１３０の］−ツブは、コントローラ１０のＤＡＴＡ
ＩＮ端子への伝送のために双方向Ｄ−バス１１０上に
存在することができる。すべてのマイクロ命令は、コン
トローラ１０のＯＥ 。 入力端子をＨＩＧＨに保持させて、これによってライン
１４８上のＤＯｔＪＴＥＮ信号を３−状態出力ドライバ
１４４によって受取らせることができ、したがってドラ
イバ１４４はＤＯＵＴＥＮ信号によって能動化される。 したがって、スタック出力°フルチプレクサ（ＳＴＡＣ
；Ｋ ＯＵＴ ＭＵＸ）１４２の出力ラインは、ドライ
バ１４４を介してコント［＋−ラ１０のＤＡＴＡ ＩＮ
ｆ４子に結合される。これらのマイクロ命令のすべての
うちの１つを除くすべての命令に対する処理は、Ｃ０Ｎ
ＴＲ０Ｌ１００に、０８ＰＣＴＬ信号を発生させ、５Ｔ
ＡＣＫ ＯＵＴ 、ＭＵＸ１４２に、スタックメモリ１
３６からの信号ライン１．４０またはスタックポインタ
１３８からの信号ラインのいずれかを受取る入力を選択
させる。 ？イクロプログラムシーケンスコントローラ１０は、割
込要求（ＩＮＴＲ）入力端子において受取られた信号に
よって現在のタイミングサイクルの完了において割込さ
れ得る。そのような割込要求が受取られたときに、それ
は割込０シック回路１７６の割込人力１．に伝えられる
。割込ロジック回路１７６はまた、コントローラ１０の
３つの仙の入力端子、すなわち；入力■２への割込能動
化（ＩＮＴＥＮ）入力端子、入力１．へのリセット（Ｒ
ＥＳＥＴ）入力端子および入力Ｉ４への前述のＨＯＬＤ
入力端子において受取られた割込入力ｆ２．［、および
ｒ、信号と通信する。回路１７６は、もしもコントロー
ラ１０が能動化されて割込を受取りかつリセットまたは
ホールドされていなければ、すなわちＩＮＴＥＮがＨＩ
ＧＨでありか−） ＲＥ’Ｓ Ｅ ＴおよびＨｏＬＤが
ＬＯＷであれば、割込要求を受入れる。 上述のように、割込が開始されずかつシーケンスコント
ローラ１０が従属モードにおいて作動されずかつ保持さ
れていないときに、ブランチアドレスは、ＡＤＤＲＭＵ
Ｘ出カシカライン１６２Ｙ−バス１６６および３−状態
出力ドライバ１６４を介してＤ Ａ ＴＡ−ＯＬＪＴ端
子に伝えられる。 マイクロプログラムシーケンスコントローラ１０によっ
て割込が処理されるべきときに、すなわちｌ−１１０）
Ｉ信号がｌＮＴＲ入力において受取られるとき（および
、上述のように、Ｉ Ｎ Ｔ Ｅ ＮがＨＩ Ｇ ｌ−
Ｉ Ｆ アリ、ＲＥＳＥＴＪ５Ｊ：びＨＯＬＤがり。 Ｗであるとき）、割込ロジック回路１７６は、割込（Ｉ
ＮＴ）信号をしＯＷがらＨＩＧＩ−１へ変化さ１ｉ、さ
らにこのｌ−１１Ｇ ｌ−１信号はライン１７８を介し
てＩ Ｎ Ｔ Ｍ １．Ｊ ’Ｘ １７２に通信され、
これは△Ｄｉ）ＲＭＩＪＸ１１６がらＹ−バス１６６お
よび信号ライン１７４を介してインクリメンタ１５８お
よびコンパレータ１２９に至るアドレス通信経路を不能
化する。さらに、Ｙ−バス３−状態出力ドライバ１６４
は、割込［ｌシック回路１７４によって光／４ＥするＨ
ＩＧＩ−１１Ｎ−ｒ信号に応答して、ライン１６８に沿
ってドライバ１６４にＩＯＷ信号を送るＮ ＯＲゲート
１７０のために不能化される。２３らに、これらの条件
下において、割込ロジック回路１７６は、受取られた入
力を］−ド化し、か′つジイン１７８上をＩＮＴ ＭＵ
Ｘ１７２に通信される割込信号（ＩＮＴ）を発コーし、
このためＴＮＴ ＭＬＩＸ１７．２へのブランチアドレ
ス入力は、信号ライン１７４に沿ってインクリメンタ１
５８およびコンパレータ１２９に通過させられる。 したがって、ライン１７８上のＩＮ’Ｔ信号の存在は、
ＩＮＴ ＭＬＪＸ’１７２に、コントローラ１０ （７
） Ｄ Ａ Ｔ Ａ ＯＵ Ｔ ＠ｔ 子カラノ’ｌｉ
ｔ 方向Ｙ −ｔ＜ ス１６６上の信号、すなわち割込
アドレスを受取る入力を選択させる。この割込アドレス
はさらにその後、ＩＮ−ｒ ＭＵＸ１７２の出力信号ラ
イン１７４を介してインクリメンタ１５８およびコンパ
レータ１２９に伝えられる。 （Ａ、ＤＤＲＭＵＸ１１６からのアドレスは、それを割
込復帰アドレスレジスタ１７５にストアすることによっ
て蓄えられ、ここで、次のサイクル期間中に５ＴＡｃＫ
ＭＬＩＸ１３４を介しｉ’ＬＩＦＯスタック１３０上
へ自動的にブツシュされる）。インクリメンタ１５８に
おける割込アドレスの存在は、次のマイクロ命令を、割
込ルーチンの最初になるようにコントローラによって処
理させる。 マイクロプログラムシーケンスコント［１−ラ１０は、
他方のコントローラ１０ど並行しで作動され、このため
この相互接続おＪ：び内部機能の双方にお番）る欠陥が
検出され得る。この主／従椙成において、１つのコント
ローラは従として指定され。 さらに１−１１０ Ｈ信号がその従入力端子に与えられ
る３、さらに、Ｅ ＲＲＯＲ端子を除くぞのずべての出
力端子は、伯のコン１〜ローラの対応する出力端ｆに接
続される。他のコントローラは主コントローラであり、
正常に作動する。主および従コント１“１−ラの双方に
同一の入Ｊノ信号を与えることによって、従コン１−〇
−ラは、それぞれの動作を比較Ｉノ、さらに、コントロ
ーラのいずれかにおレノる故障を示す差が検出されると
きはいつでも、Ｅ、ＲＲＯＲ信号が従コントローラによ
って発生する。 Ｃ１飢灸Ｕ釦 ６４の命令の以下の集合が、実行されるべき次のマイク
ロ命令のアドレスを選択するために、マイクロプログラ
ムシーケンスコントローラ１ｏによって用いられる。こ
の命令は、パスカル（ｐ’ａｓｃａｌ ）およびｐ ｌ
−−ｉのようなハイレベルの言語におけるデジタルコン
ピュータのプログラミングにおいて従来広く採用されて
いる゛構成されたプログラミング（３ｔｒｕｃｔｕｒｅ
ｄ ｐ ｒｏｇｒａｎｕｎｉｎｇ） ”の原理を支持す
るタイプの命令である。 ６４０マイクロ命令の集合は、以下の表ＩＶにおいて示
されるように、位置４および５におけるビットの値に基
づいて、各々１６の命令からなる４つのクラスから成り
立っている。 表 ＩＶ ＯＯ条件付きシーケンス制御 ０１ ｔｌｉ性の反転された条件付きシーケンス制御 １０ 無条件シーケンス制御 １１ 暗黙継続を伴なう特殊機能 示されているように、命令の実行が命令自身に０．７／
依（Ｃ７１るという意味で、３２の命令が無条件Ｕ：あ
る。ざらに、残りの３２の条件句き命令は、外部の、１
：−夕に依存する条件によって部分的に制御され、特に
、これらの命令の実行は、Ｃ０Ｎ１１犬０１．１００（
第２Ａ図）のＴＥＳＴ入力に与えられた信号の状態に依
存している。また、一定の命令は、ダウンカウンタ１２
０の内容によって部分的に制御される効果を有している
。コン１〜ローラ１０の命令の集合によって用いられる
特定のマイクロ命令フォーマットと、先行技術のコン１
−ローラとは異なって、命令のタイプを決定する命令ビ
ットが△ＤＤＲＭＩＪＸ１１６に直接与えられるという
事実のために、どのタイプの命令、すなわちブランチま
たＧ［続のいずれが処理されているかについての検出は
、マイクロ命令ビットＩ、および■、にのみ依存してい
るので、容易に行なわれる。 先行技術のコントローラは、それらの命令の集合が論理
的に関係付けられた命令のサブセットに構成されていな
かったので、“継続″命令の存在を容易に検出すること
ができなかった。これは、そのすべてが単に継続であり
、したがって１つを除いてすべてが未使用であった命令
コードのサプセッ］〜を有する先行技術のコントローラ
をもたらした。用いられた１つの＝１−ドにはＮｏ Ｏ
Ｐ二〜モニックが与えら−れた。この発明のコン１〜ロ
ーラは、１に等しいビット■５および■、を有する命令
を容易に検出し、さらに１５の伯の方法では未使用のオ
ペレーションコードを用いて、追加の時間を要求するこ
となく、付加的な特殊機能を実行する。その結果は、１
６のいわゆる゛特殊ｇＭ能″命令および１６の真の゛無
条件″命令である。 条件付き命令においで、（第１図のデータ処理回路１２
によって実行された）データに依存するテストの結果は
、ステータスレジスタ１８（第１図）のＣＴ出力に現わ
れ、さらにステータス信号ライン４４（第１図）を介し
てマイクロプログラムシーケンスコントローラ１０のテ
スト入力Ｔ。 −丁１．に伝えられる。 Ｃ０ＮＴＲ０Ｌ１００のＴＥＳ’Ｔ入力に与えられるべ
き特定のテストは、上述の表■に従って、−１ン（−ロ
ーラ入力Ｓｏ、８１．８２およびＳ３によって選択され
、さらに、汎用ＴＯ，Ｔ１．・・・。 −［７人力と、データ処理回路１２によって発生したデ
ータに依存したテスｈ ７ ａ 、 ＝・、 Ｔ 、１
とのいくつかの組合わせである。８０，８１．８２およ
びＳ３情報は、パイプラインレジスタ３６に含まれると
きにマイクロ命令を伴い、コントローラデータバス４０
によってコントローラ１０のｓｏ。 Ｓｌ、８２およびＳ３人力に伝えられ、さらにそこから
ＴＥＳＴ ＭＬＪＸ１０２に伝えられる。 しばしば、マイクロ命令は、Ｃ０ＮＴＲ０Ｌ１００のＴ
ＥＳＴ入力おいて受取られた信号に基づいて条件付けら
れた１、２つの可能な機能のうちの一方を要求し、特殊
なオプションが選択されることが望まれるであろう。こ
の場合、もしもデスト人力おいて受取られた信号、ｆｌ
ＨＩＧＨであれば、対応づるテストは、通過させられた
ものと考えられる。これは、真の極性と呼ばれ、この命
令によって特定された機能が発生する。代わりに、もし
もテストが失敗すれば、対応するテスト入力はＬＯＷと
なり、さらに（命令において特定された、しばしば次に
続いて生じたマイク０命令の実行である）代わりの機能
が生じる。テスト入力において受取られた信号の極性は
、表ＩＶの第２行において示された命令のクラスにおけ
る各マイクロ命令によって補われる。無条件および条件
付き命令の以下の議論のために、第１行において示され
たクラスのマイクロ命令のみが説明される。 特定の命令を同定するために６ビツト（Ｉ５゜１４、Ｉ
３．！２．［１，ｔｏ）において用いられるビットの割
当ては、各命令二一モニツクに従う括弧の中に示された
表現に含まれている。 ＧＯＴＯＤ命令は、Ｄ−バス’１１０ （第２Ａ図）か
らブランデアドレスを取出づ一能カをもたらしている。 したがって、ＧＯＴＯＤ命令がパイプラインレジスタ３
６（第１図）に含まれているときに、このブランチアド
レスは、命令フ・ｒ−ルドにあり、さらにこの命令フィ
ールドは、コントローラデータバス４０によってマイク
ロプログラムシーケンスコントローラ１０のＤＡＴＡ
ＩＮ入力に伝えられ、さらにそこから、内部Ｄ−バス１
１０ｔ［ｌ、ＴＡＤＤＲＭＬＩＸ１１６に伝えられる。 Ｃ０ＮＴＲ０Ｌ１００のＴＥＳＴ入力に与えられた信号
に従ッテ、ＡＤＤＲＭＬＪＸ１１６は、もしもＴＥＳＴ
信号が）ＩＩＧＨであれば内部Ｄ−バス１１０を、また
はもしもＴＥＳＴ信号が１−ＯＷであれば、信号ライン
１５２を介してＭ ＰＣレジスタ１５４にＪ一つて与え
られる、次のマイクロ命令アドレスとなるアドレスを選
択するであろう。 ＣＡＡＬ Ｄ命令は、マイクロコ−ドルーチンを条件付
きで呼出し、さらに呼出マイクロ命令シーケンスへの復
帰リンケージを確立するために用いられている。ＣＡＬ
Ｌ Ｄ命令がパイプライン１、ノジスタ３６に含まれる
ときに、マイクロコードルーチンにおける第１の命令の
アドレスを有する命令の一部は、コントローラデータバ
ス４０によって、マイクロプログラムシーケンスコント
ローラ１０のＤＡＴＡ ＩＮ入力に伝えられ、さらにそ
こから、内部Ｄ−バス１１０を介して△ＤＤＲＭＬＪＸ
１１６に伝えられる。 もしも、ＣＯＮ丁ＲＯＬ １００がそのＴＥＳＴ入力に
おいて、Ｈｌ、ＧＨである信号を受取れば、Ｄ−バス１
１０上に現われるブランチアドレスが選択されて、マイ
ク［１プログラムコントローラ１０のＤＡＴＡ−０１Ｊ
Ｔ ＠子に与えられるであろう。 これは、マイクロコードルーチンに、次のクロックサイ
クル上での実行を開始さぜるであろう。最終的に、この
ルーチンは終了し、さらにルーチンを呼出した命令の次
に生じたマイクロ命令への復帰が行なわれなければなら
ないであろう。ＣＡＬＬＤ命令は、５ＡＴＣ，Ｋ ＰＯ
ＩＮＴＥＲ１３８に与えられるＤ ＯＷ Ｎ ＩＩＪ
ａｌｌ信号を発生するＣ０ＮＴＰＯ＋−１００によって
特定されるとすぐに、このいわゆる復帰リンケージを自
動的に確立する。 上述のように、ＣＡＬＬ Ｄ命令の特定は、ＣＯＮ ’
Ｔ ＲＯｆ １００に、スタックマルヂプレクサ制御（
ＳＴＫＭｔＪＸＣＴＬ）信号を発生させ、この信号ハ、
５ＴＡＣＫ ＭｔＪＸｌ、３２ｋｍ与エラｔＬ、Ｓ Ｔ
Ａ ＣＫ Ｍ ｊＪ Ｘ １３２に、ＬＩＦＯスタッ
クメモリ１３６にりえられるべき、ＭＰＯレジスク１５
４からのライン１５２上のアドレス信号を選択させる。 、Ｃ０ＮＴＲ０Ｌ１００が、Ｐ（ＪＳＨが要求されてい
ることを判断するときに、ｌ−１１０Ｈｉｌｌ込能動化
（Ｗ ｒＥ ＞信号は、Ｃ０ＮＩＲＣ’）ｔｌｏｏｌ−
二よ−）て光ノ１し、さらにＬＩＦＯスタ・ンクメモリ
１３６のＷ Ｆ Ｎ入力に伝えられ、ここで、信号ライ
ン１５２上の出力、すなわち現在実行されている命令の
アドレスに１を加えたＭＰＣレジスタ１５４の内容、１
なわら復帰リンケージはＬＩＦＯスタックメモリ１３６
上にブツシュされるであろう。 もしも、Ｃ０ＮＴＲ０Ｌ１００が、上述のよう１１″Ｅ
ＳＴ信号が）−１１ＧＩ−１でないことを判断するなら
ば、書込能動化（ＷＥ＞信号は発生せず、さらに条件付
きＰ ＬＪ Ｓ ｌ−１は、Ｃ０ＮＴＲ０Ｌ１００で発
生したＤＯＷＮ信号をスタックポインタ１３８に与える
ことによって取消されるであろう。さらに、ＡＤＤＲＭ
ＩＪＸ１１６におけるＣ０ＮＤ信号の欠如のために、Ｍ
ＰＣレジスタ１５４によって信号ライン１５２を介して
与えられたアドレスは、ＡＤＤＲＭＬＪＸ１１６によっ
て選択されてコントローラ１０のＤＡＴＡ ’（］ＪＴ
端子に与えられるであろう。 このＥＸＩＴ Ｄマイクロ命令は、ループを終了させか
つスタックを維持する。この命令は、その値が現在のし
ＩＦＯスタックのトップにストアされているアドレスに
おいて開始するループが確立されたということを保証す
る。この値は、以下に説明されるように、ＥＮＤ ＬＯ
ＯＰマイクロ命令によって用いられて、ループにおける
すべての先行する命令が実行されたときにループの開始
に転送されて戻される。 ＦＸｒｌ’Ｄ命令は、このループの中で発生し、さらに
（の実行時に、ＣＯＮ −ｒ ＲＯＬ、 １００にその
ｌ ＩＥ Ｓ １入力をサンプリングさせる。もしも、
１トＳ下信号がＨＩＧＩ−１であれば、コントローラデ
ータバス４０によってコントローラ１０のＤＡＴＡＩＮ
端子に通信されかつＤ−バス１１０上に与えられたブラ
ンチアドレスは、ＡＤＤＲＭｔＪＸ１１６に与えられた
Ｃ０ＮＤ信号の制御下において、選択されてコントロー
ラ１０のＤＡＴＡＯ（ＪＴ端子に与えられる。さらに、
この機能はループを終了させるので、ループの開始アド
レスはもはや必要ではなく、さらにそれはＬＩＦＯスタ
ックメモリ１３６からＰＯＰ処理されるべきである。こ
れは、スタンクポインタ１３８をデクリメントすること
によって実行される。 ＥＸＩＴ ｏｓ令を用いる上述の命令シーケンスは、ル
ープ内でい（つかのテスト条件が順番にリンプリングさ
れ、かつマイクロプログラムコントローラ１０が、命令
の他のシーケンスに先行する前にこのテスト条件のどれ
かが発生することを待機するときに非常に有用である。 先行−４６命令の説明と同様に、テストされた条件が発
生しないことをＣ０ＮＴＲ０Ｌ１００が判断する場合に
、ＡＤＤＲＭｔＪＸ”１１６におけるＣ０ＮＤ信号の欠
如は、信号ライン１５２を介してＭＰＣレジスタ１５４
によって与えられたアドレスを、Ａｔ）ＯＲＭｔＪＸ１
１６によって選択させてコントローラ１０のＤＡＴＡ
０ＵＴｉｉｔ子に与えさせる。 ＥＮＤ ＦＯＲＤマイクロ命令は、ダウンカウンタ１２
０のデクリメント能力を利用してループが実行される回
数を制御する。そのようなループは、ハイレベルの言語
において、Ｉ＝Ｎ Ｄ。 ＷＮ Ｔｏ Ｉ Ｄｏ・・・ＥＮＤという形態をとる。 有用であるためには、ループの第１のマイクロ命令のす
ぐ前のマイクロ命令は計数値（Ｎ）をダウンカウンタ１
２０にロードしなければならない。 これは、いくつかの゛特殊機能”マイクロ命令のどれに
よっても、たとえば以下に説明されるし、ＯＡＤ Ｄま
たはＬＯ△ＤＡによって実行され得る。 ＦＮＤ ＦＯＲＤマイクロ命令は、ダウンカウンタ１２
０によって制御されるループの最後の命令となるであろ
う。それが実行されるごとに、それＬｔＣＯＮＴＲＯＬ
ｌ ００に、そのＴＥｓＴ入力をサンプリングさせるで
あろう。その結果生じたＣ０ＮＤ信号は、もしも１−
Ｅ Ｓ Ｔ信Ｍが１−１１０ト１であり、ダウンカウン
タ１２０によって保持されている計数値がＯＮＥと異な
るならばト１１ Ｇ Ｈとなるであう。この場合、Ｃ０
ＮＴＲ０Ｌ１００はＤＥＣＲ信号を発生し、この信号は
ダウンカウンタ１２０のＤＥＣ入力に与えられてその値
を１ずつデクリメントさせ、さらにＡＤＤＲＭ（ＪＸ１
１６に与えられたＧＯＮＯ信号の制御下において、ＡＤ
ＤＲＭＬＩＸ１１６Ｇ、ｔ、コントローラデータバス４
０を介してコントローラ１０のＤＡＴＡ ＪＮｍ子に伝
えられかつＤ−バス１１０上に与えられたブランチアド
レスを選択してＤＡＴＡＯＵＴ端子に与えるひあろう。 パイプラインレジスタ３６におけるＥＮＤ ＦＯＲＤマ
イクロ命令は、その命令フィールドにおいて、コントロ
ーラパス４０を介してマイクロプログラムシーケンスコ
ントローラ１０のＤＡＴＡ−ＩＮ入力に与えられるであ
ろうループの第１のマイクロ命令のアドレスを含んでい
るので、この機能は、他方の繰返しのためのループの開
始への復帰を引き起こす。 もしもＯＮＥの計数値が検出され、さらにそのＣ０ＮＦ
入力に４５いｒＣＯＮ、ＴＲ０Ｌ１００Ｇ、：転送され
、またはＴＥＳＴ信号がＬＯＷであれば、Ｃ０ＮＴＲ０
Ｌ１００は、ＬＯＷ Ｃ０ＮＤ信号を発生し、さらにＤ
ＥＣＲ信号を発生し、ダウンカウンタ１２０にその値を
デクリメントさせるが、ｔ−ＯＷ ＣＯＮ Ｄ （ｇ
＠ 〕ＩＩＪ ＩＩｒＩ下ニｅ イｒ、Ａ［）ＤＲＭＬ
ＩＸ１１６は、ＭＰＣレジスタ１５４からライン１５２
上をそこに伝えられるフランチアドレスを選択するであ
ろう。したがって、ＥＮＤＦＯＲＤ命令がループにおい
て最後であるときに、ＭＰＣレジスタ１５４は、ループ
の次に続いて生じるマイクロ命令のアドレスを含み、ル
ープから出ることに対応している。 一゛ びＭ−に基づく条件付き命令： マイクロプログラムシーケンスコントローラに対り゛る
命令の集合は、ＧＯＴＯＡ（０００１００）、ＣＡＬＬ
Ａ（０００１０１）、ＥＸＩＴ△（０００１１０）お
よびＥＮＤ ＦＯＲＡ（０００１１１）マイクロ命令を
含むが、これらのマイクロ命令は、ブランチアドレスが
Ｄ−パスライン１１０上の信号からＡＤＤＲＭＵＸ１１
６によって選択されるものとして説明されたときに、対
応する“′Ａ″マイクロ命令がＡＤＤＲＭＵＸ１１６に
Ａ−パスライン１５０上の信号を選択させるということ
を除くづべての点において、それぞれＧＯＴＯＤ、ＣＡ
ＬＬ Ｄ、ＥＸＩＴ−りおよびＥＮＤ ＦＯＲＤ命令と
同様に動作１゛る。 マイクロ命令の集合はまた、ＧＯＴＯＭ （００１００
０）、ＣΔｌ−Ｌ Ｍ（００１００１）。 ＥＸＩＬ Ｍ（００１０１０）ｔ’ｊよびＥＮＤ ＦＯ
ＲＭ（００１０１１）マイクロ命令を含むが、これらの
マイクロ命令は、ブランチアドレスがＤ−パスライン１
１０上の信号からＡＤＤＲＭＩＪ×１１６によって選択
されているものとして説明されたときに、対応するマル
チウェイＩＩ Ｎ、Ｉ Ｉ＋マイクロ命令がＡＤＤＲＭ
ｔＪＸ１１６に信号ライン１１４上の信号を選択させる
ということを除くすべての点において、それぞれＧＯＴ
ＯＤ、ＣＡＬＬ Ｄ、ＥＸＩＴ Ｄ、、９よびＥＮｌ）
ＦＯＲＤマイク日命令と同様に動作する。上述のよう
に、第３図を参照すると、ライン１１４上の信号は、４
つのマルチウェイ入力ＭＯ，Ｍ１．Ｍ２およびＭ３から
なる１つの集合上に存在する４つの最下位ビットと、Ｄ
−パスライン１１０ｂ上に存在する１２の最上位ビット
との組合わせから構成されている。組合されるべき４つ
のマルチウェイ入力のうちの特定の１つは、バイブライ
ンレジスタ３６における特定の゛Ｍ″マイクロ命令によ
って決定され、これはその命令フィールドにおいて、コ
ントローラバス４０を介してマイクロプログラムシーケ
ンスコントローラ１０のＤＡＴＡ ＩＮ入力に通信され
た１６−ピッドワードを含むであろう。このワードの最
下位２ビツトは、信号ライン１１０ａ（第２Ａ図）を介
してマルチウェイＭＵＸ１１２に与えられ、さらに、マ
ルチウェイＭＵＸ１１２がＤ−パスライン１１０ｂ−に
の最−Ｌ位１２ビットと組合わせてライン１１４上のＡ
ＤＤＲＭ（ＪＸ１１６への入力を形成覆る特定の４−ピ
ッ１〜マルチウ工イ入力信号を選択させる。したがって
、マルチウェイマイクロ命令は、Ｄ−バスうイン１１０
上に存在する１６−ピッドアドレスの−） ＜ＣＩ ４
ビツトを変更することによって得ることができる１６の
ロケ−、ジョンのどれにでもジャンプさせる。この特徴
は、ハイレベル言語のＣＡＳＦ命令文を実行する際に有
用である。 ＥＮＤ ＬＯＯＰ命令は、テスト条件が満足されている
期間中にのみ実行されるであろうループを終了さゼるた
めに用いられる。そのようなループは、ハイレベルの言
語において、ＲＥ Ｐ Ｅ Ａ Ｔ・・・Ｕ Ｎ Ｔ
Ｉ 、ＬまたはＷＨＩＬＥ・・・Ｄｏの形態をとる。、
ＥＮＤ ＬＯＯＰ命令は、ループへ入ることに先行する
命令が第１のループ命令のアドレスをＬ Ｉ ＦＯスタ
ックメモリ１３６−ににＰＵＳＨＬ、たということを仮
定する。ＥＮＤ ＬＯＯＰ命令は、ループにおける最後
の命令であり、さらにそれが実行されるごとに、それは
、Ｃ０ＮＴＲ０Ｌ１００に、満たされるべきテスト条件
がを表わすＴＥＳＴ入力をサンプリングさせる。もしも
この信号がＨＩＧＨであれば、ループは反復されなけれ
ばならず、さらにＴ Ｅ Ｓ、Ｔ信号と、ＡＤＤＲＭＵ
ｘ１’＋６に与えられる１２およびＩ３マイクロ命令と
の制御下において、ＡＤＤＲＭＬＩＸ１１６は、ＬＩＦ
Ｏメモリスタック１３６のトップから信号ライン１４０
を介してそこに伝えられたブランチアドレスを選択して
コントローラ１０のＤＡＴＡ ＯＵＴ＃子上に与えるで
あろう。ループ命令の第１のアドレスはスタック１３６
上にＰ（ＪＳ１−１されたので、こねはループの反復を
もたらり。 もしも王［Ｓ丁信号がＬ ＯＷであれば、このル−１は
終了されな【プればならず、実行は、ＥＮＤ−ｔ、 Ｏ
ＯＰ命令に続いて生じる次の命令まで通過さ１！ること
である。しＯＷ Ｃ０ＮＤ信号の結果とし−Ｃ１ΔＤＤ
ＲＭＬＩＸ１１６は、ＭＰＣレジスタ１５４から信号ラ
イン１５２を介してそこに伝えられたブランデアドレス
を選択し、したがってループの終了を実現するであろう
。さらに、ＬＯＷ Ｃ０ＮＤ信号に応答して、Ｃ０ＮＴ
Ｒ０ＬＩ００は、スタックポインタ１３８へのＤＯＷＮ
信号を発生し、これによってスタックポインタをデクリ
メントして、ループの第１のマイクロ命令のアドレスを
、Ｌ Ｊ Ｆ Ｑスタックメモリ１３６から除去させる
。このスタックの維持は、ネストされたループの可能性
によって命令され、このループの各々はそれ自身の開始
命令アドレスを備えている。実行が内部ループの範囲の
外へ通過するときに、次の最も内側のループの開始アド
レスは、［ＩＦＯスタックメモリ１３６のトップ上にな
番）ればならない。 ＣＡＬＬ Ｃ０ＲＯＬＩＴＩＮＥマイクロ命令は、その
名称が示しているように、他方の」ルーチンからコル−
チンを呼出すために用いられる。この命令は条件付きで
あるので、この呼出しはＣ０ＮＴＲ０Ｌ１００に与えら
れたＴＥＳ丁信号に基づいて条件付４ノられる。この命
令は必ずしもその開始においてコル−チンを呼出さない
が、この命令は、マイクロプログラムされたスイッチに
よる２つのプロセス間のプロセススイッチのように機能
する。ＭＰＣ１５４の内容（現在の処理のアドレス）お
よびＴＯ８３０２の内容（休止処理のアドレス）のスワ
ップが実行される。ＣＡＬＬ Ｃ０ＲＯＩＪＴＩＮＥ命
令の実行は、呼出されるべきコル−チンのマイクロ命令
のアドレスをＰ Ｕ Ｓ ｌ−Ｉ した命令によって先
行されなければならない。ＣＡＬＬ Ｃ０ＲＯＵＴＩＮ
Ｅ命令が実行されるときにＴＥＳＴ信号がＨＩ Ｇ Ｈ
であれば、△ＤＤＲＭｔＪＸ１１６は、ＬＩＦＯスタッ
クメモリ１３６のトップから信号ライン１４０上を介し
てそこに通信されるブランチアドレスを選択するであろ
う。 このアドレスは、呼出されたコル−チン内の開始ポイン
トとなり、さらにコントローラ１０のＯＡ−「八−０Ｕ
Ｔ端子に対するＡＤＤ−ＲＭＵＸ１１６によって与えら
れたときに、コル−チンのマイクロ命令は次のクロック
サイクルにおいて実行されるであろう。 同時に、アドレスリンケージは、呼出されたコル−チン
から復帰させために確立されなければならない。それゆ
えに、マイクロプログラムシーケンスコントローラ１０
によるＣＡＬＬ Ｃ０ＲＯＵＴＩＮＥマイクロ命令の実
行は、呼出されたコルーチンの開始アドレスであろうＬ
ＩＦＯスタックメモリ１３６の内容の現在のトップを・
ＭＰＣレジスタ１５４の現在の値で置換えることを含み
、このため、実行が割込された呼出コル−チンにおける
ポイントへの後のｌ！帰が、ＣＡＬＬ Ｃ０ＲＯＵＴＩ
ＮＦ命令を再度用いてＩ−ＩＦＯスタック１３６のトッ
プにおけるアドレスを介して完了される。したがって、
もしもＣ０ＮＴＲ０Ｌ１００へのＴ Ｅ Ｓ Ｔ入力が
ＨＩ Ｇ Ｈであれば、それは、Ｓ’ｒＫＭＵＸｃＴＬ
（Ｌ号を発生し、コレｉｓ Ｓ Ｔ−ＡＣＫ ＭＬＪＸ
１３２に与えられて、ＳＴＡＣＫＭＵＸｌ、：、ＭＰＣ
レジスｊ１５４から５イ：／１５２上の信号を選択して
スタック１３６のトップ上に読出させ、Ｃ０ＮＴ’ＲＯ
Ｌ１００は、これらの状況下において、ＵＰまたＷＥ倍
信号発生せず、このため、スタックの内容の現在のトッ
プＧ、ｔ ｔｈ失され、呼出ルーチンへの復帰アドレス
は、呼出されたサブルーチンの開始アドレスを置換える
。 すべての条件付きマイクロ命令と同様に、もしもＣＡＬ
Ｌ Ｃ０ＲＯＵＴＩＮＥが実行されるときにＴＥＳＴ信
号がしＯＷであれば、ＡＤＤＲＭ（ＪＸｌ １６Ｇ、ｔ
、ＭＰＣレジスタ１５４内に含まれる。アドレスを選択
してコントローラ１ｏのＤＡＴＡ ０ｔＪＴ＃子に与え
、このため、次に続いて生じた命令は、次のクロックサ
イクルＪＦＪ間中に実行されるであろう。 Ｃ０ＮＴＲ０Ｌ １００に与えられた１’ Ｅ Ｓ Ｔ
信号に関して条件付けられたように、ＣＡＬｌ、Ｄ。 ＣＡＬＬ−△、またはＣＡＬＬ、Ｍによって呼出された
サブルーチン内で出会うとぎに、ＲＥＴＬＩＲＮ命令は
、サブルーチンを呼出した、ＣＡＬＬ−り、Ｃ△ｌ−Ｌ
、ＡまたはＣＡＬＬ Ｍ命令の次に続いて生じた呼出ル
ーチンにおける命令に復帰するであろう。したがって、
もしもＲＦＴＵＲＮ命令の実行期間中に、ＣＯＮ丁ＲＯ
ｌ−１００へのＴＥＳＴ入力がＨＩＧＨであれば、ＡＤ
ＤＲＭＵＸ１１６は、ＬＩＦＯスタックメモリ１３６の
トップからライン１４０上の信号を選択し、この信号は
その後コントローラ１０のＤ△ｒＡ ０ＬＪＴ’ 竣−
子に伝えられる。このｆＩ！４様において、対応するＣ
ＡＬＬ Ｄ、ＣＡＬＬ Ａ、またはＣＡ ｌ−ＬＭが、
次に続く命令のアドレスをスタック１３６のトップ上に
与えるので、呼出ルーチンへの復帰は、次の命令サイク
ル期間中に実行されるであろう。同時に、Ｃ０ＮＴＲ０
Ｌ１００は、ＤＯＷＮ信号を発生し、この信号は、スタ
ックポインタ１３８に与えられ、これによってスタック
ポインタをデクリメントして、復帰アドレスをしＩＦＯ
スタック１３６からＰＯＰ処理させる。 このスタック維持は、サブルーチンを呼出したＣＡＬＬ
Ｄ、ＣＡＬＬ ＡまたはＣＡＬＬ Ｍ命令が呼出ルー
チン内のループの範囲内でネストされるという可能性に
よって命令される。ＲＥＴＵＲＮ命令はまた、以下に説
明されるように、ハイレベルの言語のＣＡＳＥ構成を実
現する際に有用である。 すべての条件付きマイクロ命令と同様に、もしもＲＥ王
ＵＲＮが実行されるときにＴＥＳＴ信号がＬＯＷであれ
ば、ＡＤＤＲＭＵＸ１１６は、ＭＰＣレジスタ１５４内
に含まれるアドレスを選択してコントローラ１０のＤＡ
ＴＡ ０ＬＩＴ端子に与え、このため、サブルーチン内
の次に続いて生じた命令は、次のクロックサイクル期間
中に実行されるであろう。このスタックポインタは、こ
の場合には変えられない。 ＥＮＤ ＦＯＲマイクロ命令は、それがダウンカウンタ
１２０のデクリメント能力を利用して、ループが実行さ
れる回数を１ｌＪＩ［Ｉするという点で、上述のＥＮＤ
ＦＯＲＤマイクロ命令と同様に作動プる。ＥＮＤ Ｆ
ＯＲＤマイクロ命令と同様に、ループの第１のマイクロ
命令のすぐ前のマイク［１命令は、ｉｌ数値（Ｎ＞をダ
ウンカウンタ１２０にロードしな（ブればならない。し
かしなが゛ら、［モＮｌ） ＦＯＲ命令はＬＩＦＯスタ
ックメモリ１３３６を使用して第１のループ命令のアド
レスをストアするので、ＥＮＤ ＦＯＲ命令は、ループ
に入る前にこのアドレスがＬＩＦＯスタック１３６土に
プツシコされることを期待している。 ＥＮＤ ＦＯＲマイクロ命令のオペレーションは、上述
のよう（、ブランチアドレスがＤ−パスライン１１０上
の信号からＡＤＤＲＭＵＸ１１６によって選択されてい
るものと示されるときに、ＥＮＤ ＦＯＲマイクロ命令
が、ＡＤＤ ＭＬＩＸ１１６に、Ｌ、ＩＦＯスタックメ
モリ１３６のトップから信号ライン１４０上の信号を選
択させるであろうということを除いて、すべでの点にお
いてＥＮＤ ＦＯＲＤ命令と同一である。 さらに、ループのそれ以上の繰り返しがなされず、した
がって現在スタックのトップ上にあるループの第１の命
令のアドレスがもはや必要とされていないので、ＥＮＤ
ＦＯＲ命令が、ダウンカウンタ１２０の計数がＯＮＥ
になること、またはＣ０ＮＴＲ０Ｌ１００のＴＥＳＴ入
力上のＩ−ＯＷ信号によって示された条件付きテストの
いずれかによって、ループからのイグジットを生じるど
きに、ＬｆＦＯスタック１３６は、スタックポインタ１
３８をデクリメントすることによってＰＯＰ処理される
。 上述のように、表Ｉｖの第１行上に示された１６の条件
付きマイクロ命令の集合の説明が先に行なわれ、さらに
そこで“条件付きシーケンスＩＩＪ ａｌｌ ”どして
説明された。マイクロプログラムシーケンス−］ン１〜
ローラは、表■の第２行上に示されるよ′うに１６の条
ｆｉ付きマイク［」命令の第２の集合を用い、さらに各
々の対応するマイクロ命令が先行りる２ヒ゛ツトとして
” ｏ ｏ ”よりもむしろ′″０１′′のピッ１〜割
当てを有しているということを除いて、および−７スト
条ｆｔ Ｔ Ｅ Ｓ Ｔ信号がＨＩ Ｇ Ｈのときにい
つでも一定の機能が保証されるときに、対応する゛極性
の反転された″マイクロ命令が、テスト条件ＴＥＳＴ信
号がＬＯＷであるときに取られるべきその機能を実行さ
せるということを除いて、すべての点において上述の説
明された集合と同一である、″極性の反転された条件付
きシーケンス制御パとして説明された。同様に、テスト
条件′「ＥＳＴがＩ−ＯＷであるときに必ず一定の機能
が保証されるならば、対応する°″反転れた極性の″マ
イクロ命令は、テスト条件Ｔ Ｅ Ｓ ＴがＨＩＧＨの
ときに取られるべき機能を実行させる。 さらに、このコントローラは、表１■の第３行上に示さ
れるように、１６の無条件マイクロ命令の第３の集合を
使用し、さらに、各々の対応するマイクロ命令が００″
よりもむしろ’ １０ ”で開始するビットの割当てを
有するということを除いて、およびテスト条件ＴＥＳＴ
信号がト１１ＧＩ−１であることに従って一定の機能が
条件付で保証されるときはいつでも、対応する“無条件
″マイクロ命令がデス１条件性−ｒ Ｅ Ｓ Ｔ信号に
関係なくその機能を実行させるということを除いて、す
べての点において、条件付きマイクロ命令の第１の集合
と同一である゛無条件シーケンス制御″として説明され
ている。さらに、これは、無条件マイクロ命令によって
とられる唯一の機能であり、したがって、テスト条件Ｔ
ＥＳＴ信号がＬＯＷであるときはいつでも条件付きマイ
クロ命令によって取られるどの機能も、対応する無条件
マイクロ命令によって保証されないであろう。 コントローラによって用いられる残りの１６のマイクロ
命令は、表ＩＶの第４行上に示されるように、いわゆる
゛°暗黙ｌ！統を伴う特殊側「′であり、さらに” １
１ ”で開始づ−る６−ピッドパターンが割当てられて
いる。上述のように、このタイプの命令の存在は容易に
検出されるので、そしてこれらの命令は、時間−臨界テ
スト条ｆ４ＴＥ Ｓ Ｔ信号のサンプリングを必要とし
ないので、これらの命令は、付加的な時間を必要とする
ことなく、付加的な特殊機能を実行する。条件付きおよ
び無条件命令と同様に、“特殊機能゛′命令は、各命令
二−モニツクに続くそれらのビットの割当てとともに説
明される。 オペレーションなしく継続＞ １ｉｏｏｏ ：イの名称
が示すように、Ｃ０ＮＴＩＮＬＪＥ命令は、マイクロプ
ログラムにおけるプレースホルダとして機能する以外に
どのような機能も生じない。 Ｃ０ＮＴｒＮＩＪＥマイクロ命令が実行されるときに、
それはＡ［）ＯＲＭＵＸ１１６に、信号ライン１５２上
でＭＰＣレジスタ１５４によって与えられたアドレスを
選択させて、マイクロプログラムシーケンスコントロー
ラ１０のＤＡＴＡ ＯＵＴ端子に与え、このため、マイ
クロブ０グラムメモリ３０（第１図）と連続する次のマ
イクロ命令が実行され、リ−なわちマイク［：１プ［１
グラムシーケンスは゛継続する″。 命令のこの゛暗黙継続を伴う特殊機能″のサブセット内
の残りの１５のマイクロ命令のすべては、それらの“特
殊機能”（付加された時間を必要とＪ゛ることなく）と
ともにこの“°継続゛′機能を実行するので、マイクロ
プログラムシーケンスの上述の継続は、それらの説明に
おいては明白に説明さ ゛れないであろう。 ＦＯＲＤマイクロ命令は、前述のＥＮＤ ＦＯＲ条件付
きマイクロ命令に関連してマイクロプログラムにおける
ループをセットアツプするために用いられる。ＥＮＤ
ＦＯＲ命令の説明において述べたように、ＥＮＤ ＦＯ
Ｒ命令は、計数値（Ｎ＞がダウンカウンタ１２０ヘロー
ドされ、かつループを終了させるＥＮＤ ＦＯＲ命令の
後に続いて生じる命令に実行が通過する後の固定された
回数だけ実行されるべきループに入る直前に、ＭＰＣレ
ジスタ１５４にストアされている現在の（ＩＴ！がＬＩ
ＦＯスタックメモリ１３６のトップ上に１） ＬＩ Ｓ
ｌ−１処理されるということを必要とする。ＥＮＤ
ＦＯＲ命令上で終了するループに入る直前にＦＯＲＤ命
令を実行することは、Ｃ０ＮＴＲ０Ｌ １００に、ＣＭ
ｔＪＸＣＴＬ信号を発生させ、この信号はＣ−ＭＵＸ１
１８に与えられて、Ｃ−ＭＵＸ１１８に、Ｄ−パスライ
ン１１０上の入力を選択させてダウンカウンタ１２０に
ロードさせる。バイブラインレジスタ３６に含まれるＦ
ＯＲ１〕マイクロ命令を伴う情報は、ループの繰り返し
の回数を決定する計数値（Ｎ＞であり、さらにこの値は
、コントローラデータバス７１０によってコントローラ
１０のり、ＡＴＡ ＩＮ入力に通信され、さらにそこか
ら、内部Ｄ−バス１１０を介して、前述のＣ−ＭＵＸ１
１８に通信されてダウンカウンタ１２０にロードされる
。 同時に、ＭＰＣレジスタ１５４の内容のＰＵＳＨは、Ｉ
−Ｉ Ｆ Ｏスタックメモリ１３６上にもたらされるで
あろう。したがって、ＣＯＮ ’ｒ ＲＯＬ １００は
、スタックマルチプレクサ制御（８１ＫＭ（］ＸＣＴｌ
）信号を発生し、この信号は５ＴＡＣＫ ＭＬＩＸ１
３２１＝：りえられ、さらにＳ「△ＣＫＭＵＸ１３２に
、ＭＰＣレジスタ１５４からライン１５２上のアドレス
信号を選択さゼてＬＩＦＯスタックメモリ１３６に与え
さゼる。同時に、ＣＯＮ Ｔ Ｐ Ｏ＋−１００は、ス
タックポインタ１３８に与えられるＵ Ｐ信号を発生し
、その後に、入力アドレスの安定化のために実行しよう
とするときに、Ｌ Ｉ Ｆ Ｏスタックメモリ１３６に
与えられたＷＦ倍信号続き、ここで、信号ライン１３４
上の出力、すなわちＭＰＣレジスタの内容は、ＬＩＦＯ
スタック１３６上にブツシュされるであろう。 ｒ）ＥＣＲＥＶＥＮＴ命令は明白に、ダウンカウンタ１
２０の内容を１ずつ減少させる。それが実行されるごと
に、Ｃ０ＮＴＲ０Ｌ１００は、ＤＥＣＲ信号を発生し、
このＤＥＣＲ信号は、ダウンカウンタ１２０のＤＥＣ入
力に与えられて、その値を１ずつデクリメントさせる。 ＡヱシコＰＣ（ＬＯＯＰ）（１１０１００：この１００
Ｐ命令は、前述のＥＮＤ ｔ、ｏｏｐ条件（＝Ｉきマ
イクロ命令に関連してループをセットアツプするために
用いられる。ＥＮＤ １．、ｏＯＰ命令の説明において
述べたように、Ｅ４１Ｄ １００Ｐ命令は、その最後の
命令としてＦ Ｎ Ｄ −Ｌ ＯＯＰ命令を有している
ループに入る直前に第１のループ命令のアドレスがＬＩ
Ｆ、Ｏスタック１３６Ｊ−にＰＵＳＨ処理されるという
ことを要求している。イれゆえに、このＬＯＯＰ命令は
、この第１のループ命令の直前に与えられ、そしてＭＰ
Ｃレジスタは実行されるべき次の命令を順次指示Ｊるの
で、それが、すなわらＬＯＯＰ命令が実行されたどきに
、ＭＰＣレジスタ１５４における値は第１のループ命令
のアドレスに等しくなるであろう。 したか−）で、ＬＯＯＰ命令が実行されるときに、イれ
はＣ０ＮＴＲ０Ｌ１００にスタックマルチプレク勺制ｆ
Ｉｌｌ（ＳＴＫＭＵｘＣＴＬ）信号を発生さ１＃、この
信号は５ＴＡＣＫ ＭＵＸ１３２に与えラレ、ｇ６１．
：Ｓ’ｒ’ＡＣＫ ＭＬＪＸ１３２に、ＭＰＣレジスタ
１５４からライン１５２上のアドレス信号を選択させて
り、 ’Ｉ Ｆ Ｏスタックメモリ１３６にりえさせる
。同時に、Ｃ０ＮＴＲ０Ｌ１００は、スタックポインタ
１３８に与えられるＵ Ｐ信号を発生し、その後に、入
力アドレスの安定化を実行しようとするときに、Ｌ、
Ｉ Ｆ Ｏスタック１３６にりえられたＷＥ信弓が続き
、ここで、信号ライン１３４１の出力、すなわちＭＰＣ
レジスタの内容はＬＩＦＯスタック１３６上にＰ ＬＪ
Ｓ Ｈ処理されるであろう。 ６４のマイクロプログラムシーケンスコントローラ命令
のうちの６３は、後述づるように、スタックポインタ１
３８の内容をアクセスさせる。もしも、ＰＯＰ Ｄ命令
の実行期間中に、ｌ−１１ＧＩ−１がコントローラ１０
のＯＥ ｏの端子に与えられると、５ＴＡＣＫ ＯＵＴ
ＭＵＸ１４２の出力信号ライン上のデータは、コント
ローラ１０のＤＡ■−△−ＩＮ端子への伝送のために双
方向Ｄ−バス１１０上に与えられる。、ＰＣ’）ＰＤ命
令のり二行明聞中に、Ｃ０ＮＴＲ０Ｌ １００は、０８
ＰＣＵＬ信脣を発生し、このＯＳ Ｐ ＣＴ Ｌ信号は
、Ｓ ｌ’Δ（ンＫ Ｏ（Ｊ王 ＩＶＩＸ１４２に与え
られ、さらに、Ｙツイン１４０上の信号、寸なわちＩＩ
ＦＯスタックメ［ニリ１３６のトップ−ヒの内容を３−
状態出力１−゛ンイバ１４４の入力に通過させる。同時
に、ＯＥ ｏ端子にりえられたｌ−１１Ｇ ＋−１によ
って、ライン１／１６．１−にｌ−１１Ｇ ＋−１信号
が発生し、ＡＮＤゲート（／Ｉ７は、ライン１４８上に
１−１１ Ｇ ｌ−Ｉ Ｄ ＯＵ丁ＦＮ信号を発生し、
この信号はＨＩＧＨＤＯＵＴＥＮ信号を３−状態出力ド
ライバ１４４に通信し、これによって、Ｌ Ｉ Ｆ Ｏ
スタックメモリ１３６のトップ上のアドレスを、コント
ローラ１０のＤＡＴＡＩＮ１子への伝送のためにＤ−バ
ス１１０上に与える。 ＰＵＳＨＤ命令の主な用途は、ＰＯＰ Ｄ命令に関連し
て、以下に説明されるように、ＬＩＦＯスタック１３６
を拡張づ゛ることである。さらに、Ｐｕ５ＨＯ命令は、
上述のＲＥ Ｔ Ｕ ＲＮ条件付きマイクロ命令に関連
して、マイク［１プログラム内の特定のシーケンスの実
行に続く指定された命、令へ制御信号を通過させるため
に用いられる。上述のように、ＲＥ Ｔ Ｕ ＲＮ命令
は、もしもテスト条件が正当であれば、マイクロプログ
ラムシーケンスコントローラ１０に、ＬＩＦＯスタック
１３６のトップ上のアドレスをＤＡＴＡ−ＯＵＴ＠子上
に与えさせる。したがって、実行されるべき次のマイク
ロ命令は、ＲＥ Ｔ ＩＪ ＲＮマイクロ命令の実行期
間中にスタックレジスタ３０２（第４図）のトップによ
って指示されたマイクロ命令になるであろう。 ＰＵＳＨＤ命令を実行することによって、パイプライン
レジスタ３６内に保持されるときにその命令フィールド
に含まれる１６−ピッドアドレスデータは、］ントロー
ラノ（スデータ４０を介してコントローラ１０のＤ／’
ｌ’Ａ ＩＮ入力に通信されるζ・ｄうろう。Ｐ Ｕ
Ｓ ｌ−Ｉ Ｄ命令は、Ｃ０ＮＴＲＯＬ １００に、Ｓ
Ｔ Ｋ Ｍ Ｕ Ｘ ＣＴ ｌ−信号を発生させ、こ
の信号は５ＴＡＣＫ ＭＩＪＸｌ ３２に与えられ、さ
らに５ＴＡｃＫ ＭＵＸ１３２ｋｍ、Ｄ−パスライン１
１０上のアドレスを選択させてＬＩＦＯスタックメモリ
１３６に与えさせ、さらに同時にＣ０ＮＴＲ０Ｌ １０
０はスタックポインタ１３８に与えられるＵＰ信号を発
生し、その後に、人力アドレスの安定化を実行しようど
するとき（，１、、Ｉ Ｆ Ｏスタック１３６に与えら
れたＷ Ｅ （ｆｆｉ号が続き、ここで、信号ライン１
３４上の出力、すなわちＤ−パスライン１１０上のアド
レスはＬＩＦＯスタック１３６上にＰＵＳＨ処理される
であろう。したがって、ＲＥＴＬＩＲＮマイクロ命令の
後続の実＜１は、コントローラに、その次の命令サイク
ルにおいて、ＰＵＳＨＤマイクロ命令によってＬＩＦＯ
スタック１３６上にＰＵＳＨ処理されたアドレスに配置
された命令を実行させる。ネストされたＲＥＴＵＲＮの
可能性をもたらすことによって、ＲＥＴＬＪＲＮ命令は
、上述のように、ＲＥＴＵＲＮの実行ごと（スタックを
ＰＯＰすることによってスタック復帰アドレスの適正な
トップを維持する。 ＲＥＳＥＴ’ ＳＰマイクロ命令は、スタックポインタ
１３８の内容が０であることを保証する。 この命令は典型的には、Ｌ ｒ ＦＯスタックのオーバ
フローまたはアンダフ０−が生じたときはいつでも利用
される。１つの項目が全スタック、づなわち既に３３の
値を含むスタック上にＰ ＬＪ’Ｓ Ｈ処理されるとき
に、オーバフローは生じ、さらにしＩＦＯスタックメモ
リ１３６の底部におけるその項目を重ね書きさせるであ
ろう。空白のスタック、すなわち値を含まないスタック
から項目がＰＯＰ処理されるときに、アンダフ０−が生
じ、さらにその項目に対する規定されない値をもたらす
であろう。ＲＥＳ’ＥＴ ＳＰ命令ハ、ＣＯＮ、ＴＰＯ
Ｌｌｏｏに、リセットスタックポインタ（、ＲＳ Ｔ
ＳＰ）信号を発生させ、この信号はスタックボインタ１
３８のＳＰレジスタ３０８（第４図）のＲＥＳＥＴ入力
に与えられ、次のクロックパルス（ＣＬ Ｋ ）が受取
られたときに、ＳＰレジスタ３０８をＯにする。 マイクロプログラムシーケンスコントローラに対する特
殊機能命令の集合は、ＦＯＲＡ （１１０１１１）マイ
クロ命令を含み、このマイクロ命令は、計数値（Ｎ＞が
Ｄ−パスライン１１０上の信号からＣ−ＭＵＸ１１８に
よって選択されるものとしてＦＯＲＤの説明において説
明されるときに、ＦＯＲＡ命令がＣ−ＭＵＸ １１８に
一１八−バスライン１５０上の信号を選択させるという
ことを除いて、すべての点においてＦＯＲＤ命令と同様
に作動する。 ＝Ｊント［１−ラに対ｌ）で与えられた特殊機能命令、
すなわちＰＯＰ Ｃ（１１１０００）およびＰＵ８１−
Ｉ Ｃ（１１１００１）は、Ｐ ＬＪ Ｓ Ｈ＝Ｃ命令
がＤ−バス１１０上のアドレスよりもむしろ、ダウンカ
ウンタレジスタ１２０の内容を信号ライン１２２およ１
ｃＦｓＴＡｃＫ ＭＵＸｊ３２を介シテＬ■Ｆｏスタッ
ク１３６のトップ上にＰ Ｕ Ｓ ｌ−１処理するとい
うことを除くすべての点において、上述のようにＰＯＰ
ＤおよびＰＵＳＨＤ命令とオペレーションにおいてそ
れぞれ同一である。同様に、ＰＯＰ Ｃ命令は、スタッ
ク１３６のトップ上の内容を、双方向Ｄ−バス１１０上
よりはむしろ、信号ライン１４０およびＣ−ＭｔＪＸ１
１８を介してダウンカウンタ１２０へＰＯＰ５１！！即
し、ＰＯＰ Ｄ命令の場合と同様に、コントローラ１０
のＤＡＴＡ ＩＮ端子に与える。したがって、スタック
ポインタ１３８へのアクセスに関する条件およびＯＥ
ｏ端子におけるＨ Ｉ Ｇ Ｈは、それらがＰＯＰ Ｄ
命令を実行するために与えられるようには、ＰＯＰ Ｃ
命令の実行期間中に与えられない。 ＰＵＳＨＣおよびＰＯＰ Ｃ命令は、ＬＩＦＯスタック
メモリ１３６上で、外側のループ内でネストされた内側
のループへの入口におけるダウンカウンタ１２０の現在
の外側のループの繰返し計数値を蓄えるために、さらに
内側のループが終了しかつダウンカウンタレジスタ１２
０にストアされた適正なループ繰返し計数値によって外
側のループに再度入るときに、外側のループの繰返し割
数値を再度呼出すために対になって用いられている。構
成されたプログラム設計の１−イン、１−アウト原理と
一致して、このＬＩＦＯスタック１３６の利用は、マイ
クロプログラムループが完全にネストされ、それらの物
理的に最初のマイクロ命令においてのみ入れられかつそ
れらの物理的に最後のマイクロ命令に続くマイクロ命令
に対してのみ出ていくということを要求する。 ＳＷＡ Ｐ？イクロ命’？ｌ）実行ＧＪ：、Ｃ０ＮＴＲ
０Ｌ １００に、ＣＭ Ｕ Ｘ ＣＴ Ｌ信号を発生さ
せ、この信号はＣ−ＭＵＸ１１８に与えられて、信号ラ
イン１４０上のしＩＦＯスタック１３６の内容のトップ
をダウンカウンタ１２０へ通過させる。同時に、Ｃ０Ｎ
ＴＲ０ＬＩ ００は、ＳＴＫＭＵＸＣＴ！−信号を発生
し、この信号は５ＴＡＣＫ ＭＵＸ１３２に与えられて
、５ＴＡＣＫ ＭＬＪＸに、ダウンカウンタ１２０から
ライン１２２上の信号を選択させて、Ｃ０ＮＴＲ０Ｌ１
００によって連 ”続して発生した、スタック１３６に
よるＷＥ倍信号受信したときに、スタック１３６のトッ
プ上へ読出される。これらの状況下に６いて、ＣＯＮ
ＴＲ０Ｌ１００は、ＵＰ信号を発生し、このＩＣめスタ
ックの内容の現在のトップは重ね書きされ、ダウンカウ
ンタ１２０にロードされ、このため呼出ループに対する
繰返し計数は、呼出されたループに対する繰返し計数を
交換する。 上述のＰＬＩＳＨＣマイクロ命令の説明に関連して述べ
たように、現在の外側のループの繰返し計数値は、内側
のネストされたループへの記述項の前にＬＩＦＯスタッ
クメモリ１３６上で蓄えられる。さらに、内側のループ
に対する最初の計数値（Ｎ）を確立しこの値をダウンカ
ウンタ１２０にローＦ’−ｄることが通常望ましい。Ｐ
ＵＳＨＣ１、ＯＡＤ Ｄマイクロ命令は、それがバイブ
ライン１ノジスタ３６にありＤ−バス１１０に与えるた
めにコントローラ１０のＤＡＴＡ ＩＮ端子に伝えられ
るときに、命令を伴う内側のループの計数１［４（Ｎ
＞を用いてこれらの機能を実行する。Ｐｌｌ Ｓ ｌ−
Ｉ ＣＬ Ｏ△ＤＤマイクロ命令の実行は実質的に、Ｍ
ＰＣレジスタ１５４の内容よりもむしろ、ダウンカウン
タ１２０の内容がＬＩＦＯスタ・ツク１３６上にＰｔＪ
ＳＨ処理されるということを除いく、１述のＦＯＲＤ命
令に対して説明されたとおりである。 ［０△ＤＤマイクロ命令は、その名称が意味するように
、上述のＰｔＪＳＨＣＬＯＡＤ Ｄ命令のこの見地に対
して説明されたように、この命令を伴う計数値（Ｎ）に
よるダウンカウンタレジスタ１２０のロードを実行する
。この値は、ループの繰返し制御に用いられる。 ＬＯＡＤ Ａマイクロ命令の動作は、ダウカウンタ１２
０のローディングがＤ−バス１１０からよりもむしろ△
−バス１５０から得られるということを除いて、上述の
ＬＯＡＤ ’Ｄ命令とすべての点において同一である。 ＳＥＴ’イクロ命令ノ命令法実行０ＮＴＲ０Ｌ１００に
、］コンパレータレジスタ１２に与えられるＬＤＣＲ信
号を発生させ、このコンパレータレジスタ１２８は、さ
らにその後コンパレータレジスタ入力に与えられるＤ−
バス１１０上にアドレスをロードする。このアドレスは
Ｓ Ｆ １’命令を伴い、さらにそれがパイプラインレ
ジスタ３６にある１１１間中に、それはコントローラ１
０のＤＡＴＡ ＩＮ端子に伝えられてＤ−バス１１０上
に与えられる。同時に、Ｃ０ＮＴＲ０Ｌ１００は、能動
化−］コンパレータ Ｅ Ｎ ＣＭＰ）信号を発生し、
この侶Ｈ（Ｊ−ｊシバレータ１２９のＥＮ入力に与えら
れる。 能動化されたコンパレータ１２９は、コントロータ１０
のＥ Ｑ ＩＪ Ａ Ｌ出力端子においてＨｒＧ）−１
信号を発生し、コンパレータレジスタ１２８におけるア
ドレスが等し０ごとに、次に実行さるべきマイクロ命令
のアドレスは、ＩＮＴ ＭＵＸ１７２および信号ライン
１７４を介してコンパレータ１２９に伝えられる。この
情報は、マイクロプログラム内のブレークポイントを確
立しまたはプログラム実行性能に関する統計を集めるた
めに有用である。 ＣＬＥＡＲマイクロ命令の実行は、Ｃ０ＮＴＲ０Ｌに、
コンパレータ１２９のＣＬＲ入力に与えられるクリアコ
ンパレータ（ＣＬＲＣＭＰ）信号を発生させ、さらにコ
ントローラ１０のＥＱ（ＪＡＬ出力端子に対するｌ−Ｉ
Ｉ Ｇ ｌ−１信号の発生を停葎させる。 ＰＯＰ Ｄを除くすべての命令はＣ０ＮＴＲ０Ｌ１００
に、５ＴＡＣＫ ０ＬＩＴ ＭＵＸ１４２に与えられる
０８ＰＣＴＬ信号を発生させ、スタックポインタ信号を
３−状態出力ドライバ１４４の入力に通過させるので、
ＰＯＰ Ｄ命令を、のぞくすべての命令のマイクロプロ
グラムシーケンスコク１〜ローラによる実行期間中に、
スタックポインタ１３８の現在の値に対するアクセスが
有効である。スタックポインタ値はその後、ＨＩ Ｇ
ｌ−１信号をコントローラ１０のＯＥｏ端子に与えるこ
とによってＤ−バス１１０上に与えられ、このため、５
ＴＡＣＫ ０ＩＪＴ ＭＵＸ１４２の出力ラインは、Ｄ
−バス１１０に結合されてスタックポインタの値をコン
トローラ１０のＤＡ’ｒＡ ＩＮ端子に伝える。 Ｗ帰すンケージ、カウンタの値、およびループアドレス
の記憶のためにＬＩＦＯスタック１３６の一定数のメモ
リロケーションを特徴とする特許ルーチンを実行すると
きに、スタックポインタ１３８の規在の値は最も頻繁に
必要とされる。このり１ルーチンを実行する前に、これ
らのデータを記憶するためのＬｒＦＯスタック上の十分
なメモリロケーションが残っているかどうかが判断され
なければならない。ＬＩＦＯスタック１３６は、１−
ＯＳレジスタ３０２（第４図）および３２−ワードスタ
ックＲＡＭ３００を含む合計で３３のメモリロケーショ
ンから成り立っている。もしも不−１分なスタックメモ
リしか存在しないならば、外部ストレージにおけるスタ
ックの全体またはいくつかの下位の部分を一時的にスＩ
−アすることによってスタックの拡張が実行される。マ
イク［ｌプログラム内のバランスがとられたポイント、
すなわちスタックの深さが同一であるポイントにおｉプ
るＰｏｔ）ＤおＪ：（ＦＰＬＩＳＨＤ命令によッテ、た
くわえることおよび後で再度ス１へアすることが実行さ
れる。コントローラ１０にはＡ ＦＵＬＬ出力端子が設
けられ、これはスタックポインタ値が２８に等しくまた
は２８を越えるときはいってもＨＩＧＨ信号を表わし、
このためスタックメモリの有効性はもしも必要ならばよ
り密接にモニタされる。
ラムシーケンスコントローラ１０の内部構成が第２図に
示されている。第２Ａ図を参照】するど、：ｌントロー
ラ命令として機能Ｊる、バイブラインレジスタ３６（第
１図）に含まれるマイク［１命令のその部分は、■入力
においてマイ／７Ｆコブログラムシーケンスコン１〜ロ
ーラによって受取られ、かつプログラムされたリードオ
ンリメモリおよび関連するロジック回路（ＣＯＮＴＲＯ
Ｌ）１００の命令（ＩＮＳＴ）入力に伝えられる。 Ｃ０ＮＴＲ０Ｌ１００１７）ＩＮＳＴ人力ｒ−受取’３
れた命令ワードは、実行されるべき次のマイクロ命令の
アドレスを選択するためにマイクロプログラムシーケン
スコントローラー０によって用いられる６−ピッドワー
ドである。コントローラの命令集合は、各々１６の命令
からなる４つのクラスに分割された６４のマイクロ命令
から構成される。 ６−ピッドワードの２つの高次ビットはクラスを選択す
るために用いられ、さらに残りの４ビツトは、クラス内
の命令を選択する。次の表■は、２つの高次ビット■５
およびＩ、によるクラスの分割を表わしている。 表 １ ００ 条件付きシーケンス制御 ０１ 極性の反転された条何付シーケンス制御 １０ 無条件シーケンス制御 １１ 暗黙継続を伴う特殊機能 示されているように、一定の命令の実行が命令にのみ依
存しているという意味において一定の命令は無条件であ
る。他のいわゆる“条件付き″命令は、外部の、データ
に依存した条件によって部分的に制御されるという効果
を有している。したがって、後者の場合、マイクロプロ
グラムシーケンス−１ント１コーラ１０は、ステータス
レジスタ１８（第１図）のビットに含まれる、Ａ Ｌ
Ｕ １６（第１図）内の種々の条件の存在を反映する１
２のテスト（ＴＯ−１１＞入力を受取る。第２Ａ図に示
されているように、８つのテスト人力（ＴＯｌ−［１，
・・・、Ｔ７）がテストマルチプレクサ（ＴＥＳＴ Ｍ
ｔＪＸ）１０２に直接与えられる一方で、残り４つの１
入力（Ｔ８．Ｔ９．・・・、Ｔ１１）１よ、組合わせロ
ジック回路（ＴＥＳＴ ＬＯＧＩＣ）１０４に与えられ
る。回路１０４の出力は、これらの４つのテスト入力に
与えられた種々の論理演算の結果から構成され、さらに
バス１０６を介してＴＥＳＴ ＭＬＪＸ１０２に与えら
れる。ＴＥＳＴ ＭＬＩＸ１０２は、選択入力（Ｓｏ、
８１．Ｓ２．８３＞の制御下においておよび以下の表■
に従って、いわゆる条件付きマイクロ命令の実行に用い
るためにＣ０ＮＩ ＲＯＬｌ ００に伝送されるであろ
う特定のテスト条件を選択する。 表 ■ ｏｏｏｏ 丁０ 汎用 ０ ０ ０ １ Ｔ１ ０ ０ １ ０ Ｔ２ ０１１Ｔ３ ０１００Ｔ°４ ０ １ ０ １ １−５ ０ １ １ ０ Ｔ６ ０ １ １ １ Ｔ７ １ ０ ０ ０ Ｔ８ Ｃ （キャリー） １ ０ ０ １ Ｔ９ Ｎ（否定） １ ０ １ ０ Ｔ１０ Ｖ（オーバ フロー） １ ０ １ １ Ｔｌｌ Ｚ（、ゼロ）１ １ （’）
０ ’Ｉ’８＋１−１１ Ｃ＋Ｚ１ １ ０ １ Ｔ
８＋Ｔ１１ Ｃ＋Ｚ１ １ １ ０ Ｔ９■ＴＩＯＮＱ
＋Ｖ１ １ １ １ （Ｔ９■Ｔｌ０） （ＮＯＶ）＋
Ｔ１１ ＋Ｚ ＣＯＮＴＲＯＬｌｏｏは、条件−感知（ＴＥＳＴ）入力
において、ＴＥＳＴ １００１０回路１０４およびＴＥ
ＳＴ ＭｔＪＸ回路１０２によって選択された、テスト
されるべき条件を受取る。ＴＥＳＴ入力に与えられた信
号の状態に従って、Ｃ０ＮＴＲ０Ｌ１００は、マイクロ
プログラムシーケンスコントローラ１０のＤＡＴＡ Ｏ
ＵＴ端子において形成されている１６−ピッドアドレス
を最終的にもたら適当な制御信号を発生することによっ
てマイクロプログラムシーケンスコントローラ１０のア
ドレス発生能力を管理する。Ｃ０ＮＴＲ０＋１０によっ
て発生し、Ｃ０ＮＤ、ＳＴＫＭＵＸＣＴＬ、ＣＭＵＸＣ
ＴＬ、ＤＥＣＲ，Ｌノ Ｐ。 ＤＯＷＮ、Ｒ８ＴＳＰ、ＷＥ、０８ＰＣＴＬ、ＬＤＣＲ
，ＥＮＣＭＰ’、およびＣＬＲＣＭＰと表示された制御
信号は、それらが制御する要素に関連してさらに説明さ
れるであろう。 安定した制御信号を発生するためにＴ Ｅ Ｓ ＴＬＯ
ＧＩＣ回路１０４．ＴＥＳＴ ＭＵＸ回路１０２および
Ｃ０ＮＴＲ０Ｌ１００によッテ要求される時間は、従来
のマイクロブ０グラムシーケンスコントローラにおいて
はシーケンスのオペレーションにおける障害であった、
コントローラのサイクル時間の最も大きな成分である。 それゆえに、加えられた遅延を強制することなく、制御
信号が安定化したときに利用可能になるように他の独立
した信号を同時に発生するように、この時間成分を利用
することが望ましい。 この発明は、この設計の思想を実現するいくつかの特徴
を具体化している。上述の表工に示されているように、
マイクロ命令の集合は、４つのクラスの命令からなり、
その１つは、通常のシーケンスを続けるとともに特殊な
機能を実行し、さらにｌ−１１Ｇ Ｈである６−ピッド
ワードの２つの高次ビットに対応している。Ｃ０ＮＴＲ
０Ｌ１００は、デスト条件の結果を利用しない“ブラン
チのない″２−ビットパターンの存在を素早く検出しか
つテスト条件の発生に割当てられた時間成分内で実行さ
れるべき命令を実現する信号を放出するように設計され
ている。 Ｃ０ＮＴＲ０Ｌ １００は、クロック（ＣＬ）入力にお
いて、システムクロック６８（第１図）によって発生し
かつシーケンスコントローラ１０のＣＰ大入力おいて受
取られたクロック信号を受取る。このクロック信号はＣ
０ＮＴＲ０Ｌ１００によって用いられて、以下に説明さ
れるように、マイクロブログラムシーケンスコントーラ
１０においで情報を一時的にストアするために用いられ
る種々のレジスタに対するロード信号を発生する。 第２Ａ図に示されているように、マイクロプログラムシ
ーケンスコントローラ１０は２つの１６−ビット内部デ
ータバスを有しており、コントローラ１０の種々の要素
に対するデータ経路を提供している。３−状態の双方向
性Ｄ−バス１１０が、コントローラ１０のＤＡＴＡ Ｉ
Ｎｍ子上のデータ信号を受取り、伝えかつ送信づるため
に設Ｇノられている。受取られた情報の２つの最下位ビ
ットは信号ライン１１０ａ上をマルチウェイマルチプレ
クサ（ＭＬＪＬＴＩＷＡＹ ＭＵＸ）１１２に伝えられ
るが、このマルチプレクサ１１２は、信号ライン１６０
を介してＭＵＬＴＩＷＡＹ ＭＵＸ１１２のｌＮ５ＴＲ
入力に通信されたコントローラ命令ビットの２つに関連
してこれらを使用して、受取られた情報のより低い４ビ
ツトを、コントローラ１０のマルチウェイ入力（ＭＯ，
Ｍｌ、Ｍ２およびＭ３）［存在しかつＭＩＪＬＴＩＷＡ
Ｙ ＭＵＸ１１２に伝えられる４−ビットデータの４つ
の組のうちの１つで置換することによって、いわゆるマ
ルチウェイアドレスを発生する。マルチウェイの選択は
、Ｄバス１１０上のより低い４ビツト内の２つのより高
次のビットの値に依存していない。さらに、選択された
ビットの値は、存在しているより低い４ビツトと°’
ＯＲ”グー１−処理されるよりもむしろ置換えられ、こ
れによって、従来のマイクロプログラムシーケンスコン
トローラにおいて要求されたように、これらの位置にお
い“（０の値のビットの存在を常に確保する必要を排除
することができる。 示されているように、１６の異なるマイクロ命令に対す
るブランチを実行するためのアト１ノス修正能力を提供
するためにＭＵＬＴＩＷＡＹ ＭＬＪ×１１２出力が用
いられる。信号ライン１１３」二の４−ビットＭＵＬＴ
ＩＷＡＹ ＭＵＸ１１２出力は、信号ライン１１０ｂ上
を伝送されたＤ−バスにおける情報の上位１２ピッ１−
と結合され、さらに信号ライン１１４を介して、以下に
示されるようにブランチングを実行するために用いられ
るアドレスマルチプレクサ（ＡＤＤＲＭｔＪＸ）１１６
に与えられる。ＡＤＤＲＭＵＸ１１６への第２の入力（
沫、Ｄ−バス１１０上の修正されてい’ｃ′ｒい１６ビ
ツトの情報を受取る。 内部Ｄ−バス１１０はまた、カウンタマルチプレクサ（
Ｃ−ＭＵＸ）１１８に結合される。示されでいるように
、Ｃ−ＭＵＸ制御（ＣＭＵＸＣＩ−し）信号を発生ずる
Ｃ０ＮＴＲ０Ｌ、１００の制御下において、Ｃ−Ｍ（Ｊ
Ｘ１１８は、ＣＭＵＸＣＴＬ信号を受取りかつこれらの
３つの入力のうちの１つを１６−ビット２進ダウンカウ
ンタ１２０に通過さセる。このダウンカウンタ１２０Ｇ
、ｔ、Ｃ０ＮＴＲ０Ｌ１００によって発生しかつそのデ
クリメント（ＤＥＣ）入力においてダウンカウンタ１２
０によって受取られた信号Ｄ Ｅ 、ＯＲによってデク
リメントされる。ダウンカウンタ１２０の１つの使用は
、マイクロ命令シーケンスを介してループ制御をもたら
し、ダウンカウンタ１２０が１に到達し１＝ときにルー
プからブランチングするということである。したがって
、ダウンカウンタ出力ライン１２２は、１の検出（ＯＮ
Ｅ ＤＥＴ＞１２４に与えられ、この回路１２４はダウ
ンカウンタ１２０の一方の状態を感知しかつこの状態を
信号ライン１２６上の信号を介してＣ０ＮＴＲ０Ｌ１０
０のカウンタ１ （ＣＯＮＥ）入力に通信する。 第２１３図に示されているように、内部Ｄ−バス１１０
はコンパレータレジスタ１２８の入力に結合されて、マ
イクロルーチン内のブレークポイントを確立するための
、または特定のアドレスにお１」るマイクロ命令がどれ
ほど頻繁に実行されるかを８１数するためのベースとし
て、コンパレータ１２９によ一ンて用いられるアドレス
をストフ７する。 従来のマイクロプログラムシーケンスコントローラは、
こねらの能力を所有しておらず、これらの能力は以°ド
により完全に展開されるように、マイクロブ［Ｉグラミ
ングの見地からは極めて有用である。コンパレータ１２
９は、Ｃ０ＮＴＲ０Ｌ１００によっ−Ｃｇｌ生しかつＥ
Ｎ入力に与えられた能動化コンパレータ（ＥＮＣＭＰ）
を受取る。それは、シークンスコントローラ１０のＥ’
ＱＵＡＬ出力端子に伝えられる信号を発生する。コンパ
レータレジスタ１２８は、Ｄ−バス１１０上のアドレス
をストアさせる、Ｃ０ＮＴＲ０Ｌ１００によって発生し
たロードコンパレータレジスタ（ＬＤＯＲ＞信号を受取
る。 内部双方向Ｄ−バス１１０は、以下の態様で、３３ワー
ドの、ワードごとに１６ビツトの後入れ先出しくＬＩＦ
Ｏ）スタック１３０へおよびスタック１３０からの１６
ビツトのデータ経路を提供する：Ｄ−バス１１０は、ス
タックマルチプレクサ（ＳＴＡＣＫ ＭＬＪＸ）１３２
（７）一方の入力に与えられ、この５ＴＡＣＫ ＭＵＸ
１３２の出力は、５ＴＡＣＫ ＭＵＸ１３２によって受
取られる５ＴＡＣＫ ＭＬＪＸ制御１１ （ＳＴＫＭｔ
ＪＸＣ王Ｌ）信号を発生するＣ０ＮＴＲ０Ｌ １００の
制御下において、スタックバス信号ライン１３４上をス
タックメモリ１３６へ伝えられる。５ＡＴＣＫ ＭｔＪ
Ｘ１３２は、以下に説明されるように、そこに与えられ
た３つの他の信号ラインの組を有している。ＳＴＫＭＵ
ＸＣＴＬ信号は、以下に説明されるように、５ＴＡＣＫ
ＭＵＸへの４つの入力のうちの１を選択して、スタッ
クバス信号ライン１３４を介してスタックメモリ１３６
に通過させるように機能する。 スタックメモリのトップ（ＴＯ８）上の内容、リなわち
スタックポインタレジスタ（ＳＴＡＣＫＰＯＩＮＴＥＲ
＞１３８によって指示された内容は、以トにより完全に
説明されるように、ｃ。 Ｎ ｒ ＲＯＬ １００の制御下において、信号ライン
１４０、スタック出力マルチプレクサ（ＳＴＡＣＫ Ｏ
ＵＴ ＭＵＸ）１４２と、１６の３−状態出力ドライバ
１４４の組とを介して双方向Ｄ−バス１１０に与えられ
る。 ３−状態ドライバ１４４は、シーケンスコントローラ１
０の出力能動化（ＯＥｏ）＠子へ与えられかつＡＮＤゲ
ート１４７を介する信号ライン１４６と信号ライン１４
８とによってドライバに伝えられたＨ Ｉ Ｇ Ｈによ
って能動化されて、ドライバ１４４に与えられ仝Ｄ比出
力動化（ＤＯＵＩ ＥＮ）信号を形成する。ＯＥ ｏ入
力端子における信号がＬＯＷのときに、３−状態ドライ
バ１４４の出力は高インピーダンス状態にある。信号ラ
イン１４６上（７）ＨＩ Ｇ１−１、（モＬ、 モＨＯ
Ｌ Ｄ ＊ ｔｃ Ｇ、ｔＳＬＡＶＥ信号がいずれも、
以下に説明されるように現在ＨＩＧＨでなければ）、３
状態ドライバ１４４の出力を能動化し、コントローラ１
ｏのＤＡＴＡ ＩＮ端子へ伝えるためにＤ−バス１１０
上にスタック内容のトップを与える。代わりに、以下に
より完全に説明されるように、ＤＡＴ ＡＩＮ端子にお
ける表示のために、５ＴＡＣＫ Ｐ０１ＮＴＥＲ１３８
１７）内容は、５ＴＡＣＫ ＯＵＴ Ｍ（ＪＸ１４２お
よびドライバ１４４を介して双方向Ｄ−バス１１０に与
えられ得る。スタックのトップは信号ライン１４０を介
してＡＤＤＲＭＵＸ１１６１７）入力ヘオＪ：ヒｃ−Ｍ
ＵＸ １１８（７）入力へ与えられる。ダウンカウンタ
１２０の出力は、信号ライン１２２を介しｒｓＴＡｃＫ
ＭＬＪ×１３２へ与えられる。 上述のように、マイクロプログラムシーケンスコントロ
ーラ１０は、コントローラ１ｏの（ＡＵＸ ＤＡＴＡ
ＩＮ）入力における補助データにおいて受取られたデー
タ信号を受取りかつ伝えるために設けられた、第２の、
単一方向の、１６−ピットの内部データバス、すなわち
Ａ−バス１５０を有している。第２Ａ図に示されている
ように、Ａ−／＜ス１５０上（７）ｔ１１報ハ、Ｃ−Ｍ
ＵＸ１１８（７）第２の入力とともに、ＡＤＤＲＭＵＸ
１１６の第３の入力に与えられる。 マイクロプログラムシーケンスコント０−ラ１０は、合
計で６４のマイクロ命令を有しており、この集合の中に
は、ブランチアドレスがＤ−バス１１０上に転送される
ことを要求する命令のサブセットと、Ａ−バス１５０上
の転送のための他のサブセットと、バス１１４上の転送
されたアドレス；すなわちＭＵＬＴＩＷＡＹ ＭＵＸ１
１２によって選択されたマルチウェイ入力上のデータに
よって変更されたＤ−バス１１０上のアドレスに対する
ブランチングのための第３のサブセットとが含まれてい
る。この配置は、データをＡＤＤＲＭす×１１６に伝え
る左側の３つのパスラインによって第２Ａ図のブロック
図において反映されている。 ＡＤＤＲＭＬＩＸ１１６はまた、マイクロプログラムカ
ウンタ（、Ｍ Ｐ Ｃ）レジスタ１５４の内容をＡＤＤ
ＲＭＵＸ１１６に伝える信号ライン１５２を受取る。信
号ライン１５２はまた、データを５ＴＡＣＫ ＭｔＪＸ
１３２に伝える。ＭＰＣレジスタ１５４は、現在実行さ
れているマイクロ命令のアドレスに１を加えたものを含
み、さらにブランチングが実行されるべきでなければ、
実行されるべき次のマイクロ命令を指示するために用い
られる。ＭＰＣレジスタ１５４は、クロックパルスＣＬ
Ｋを受取り、さらにインクリメンタ１５８から信号ライ
ン１５６に沿って伝えられた信号をストアすることによ
って各り０ツクサイクルにおいてインクリメントされ“
現在のアドレス＋１″を与える。 信号ライン１６０を介してＡＤＤＲＭＵＸ１１６のｌＮ
５ＴＲ入力に伝えられたコントローラ命令ビットのうち
の２つと、Ｃ０ＮＴＲ０Ｌ１００によって発生しかつＡ
ＤＤＲＭＵＸ１１６のＣ０ＮＤ入力に伝えられたＣ０Ｎ
Ｄ信号とは、ＡＤＤＲＭＵＸ１１６の入力ライン１１４
，１１０．１５０，１４０または１５０上に存在するア
ドレスのどれがその出力ライン１６２へ通過させられる
かを実行するであろう。 この選択が実行される態様は、第３図二′！１′なわら
、ＭＵＬＴＩＷＡＹ ＭｔＪＸ１１２（第２Ａ図）およ
びＡＤＤＲＭＬＪＸ１１６（第２図）において用いられ
るロジックの回路図を参照することによって最もよく理
解されるであろう。ＭＵＩＴＩＷＡＹ ＭＵＸＭｔＪＸ
１１２（第２図Ａ）は、第３図に描かれたゲートネット
ワーク２００の４つの集合からなり、第２Ａ図を参照し
て既に説明されたマルチウェイ選択および結合機能を実
行づる。 ＡＤＤＲＭｌ、ＪＸ１１６（第２Ａ図）は、第３図に描
かれた１６組のロジックネッ１へワーク２２０からなり
、出力ライン１６２（第２Ａ図）上に存在する１６−ピ
ッドアドレスを決定する。まず、最Ｆ位の４ビツトを考
えると、各々のｉ、Ｏ≦ｉ≦３に対して、マルチウェイ
人力Ｍ３．ｉ ：Ｍ２゜ｉ：Ｍｌ、ｉ：およびＭＯ，を
上に存在するビットのうちの１つは、Ｄ−バス１１０ａ
上のＭＵＬｒ’ ＩＷＡＹ ＭＩＪＸＩ １２に対する
２つの最下位ビットＤｏおよびＤ１人力の制御下におい
て、および信号ライン１６０上のＭＬＪＬＴＩＷＡＹ
ＭＬＩＸ１１２に対するコントローラ命令ビット■２お
よび１３人力の制御下において、ＡＮＤゲート２０２．
２０４．２０６および２０８を介してそれぞれ通過させ
られるであろう。入力ＤｏおよびＤｌの４つの可能な相
互の排他的結合がゲートに与えられるので、ＡＮＤゲー
トのうちの１つが、Ｍｊ 、ｉ入力を通過させ、これは
さらにＯＲゲート２１０または２１２の１つを介して通
過させられライン１１３上に与えられる。この態様にお
いて、マルチウェイ人力Ｍ３．Ｍ２．Ｍ１またはＭＯの
１つの４ビツトのずべては、ゲートネットワーク２２０
の最下位゛の４つのセットに与えられるであろう。 第３図に描かれたネットワーク２２０のロジック図に戻
ると、１６ビツト、すなわち０≦ｉ≦１５の各々に対し
て、Ｄ−バス１１０上に存在するビット、Ｑｉと；Ａ−
バス１５０上のＡＩと；信号ライン１４０上のＴＯ８ｉ
とは、信号ライン１６０上（７）ＡＤＤＲＭＵＸ１１６
へ１７）：１ント０−ラ命令ビット１２および１３人力
の制御下において、ＮＯＲゲート２２２．２２４および
２２６を介して通過させられるであろう。（ライン２２
１を介してＮＯＲゲート２２２を制御ｌする入力Ｉ３上
の信号が０≦１≦３に対してのみ存在するということに
注意ずべきである） 入力Ｉ２およびＩ３の３つの相互に排他的な結合はゲー
トに与えられるので、ＮＯＲゲーゲータ２２．２２４お
よび２２６のうちのせいぜい１つは、入力］）ｉ、△：
またはＴＯ８ｉをＯＲゲート２２８または２３０のうち
の一方に通過させる。ざらに、入力■２およびＩ３の残
りの第４の相互の排他的結合は、信号ライン１１３上に
、したがってＯＦＲゲート２３０にＭｊ、ｉを与えるた
めに用いられ、Ｍｉｌここで０≦ｉ≦３であり、Ａ１ま
たはＴ’ ＯＳ ｉによって可能なように変形された入
力Ｄｉの１つはＯＲゲート２３０を介して通過されて２
−１条件コードマルチプレクザ（ＣＣ−ＭＵＸ）２３２
の入力に与えられる。ＭＰＣレジスタ１５４から信号ラ
イン１１２上に与えられたビット、ＭＰＣｉ 、Ｏ≦１
≦１５は、ＣＣ−ＭＬＪＸ２３２の第２の入力に与えら
れる。Ｃ０ＮＴＲ０１１００によって発生したＣ０ＮＤ
信号はＣＣ−ＭＵＸ２３２に与えられ、さらに信号ライ
ン１６２上に出力されるべきブランチアドレスの最終的
な選択を実行する。 Ｄ−バス１１０上に存在するデータの下位４ビツト上の
マルチウェイＭＵＸ１１２およびＡＡＤＲＭＵＸ１１６
の特定のオペレーションは、もしもマルチウェイブラン
チオペレーションが利用されるべきであれば、すなわち
Ｉ２がＬＯＷでありＩ３がＨＩＧＨであれば、そして第
４の相互の排他的結合がそれゆえに確立されているなら
ば、ＮＯＲゲート２２２，２２４および２２６の出力が
ＬＯＷに保たれ、選択されたマルチウェイブランチアド
レスの真の置換がもたされるということを保証する。 ＭＵＬＴＩＷＡＹ ＭＵＸ１１２およびＡＤＤＲＭＵＸ
１１６のオペレーションの他の局面は、置換されるべき
特定のマルチウェイセットＭｊ。 ｉ、ここで０≦：≦３を選択づるために、他の方法では
未使用である最下位２ピツトＤ ＯＪ：ｉよびＤｌの使
用から生じる。この方法において、命令の集合は必ずし
も６４マイクロ命令以トに拡張されてマルチウェイブラ
ンチの多数の集合を提供する必要１．１ない。 マイクロプログラムシーケンスコントローラのアドレス
−選択オペレーションの第３の局面は、ブランデアドレ
スが信号ライン１６２上に出力され得る前にＣＧ−ＭＵ
Ｘ２３２において安定化するＣ０ＮＤ信号の前述のタイ
ミングの臨界性からもたらされる。ＡＤＤＲＭＵＸ１１
６の出力おけるＣＯ−ＭＬＪＸ２３２の位置は、Ｄ−バ
ス１１０、Ａ−バス１５０、ＭＬＩＬＴＩＷＡＹ ＭＵ
Ｘ１１２の出力ライン１１４のいずれかからの、または
ＬｒＦＯ５ＴＡＣ’に１３０のトップからのアドレスの
選択を計算させ、Ｃ０ＮＤ信号の計算と同時に進行させ
る。それゆえに、付加的な時間がこれらのブランチアド
レスの計算によって費やされることなく、シーケンスコ
ントローラ１０のサイクル時間内は、厳格な連続する順
序で進行させられた、先行技術のコントローラに比べて
改善される。 第２Ａ図を再度参照すると、ＡＤＤＲＭ（ＪＸ１１６の
出力を形成する１６の信号ライン１６２は、１組の（１
６の）３−状態出力ドライバ１６４に通信される。ドラ
イバ１６４は、マイクロプログラムシーケンスコントロ
ーラ１０によって決定された１６−ピッドブランチアド
レスを、データ信号を受取りかつコントローラ１０のＤ
ＡＴＡＯＵＴ端子に伝えかつ伝送するために設けられた
３−状態の、双方向性Ｙ−バス１６６上に与えられる。 ３−状態出力ドライバ１６４は、信号ライン１６８ 、
ｈで受取られたＨＩＧＨによって能動化される。信号ラ
イン１６８は、ＮＯＲゲート１７０の出力であり、この
ゲート１７０は、Ｓ［△ＶＥ入力、マイクロプログラム
シーケンスコントローラ１０のＨＯＬＤ入力端子、およ
び割込ロジック回路１７６によって発生した信号（ＩＮ
Ｔ）ｋおいて受取られた信号によって制御される。これ
らの３つの信号がＬＯＷのときに、ＮＯＲゲート１７０
はライン１６８を１−１１ Ｇ Ｈにセットし、さらに
３−状態ドライバ１６４の出力は能動化される。ライン
１６２上のアドレス信号はその後Ｙ−バス１６６上に与
えられ、さらにコントローラ１０のＤＡＴＡ−ＯＵＴ端
子に与えられる。 ３−状態出力ドライバ１６４へのライン１６８上の信号
がＬＯＷのときに、３−状態出力ドライバの出力は、高
インピーダンス状態にあり、アドレス信号はその後、Ｉ
ＶＰ５８ （第１図）によって゛′Ｙ″アドレスバス３
２（第１図）に与えられ、以下に説明されるように次の
マイクロ命令を選択づる。 アドレス信号ライン１６２はまた、割込マルチプレクサ
（ＩＮＴ ＭＩＪＸ＞１７２に結合され、このマルチプ
レクサ１７２はＹ−バス１６６上に存在するブランチア
ドレスを、信号ライン１７４を介してインクリメンタ１
５８およびコンパレータ１２９に伝える。さらに、ＤＡ
ＴＡ ０ＬＩＴ’端子（ま、割込アドレスを受信し、さ
らに以下に説明されるように、Ｙ−バス１６６に沿って
割込マルチプレクサ（ＩＮＴ ＭＵＸ）１７２に伝える
。 割、込復帰アドレスレジスタ（ＩＮＴ ＲＥＴ ＡＤＤ
ＲＲＥＧ＞１７５は、割込要求がマイクロプログラムシ
ーケンスコントローラ１０によって受取られるときに、
割込されたマイクロプログラムの復帰アドレスを一時的
に保持するために用いられる。割込アドレスは、以下に
説明されるように、コントローラ１０のＤＡＴＡ ０Ｌ
ＪＴ端子における受信の後に、内部データバス１６６に
よってそこに伝えられる。 ３−状態出力ドライバ１６４の出力をＤＡＴＡＯ（ＪＴ
端子に伝えることに加えて、Ｙ−バス１６６もまた、Ｉ
ＮＴ ＭＵＸ”１７２の入力に接続され、このＴＮＴ
ＭＬＪＸ１７２は、既に述べたように、その出力を信号
ライン１７４を介してインクリメンタ１５８に接続させ
ており、このインクリメンタ１５８はＩＶＰ１５８によ
って与えられたアドレスをインクリメントする。 マイクロプログラムシーケンスコントローラ１０は、マ
イクロプログラムコントローラ１０の割込要求（ＩＮＴ
Ｒ）入力端子において割込コントローラ５６（第１図）
から受信されかつ割込ロジック回路１７６の割込入力（
Ｉ、）に通信されるその現在のタイミングサイクルの完
了において割込され得る。割込ロジック回路１７６はま
た、入力としで、（ロジック回路１７６の入力Ｉ２への
）Ｔ１ン１〜ローラ１０の割込能動化（Ｉ Ｎ Ｔ Ｅ
Ｎ ＞入力端子において受取られた信号と、（ロジッ
ク回路１７６の入力■８への）コン１−〇−ラ１０のリ
セット（ＲＥＳＥＴ）入力端子において受取られた信号
と、（それぞれ、ロジック回路１７６の入力［４および
Ｉｓへの）コン１−ローラ１０の入力端子において受取
られたＨＯＬＤおよびＳ Ｉ−Δ＼ｌＥ信号とを有して
いる。割込ロジック回路１７６は、信号ライン１７８上
をＮＯＲゲート１７０へおよびＩＮＴ ＭＵＸ１７２へ
通信される割込ルーヂン処理（ＴＮＴ＞信号を発生する
。Ｉ Ｎ １− ＲおよびＩＮＴＥＮ信号がＨＩＧＨで
ありかつ１」ＯＬ ＤおよびＲＥＳＴ信号が１．ＯＷで
あるときにのみ、ＩＮＴ信号はＨＩＧＨである。割込ロ
ジック回路１７６はまた、ＡＮＤゲート１４７へ通信さ
れるＤ〜ババス力能動化（ＯＤ）信号を発生し；このＯ
Ｄ倍信号、５ＬＡＶＥ信号および（１サイクルだけ遅延
された） ）−１０１，、、Ｄ信号がＬＯＷのときにの
み、ＨＩＧＨである。 ＨＩＧＨのＩ Ｎ １−信号のＮＯＲゲート１７０への
適用は、そのゲート１７０に、信号ライン１６８上にＬ
ＯＷを出力させ、３−状態出力ドライバ１６４を高イン
ピーダンス状態にする。これは、ＬＯＷに進むＮＯＲゲ
ート１７０のためにＹ−バス３状態出力ドライバ１６４
を不能化することによって、およびＬＯＷ信号をライン
１６８を介してドライバ１６４に送信することによって
、Ｙ−バス１６６をＡＤＤ ＭＬＩＸ出カライカライン
１６２り離す。ライン１７８上で伝送されたＨＩＧＨの
ＩＮＴ信号は、割込ＭｕＸ１７２に、ＩＶＰ５８（第２
図）によってＹ−バス１６６上に与えられた割込アドレ
スをインクリメンタ１５８およびコンパレータ１２９に
伝えさせる。 示されているように、割込ルーヂンはまた、一定のレジ
スタの内容をＬＩＦＯＳＴ−八〇に１３０にストアさせ
、この５ＴＡＣＫ１３０は後で回復される。このストア
された情報は、マイクプログラムシーケンスコントロー
ラ１０が割込要求を受信したときにそのシーケンスの中
にある、マイクロ命令シーケンスへのアドレスリンケー
ジ復帰を提供する。 さらに、１１１ Ｇ ）−１１Ｎ Ｔ信号は、ＡＮＤゲ
ート１４７によって３状態ドライバ１４４に伝えられ（
ドライバ１４４をそれらの高インピーダンス状態に入れ
る。 割込されたシーケンスに戻るリンケージを確立づること
が要求されるすべての情報は、ブランチが発生する割込
す１ルーチンのブランチおよび実行に従って進行するこ
とを保証するために、すべての情報は１クロック期間内
にストアされる。したがって、一定の情報は、ＴＮＴ
ＲＥＴ ＡＤＤＲＲＥＧ１７５に一時的にストアされ、
このレジスタ１７５Ｌｔその後５ＴＡＣＫ ＭＵＸ１３
２を介してしＩＦＯスタック１３２へ通信される。 ＩＮＴ ＲＥＴ ＡＤＤＲＲＥＧ１７５は、そのりＯツ
ク（ＣＬ）入力において、ＣＰ入力端子において与えら
れかつＣＰ入力端子から伝えられたクロック（ＣＬ Ｋ
）を受取る。情報は、クロック（命令）す゛イクルご
とにＩＮＴ ＲＥＴ ＡＤＤＲＲＥＧ１７５にストアさ
れるが、このストアされた情報は、以下に説明されるよ
うに、割込信号が受取られるときにのみ用いられる。 Ｃ０ＮＴＲ０Ｌ １００から５ＴＡＣＫ ＭｔＪＸ１３
２へ伝えられたＳＴＫＭＵＸＣＴＬ信号の制御下におい
て、５ＴＡＣＫ ＭＬＩＸは、４つのく１６−ライン）
信号バスのうちの１つを選択し、さらに選択された信号
バスを、スタックバス１３４を介してＬＩＦＯスタック
メモリ１３６に通過させる。したがッテ、５ＴＡＣＫ
ＭＵＸ１３２を介して、ダウンカウンタ１２０の内容、
割込復帰アドレスレジスタ１７５、内部Ｄ−バス１１０
上に存在するデータ、またはＭＰＣレジスタ１５４の内
容は、ＬＩＦＯスタックメモリ１３６上にストアされ管
る。 １．、 Ｉ Ｆ Ｏスタック１３０のオペレーションは
、４１７１図を参照することによって最も−よく理解さ
れる。Ｌ、 Ｉ Ｆ Ｏスタック１３０（第２Ｂ図）自
身は、３２−ワードの、１ワード当り１６ビツトの、ス
タックランダムアクセスメモリ（ＲＡＭ）３００と、１
６−ビットのトツブーオブースタック（丁Ｏ８）レジス
タ３０２とを有しており、このレジスタ３０２１．ｔ、
そのデータ端子（ＴＯ８ｉ ）を介しｔ’ １６−ビッ
トのデータワードを伝送することがでかつデータ信号ラ
イン１３４（第２Ｂ図）を介してＳＴＡＣＫ ＭＵＸ１
３２（第２Ｂ図）から１６−ビツ］〜のデータワードを
受取ることができる。 スタックＲＡＭ３００およびＴＯＳレジスタ３０２は、
データワードを通信するために設けられた１６−ビット
のデータ信号ライン３０４によって接続されるが、この
データワードは、（５）アドースライン３０６を介して
５ＴＡＣＫ ＰＯＩＮＴＥＲ１３８（第２Ｂ図）によっ
てそのアドレス入力（ＳＴＡＣＫ ＡＤＤＲ）において
スタックＲＡＭ３００に与えられたアドレ及によって特
定されたメモリロケーションに、１３ケる（”ＰＩＪＳ
Ｈｎ期間中の）スタックＲＡＭ３００内のメモリロケー
ションにストアされなければならない。 （”ＰＯＰ”期間中（Ｆ））ＴＯＳレジアタ３０２＆＊
、以下に説明されるように、データ信号ライン１４０（
第２Ｂ図）上を介してデータワードをＳ ’Ｔ ＡＣＫ
０ｔＪＴ ＭＬＪＸＬ４２（第２Ｂ図）へまたはＡＤ
ＤＲＭＵＸ１１６（第２Δ図）へ通信することができる
。 本質的には、５ＴＡＣＫ ＰＯＩＮ丁ＥＲ１３８は、条
件付き（モジュロ６４）アップ／ダウンカウンタであり
、これは、スタックポインタ（ＳＰ）レジスタ３０８、
条件付きインクリメンタ（ＣＯＮＤ ＩＮＣＲ＞３１０
、および条件付きデクリメンタ（ＣＯＮＤ ＤＥ、ＣＲ
）３１２を含んでいる。この突環が予めインクリメント
され、後でデクリメントされたものとして説明される一
方で、反対のフォーマットもまた可能である。 情報ワードがスタックＲＡＭ３００にストアされること
を命令が要求するごとに、ＵＰ倍信号Ｃ０ＮＴＲ０Ｌ１
００（第２ Ａ ＦＡｇＪ ＞ ニＪ： ッテ発生シ、
し１ト０スタツク１３０（第２Ｂ図）に通信され、ここ
で次の表■の第３行における１″の存在にｊ：って示さ
れるように、条件付きインクリメント３１０のＣＵ大入
力与えられる。 表 ■ スタック上への単一ザイクルプッシュの ２ＵＰ ＤＯ
ＷＮ ＷＥ 白！支！Ｌ区」ユズ−１１信号 １１ ＮＯＯＰ ＯＯ０ ＰＵＳＨ１０１ ＣＯＮＩ） ＰＵＳＨＩ ＣＣ ＰＯＰ Ｏ１０ ＣＯＮＤＰＯＰ ＯＣＯ 各コントローラクロックサイクルの開始において、ＳＰ
レジスタ３０８はクロックパルス（ＣＬＫ）を受取るが
、このクロックパルスは、その内容、すなわち現在“指
示”されているスタックアドレスを信号ライン３１４上
に与えさ蛙、このライン３１４はアドレスを条件付きイ
ンクリメンタ３１０に伝える。もしも、上述のようにイ
ンクリメンタ３１０へのＣＵ大入力ＨＩＧＨにセットさ
れていれば、インクリメンタ３１０は、１スタツクアド
レスだけインクリメン１〜され、さらにその後その現在
の内容をこの条件付きのインクリメントされたアドレス
によって交換する。ＳＰレジスタ３０８は、以下に説明
されるように、ＨＩＧＨがＲＥＳＥＴ入力に与えられる
ときに、次のドックパルスにおいて０にセットされ得る
。 従来のマイクロプログラムシーケンスコントロ ′−ラ
が、タイミングの要求に適合するために一時的なスタッ
クレジスタおよび２つのクロックサイクルを用いたのに
対し、この発明によるコントローラは、一時的なレジス
タに対する必要性を取り除き、かつスタック上への／ス
タックからの単一サイクルのＰＵＳＨ／ＰＯＰを許容し
ている。これは、スタックＲＡＭ３００が読出または書
込能動化信号を受取る前に安定した書込アドレスを有し
ていなければならないので、そしてＲＡＭがコントロー
ラクロックサイクルの５０％だけを割当てられているの
で、Ｃ０ＮＴＲ０Ｌ１００（第２Δ図）にＪ：る条件付
き（ＣＯＮＤ＞制御信号を発生しかつ処理するために必
要とされる時間が、上述のようにスタックＲＡＭ３００
への書込アクセスが完了される速度を決定する際の臨界
的なファクタであるという事実からもたらされてる。先
行技術のコントローラにおいて、この安定したタイミン
グの要求は、再込みのためのＲＡＭの能動化の前に１つ
の付加的なりロックサイクルだけ持つことによっておよ
び各リイクルごとにクロックされＩζ一時的なレジスタ
によってＲＡ Ｍへの入力をバラノアＪることににって
適合され、これによって、インクリメント、／デクリタ
ン１へ信号の後続の到着を待つことができる。 表■に示されているように、この発明のマイクロプログ
ラムシークンスコントローラは、条件付きＰ ＩＪ Ｓ
ｌ−１命令によって要求されるときはいつでも仮のイ
ンクリメントを用いる。表■のＣ０ＮＤＰ Ｕ Ｓ ｌ
−１行における、ＵＰ列の’１”、ＷＥ列のＣ′″およ
びＤＯＷＮ列のＣの存在によって示されるように、最後
の小さな訂正が、条件Ｃ０ＮＤ＜−〇）に基づいてなさ
れ、このため、この効宋は、条件付きインクリメンタ３
１０が、信号ライン３１４上を伝送される、スタックポ
インタレジスタ３０８におけるそのアドレスによって指
示された内容に関するＰ ＬＩ Ｓ Ｈを作成し、さら
に条件付き書込能動化（ＷＥ）を作成し、その後Ｃ０Ｎ
ＴＲ０Ｌ１００によって決定された条件付きコードＣ０
ＮＤに従ってＰＬＪＳＨを取消すということである。こ
の態様において、安定した読出／＠込デアドレス、信号
ライン３０６上に存在し、この信号ライン３０６は、条
件付きインクリメンタ３１０からスタックＲＡＭ３００
のＳ Ｔ Ａ ＣＫＡＤＤＲ人ツノへアドレスを通信す
る。 ＰｔＪＳｌ−１が要求されているということをＣ０ＮＴ
Ｒ０Ｌ１００が判断した場合に、表■の第２行において
要求されたＨＩＧＨ書込能動化（ＷＥ）信号は、Ｃ０Ｎ
ＴＲ０Ｌ１００によって発生しかつスタックＲＡ Ｍ
３００の書込（ＷＥ ＞能動化入力に通信される。、Ｐ
ＵＳＨが完了されていないということが判明すると、Ｃ
０ＮＴＲ０Ｌ１００は、ＷＥ倍信号発生せず、さらにス
タックＲＡＭ３００内で書込みが起こらず、スタックポ
インタレジスタ３０８もインクリメントされないであろ
う。 後者の結果は、表■の第３行にお１）るＣの記述項によ
って要求される。ＰＩＪＳＨが実行されないＱ）Ｔ−１
ＣＯＮ １− ＲＯＬ １００ ハ、ＬＯＷｒあルＣ０
ＮＤ（＝Ｃ）信号を受取り、それゆえにては１」ＩＣ目
−１である。したがって、ＤＥＣＲ信号列にお（プる第
３行の記述項を実行すると、Ｃ０ＮＴＲ０１１０（’）
は１条件付きデクリメンタ３１２の条件（＝ｊき）“ク
リーメント（（’、Ｄ）入力に与えられるＤＯＷＮ信号
を発生し、この信号は、デクリメンタ３１２を、条件イ
１きインクリメンタ３１０から信号ライン３０６上を通
って与えられた１つのスタックアドレスだけ減少させ、
されにその後デクリメンタ３１２は、このデクリメント
されたアドレスによって現在の内容を置換する。このデ
クリメントされた値は、スタックポインタの元の値に１
を加算しさらにその後１を減算したものであるが、さら
にその後条件付きデクリメンタ３１２から信号ライン３
１６を介してＳＰレジスタ３０８に伝えられ、ここでＳ
Ｐレジスタ３０８にロードされる。したがって、スタッ
クポインタレジスタ３０８の内容に変化は生じないであ
ろう。 Ｐ Ｕ Ｓ ｌ−１カ実行さレルト、Ｃ０ＮＴＲ０Ｌ１
００はデクリメンタ３１２のＣＤ入力にＤＯＷＮ信号を
与えないであろう。この信号の欠如は、デクリメンタ３
１２に、ライン３０６上でそれに与えられたスタックア
ドレスの値をデクリメントさせず、さらにデクリメンタ
３１２は単に、その現在の内容を、インクリメンタ３１
０によってインクリメントされたアドレスによって置換
える。このインクリメントされた値は、スタックポイン
タの元の値に１を加えたものであるが、さらにその後信
号ライン３１６を介してＳＰレジスタ３０８に伝えられ
、ここでそれはＳＰレジスタの古い内容を交換する。ス
タックポインタはこれによってＰｔ、Ｊ Ｓト（期間中
にインクリメン１〜される。 ンイク［＋プログラムシークンスコントローラ命令の１
つ（よ、スタックポインタ１３８の内容を０にリセット
さぜる。したがって、ＣＯＮ Ｔ ＲＯｌ−１００は、
リセットスタックポインタ（ＲＳ Ｔ ＳＰ）信号を発
生し、この信号はＳＰレジスタ３０８のＲＥＳＥＴ入力
に与えられ、これによって次のクロックパルス（ＣＬＫ
）を受信したときにＳＰレジスタ３０Ｂの内容を０にセ
ットする。ＳＰレジスタ３０Ｂは、その内容が２８に等
しくまたは２８を越えるときはいつでも内部的に信号を
発生し、さらにこの信号をコントローラ１０のほとんど
全（Ａ ＦＵＬＬ）出力端子に与える。 表■の第４および第５行に示されているように、情報ワ
ードがスタックＲＡＭ３００から読出されることを要求
するたびに、Ｃ０ＮＴＲ０Ｌ１００は、これらの条件下
において条件付きインクリメンタ３１０のＣ（Ｊ入力へ
のＵＰ信号を発生せず、さらにライン３１４上に与えら
れたアドレスの条件付きインクリメントは、インクリメ
ンタ３１０（よって実行されない。したがって、条例付
きＰＯＰ命令の実行期間中に、スタックＲＡＭ３００へ
の５ＴＡＣＫ ＡＤＤＲ入力上に与えられたアドレスは
、不変であり、したがって、スタックの現在のトップに
おける情報ワードはＲＡＭ３００から読出され、安定し
た読出アドレスが信号ライン３０６上に存在］゛るので
条件コードは正当である。 ＲＡＭ３００は、書込まれていないときには常に読出す
ことができるので、ＰＯＰが要求されていることをＣ０
ＮＴＲ０Ｌ １００が判断した場合には、Ｃ０ＮＴＲ０
Ｌ１００によってＬＯＷ書込信号（ＷＥ ＞信号が発生
し、さらにスタックＲＡＭ３００の書込（ＷＥ ）能動
化入力に伝えられる。 ＰＯＰが完了されて訃ないことが判明すると、Ｃ０ＮＴ
Ｒ０Ｌ１００はＷＥ倍信号発生せず、さらにスタックＲ
ＡＭ３００内で読出しが実行されず、スタックポインタ
レジスタ３０８もデクリメントされないであろう。後者
の結果は、表■の第５行における°“Ｃ″記述項によっ
て要求される。 １〕ＯＰは実行されないので、Ｃ０ＮＴ’ＲＯＬ１００
は、ＬＯＷである条件コード（ＣＯＮＤ）信号を発生し
、したがってＣはＬＯＷである。これらの条４１下にお
いて、Ｃ０ＮＴＲ０Ｌ １００によってＤＯＷＮ信号が
発生せず、したがってデクリメンタ３１６に対するＣＤ
入力はセットされず、デクリメントが実行されないであ
ろう。 ＰＯＰが要求すれると、Ｃ０ＮＴＲ０Ｌ １００によっ
てＤＯＷＮ信号が発生し、条件付きデクリメンタ３１２
のＣＤ入力に通過されるが、このデクリメンタ３１２は
、スタックポインタの現在の１〆ｊである、アドレスラ
イン３０６上の現在の値を、１だけデクリメントさせ、
さらに信号ライン３１Ｇを介してスタックポインタレジ
スタ３０８に伝えさせる。これによって、スタックポイ
ンタのデクリメン１を実行しかつＰＯＰを完了すること
ができる。 ＴＯＳレジスタ３０２は、スタックの１〜ツブとして機
能する。Ｌ Ｉ Ｆ、Ｏスタック１３０への各書込動作
は、スタックレジスタ３０２に書込まれたワードをスト
アすることと、同時に、１− ＯＳレジスタ３０２に以
前に書込まれたワードをスタックＲＡＭ３００にストア
することとから成り立っている。したがって、丁ＯＳレ
ジスタ３０２の出力ラインは、スタック出力ライン１４
０を形成する。 第２Ｂ図のＬＩＦ−０スタツク１３０が’ Ｐ ＯＰ
”されるときに、５ＴＡＣＫ ＰＯＩＮＴＥＲ１３８に
よって特定されたメモリロケーションの内容は読出され
かつデータ信号ライン３０４を介してＴＯＳレジスタ３
０２に伝えられる。 第２Ｂ図を再度参照すると、Ｓ Ｔ Ａ ＣＫ Ｐ ０
ＩＮＴＥＲ１３８の内容は、Ｃ０ＮＴＲ０Ｌ１００の制
御下にお【プφ、５ＴＡＣＫ ＯＵＴ ＭＵＸ１４２を
介するマイクロプログラムシーケンスコントローラ１０
のＤＡＴＡ−ＩＮ端子への伝送のために、Ｄ−バス１１
０上で利用可能である。 一定のマイクロ命令に応答して、Ｃ０ＮＴＲ０Ｌ１００
は出カスタツクポインタ制ｍ （ＯＳ Ｐ ＣＴ［）信
号を発生し、この信号は５ＴＡＣＫ ０（ＪＴ Ｍ（Ｊ
Ｘ１４２に与えられ、さらにＳＴＡＣＫＯＵＴ ＭＵＸ
１４２に、３ｌ−ＡＣＫ ＰＯＩＮ Ｔ Ｅ Ｒ１３８
からのライン上のアドレス信号を選択させる。上述のよ
うに、信号ＤＯＵＴＥＮの発生を通じて３−状態出力ド
ライバ１４４を能動化することによって、現在のスタッ
クポインタの値をコントローラ１０のＤＡＴＡ ＩＮ端
子まで通信させることができる。 Ｊａ優に、マイクロプログラムシーケンスコントローラ
１０には、５ＬＡＶＥ入力端子およびＥＲＲＯＲ出力端
子が設番プられている。 示されたように、割込要求信号がマイクロプログラムシ
ーケンスコントローラ１０によって受取られるときに、
ＬＩＦＯスタック１３０がマイクロ命令シーケンスにｖ
ｉ、帰するのに必要なアドレスリンケージをストアする
のに十分な余地を有しているかどうかを調べるためのテ
ストが実行されなければならない。したがって、Ａ Ｆ
ＵＩ−Ｌ信号またはスタックポインタレジスタの内容の
いずれかがアクセスされ、このため、割込が現在サービ
スされているかどうかに関する判断がなされ得る。 要約りると、マイクロプログラムシーケンスコントロー
ラ１０の動作は以下のように進行するニブランチを要求
していない無条件マイクロ命令の処理期間中に、ＡＤＤ
ＲＭＵＸ１１６は、そのｌＮ５ＴＲ２−３人力において
２つのマイクロ命令ビットを受取り、さらにそのＣ０Ｎ
Ｄ入力において、ＭＰＣレジスタ１５４から信号ライン
１５２を受取る入力を選択するテスＩ−条件信号を受取
る。同時に、ライン１６８上の信号は、３−状態出力ド
ライバ１６６に、ライン１６２上の１６−ピッドアドレ
ス出力をＹ−バス１６６上に与えさ辻る。したがって、
ＭＰＣレジスタ１５４に含まれかつその出力に存在する
アドレスは、マイクロプログラムシーケンスコントロー
ラ１０のＤＡＴＡ ＯＵＴ端子に通信される。 同時に、ＡＤＤＲＭＬＪＸ１１６（７）出力は、■ＮＴ
ｌ１ｉｌＪｌｌＩ信号の制御下において、ＡＤＤＲＭＵ
×出力をインクリメンタ１５８に通過させるＩＮＴ Ｍ
ＵＸ１７２の入力に結合される。このインクリメントさ
れたアドレスは、インクリメンタ１５８から信号ライン
１５６を介してＭＰＣレジスタ１５４０入力に伝えられ
る。し１〔がって、このアドレス発生サイクルの最後に
おいて、ＭＰＣレジスタ１５４はＣＬ Ｋ信号によって
能動化されてインクリメントされたアドレスをＭＰＣレ
ジスタ１５４にニスト７’！ｌ’る。ＡＤＤＲＭＵＸ１
１６、ＩＮＦ Ｍ（〕Ｘ１７２および出力ドライバ１６
４を介して通過するのに要する遅延時間の後に、インク
リメントされたアドレスは、マイクロプログラムメｒす
３２（第１図）に含まれる次のマイク［１命令に対する
アドレスを形成する。 無茶ｆ１ブランチマイクロ命令の処理期間中に、ＡＤＤ
ＲＭＵＸ１１６へ１７）ＩＮＳＴＲ２−，３人力におい
て受取られたビットは、ＡＤＤＲＭＵ×１１６に、ビッ
ト２および３において特定されたように、マイクロ命令
によって要求される特定のブランチに従ってライン１１
４．ｉｌｏ、１５０または１５２上の信号を受取る入力
を選択させる。たとえば、ブランチアドレスが、それぞ
れマイクプログラムシーケンスコントローラ１０のＤＡ
ＴＡ ＩＮ＠了またはＡＵＸ ＤΔ１°△−ＩＮ端子か
ら入力されることを命令する、ＧＯＴＯ−〇またはＧＯ
ＴＯ’Ａの形成の命令において、ＡＤＤＲＭＬＪＸ１１
６は、ライン１１０上で受取られたアドレスまたはライ
ン１５０上で受取られたアドレスのいずれかを選択する
であろう。コントロー１０のＤＡＴＡ ＯＵＴ端子への
このアドレスの通信およびＭＰＣレジスタ１５４のイン
クリメントは、無条件の、ブランチングではないマイク
ロ命令の処理期間中に、上述のように進行する。 処理されているマイクロ命令が、ブランチが一定のテス
ト条件において条件付きであることを要求するときに、
そしてその条件が存在する場合に、ＡＤＤＲＭＬＪＸ１
１６Ｌｌｔ、そ（７）ＣＯＮＤ入力において適当な制御
信号を受取り、ライン１１４゜１１０．１５０．１４０
または１５２上に存在するブランチアドレスのいずれか
の選択を実行させる。もしも適当な条件付き制御信号が
存在しなければ、ＡＤＤＲＭＵＸ１１６は、ＭＰＣレジ
スタ１１へ４からライン１５２」−に存在する次のアト
１ノスを選択させる。いずれの場合においても、選択さ
ｆｔだアドレスのコントローラ１０のＤＡＴＡ−−Ｏｔ
、Ｊ ＋一端子に対する通信およびＭＰＣレジスタ１５
４のインクリメントは、他の命令タイプと同様に進行す
る。 一定のマイクロ命令は、ダウンカウンタ１２０が、たと
えばＦＯＲＤという値でロードされることを要求し、ま
たは、たとえばＣＡＬＬ Ａのような値がＬＩＦＯスタ
ック１３０上にブッシコされることを要求Ｊ゛る。前者
の場合に、ダウンカウンタ１２０は、マイクロブミグラ
ムシーケンスコントローラ１０のＤＡＴＡ ＩＮ端子か
ら信号ライン１１０を受取る入力を選択するＣＭＵＸＣ
Ｔ Ｌ信号をｃＯＮＴＲＯＬｌ ００７’１８６受取る
ときに、Ｃ−ＭＵＸ１１８によって通過させられる１６
−ピッドワードで０−ドされる。（他のオプションは、
ＬＩＦＯスタック１３０からの信号ライン１４０の受信
を含む）。この場合、ＬＩＦＯスタック１３０は、ＭＰ
Ｃレジスタ１５４からの信号ライン１５２を受取る入力
を選択するＳＴＫＭＵ Ｘ ＣＴ Ｌ信号をＣ０ＮＴＲ
０Ｌ １００から受取るときに、５ＴＡＣＫ Ｍ（ＪＸ
１３２によって通過された１６−ビン１〜ワードでロー
ドされる。 （他のオプションは、コントローラ１０のＤ Ａ １−
Ａ ＩＮｍ子からの信号ライン１１０の受信と、ダウン
カウンタ１２０からの信号ライン１２２の受信と、割込
復帰アドレスレジスタ１７５がらの信号ラインの受信と
を含んでいる）。 一定のマイク［１命令は、マイクロプログラムシーケン
スコントロ〜う１０のアドレス比較の特徴を能動化しま
たは不能化づる。能動化タイプの命令を処理するときに
、Ｃ０ＮＴＲ０Ｌ１００によって発生した制御信号は、
コンパレータレジスタ１２８によって受取られてコン１
〜ローラ１０のＤＡＴＡ ＩＮ端子からの信号ライン１
１０上のデータをロードさせる。 スタックポインタ１３８の現在の値またはＬＩＦＯスタ
ック１３０の］−ツブは、コントローラ１０のＤＡＴＡ
ＩＮ端子への伝送のために双方向Ｄ−バス１１０上に
存在することができる。すべてのマイクロ命令は、コン
トローラ１０のＯＥ 。 入力端子をＨＩＧＨに保持させて、これによってライン
１４８上のＤＯｔＪＴＥＮ信号を３−状態出力ドライバ
１４４によって受取らせることができ、したがってドラ
イバ１４４はＤＯＵＴＥＮ信号によって能動化される。 したがって、スタック出力°フルチプレクサ（ＳＴＡＣ
；Ｋ ＯＵＴ ＭＵＸ）１４２の出力ラインは、ドライ
バ１４４を介してコント［＋−ラ１０のＤＡＴＡ ＩＮ
ｆ４子に結合される。これらのマイクロ命令のすべての
うちの１つを除くすべての命令に対する処理は、Ｃ０Ｎ
ＴＲ０Ｌ１００に、０８ＰＣＴＬ信号を発生させ、５Ｔ
ＡＣＫ ＯＵＴ 、ＭＵＸ１４２に、スタックメモリ１
３６からの信号ライン１．４０またはスタックポインタ
１３８からの信号ラインのいずれかを受取る入力を選択
させる。 ？イクロプログラムシーケンスコントローラ１０は、割
込要求（ＩＮＴＲ）入力端子において受取られた信号に
よって現在のタイミングサイクルの完了において割込さ
れ得る。そのような割込要求が受取られたときに、それ
は割込０シック回路１７６の割込人力１．に伝えられる
。割込ロジック回路１７６はまた、コントローラ１０の
３つの仙の入力端子、すなわち；入力■２への割込能動
化（ＩＮＴＥＮ）入力端子、入力１．へのリセット（Ｒ
ＥＳＥＴ）入力端子および入力Ｉ４への前述のＨＯＬＤ
入力端子において受取られた割込入力ｆ２．［、および
ｒ、信号と通信する。回路１７６は、もしもコントロー
ラ１０が能動化されて割込を受取りかつリセットまたは
ホールドされていなければ、すなわちＩＮＴＥＮがＨＩ
ＧＨでありか−） ＲＥ’Ｓ Ｅ ＴおよびＨｏＬＤが
ＬＯＷであれば、割込要求を受入れる。 上述のように、割込が開始されずかつシーケンスコント
ローラ１０が従属モードにおいて作動されずかつ保持さ
れていないときに、ブランチアドレスは、ＡＤＤＲＭＵ
Ｘ出カシカライン１６２Ｙ−バス１６６および３−状態
出力ドライバ１６４を介してＤ Ａ ＴＡ−ＯＬＪＴ端
子に伝えられる。 マイクロプログラムシーケンスコントローラ１０によっ
て割込が処理されるべきときに、すなわちｌ−１１０）
Ｉ信号がｌＮＴＲ入力において受取られるとき（および
、上述のように、Ｉ Ｎ Ｔ Ｅ ＮがＨＩ Ｇ ｌ−
Ｉ Ｆ アリ、ＲＥＳＥＴＪ５Ｊ：びＨＯＬＤがり。 Ｗであるとき）、割込ロジック回路１７６は、割込（Ｉ
ＮＴ）信号をしＯＷがらＨＩＧＩ−１へ変化さ１ｉ、さ
らにこのｌ−１１Ｇ ｌ−１信号はライン１７８を介し
てＩ Ｎ Ｔ Ｍ １．Ｊ ’Ｘ １７２に通信され、
これは△Ｄｉ）ＲＭＩＪＸ１１６がらＹ−バス１６６お
よび信号ライン１７４を介してインクリメンタ１５８お
よびコンパレータ１２９に至るアドレス通信経路を不能
化する。さらに、Ｙ−バス３−状態出力ドライバ１６４
は、割込［ｌシック回路１７４によって光／４ＥするＨ
ＩＧＩ−１１Ｎ−ｒ信号に応答して、ライン１６８に沿
ってドライバ１６４にＩＯＷ信号を送るＮ ＯＲゲート
１７０のために不能化される。２３らに、これらの条件
下において、割込ロジック回路１７６は、受取られた入
力を］−ド化し、か′つジイン１７８上をＩＮＴ ＭＵ
Ｘ１７２に通信される割込信号（ＩＮＴ）を発コーし、
このためＴＮＴ ＭＬＩＸ１７．２へのブランチアドレ
ス入力は、信号ライン１７４に沿ってインクリメンタ１
５８およびコンパレータ１２９に通過させられる。 したがって、ライン１７８上のＩＮ’Ｔ信号の存在は、
ＩＮＴ ＭＬＪＸ’１７２に、コントローラ１０ （７
） Ｄ Ａ Ｔ Ａ ＯＵ Ｔ ＠ｔ 子カラノ’ｌｉ
ｔ 方向Ｙ −ｔ＜ ス１６６上の信号、すなわち割込
アドレスを受取る入力を選択させる。この割込アドレス
はさらにその後、ＩＮ−ｒ ＭＵＸ１７２の出力信号ラ
イン１７４を介してインクリメンタ１５８およびコンパ
レータ１２９に伝えられる。 （Ａ、ＤＤＲＭＵＸ１１６からのアドレスは、それを割
込復帰アドレスレジスタ１７５にストアすることによっ
て蓄えられ、ここで、次のサイクル期間中に５ＴＡｃＫ
ＭＬＩＸ１３４を介しｉ’ＬＩＦＯスタック１３０上
へ自動的にブツシュされる）。インクリメンタ１５８に
おける割込アドレスの存在は、次のマイクロ命令を、割
込ルーチンの最初になるようにコントローラによって処
理させる。 マイクロプログラムシーケンスコント［１−ラ１０は、
他方のコントローラ１０ど並行しで作動され、このため
この相互接続おＪ：び内部機能の双方にお番）る欠陥が
検出され得る。この主／従椙成において、１つのコント
ローラは従として指定され。 さらに１−１１０ Ｈ信号がその従入力端子に与えられ
る３、さらに、Ｅ ＲＲＯＲ端子を除くぞのずべての出
力端子は、伯のコン１〜ローラの対応する出力端ｆに接
続される。他のコントローラは主コントローラであり、
正常に作動する。主および従コント１“１−ラの双方に
同一の入Ｊノ信号を与えることによって、従コン１−〇
−ラは、それぞれの動作を比較Ｉノ、さらに、コントロ
ーラのいずれかにおレノる故障を示す差が検出されると
きはいつでも、Ｅ、ＲＲＯＲ信号が従コントローラによ
って発生する。 Ｃ１飢灸Ｕ釦 ６４の命令の以下の集合が、実行されるべき次のマイク
ロ命令のアドレスを選択するために、マイクロプログラ
ムシーケンスコントローラ１ｏによって用いられる。こ
の命令は、パスカル（ｐ’ａｓｃａｌ ）およびｐ ｌ
−−ｉのようなハイレベルの言語におけるデジタルコン
ピュータのプログラミングにおいて従来広く採用されて
いる゛構成されたプログラミング（３ｔｒｕｃｔｕｒｅ
ｄ ｐ ｒｏｇｒａｎｕｎｉｎｇ） ”の原理を支持す
るタイプの命令である。 ６４０マイクロ命令の集合は、以下の表ＩＶにおいて示
されるように、位置４および５におけるビットの値に基
づいて、各々１６の命令からなる４つのクラスから成り
立っている。 表 ＩＶ ＯＯ条件付きシーケンス制御 ０１ ｔｌｉ性の反転された条件付きシーケンス制御 １０ 無条件シーケンス制御 １１ 暗黙継続を伴なう特殊機能 示されているように、命令の実行が命令自身に０．７／
依（Ｃ７１るという意味で、３２の命令が無条件Ｕ：あ
る。ざらに、残りの３２の条件句き命令は、外部の、１
：−夕に依存する条件によって部分的に制御され、特に
、これらの命令の実行は、Ｃ０Ｎ１１犬０１．１００（
第２Ａ図）のＴＥＳＴ入力に与えられた信号の状態に依
存している。また、一定の命令は、ダウンカウンタ１２
０の内容によって部分的に制御される効果を有している
。コン１〜ローラ１０の命令の集合によって用いられる
特定のマイクロ命令フォーマットと、先行技術のコン１
−ローラとは異なって、命令のタイプを決定する命令ビ
ットが△ＤＤＲＭＩＪＸ１１６に直接与えられるという
事実のために、どのタイプの命令、すなわちブランチま
たＧ［続のいずれが処理されているかについての検出は
、マイクロ命令ビットＩ、および■、にのみ依存してい
るので、容易に行なわれる。 先行技術のコントローラは、それらの命令の集合が論理
的に関係付けられた命令のサブセットに構成されていな
かったので、“継続″命令の存在を容易に検出すること
ができなかった。これは、そのすべてが単に継続であり
、したがって１つを除いてすべてが未使用であった命令
コードのサプセッ］〜を有する先行技術のコントローラ
をもたらした。用いられた１つの＝１−ドにはＮｏ Ｏ
Ｐ二〜モニックが与えら−れた。この発明のコン１〜ロ
ーラは、１に等しいビット■５および■、を有する命令
を容易に検出し、さらに１５の伯の方法では未使用のオ
ペレーションコードを用いて、追加の時間を要求するこ
となく、付加的な特殊機能を実行する。その結果は、１
６のいわゆる゛特殊ｇＭ能″命令および１６の真の゛無
条件″命令である。 条件付き命令においで、（第１図のデータ処理回路１２
によって実行された）データに依存するテストの結果は
、ステータスレジスタ１８（第１図）のＣＴ出力に現わ
れ、さらにステータス信号ライン４４（第１図）を介し
てマイクロプログラムシーケンスコントローラ１０のテ
スト入力Ｔ。 −丁１．に伝えられる。 Ｃ０ＮＴＲ０Ｌ１００のＴＥＳ’Ｔ入力に与えられるべ
き特定のテストは、上述の表■に従って、−１ン（−ロ
ーラ入力Ｓｏ、８１．８２およびＳ３によって選択され
、さらに、汎用ＴＯ，Ｔ１．・・・。 −［７人力と、データ処理回路１２によって発生したデ
ータに依存したテスｈ ７ ａ 、 ＝・、 Ｔ 、１
とのいくつかの組合わせである。８０，８１．８２およ
びＳ３情報は、パイプラインレジスタ３６に含まれると
きにマイクロ命令を伴い、コントローラデータバス４０
によってコントローラ１０のｓｏ。 Ｓｌ、８２およびＳ３人力に伝えられ、さらにそこから
ＴＥＳＴ ＭＬＪＸ１０２に伝えられる。 しばしば、マイクロ命令は、Ｃ０ＮＴＲ０Ｌ１００のＴ
ＥＳＴ入力おいて受取られた信号に基づいて条件付けら
れた１、２つの可能な機能のうちの一方を要求し、特殊
なオプションが選択されることが望まれるであろう。こ
の場合、もしもデスト人力おいて受取られた信号、ｆｌ
ＨＩＧＨであれば、対応づるテストは、通過させられた
ものと考えられる。これは、真の極性と呼ばれ、この命
令によって特定された機能が発生する。代わりに、もし
もテストが失敗すれば、対応するテスト入力はＬＯＷと
なり、さらに（命令において特定された、しばしば次に
続いて生じたマイク０命令の実行である）代わりの機能
が生じる。テスト入力において受取られた信号の極性は
、表ＩＶの第２行において示された命令のクラスにおけ
る各マイクロ命令によって補われる。無条件および条件
付き命令の以下の議論のために、第１行において示され
たクラスのマイクロ命令のみが説明される。 特定の命令を同定するために６ビツト（Ｉ５゜１４、Ｉ
３．！２．［１，ｔｏ）において用いられるビットの割
当ては、各命令二一モニツクに従う括弧の中に示された
表現に含まれている。 ＧＯＴＯＤ命令は、Ｄ−バス’１１０ （第２Ａ図）か
らブランデアドレスを取出づ一能カをもたらしている。 したがって、ＧＯＴＯＤ命令がパイプラインレジスタ３
６（第１図）に含まれているときに、このブランチアド
レスは、命令フ・ｒ−ルドにあり、さらにこの命令フィ
ールドは、コントローラデータバス４０によってマイク
ロプログラムシーケンスコントローラ１０のＤＡＴＡ
ＩＮ入力に伝えられ、さらにそこから、内部Ｄ−バス１
１０ｔ［ｌ、ＴＡＤＤＲＭＬＩＸ１１６に伝えられる。 Ｃ０ＮＴＲ０Ｌ１００のＴＥＳＴ入力に与えられた信号
に従ッテ、ＡＤＤＲＭＬＪＸ１１６は、もしもＴＥＳＴ
信号が）ＩＩＧＨであれば内部Ｄ−バス１１０を、また
はもしもＴＥＳＴ信号が１−ＯＷであれば、信号ライン
１５２を介してＭ ＰＣレジスタ１５４にＪ一つて与え
られる、次のマイクロ命令アドレスとなるアドレスを選
択するであろう。 ＣＡＡＬ Ｄ命令は、マイクロコ−ドルーチンを条件付
きで呼出し、さらに呼出マイクロ命令シーケンスへの復
帰リンケージを確立するために用いられている。ＣＡＬ
Ｌ Ｄ命令がパイプライン１、ノジスタ３６に含まれる
ときに、マイクロコードルーチンにおける第１の命令の
アドレスを有する命令の一部は、コントローラデータバ
ス４０によって、マイクロプログラムシーケンスコント
ローラ１０のＤＡＴＡ ＩＮ入力に伝えられ、さらにそ
こから、内部Ｄ−バス１１０を介して△ＤＤＲＭＬＪＸ
１１６に伝えられる。 もしも、ＣＯＮ丁ＲＯＬ １００がそのＴＥＳＴ入力に
おいて、Ｈｌ、ＧＨである信号を受取れば、Ｄ−バス１
１０上に現われるブランチアドレスが選択されて、マイ
ク［１プログラムコントローラ１０のＤＡＴＡ−０１Ｊ
Ｔ ＠子に与えられるであろう。 これは、マイクロコードルーチンに、次のクロックサイ
クル上での実行を開始さぜるであろう。最終的に、この
ルーチンは終了し、さらにルーチンを呼出した命令の次
に生じたマイクロ命令への復帰が行なわれなければなら
ないであろう。ＣＡＬＬＤ命令は、５ＡＴＣ，Ｋ ＰＯ
ＩＮＴＥＲ１３８に与えられるＤ ＯＷ Ｎ ＩＩＪ
ａｌｌ信号を発生するＣ０ＮＴＰＯ＋−１００によって
特定されるとすぐに、このいわゆる復帰リンケージを自
動的に確立する。 上述のように、ＣＡＬＬ Ｄ命令の特定は、ＣＯＮ ’
Ｔ ＲＯｆ １００に、スタックマルヂプレクサ制御（
ＳＴＫＭｔＪＸＣＴＬ）信号を発生させ、この信号ハ、
５ＴＡＣＫ ＭｔＪＸｌ、３２ｋｍ与エラｔＬ、Ｓ Ｔ
Ａ ＣＫ Ｍ ｊＪ Ｘ １３２に、ＬＩＦＯスタッ
クメモリ１３６にりえられるべき、ＭＰＯレジスク１５
４からのライン１５２上のアドレス信号を選択させる。 、Ｃ０ＮＴＲ０Ｌ１００が、Ｐ（ＪＳＨが要求されてい
ることを判断するときに、ｌ−１１０Ｈｉｌｌ込能動化
（Ｗ ｒＥ ＞信号は、Ｃ０ＮＩＲＣ’）ｔｌｏｏｌ−
二よ−）て光ノ１し、さらにＬＩＦＯスタ・ンクメモリ
１３６のＷ Ｆ Ｎ入力に伝えられ、ここで、信号ライ
ン１５２上の出力、すなわち現在実行されている命令の
アドレスに１を加えたＭＰＣレジスタ１５４の内容、１
なわら復帰リンケージはＬＩＦＯスタックメモリ１３６
上にブツシュされるであろう。 もしも、Ｃ０ＮＴＲ０Ｌ１００が、上述のよう１１″Ｅ
ＳＴ信号が）−１１ＧＩ−１でないことを判断するなら
ば、書込能動化（ＷＥ＞信号は発生せず、さらに条件付
きＰ ＬＪ Ｓ ｌ−１は、Ｃ０ＮＴＲ０Ｌ１００で発
生したＤＯＷＮ信号をスタックポインタ１３８に与える
ことによって取消されるであろう。さらに、ＡＤＤＲＭ
ＩＪＸ１１６におけるＣ０ＮＤ信号の欠如のために、Ｍ
ＰＣレジスタ１５４によって信号ライン１５２を介して
与えられたアドレスは、ＡＤＤＲＭＬＪＸ１１６によっ
て選択されてコントローラ１０のＤＡＴＡ ’（］ＪＴ
端子に与えられるであろう。 このＥＸＩＴ Ｄマイクロ命令は、ループを終了させか
つスタックを維持する。この命令は、その値が現在のし
ＩＦＯスタックのトップにストアされているアドレスに
おいて開始するループが確立されたということを保証す
る。この値は、以下に説明されるように、ＥＮＤ ＬＯ
ＯＰマイクロ命令によって用いられて、ループにおける
すべての先行する命令が実行されたときにループの開始
に転送されて戻される。 ＦＸｒｌ’Ｄ命令は、このループの中で発生し、さらに
（の実行時に、ＣＯＮ −ｒ ＲＯＬ、 １００にその
ｌ ＩＥ Ｓ １入力をサンプリングさせる。もしも、
１トＳ下信号がＨＩＧＩ−１であれば、コントローラデ
ータバス４０によってコントローラ１０のＤＡＴＡＩＮ
端子に通信されかつＤ−バス１１０上に与えられたブラ
ンチアドレスは、ＡＤＤＲＭｔＪＸ１１６に与えられた
Ｃ０ＮＤ信号の制御下において、選択されてコントロー
ラ１０のＤＡＴＡＯ（ＪＴ端子に与えられる。さらに、
この機能はループを終了させるので、ループの開始アド
レスはもはや必要ではなく、さらにそれはＬＩＦＯスタ
ックメモリ１３６からＰＯＰ処理されるべきである。こ
れは、スタンクポインタ１３８をデクリメントすること
によって実行される。 ＥＸＩＴ ｏｓ令を用いる上述の命令シーケンスは、ル
ープ内でい（つかのテスト条件が順番にリンプリングさ
れ、かつマイクロプログラムコントローラ１０が、命令
の他のシーケンスに先行する前にこのテスト条件のどれ
かが発生することを待機するときに非常に有用である。 先行−４６命令の説明と同様に、テストされた条件が発
生しないことをＣ０ＮＴＲ０Ｌ１００が判断する場合に
、ＡＤＤＲＭｔＪＸ”１１６におけるＣ０ＮＤ信号の欠
如は、信号ライン１５２を介してＭＰＣレジスタ１５４
によって与えられたアドレスを、Ａｔ）ＯＲＭｔＪＸ１
１６によって選択させてコントローラ１０のＤＡＴＡ
０ＵＴｉｉｔ子に与えさせる。 ＥＮＤ ＦＯＲＤマイクロ命令は、ダウンカウンタ１２
０のデクリメント能力を利用してループが実行される回
数を制御する。そのようなループは、ハイレベルの言語
において、Ｉ＝Ｎ Ｄ。 ＷＮ Ｔｏ Ｉ Ｄｏ・・・ＥＮＤという形態をとる。 有用であるためには、ループの第１のマイクロ命令のす
ぐ前のマイクロ命令は計数値（Ｎ）をダウンカウンタ１
２０にロードしなければならない。 これは、いくつかの゛特殊機能”マイクロ命令のどれに
よっても、たとえば以下に説明されるし、ＯＡＤ Ｄま
たはＬＯ△ＤＡによって実行され得る。 ＦＮＤ ＦＯＲＤマイクロ命令は、ダウンカウンタ１２
０によって制御されるループの最後の命令となるであろ
う。それが実行されるごとに、それＬｔＣＯＮＴＲＯＬ
ｌ ００に、そのＴＥｓＴ入力をサンプリングさせるで
あろう。その結果生じたＣ０ＮＤ信号は、もしも１−
Ｅ Ｓ Ｔ信Ｍが１−１１０ト１であり、ダウンカウン
タ１２０によって保持されている計数値がＯＮＥと異な
るならばト１１ Ｇ Ｈとなるであう。この場合、Ｃ０
ＮＴＲ０Ｌ１００はＤＥＣＲ信号を発生し、この信号は
ダウンカウンタ１２０のＤＥＣ入力に与えられてその値
を１ずつデクリメントさせ、さらにＡＤＤＲＭ（ＪＸ１
１６に与えられたＧＯＮＯ信号の制御下において、ＡＤ
ＤＲＭＬＩＸ１１６Ｇ、ｔ、コントローラデータバス４
０を介してコントローラ１０のＤＡＴＡ ＪＮｍ子に伝
えられかつＤ−バス１１０上に与えられたブランチアド
レスを選択してＤＡＴＡＯＵＴ端子に与えるひあろう。 パイプラインレジスタ３６におけるＥＮＤ ＦＯＲＤマ
イクロ命令は、その命令フィールドにおいて、コントロ
ーラパス４０を介してマイクロプログラムシーケンスコ
ントローラ１０のＤＡＴＡ−ＩＮ入力に与えられるであ
ろうループの第１のマイクロ命令のアドレスを含んでい
るので、この機能は、他方の繰返しのためのループの開
始への復帰を引き起こす。 もしもＯＮＥの計数値が検出され、さらにそのＣ０ＮＦ
入力に４５いｒＣＯＮ、ＴＲ０Ｌ１００Ｇ、：転送され
、またはＴＥＳＴ信号がＬＯＷであれば、Ｃ０ＮＴＲ０
Ｌ１００は、ＬＯＷ Ｃ０ＮＤ信号を発生し、さらにＤ
ＥＣＲ信号を発生し、ダウンカウンタ１２０にその値を
デクリメントさせるが、ｔ−ＯＷ ＣＯＮ Ｄ （ｇ
＠ 〕ＩＩＪ ＩＩｒＩ下ニｅ イｒ、Ａ［）ＤＲＭＬ
ＩＸ１１６は、ＭＰＣレジスタ１５４からライン１５２
上をそこに伝えられるフランチアドレスを選択するであ
ろう。したがって、ＥＮＤＦＯＲＤ命令がループにおい
て最後であるときに、ＭＰＣレジスタ１５４は、ループ
の次に続いて生じるマイクロ命令のアドレスを含み、ル
ープから出ることに対応している。 一゛ びＭ−に基づく条件付き命令： マイクロプログラムシーケンスコントローラに対り゛る
命令の集合は、ＧＯＴＯＡ（０００１００）、ＣＡＬＬ
Ａ（０００１０１）、ＥＸＩＴ△（０００１１０）お
よびＥＮＤ ＦＯＲＡ（０００１１１）マイクロ命令を
含むが、これらのマイクロ命令は、ブランチアドレスが
Ｄ−パスライン１１０上の信号からＡＤＤＲＭＵＸ１１
６によって選択されるものとして説明されたときに、対
応する“′Ａ″マイクロ命令がＡＤＤＲＭＵＸ１１６に
Ａ−パスライン１５０上の信号を選択させるということ
を除くづべての点において、それぞれＧＯＴＯＤ、ＣＡ
ＬＬ Ｄ、ＥＸＩＴ−りおよびＥＮＤ ＦＯＲＤ命令と
同様に動作１゛る。 マイクロ命令の集合はまた、ＧＯＴＯＭ （００１００
０）、ＣΔｌ−Ｌ Ｍ（００１００１）。 ＥＸＩＬ Ｍ（００１０１０）ｔ’ｊよびＥＮＤ ＦＯ
ＲＭ（００１０１１）マイクロ命令を含むが、これらの
マイクロ命令は、ブランチアドレスがＤ−パスライン１
１０上の信号からＡＤＤＲＭＩＪ×１１６によって選択
されているものとして説明されたときに、対応するマル
チウェイＩＩ Ｎ、Ｉ Ｉ＋マイクロ命令がＡＤＤＲＭ
ｔＪＸ１１６に信号ライン１１４上の信号を選択させる
ということを除くすべての点において、それぞれＧＯＴ
ＯＤ、ＣＡＬＬ Ｄ、ＥＸＩＴ Ｄ、、９よびＥＮｌ）
ＦＯＲＤマイク日命令と同様に動作する。上述のよう
に、第３図を参照すると、ライン１１４上の信号は、４
つのマルチウェイ入力ＭＯ，Ｍ１．Ｍ２およびＭ３から
なる１つの集合上に存在する４つの最下位ビットと、Ｄ
−パスライン１１０ｂ上に存在する１２の最上位ビット
との組合わせから構成されている。組合されるべき４つ
のマルチウェイ入力のうちの特定の１つは、バイブライ
ンレジスタ３６における特定の゛Ｍ″マイクロ命令によ
って決定され、これはその命令フィールドにおいて、コ
ントローラバス４０を介してマイクロプログラムシーケ
ンスコントローラ１０のＤＡＴＡ ＩＮ入力に通信され
た１６−ピッドワードを含むであろう。このワードの最
下位２ビツトは、信号ライン１１０ａ（第２Ａ図）を介
してマルチウェイＭＵＸ１１２に与えられ、さらに、マ
ルチウェイＭＵＸ１１２がＤ−パスライン１１０ｂ−に
の最−Ｌ位１２ビットと組合わせてライン１１４上のＡ
ＤＤＲＭ（ＪＸ１１６への入力を形成覆る特定の４−ピ
ッ１〜マルチウ工イ入力信号を選択させる。したがって
、マルチウェイマイクロ命令は、Ｄ−バスうイン１１０
上に存在する１６−ピッドアドレスの−） ＜ＣＩ ４
ビツトを変更することによって得ることができる１６の
ロケ−、ジョンのどれにでもジャンプさせる。この特徴
は、ハイレベル言語のＣＡＳＦ命令文を実行する際に有
用である。 ＥＮＤ ＬＯＯＰ命令は、テスト条件が満足されている
期間中にのみ実行されるであろうループを終了さゼるた
めに用いられる。そのようなループは、ハイレベルの言
語において、ＲＥ Ｐ Ｅ Ａ Ｔ・・・Ｕ Ｎ Ｔ
Ｉ 、ＬまたはＷＨＩＬＥ・・・Ｄｏの形態をとる。、
ＥＮＤ ＬＯＯＰ命令は、ループへ入ることに先行する
命令が第１のループ命令のアドレスをＬ Ｉ ＦＯスタ
ックメモリ１３６−ににＰＵＳＨＬ、たということを仮
定する。ＥＮＤ ＬＯＯＰ命令は、ループにおける最後
の命令であり、さらにそれが実行されるごとに、それは
、Ｃ０ＮＴＲ０Ｌ１００に、満たされるべきテスト条件
がを表わすＴＥＳＴ入力をサンプリングさせる。もしも
この信号がＨＩＧＨであれば、ループは反復されなけれ
ばならず、さらにＴ Ｅ Ｓ、Ｔ信号と、ＡＤＤＲＭＵ
ｘ１’＋６に与えられる１２およびＩ３マイクロ命令と
の制御下において、ＡＤＤＲＭＬＩＸ１１６は、ＬＩＦ
Ｏメモリスタック１３６のトップから信号ライン１４０
を介してそこに伝えられたブランチアドレスを選択して
コントローラ１０のＤＡＴＡ ＯＵＴ＃子上に与えるで
あろう。ループ命令の第１のアドレスはスタック１３６
上にＰ（ＪＳ１−１されたので、こねはループの反復を
もたらり。 もしも王［Ｓ丁信号がＬ ＯＷであれば、このル−１は
終了されな【プればならず、実行は、ＥＮＤ−ｔ、 Ｏ
ＯＰ命令に続いて生じる次の命令まで通過さ１！ること
である。しＯＷ Ｃ０ＮＤ信号の結果とし−Ｃ１ΔＤＤ
ＲＭＬＩＸ１１６は、ＭＰＣレジスタ１５４から信号ラ
イン１５２を介してそこに伝えられたブランデアドレス
を選択し、したがってループの終了を実現するであろう
。さらに、ＬＯＷ Ｃ０ＮＤ信号に応答して、Ｃ０ＮＴ
Ｒ０ＬＩ００は、スタックポインタ１３８へのＤＯＷＮ
信号を発生し、これによってスタックポインタをデクリ
メントして、ループの第１のマイクロ命令のアドレスを
、Ｌ Ｊ Ｆ Ｑスタックメモリ１３６から除去させる
。このスタックの維持は、ネストされたループの可能性
によって命令され、このループの各々はそれ自身の開始
命令アドレスを備えている。実行が内部ループの範囲の
外へ通過するときに、次の最も内側のループの開始アド
レスは、［ＩＦＯスタックメモリ１３６のトップ上にな
番）ればならない。 ＣＡＬＬ Ｃ０ＲＯＬＩＴＩＮＥマイクロ命令は、その
名称が示しているように、他方の」ルーチンからコル−
チンを呼出すために用いられる。この命令は条件付きで
あるので、この呼出しはＣ０ＮＴＲ０Ｌ１００に与えら
れたＴＥＳ丁信号に基づいて条件付４ノられる。この命
令は必ずしもその開始においてコル−チンを呼出さない
が、この命令は、マイクロプログラムされたスイッチに
よる２つのプロセス間のプロセススイッチのように機能
する。ＭＰＣ１５４の内容（現在の処理のアドレス）お
よびＴＯ８３０２の内容（休止処理のアドレス）のスワ
ップが実行される。ＣＡＬＬ Ｃ０ＲＯＩＪＴＩＮＥ命
令の実行は、呼出されるべきコル−チンのマイクロ命令
のアドレスをＰ Ｕ Ｓ ｌ−Ｉ した命令によって先
行されなければならない。ＣＡＬＬ Ｃ０ＲＯＵＴＩＮ
Ｅ命令が実行されるときにＴＥＳＴ信号がＨＩ Ｇ Ｈ
であれば、△ＤＤＲＭｔＪＸ１１６は、ＬＩＦＯスタッ
クメモリ１３６のトップから信号ライン１４０上を介し
てそこに通信されるブランチアドレスを選択するであろ
う。 このアドレスは、呼出されたコル−チン内の開始ポイン
トとなり、さらにコントローラ１０のＯＡ−「八−０Ｕ
Ｔ端子に対するＡＤＤ−ＲＭＵＸ１１６によって与えら
れたときに、コル−チンのマイクロ命令は次のクロック
サイクルにおいて実行されるであろう。 同時に、アドレスリンケージは、呼出されたコル−チン
から復帰させために確立されなければならない。それゆ
えに、マイクロプログラムシーケンスコントローラ１０
によるＣＡＬＬ Ｃ０ＲＯＵＴＩＮＥマイクロ命令の実
行は、呼出されたコルーチンの開始アドレスであろうＬ
ＩＦＯスタックメモリ１３６の内容の現在のトップを・
ＭＰＣレジスタ１５４の現在の値で置換えることを含み
、このため、実行が割込された呼出コル−チンにおける
ポイントへの後のｌ！帰が、ＣＡＬＬ Ｃ０ＲＯＵＴＩ
ＮＦ命令を再度用いてＩ−ＩＦＯスタック１３６のトッ
プにおけるアドレスを介して完了される。したがって、
もしもＣ０ＮＴＲ０Ｌ１００へのＴ Ｅ Ｓ Ｔ入力が
ＨＩ Ｇ Ｈであれば、それは、Ｓ’ｒＫＭＵＸｃＴＬ
（Ｌ号を発生し、コレｉｓ Ｓ Ｔ−ＡＣＫ ＭＬＪＸ
１３２に与えられて、ＳＴＡＣＫＭＵＸｌ、：、ＭＰＣ
レジスｊ１５４から５イ：／１５２上の信号を選択して
スタック１３６のトップ上に読出させ、Ｃ０ＮＴ’ＲＯ
Ｌ１００は、これらの状況下において、ＵＰまたＷＥ倍
信号発生せず、このため、スタックの内容の現在のトッ
プＧ、ｔ ｔｈ失され、呼出ルーチンへの復帰アドレス
は、呼出されたサブルーチンの開始アドレスを置換える
。 すべての条件付きマイクロ命令と同様に、もしもＣＡＬ
Ｌ Ｃ０ＲＯＵＴＩＮＥが実行されるときにＴＥＳＴ信
号がしＯＷであれば、ＡＤＤＲＭ（ＪＸｌ １６Ｇ、ｔ
、ＭＰＣレジスタ１５４内に含まれる。アドレスを選択
してコントローラ１ｏのＤＡＴＡ ０ｔＪＴ＃子に与え
、このため、次に続いて生じた命令は、次のクロックサ
イクルＪＦＪ間中に実行されるであろう。 Ｃ０ＮＴＲ０Ｌ １００に与えられた１’ Ｅ Ｓ Ｔ
信号に関して条件付けられたように、ＣＡＬｌ、Ｄ。 ＣＡＬＬ−△、またはＣＡＬＬ、Ｍによって呼出された
サブルーチン内で出会うとぎに、ＲＥＴＬＩＲＮ命令は
、サブルーチンを呼出した、ＣＡＬＬ−り、Ｃ△ｌ−Ｌ
、ＡまたはＣＡＬＬ Ｍ命令の次に続いて生じた呼出ル
ーチンにおける命令に復帰するであろう。したがって、
もしもＲＦＴＵＲＮ命令の実行期間中に、ＣＯＮ丁ＲＯ
ｌ−１００へのＴＥＳＴ入力がＨＩＧＨであれば、ＡＤ
ＤＲＭＵＸ１１６は、ＬＩＦＯスタックメモリ１３６の
トップからライン１４０上の信号を選択し、この信号は
その後コントローラ１０のＤ△ｒＡ ０ＬＪＴ’ 竣−
子に伝えられる。このｆＩ！４様において、対応するＣ
ＡＬＬ Ｄ、ＣＡＬＬ Ａ、またはＣＡ ｌ−ＬＭが、
次に続く命令のアドレスをスタック１３６のトップ上に
与えるので、呼出ルーチンへの復帰は、次の命令サイク
ル期間中に実行されるであろう。同時に、Ｃ０ＮＴＲ０
Ｌ１００は、ＤＯＷＮ信号を発生し、この信号は、スタ
ックポインタ１３８に与えられ、これによってスタック
ポインタをデクリメントして、復帰アドレスをしＩＦＯ
スタック１３６からＰＯＰ処理させる。 このスタック維持は、サブルーチンを呼出したＣＡＬＬ
Ｄ、ＣＡＬＬ ＡまたはＣＡＬＬ Ｍ命令が呼出ルー
チン内のループの範囲内でネストされるという可能性に
よって命令される。ＲＥＴＵＲＮ命令はまた、以下に説
明されるように、ハイレベルの言語のＣＡＳＥ構成を実
現する際に有用である。 すべての条件付きマイクロ命令と同様に、もしもＲＥ王
ＵＲＮが実行されるときにＴＥＳＴ信号がＬＯＷであれ
ば、ＡＤＤＲＭＵＸ１１６は、ＭＰＣレジスタ１５４内
に含まれるアドレスを選択してコントローラ１０のＤＡ
ＴＡ ０ＬＩＴ端子に与え、このため、サブルーチン内
の次に続いて生じた命令は、次のクロックサイクル期間
中に実行されるであろう。このスタックポインタは、こ
の場合には変えられない。 ＥＮＤ ＦＯＲマイクロ命令は、それがダウンカウンタ
１２０のデクリメント能力を利用して、ループが実行さ
れる回数を１ｌＪＩ［Ｉするという点で、上述のＥＮＤ
ＦＯＲＤマイクロ命令と同様に作動プる。ＥＮＤ Ｆ
ＯＲＤマイクロ命令と同様に、ループの第１のマイクロ
命令のすぐ前のマイク［１命令は、ｉｌ数値（Ｎ＞をダ
ウンカウンタ１２０にロードしな（ブればならない。し
かしなが゛ら、［モＮｌ） ＦＯＲ命令はＬＩＦＯスタ
ックメモリ１３３６を使用して第１のループ命令のアド
レスをストアするので、ＥＮＤ ＦＯＲ命令は、ループ
に入る前にこのアドレスがＬＩＦＯスタック１３６土に
プツシコされることを期待している。 ＥＮＤ ＦＯＲマイクロ命令のオペレーションは、上述
のよう（、ブランチアドレスがＤ−パスライン１１０上
の信号からＡＤＤＲＭＵＸ１１６によって選択されてい
るものと示されるときに、ＥＮＤ ＦＯＲマイクロ命令
が、ＡＤＤ ＭＬＩＸ１１６に、Ｌ、ＩＦＯスタックメ
モリ１３６のトップから信号ライン１４０上の信号を選
択させるであろうということを除いて、すべでの点にお
いてＥＮＤ ＦＯＲＤ命令と同一である。 さらに、ループのそれ以上の繰り返しがなされず、した
がって現在スタックのトップ上にあるループの第１の命
令のアドレスがもはや必要とされていないので、ＥＮＤ
ＦＯＲ命令が、ダウンカウンタ１２０の計数がＯＮＥ
になること、またはＣ０ＮＴＲ０Ｌ１００のＴＥＳＴ入
力上のＩ−ＯＷ信号によって示された条件付きテストの
いずれかによって、ループからのイグジットを生じるど
きに、ＬｆＦＯスタック１３６は、スタックポインタ１
３８をデクリメントすることによってＰＯＰ処理される
。 上述のように、表Ｉｖの第１行上に示された１６の条件
付きマイクロ命令の集合の説明が先に行なわれ、さらに
そこで“条件付きシーケンスＩＩＪ ａｌｌ ”どして
説明された。マイクロプログラムシーケンス−］ン１〜
ローラは、表■の第２行上に示されるよ′うに１６の条
ｆｉ付きマイク［」命令の第２の集合を用い、さらに各
々の対応するマイクロ命令が先行りる２ヒ゛ツトとして
” ｏ ｏ ”よりもむしろ′″０１′′のピッ１〜割
当てを有しているということを除いて、および−７スト
条ｆｔ Ｔ Ｅ Ｓ Ｔ信号がＨＩ Ｇ Ｈのときにい
つでも一定の機能が保証されるときに、対応する゛極性
の反転された″マイクロ命令が、テスト条件ＴＥＳＴ信
号がＬＯＷであるときに取られるべきその機能を実行さ
せるということを除いて、すべての点において上述の説
明された集合と同一である、″極性の反転された条件付
きシーケンス制御パとして説明された。同様に、テスト
条件′「ＥＳＴがＩ−ＯＷであるときに必ず一定の機能
が保証されるならば、対応する°″反転れた極性の″マ
イクロ命令は、テスト条件Ｔ Ｅ Ｓ ＴがＨＩＧＨの
ときに取られるべき機能を実行させる。 さらに、このコントローラは、表１■の第３行上に示さ
れるように、１６の無条件マイクロ命令の第３の集合を
使用し、さらに、各々の対応するマイクロ命令が００″
よりもむしろ’ １０ ”で開始するビットの割当てを
有するということを除いて、およびテスト条件ＴＥＳＴ
信号がト１１ＧＩ−１であることに従って一定の機能が
条件付で保証されるときはいつでも、対応する“無条件
″マイクロ命令がデス１条件性−ｒ Ｅ Ｓ Ｔ信号に
関係なくその機能を実行させるということを除いて、す
べての点において、条件付きマイクロ命令の第１の集合
と同一である゛無条件シーケンス制御″として説明され
ている。さらに、これは、無条件マイクロ命令によって
とられる唯一の機能であり、したがって、テスト条件Ｔ
ＥＳＴ信号がＬＯＷであるときはいつでも条件付きマイ
クロ命令によって取られるどの機能も、対応する無条件
マイクロ命令によって保証されないであろう。 コントローラによって用いられる残りの１６のマイクロ
命令は、表ＩＶの第４行上に示されるように、いわゆる
゛°暗黙ｌ！統を伴う特殊側「′であり、さらに” １
１ ”で開始づ−る６−ピッドパターンが割当てられて
いる。上述のように、このタイプの命令の存在は容易に
検出されるので、そしてこれらの命令は、時間−臨界テ
スト条ｆ４ＴＥ Ｓ Ｔ信号のサンプリングを必要とし
ないので、これらの命令は、付加的な時間を必要とする
ことなく、付加的な特殊機能を実行する。条件付きおよ
び無条件命令と同様に、“特殊機能゛′命令は、各命令
二−モニツクに続くそれらのビットの割当てとともに説
明される。 オペレーションなしく継続＞ １ｉｏｏｏ ：イの名称
が示すように、Ｃ０ＮＴＩＮＬＪＥ命令は、マイクロプ
ログラムにおけるプレースホルダとして機能する以外に
どのような機能も生じない。 Ｃ０ＮＴｒＮＩＪＥマイクロ命令が実行されるときに、
それはＡ［）ＯＲＭＵＸ１１６に、信号ライン１５２上
でＭＰＣレジスタ１５４によって与えられたアドレスを
選択させて、マイクロプログラムシーケンスコントロー
ラ１０のＤＡＴＡ ＯＵＴ端子に与え、このため、マイ
クロブ０グラムメモリ３０（第１図）と連続する次のマ
イクロ命令が実行され、リ−なわちマイク［：１プ［１
グラムシーケンスは゛継続する″。 命令のこの゛暗黙継続を伴う特殊機能″のサブセット内
の残りの１５のマイクロ命令のすべては、それらの“特
殊機能”（付加された時間を必要とＪ゛ることなく）と
ともにこの“°継続゛′機能を実行するので、マイクロ
プログラムシーケンスの上述の継続は、それらの説明に
おいては明白に説明さ ゛れないであろう。 ＦＯＲＤマイクロ命令は、前述のＥＮＤ ＦＯＲ条件付
きマイクロ命令に関連してマイクロプログラムにおける
ループをセットアツプするために用いられる。ＥＮＤ
ＦＯＲ命令の説明において述べたように、ＥＮＤ ＦＯ
Ｒ命令は、計数値（Ｎ＞がダウンカウンタ１２０ヘロー
ドされ、かつループを終了させるＥＮＤ ＦＯＲ命令の
後に続いて生じる命令に実行が通過する後の固定された
回数だけ実行されるべきループに入る直前に、ＭＰＣレ
ジスタ１５４にストアされている現在の（ＩＴ！がＬＩ
ＦＯスタックメモリ１３６のトップ上に１） ＬＩ Ｓ
ｌ−１処理されるということを必要とする。ＥＮＤ
ＦＯＲ命令上で終了するループに入る直前にＦＯＲＤ命
令を実行することは、Ｃ０ＮＴＲ０Ｌ １００に、ＣＭ
ｔＪＸＣＴＬ信号を発生させ、この信号はＣ−ＭＵＸ１
１８に与えられて、Ｃ−ＭＵＸ１１８に、Ｄ−パスライ
ン１１０上の入力を選択させてダウンカウンタ１２０に
ロードさせる。バイブラインレジスタ３６に含まれるＦ
ＯＲ１〕マイクロ命令を伴う情報は、ループの繰り返し
の回数を決定する計数値（Ｎ＞であり、さらにこの値は
、コントローラデータバス７１０によってコントローラ
１０のり、ＡＴＡ ＩＮ入力に通信され、さらにそこか
ら、内部Ｄ−バス１１０を介して、前述のＣ−ＭＵＸ１
１８に通信されてダウンカウンタ１２０にロードされる
。 同時に、ＭＰＣレジスタ１５４の内容のＰＵＳＨは、Ｉ
−Ｉ Ｆ Ｏスタックメモリ１３６上にもたらされるで
あろう。したがって、ＣＯＮ ’ｒ ＲＯＬ １００は
、スタックマルチプレクサ制御（８１ＫＭ（］ＸＣＴｌ
）信号を発生し、この信号は５ＴＡＣＫ ＭＬＩＸ１
３２１＝：りえられ、さらにＳ「△ＣＫＭＵＸ１３２に
、ＭＰＣレジスタ１５４からライン１５２上のアドレス
信号を選択さゼてＬＩＦＯスタックメモリ１３６に与え
さゼる。同時に、ＣＯＮ Ｔ Ｐ Ｏ＋−１００は、ス
タックポインタ１３８に与えられるＵ Ｐ信号を発生し
、その後に、入力アドレスの安定化のために実行しよう
とするときに、Ｌ Ｉ Ｆ Ｏスタックメモリ１３６に
与えられたＷＦ倍信号続き、ここで、信号ライン１３４
上の出力、すなわちＭＰＣレジスタの内容は、ＬＩＦＯ
スタック１３６上にブツシュされるであろう。 ｒ）ＥＣＲＥＶＥＮＴ命令は明白に、ダウンカウンタ１
２０の内容を１ずつ減少させる。それが実行されるごと
に、Ｃ０ＮＴＲ０Ｌ１００は、ＤＥＣＲ信号を発生し、
このＤＥＣＲ信号は、ダウンカウンタ１２０のＤＥＣ入
力に与えられて、その値を１ずつデクリメントさせる。 ＡヱシコＰＣ（ＬＯＯＰ）（１１０１００：この１００
Ｐ命令は、前述のＥＮＤ ｔ、ｏｏｐ条件（＝Ｉきマ
イクロ命令に関連してループをセットアツプするために
用いられる。ＥＮＤ １．、ｏＯＰ命令の説明において
述べたように、Ｅ４１Ｄ １００Ｐ命令は、その最後の
命令としてＦ Ｎ Ｄ −Ｌ ＯＯＰ命令を有している
ループに入る直前に第１のループ命令のアドレスがＬＩ
Ｆ、Ｏスタック１３６Ｊ−にＰＵＳＨ処理されるという
ことを要求している。イれゆえに、このＬＯＯＰ命令は
、この第１のループ命令の直前に与えられ、そしてＭＰ
Ｃレジスタは実行されるべき次の命令を順次指示Ｊるの
で、それが、すなわらＬＯＯＰ命令が実行されたどきに
、ＭＰＣレジスタ１５４における値は第１のループ命令
のアドレスに等しくなるであろう。 したか−）で、ＬＯＯＰ命令が実行されるときに、イれ
はＣ０ＮＴＲ０Ｌ１００にスタックマルチプレク勺制ｆ
Ｉｌｌ（ＳＴＫＭＵｘＣＴＬ）信号を発生さ１＃、この
信号は５ＴＡＣＫ ＭＵＸ１３２に与えラレ、ｇ６１．
：Ｓ’ｒ’ＡＣＫ ＭＬＪＸ１３２に、ＭＰＣレジスタ
１５４からライン１５２上のアドレス信号を選択させて
り、 ’Ｉ Ｆ Ｏスタックメモリ１３６にりえさせる
。同時に、Ｃ０ＮＴＲ０Ｌ１００は、スタックポインタ
１３８に与えられるＵ Ｐ信号を発生し、その後に、入
力アドレスの安定化を実行しようとするときに、Ｌ、
Ｉ Ｆ Ｏスタック１３６にりえられたＷＥ信弓が続き
、ここで、信号ライン１３４１の出力、すなわちＭＰＣ
レジスタの内容はＬＩＦＯスタック１３６上にＰ ＬＪ
Ｓ Ｈ処理されるであろう。 ６４のマイクロプログラムシーケンスコントローラ命令
のうちの６３は、後述づるように、スタックポインタ１
３８の内容をアクセスさせる。もしも、ＰＯＰ Ｄ命令
の実行期間中に、ｌ−１１ＧＩ−１がコントローラ１０
のＯＥ ｏの端子に与えられると、５ＴＡＣＫ ＯＵＴ
ＭＵＸ１４２の出力信号ライン上のデータは、コント
ローラ１０のＤＡ■−△−ＩＮ端子への伝送のために双
方向Ｄ−バス１１０上に与えられる。、ＰＣ’）ＰＤ命
令のり二行明聞中に、Ｃ０ＮＴＲ０Ｌ １００は、０８
ＰＣＵＬ信脣を発生し、このＯＳ Ｐ ＣＴ Ｌ信号は
、Ｓ ｌ’Δ（ンＫ Ｏ（Ｊ王 ＩＶＩＸ１４２に与え
られ、さらに、Ｙツイン１４０上の信号、寸なわちＩＩ
ＦＯスタックメ［ニリ１３６のトップ−ヒの内容を３−
状態出力１−゛ンイバ１４４の入力に通過させる。同時
に、ＯＥ ｏ端子にりえられたｌ−１１Ｇ ＋−１によ
って、ライン１／１６．１−にｌ−１１Ｇ ＋−１信号
が発生し、ＡＮＤゲート（／Ｉ７は、ライン１４８上に
１−１１ Ｇ ｌ−Ｉ Ｄ ＯＵ丁ＦＮ信号を発生し、
この信号はＨＩＧＨＤＯＵＴＥＮ信号を３−状態出力ド
ライバ１４４に通信し、これによって、Ｌ Ｉ Ｆ Ｏ
スタックメモリ１３６のトップ上のアドレスを、コント
ローラ１０のＤＡＴＡＩＮ１子への伝送のためにＤ−バ
ス１１０上に与える。 ＰＵＳＨＤ命令の主な用途は、ＰＯＰ Ｄ命令に関連し
て、以下に説明されるように、ＬＩＦＯスタック１３６
を拡張づ゛ることである。さらに、Ｐｕ５ＨＯ命令は、
上述のＲＥ Ｔ Ｕ ＲＮ条件付きマイクロ命令に関連
して、マイク［１プログラム内の特定のシーケンスの実
行に続く指定された命、令へ制御信号を通過させるため
に用いられる。上述のように、ＲＥ Ｔ Ｕ ＲＮ命令
は、もしもテスト条件が正当であれば、マイクロプログ
ラムシーケンスコントローラ１０に、ＬＩＦＯスタック
１３６のトップ上のアドレスをＤＡＴＡ−ＯＵＴ＠子上
に与えさせる。したがって、実行されるべき次のマイク
ロ命令は、ＲＥ Ｔ ＩＪ ＲＮマイクロ命令の実行期
間中にスタックレジスタ３０２（第４図）のトップによ
って指示されたマイクロ命令になるであろう。 ＰＵＳＨＤ命令を実行することによって、パイプライン
レジスタ３６内に保持されるときにその命令フィールド
に含まれる１６−ピッドアドレスデータは、］ントロー
ラノ（スデータ４０を介してコントローラ１０のＤ／’
ｌ’Ａ ＩＮ入力に通信されるζ・ｄうろう。Ｐ Ｕ
Ｓ ｌ−Ｉ Ｄ命令は、Ｃ０ＮＴＲＯＬ １００に、Ｓ
Ｔ Ｋ Ｍ Ｕ Ｘ ＣＴ ｌ−信号を発生させ、こ
の信号は５ＴＡＣＫ ＭＩＪＸｌ ３２に与えられ、さ
らに５ＴＡｃＫ ＭＵＸ１３２ｋｍ、Ｄ−パスライン１
１０上のアドレスを選択させてＬＩＦＯスタックメモリ
１３６に与えさせ、さらに同時にＣ０ＮＴＲ０Ｌ １０
０はスタックポインタ１３８に与えられるＵＰ信号を発
生し、その後に、人力アドレスの安定化を実行しようど
するとき（，１、、Ｉ Ｆ Ｏスタック１３６に与えら
れたＷ Ｅ （ｆｆｉ号が続き、ここで、信号ライン１
３４上の出力、すなわちＤ−パスライン１１０上のアド
レスはＬＩＦＯスタック１３６上にＰＵＳＨ処理される
であろう。したがって、ＲＥＴＬＩＲＮマイクロ命令の
後続の実＜１は、コントローラに、その次の命令サイク
ルにおいて、ＰＵＳＨＤマイクロ命令によってＬＩＦＯ
スタック１３６上にＰＵＳＨ処理されたアドレスに配置
された命令を実行させる。ネストされたＲＥＴＵＲＮの
可能性をもたらすことによって、ＲＥＴＬＪＲＮ命令は
、上述のように、ＲＥＴＵＲＮの実行ごと（スタックを
ＰＯＰすることによってスタック復帰アドレスの適正な
トップを維持する。 ＲＥＳＥＴ’ ＳＰマイクロ命令は、スタックポインタ
１３８の内容が０であることを保証する。 この命令は典型的には、Ｌ ｒ ＦＯスタックのオーバ
フローまたはアンダフ０−が生じたときはいつでも利用
される。１つの項目が全スタック、づなわち既に３３の
値を含むスタック上にＰ ＬＪ’Ｓ Ｈ処理されるとき
に、オーバフローは生じ、さらにしＩＦＯスタックメモ
リ１３６の底部におけるその項目を重ね書きさせるであ
ろう。空白のスタック、すなわち値を含まないスタック
から項目がＰＯＰ処理されるときに、アンダフ０−が生
じ、さらにその項目に対する規定されない値をもたらす
であろう。ＲＥＳ’ＥＴ ＳＰ命令ハ、ＣＯＮ、ＴＰＯ
Ｌｌｏｏに、リセットスタックポインタ（、ＲＳ Ｔ
ＳＰ）信号を発生させ、この信号はスタックボインタ１
３８のＳＰレジスタ３０８（第４図）のＲＥＳＥＴ入力
に与えられ、次のクロックパルス（ＣＬ Ｋ ）が受取
られたときに、ＳＰレジスタ３０８をＯにする。 マイクロプログラムシーケンスコントローラに対する特
殊機能命令の集合は、ＦＯＲＡ （１１０１１１）マイ
クロ命令を含み、このマイクロ命令は、計数値（Ｎ＞が
Ｄ−パスライン１１０上の信号からＣ−ＭＵＸ１１８に
よって選択されるものとしてＦＯＲＤの説明において説
明されるときに、ＦＯＲＡ命令がＣ−ＭＵＸ １１８に
一１八−バスライン１５０上の信号を選択させるという
ことを除いて、すべての点においてＦＯＲＤ命令と同様
に作動する。 ＝Ｊント［１−ラに対ｌ）で与えられた特殊機能命令、
すなわちＰＯＰ Ｃ（１１１０００）およびＰＵ８１−
Ｉ Ｃ（１１１００１）は、Ｐ ＬＪ Ｓ Ｈ＝Ｃ命令
がＤ−バス１１０上のアドレスよりもむしろ、ダウンカ
ウンタレジスタ１２０の内容を信号ライン１２２およ１
ｃＦｓＴＡｃＫ ＭＵＸｊ３２を介シテＬ■Ｆｏスタッ
ク１３６のトップ上にＰ Ｕ Ｓ ｌ−１処理するとい
うことを除くすべての点において、上述のようにＰＯＰ
ＤおよびＰＵＳＨＤ命令とオペレーションにおいてそ
れぞれ同一である。同様に、ＰＯＰ Ｃ命令は、スタッ
ク１３６のトップ上の内容を、双方向Ｄ−バス１１０上
よりはむしろ、信号ライン１４０およびＣ−ＭｔＪＸ１
１８を介してダウンカウンタ１２０へＰＯＰ５１！！即
し、ＰＯＰ Ｄ命令の場合と同様に、コントローラ１０
のＤＡＴＡ ＩＮ端子に与える。したがって、スタック
ポインタ１３８へのアクセスに関する条件およびＯＥ
ｏ端子におけるＨ Ｉ Ｇ Ｈは、それらがＰＯＰ Ｄ
命令を実行するために与えられるようには、ＰＯＰ Ｃ
命令の実行期間中に与えられない。 ＰＵＳＨＣおよびＰＯＰ Ｃ命令は、ＬＩＦＯスタック
メモリ１３６上で、外側のループ内でネストされた内側
のループへの入口におけるダウンカウンタ１２０の現在
の外側のループの繰返し計数値を蓄えるために、さらに
内側のループが終了しかつダウンカウンタレジスタ１２
０にストアされた適正なループ繰返し計数値によって外
側のループに再度入るときに、外側のループの繰返し割
数値を再度呼出すために対になって用いられている。構
成されたプログラム設計の１−イン、１−アウト原理と
一致して、このＬＩＦＯスタック１３６の利用は、マイ
クロプログラムループが完全にネストされ、それらの物
理的に最初のマイクロ命令においてのみ入れられかつそ
れらの物理的に最後のマイクロ命令に続くマイクロ命令
に対してのみ出ていくということを要求する。 ＳＷＡ Ｐ？イクロ命’？ｌ）実行ＧＪ：、Ｃ０ＮＴＲ
０Ｌ １００に、ＣＭ Ｕ Ｘ ＣＴ Ｌ信号を発生さ
せ、この信号はＣ−ＭＵＸ１１８に与えられて、信号ラ
イン１４０上のしＩＦＯスタック１３６の内容のトップ
をダウンカウンタ１２０へ通過させる。同時に、Ｃ０Ｎ
ＴＲ０ＬＩ ００は、ＳＴＫＭＵＸＣＴ！−信号を発生
し、この信号は５ＴＡＣＫ ＭＵＸ１３２に与えられて
、５ＴＡＣＫ ＭＬＪＸに、ダウンカウンタ１２０から
ライン１２２上の信号を選択させて、Ｃ０ＮＴＲ０Ｌ１
００によって連 ”続して発生した、スタック１３６に
よるＷＥ倍信号受信したときに、スタック１３６のトッ
プ上へ読出される。これらの状況下に６いて、ＣＯＮ
ＴＲ０Ｌ１００は、ＵＰ信号を発生し、このＩＣめスタ
ックの内容の現在のトップは重ね書きされ、ダウンカウ
ンタ１２０にロードされ、このため呼出ループに対する
繰返し計数は、呼出されたループに対する繰返し計数を
交換する。 上述のＰＬＩＳＨＣマイクロ命令の説明に関連して述べ
たように、現在の外側のループの繰返し計数値は、内側
のネストされたループへの記述項の前にＬＩＦＯスタッ
クメモリ１３６上で蓄えられる。さらに、内側のループ
に対する最初の計数値（Ｎ）を確立しこの値をダウンカ
ウンタ１２０にローＦ’−ｄることが通常望ましい。Ｐ
ＵＳＨＣ１、ＯＡＤ Ｄマイクロ命令は、それがバイブ
ライン１ノジスタ３６にありＤ−バス１１０に与えるた
めにコントローラ１０のＤＡＴＡ ＩＮ端子に伝えられ
るときに、命令を伴う内側のループの計数１［４（Ｎ
＞を用いてこれらの機能を実行する。Ｐｌｌ Ｓ ｌ−
Ｉ ＣＬ Ｏ△ＤＤマイクロ命令の実行は実質的に、Ｍ
ＰＣレジスタ１５４の内容よりもむしろ、ダウンカウン
タ１２０の内容がＬＩＦＯスタ・ツク１３６上にＰｔＪ
ＳＨ処理されるということを除いく、１述のＦＯＲＤ命
令に対して説明されたとおりである。 ［０△ＤＤマイクロ命令は、その名称が意味するように
、上述のＰｔＪＳＨＣＬＯＡＤ Ｄ命令のこの見地に対
して説明されたように、この命令を伴う計数値（Ｎ）に
よるダウンカウンタレジスタ１２０のロードを実行する
。この値は、ループの繰返し制御に用いられる。 ＬＯＡＤ Ａマイクロ命令の動作は、ダウカウンタ１２
０のローディングがＤ−バス１１０からよりもむしろ△
−バス１５０から得られるということを除いて、上述の
ＬＯＡＤ ’Ｄ命令とすべての点において同一である。 ＳＥＴ’イクロ命令ノ命令法実行０ＮＴＲ０Ｌ１００に
、］コンパレータレジスタ１２に与えられるＬＤＣＲ信
号を発生させ、このコンパレータレジスタ１２８は、さ
らにその後コンパレータレジスタ入力に与えられるＤ−
バス１１０上にアドレスをロードする。このアドレスは
Ｓ Ｆ １’命令を伴い、さらにそれがパイプラインレ
ジスタ３６にある１１１間中に、それはコントローラ１
０のＤＡＴＡ ＩＮ端子に伝えられてＤ−バス１１０上
に与えられる。同時に、Ｃ０ＮＴＲ０Ｌ１００は、能動
化−］コンパレータ Ｅ Ｎ ＣＭＰ）信号を発生し、
この侶Ｈ（Ｊ−ｊシバレータ１２９のＥＮ入力に与えら
れる。 能動化されたコンパレータ１２９は、コントロータ１０
のＥ Ｑ ＩＪ Ａ Ｌ出力端子においてＨｒＧ）−１
信号を発生し、コンパレータレジスタ１２８におけるア
ドレスが等し０ごとに、次に実行さるべきマイクロ命令
のアドレスは、ＩＮＴ ＭＵＸ１７２および信号ライン
１７４を介してコンパレータ１２９に伝えられる。この
情報は、マイクロプログラム内のブレークポイントを確
立しまたはプログラム実行性能に関する統計を集めるた
めに有用である。 ＣＬＥＡＲマイクロ命令の実行は、Ｃ０ＮＴＲ０Ｌに、
コンパレータ１２９のＣＬＲ入力に与えられるクリアコ
ンパレータ（ＣＬＲＣＭＰ）信号を発生させ、さらにコ
ントローラ１０のＥＱ（ＪＡＬ出力端子に対するｌ−Ｉ
Ｉ Ｇ ｌ−１信号の発生を停葎させる。 ＰＯＰ Ｄを除くすべての命令はＣ０ＮＴＲ０Ｌ１００
に、５ＴＡＣＫ ０ＬＩＴ ＭＵＸ１４２に与えられる
０８ＰＣＴＬ信号を発生させ、スタックポインタ信号を
３−状態出力ドライバ１４４の入力に通過させるので、
ＰＯＰ Ｄ命令を、のぞくすべての命令のマイクロプロ
グラムシーケンスコク１〜ローラによる実行期間中に、
スタックポインタ１３８の現在の値に対するアクセスが
有効である。スタックポインタ値はその後、ＨＩ Ｇ
ｌ−１信号をコントローラ１０のＯＥｏ端子に与えるこ
とによってＤ−バス１１０上に与えられ、このため、５
ＴＡＣＫ ０ＩＪＴ ＭＵＸ１４２の出力ラインは、Ｄ
−バス１１０に結合されてスタックポインタの値をコン
トローラ１０のＤＡ’ｒＡ ＩＮ端子に伝える。 Ｗ帰すンケージ、カウンタの値、およびループアドレス
の記憶のためにＬＩＦＯスタック１３６の一定数のメモ
リロケーションを特徴とする特許ルーチンを実行すると
きに、スタックポインタ１３８の規在の値は最も頻繁に
必要とされる。このり１ルーチンを実行する前に、これ
らのデータを記憶するためのＬｒＦＯスタック上の十分
なメモリロケーションが残っているかどうかが判断され
なければならない。ＬＩＦＯスタック１３６は、１−
ＯＳレジスタ３０２（第４図）および３２−ワードスタ
ックＲＡＭ３００を含む合計で３３のメモリロケーショ
ンから成り立っている。もしも不−１分なスタックメモ
リしか存在しないならば、外部ストレージにおけるスタ
ックの全体またはいくつかの下位の部分を一時的にスＩ
−アすることによってスタックの拡張が実行される。マ
イク［ｌプログラム内のバランスがとられたポイント、
すなわちスタックの深さが同一であるポイントにおｉプ
るＰｏｔ）ＤおＪ：（ＦＰＬＩＳＨＤ命令によッテ、た
くわえることおよび後で再度ス１へアすることが実行さ
れる。コントローラ１０にはＡ ＦＵＬＬ出力端子が設
けられ、これはスタックポインタ値が２８に等しくまた
は２８を越えるときはいってもＨＩＧＨ信号を表わし、
このためスタックメモリの有効性はもしも必要ならばよ
り密接にモニタされる。
第１図は、マイクロプロセッサにおけるこの発明の割込
可能なマイクロプログラムシーケンスコントローラの典
型的な応用例を示す図である。 第２Ａ図および第２Ｂ図は、この発明のマイクロプログ
ラムシーケンスコント０−ラの機能的なブロック図であ
る。 第３図は、第２Ａ図および第２Ｂ図の発明において用い
られるアドレスマルチプレクサによって出力されるべき
アドレスを選択するために用いられるロジック回路の回
路図である。 第４図は、第２Ａ図および第２Ｂ図の発明において用い
られる後入れ先出しスタックの機能的なブロック図であ
る。 図において、１０はマイクロプログラムシーケンスコン
トローラ、１２はデータ処理回路、１４はワーキングレ
ジスタ、１６は演算ロジックユニット、１８はステータ
スレジスタ、２０はメモリ、２１はデータ獲得回路、２
２はプログラムカウンタ、２４はメモリアドレスレジス
タ、２６は双方向データバス、２８．３２はアドレスバ
ス、３０はマイクロプログラムメモリ、３４はマイクロ
命令バス、３Ｇはパイプラインレジスタ、３８はコント
ローラ命令バス、４０はコン１〜〇−ラデータパス、４
２はプロセッサ命令バス、４４はステータス信号ライン
、５０はマツピングＲＯＭ、５１はレジスタ、５２は命
令レジスタ、５６は割込コントローラ、５８は割込ベク
トルＰＲＯＭ、６６はベクトルアドレスバス、６８はシ
ステムクロックを示？ｉ。
可能なマイクロプログラムシーケンスコントローラの典
型的な応用例を示す図である。 第２Ａ図および第２Ｂ図は、この発明のマイクロプログ
ラムシーケンスコント０−ラの機能的なブロック図であ
る。 第３図は、第２Ａ図および第２Ｂ図の発明において用い
られるアドレスマルチプレクサによって出力されるべき
アドレスを選択するために用いられるロジック回路の回
路図である。 第４図は、第２Ａ図および第２Ｂ図の発明において用い
られる後入れ先出しスタックの機能的なブロック図であ
る。 図において、１０はマイクロプログラムシーケンスコン
トローラ、１２はデータ処理回路、１４はワーキングレ
ジスタ、１６は演算ロジックユニット、１８はステータ
スレジスタ、２０はメモリ、２１はデータ獲得回路、２
２はプログラムカウンタ、２４はメモリアドレスレジス
タ、２６は双方向データバス、２８．３２はアドレスバ
ス、３０はマイクロプログラムメモリ、３４はマイクロ
命令バス、３Ｇはパイプラインレジスタ、３８はコント
ローラ命令バス、４０はコン１〜〇−ラデータパス、４
２はプロセッサ命令バス、４４はステータス信号ライン
、５０はマツピングＲＯＭ、５１はレジスタ、５２は命
令レジスタ、５６は割込コントローラ、５８は割込ベク
トルＰＲＯＭ、６６はベクトルアドレスバス、６８はシ
ステムクロックを示？ｉ。
Claims (13)
- （１） 集合からの命令を周期的に処理し、前記命令の
各々は前記命令を規定するオペレーションコードフィー
ルドを少なくとも含むフィールドに配置された複数のビ
ットを有するワードを含みかつ出力データバス上に命令
アドレスを発生し、かつ入力データパスと、命令ワード
パスと、前記出力データパスとを介して複数の外部装置
と通信するマイクロプログラムシーケンスコントローラ
であって、 （ａ ） 前記入力データパスに接続されて命令アドレ
スを受取りかつ一時的にストアするコンパレータレジス
タ手段と、 （ｂ） 前記コンパレータレジスタ手段に接続されて前
記ストアされた命令アドレスを受取り、かつ前記出力デ
ータパスに接続されて前記発生した命令アドレスを受取
りかつ前記コンパレータレジスタ手段にストアされた命
令アドレスが前記出力データバス上の前記マイクロブ０
グラムシーケンスコントローラによって発生した命令ア
ドレスに等しいときはいつでもイコール信号を発生する
コンパレータ手段とを含む、マイクロプログラムシーケ
ンスコントローラ。 - （２） 前記命令ワードバスに接続されかつその上の命
令ワードの前記オペレーションコードフィールドに応答
して、複数の制御信号を発生する命令デコーディング手
段をさらに含み、（ａ ） 前記マイクロプログラムシ
ーケンスコントローラ命令の集合は、能動化コンパレー
タ命令および不能化コンパレータ命令を含み、（ｂ）
前記能動化コンパレータ命令ワードはさらにアドレスフ
ィールドを含み、 （Ｃ） 前記コンパレータレジスタ手段は前記命令デコ
ーディング手段に接続されかつ前記命令デコーディング
手段によって発生したロードレジスタ信号に応答し、か
つ （ｄ＞ 前記コンパレータ手段は前記命令デコ−ディン
グ手段に接続されかつ能動化信号に応答しかつ前記命令
デコーディング手段によって発生した不能化信号に応答
し、これによって、前記コンパレータ手段は、前記命令
ワードパス上の前記能動化コンパレータ命令のオペレー
ションコードフィールドの前記コーディング手段による
受信と、前記デコーディング手段によって発生した前記
ロードレジスタ信号の前記コンパレータレジスタ手段に
よる結果として生じた受信と、前記入力データパス上で
受取られた前記能動化コンパレータ命令ワードのアドレ
スフィールドの前記コンパレータレジスタ手段による結
果として生じた受信および配憶と、前記デコーディング
手段によって発生した前記能動化信号の前記コンパレー
タ手段による受信とに応答して前記イコール信号を発生
し、 前記コンパレータ手段は、前記命令ワードバス上の前記
不能化コンパレータ命令のオペレーションフィールドの
前記デコーディング手段による受信と、前記デコーディ
ング手段によって発生した前記不能化信号の前記コンパ
レータ手段による結果として生じた受信とに応答して前
記イコール信号を発生することを特徴する特許請求の範
囲第１項記載のマイクロプログラムシーケンスコントロ
ーラ。 - （３） 集合からの命令を周期的に処理し、前記命令の
各々は前記命令を規定するオペレーションコードフィー
ルドを少なくとも含むフィールドに配置された複数のビ
ットを有するワードを含みかつ出力データバス上に命令
アドレスを発生し、かつ主入力データバスと、命令ワー
ドパスと、前記出力データパスとを介して複数の外部装
置と通信し、前記命令ワードバスに接続されかつその上
の命令ワードの前記オペレーションコードフィールドに
応答して複数の制御信号を発生する命令デコーディング
手段を有するマイクロプログラムシーケンスコントロー
ラであって、 （ａ ） 複数の従入力データパスを備え、前記従入力
データバスの各々は、主データパスを含む信号ラインの
数よりも多くない数の複数の信号ラインを含み、 （ｂ） 前記主入力データバスと、前記複数の従入力デ
ータパスと、前記命令デコーディング手段とに接続され
、前記命令デコーディング手段によって発生した前記複
数の信号の１つを含む制御信号と、前記主入力データバ
ス上で受取られたデータワードの一部とに応答して、前
記複数の従入力データパスの１つを前記多重化Ｍｌｌｌ
信号に応答する多重化出力に選択的に結合する多重化手
段と、＜Ｃ） 前記多重化手段の出力と、前記主入力デ
ータバスとに接続されて、前記主入力データパス、１．
で受取られたワードの予め選択された部分と前記選択さ
れた従データ入力ワードとを含む命令アドレスを発生す
る置換手段とをさらに備えた、マイクロプログラムシー
ケンスコント０−ラ。 - （４） 前記置換手段によって発生した前記命令アドレ
スの最上位ビットは、前記主入力データバス上で受取ら
れた前記ワードの最上位ビットを含み、前記命令アドレ
スの最下位ビットは、前記選択された従データ入力ワー
ドを含む、特許請求の範囲第３項記載のマイクロプログ
ラムシーケンスコントローラ。 - （５） 前記多重化制御信号は、前記命令デコーディン
グ手段によって発生した前記複数の信号のうちの前記１
つと前記主入力データバス上で受取られた前記データワ
ードの２つの最下位ピッ１−とを含む、特許請求の範囲
第３項記載のマイクロブ０グラムシーケンスコントロー
ラ。 - （６） 集合からの命令を周期的に処理し、前記命令の
各々は前記命令を規定するオペレーションコードフィー
ルドを少なくとも含むフィールドに配置された複数のビ
ットを有するワードを含みかつ出力データバス上に命令
アドレスを発生し、かつ入力データパスと、命令ワード
バスと、前記出力データパスとを介して複数の外部装置
と通信し、前記命令ワードバスに接続されかつその上の
命令の前記オペレーションコードフィールドに応答して
複数の制御信号を発生する命令デコーディング手段を有
し、さらに、前記命令デコーディング手段に接続されか
つそこに与えられた命令の前記オペレーションコードフ
ィールドに応答して複数の命令アドレスを受取りかつス
トアするメモリ手段を含む後入れ先出しスタックを有し
、前記後入れ先出しスタックはさらに、インクリメント
／デクリメント手段に接続されかつそれに応答するイン
クリメント／デクリメントスタックポインタレジスタを
含み、前記インクリメント／デクリメント手段は、前記
命令デコーディング手段によって発生した制御信号を受
取りかつそれに応答して前記スタックポインタレジスタ
にストアされた現在の値をインクリメントまたはデクリ
メン１するマイクロプログラムシーケンスコントローラ
であって、 （ａ） 前記入力データバスは双方向性であり、（ｂ）
前記マイクロプログラムシーケンスコントローラは、
前記双方向性データバスと、前記スタックポインタレジ
スタの出力とに接続されかつ前記マイクロプログラムシ
ーケンスコントローラに与えられた出力能動化信号に応
答して、前記双方向性データバス上の前記スタックポイ
ンタレジスタにストアされた値を前記出力能動化信号に
応答して前記複数の外部装置のうちの１つに選択的に通
信するパスドライバ手段を有する、マイクロプログラム
シーケンスコントローラ。 - （７） 前記後入れ先出しスタックメモリ手段は、前記
スタックポインタレジスタの出力に接続されかつ前記ス
タックポインタレジスタにストアされたスタックメモリ
アドレスに応答し、ｗＩ記後入れ先出しスタックはさら
に、前記スタックポインタレジスタの前記出力と前記双
方向性データバスドライバ手段との間の前記接続に挿入
され、さらに前記後入れ先出しメモリ手段と、前記命令
デコーディング手段とに接続され、前記命令デコーディ
ング手段に与えられた命令の前記オペレーションフィー
ルドに応答して前記命令デコーディング手段によって発
生した制御信号に応答して、前記スタックポインタレジ
スタにストアされたアドレスまたは前記スタックポイン
タレジスタにストアされた前記アドレスにおける前記後
入れ先出しスタックメモリロケーションの内容を、前記
命令デコーディング手段によって発生した前記出力能動
化信＠および前記制御信号に応答して前記複数の外部８
１の１つに選択的に通信するスタック出力多重化手段を
含む、特許請求の範囲第６項記載のマイクロプログラム
シーケンスコントローラ。 - （８） （ａ） 前記マイクロプログラムシーケンスコ
ントローラ命令の集合は、双方向性入力データパス上へ
のｐＯｐ命令を含み、 （ｂ ） 前記スタック出力多重化手段は、前記ｐＯｐ
命令以外の前記命令の集合内における命令の前記命令ワ
ードパス上におけるオペレーションコードフィールドの
前記デコーディング手段による受信に応答して、前記ス
タックポインタレジスタにストアされたアドレスを前記
複数の外部装置のうちの前記１つに通信し、 （Ｃ） 前記スタック出力多重化手段は、前記命令ワー
ドバス上の前記ｐＯｐ命令のオペレーションコードの前
記デコーディング手段による受信に応答して前記スタッ
クポインタレジスタにストアされた前記アドレスにおけ
る前記後入れ先出しスタックメモリロケーションの内容
を特徴する特許請求の範囲第７項記載のマイクロプログ
ラムシーケンスコントローラ。 - （９） 集合からの命令を周期的に処理し、前記命令の
各々はオペレーションコードフィールドを少なくとも含
むフィールドに配置された複数のビットを有するワード
を含みかつ出力データバス上に命令アドレスを発生し、
かつ入力データバスと、命令データバスと、命令ワード
パスと、前記出力データパスとを介して複数の外部装置
と通信するマイクロプログラムシーケンスコントローラ
であって、 （ａ） 前記マイクロプログラムシーケンスコントロー
ラ命令の集合は、１組の“条件付き″命令を含み、前記
命令の各々は、前記命令アドレスが前記出力データバス
上に発生する前に前記コントローラによる複数の外部テ
スト条件の適用及び処理を必要とし、さらに１組の゛無
条件″命令を含み、前記命令の各々は、前記複数の外部
テスト条件の適用および処理を必要と仕ず、 （ｂ） 前記無条件命令の組は、複数の“継続”命令を
含み、前記命令の各々は前記マイクロプログラムシーケ
ンスコントローラに、処理されている命令の次に続いて
生じる命令のアドレスに等しい命令アドレスを前記出力
データバス上に発生させ、前記マイクロプログラムシー
ケンスコントローラは、前記無条件継続命令を処理する
ときに前記出力データバス上の命令アドレスの前記発生
に加えて゛付加的な機能″を実行する、マイクロプログ
ラムシーケンスコントローラ。 - （１０） 前記命令ワードパスに接続されかつその上の
命令ワードの前記オペレーションコードフィールドに応
答して複数の制御信号を発生する命令デコーディング手
段をさらに含み、前記命令ワードオペレーションコード
フィールドは、２つのピッ１−８１およびＢ２を含み、
前記複数の外部テスＩ−条件は、複数（ｎ）のテストビ
ット丁１゜１２、−・・、Ｔｎを含み、前記無条件ｍＶ
ｔ命令の組は複数の命令を含み、各命令は、４１１ Ｉ
Ｔに等しいビットＢ１およびＢ２を有し、前記命令デコ
ーディンク手段は、 Ｃ０ＮＤ＝ Ｃ（Ｆ （Ｔｌ、Ｔ２．、、−、Ｔｒ、）
ＯＲＢＩ’）ＸＯＲ９２という方稈式に従って条件付き
信号Ｃ０ＮＤを発生し、ここでＦは前記コンＩ−ローラ
による前記テストビットＴ１．Ｔ２．・・・、Ｔｎの適
用および処理を表わし、これによって８１およびＢ２が
°１″′に等しいときに、命令デコーディング手段は、
前記（ｎ）テストビットの値とは無関係に、４゛Ｏｎに
等しいＣ０ＮＤ＠号を発生し、ここで、前記マイクロブ
０グラムシーケンスコドンローラは、前記複数の外部テ
スト条件の適用および処理を必要とすることなく、前記
“付加的な機能″を特徴する特許請求の範囲第９項記載
のマイクロブ０グラムシーケンスコントローラ。 - （１１） 集合からの命令を周期的に処理し、前記命令
の各々は、オペレーションコードフィールドを少なくと
も含むフィールドに配置された複数のビットを有するワ
ードを含みかつ出力データバス上に命令アドレスを発生
し、かつ複数の入力データパスと、命令ワードバスと、
前記出力データバスとを介して複数の外部装置と通信し
、さらに前記マイクロプログラムシーケンスコント〇−
ラ命令の集合は、複数の゛条件付き′″命令含み、前記
命令の各々は、前記命令アドレスが前記出力データバス
上に発生する前に前記コントローラによる複数の外部テ
スト条件の適用および処理を必要とし、前記命令ワード
バスに接続されかつその」−の命令ワードの前記オペレ
ージコンコードフィールドおよび前記複数の外部テスト
条件に応答してＷＪ数の制御信号を発生する命令デコー
ディング手段を有し、前記コントローラは、処理されて
いる命令の次に続いて生じる命令のアドレスを含むソー
スを含む、複数の内部の次のアドレスのソースを有する
マイクロプログラムシーケンスコントローラであって、 前記複数の入力データパスと、前記複数の内部の次のア
ドレスのソースと、前記命令デコーディング手段とに接
続された“条件付き”入力の第１の組と、前記法に続い
て生じる命令のアドレスを含む前記内部ソースに接続さ
れかつ前記命令デコーディング手段によって発生した前
記複数の信号のうちの１つを含む制御信号に応答する第
２の“無条例”人力とを有し、前記第２の゛′無無条件
大入力、前記複数の第１の条件付き人力または前記第２
の無条件入力のうらの１つを前記多重化制御信号に応答
して前記出力データバスに選択的に結合し、前記マイク
ロプログラムシーケンスコントローラは、前記多重化制
御信号と同時に前記多重化手段入力を発生させ、ここで
、前記コントローラが前記条件付き命令の１つを処理す
るときに前記多重化手段は前記条件付き人力の１つを選
択しかつ前記条件付き命令の前記処理のときに前記命令
デコーディング手段は前記多重化制御信号の１つを発生
しかつ前記無条件入力を選択し、さらに前記命令デコー
ディング手段は前記多重化制御信号の他方を発生する、
マイクロプログラムシーケンスコントローラ。 - （１２） 前記命令ワードオペレーションコードフィー
ルドは、２つのビットＢ１およびＢ２を含み、前記複数
の外部テスト条件は、複数（ｎ）のテストピッ）〜１１
．Ｔ２．・・・、Ｔｎを含み、さらに前記条件付き命令
の各々は、“０″に等しいビットＢ１を有し、前記命令
デコーディング手段ＩＪ、 Ｃ０ＮＤ ＝ （（Ｆ （ＴＩ、 Ｔ２．−、Ｔｎ ）
ＯＲＢｌ） ＸＯＲＦ３２という方程式に従って前記
多重化制御信号Ｃ０ＮＤを発生し、 ここで、Ｆは前記コントローラによる前記テストビット
Ｔ’ｌ、Ｔ２．・・・、７ｎの適用および処理を表わし
、これによってビット２の値は、条件付き命令が真また
は反転された極性を有するか否かを判断し、ここで０″
に等しいビットＢ２を有する条件付き命令は、もしもテ
ストビット王１゜Ｔ２．・・・、Ｔｎがすべて“１″で
あれば前記多重化手段に前記条件付き人力のうちの前記
１つを選択させ、１°′に等しいビットＢ２を有する条
件付き命令は、もしもテストビットＴ、、１．Ｔ２．・
・・。 Ｔｎの少なくとも１つが“Ｏ″であれば前記多重化手段
に前記条件付き人力のうちの前記１つを選択させる、特
許請求の範囲第１１項記載のマイクロプログラムシーケ
ンスコント［］−ラ。 - （１３） 集合からの命令を周）目的に処理し、かつ前
記命令の各々は、前記命令を規定するオペレーションコ
ードフィールドを少なくとも含むフィールドに配置され
た複数のビットを有するワードを含みかつ出力データパ
ス上に命令アドレスを発生し、かつ入力データバスと、
命令ワードパスと、前記出力データパスとを介して複数
の外部装置と通信し、前記命令ワードバスｔ、［ｌｉＡ
されかつその上の命令の前記オペレーションコードフィ
ールドに応答して複数の制御信号を発生ずる命令デコー
ディング手段を有し、さらに、前記命令デコーディング
手段に接続されかつそこに与えられた命令の前記オペレ
ーションコードフィールドに応答して複数の命令アドレ
スを受取りかつストアするメモリ手段を含む後入れ先出
しスタックを有し、前記後入れ先出しスタックはさらに
、インクリメント／デクリメント手段に接続されかつそ
れに応答するインクリメント／デクリメントスタックポ
インタレジスタを含み、前記インクリメント／デクリメ
ント手段は、前記命令デコーディング手段によって発生
した制御信号を受取りかつそれに応答して前記スタック
ポインタレジスタにストアされた現在の値をインクリ−
メントまたはデクリメントし、かつ前記マイクロプログ
ラムシーケンスコントローラ命令の集合は、複数のパ条
件付き″命令を含み、そのような命令の各々は、前記命
令デコーディング手段がＷＥ制御信号を発生する前に前
記コントローラによる複数の外部テスト条件信号の適用
および処理を要求づるマイクロプログラムシーケンスコ
ントローラであって、 （ａ ） 前記命令デコーディング手段によって発生し
た前記インクリメント／デクリメント手段制御信号は、 前記インクリメント／デクリメント手段の条件付きイン
クリメンタ部分への入力において受取られたｕｐ信号と
、 前記インクリメント／デクリメント手段の条件付きデク
リメンタ部分への入力において受取られ１ζｄｏｗｎ信
号とを含み、 （ｂ） 前記インクリメント／デクリメント手段および
前記スタックポインタレジスタは、前記条件付きインク
リメンタへの前記入力と前記後入れ先出しメモリ手段と
の間においてただ１つのゲート遅延時間を有し、 （Ｃ） 前記マイクロプログラムシーケンスコントロー
ラは、前記後入れ先出しメモリ手段による前記命令アド
レスの受信および記憶を要求する前記条件付命令の１つ
を処理し、もしも前記ＷＥ倍信号発生したならば、前記
命令デコーディング手段に与えられた前記命令のオペレ
ーションフィールドに応答して前記命令デコーディング
手段によって発生した前記ｕｐ制御信号に応答して１つ
のコントローラサイクルにおいて前記記憶を引き起こし
、前記条件付きインクリメンタによって受取られた前記
ｕｐ制御信号は、前記スタックポインタレジスタにスト
アされた前記現在の値を１ずつインクリメントさせ、さ
らに前記後入れ先出しスタックメモリ手段に通信させ、 前記命令デコーディング手段によって発生した前記ＷＥ
倍信号前記後入れ先出しメモリ手段による受信は、前記
スタックポインタレジスタから受取られた前記インクリ
メントされたロケーションの値の前記メモリ手段による
前記命令アドレスの前記受信および記憶を引き起こし一
首記ＷＥ信号の受信に十分に先行した時間において前記
メモリ手段によって受取られた前記記憶のロケーション
の値は、さらに遅延することなく前記記憶を実行させ、
または、 前記命令デコーディング手段によって発生した前記ｄｏ
ｗｎ信号の前記条件付きデクリメンタによる受信は、前
記スタックポインタレジスタにストアされた前記現在の
値を１ずつデクリメントさせ、これによって、もしも、
前記外部テスト条件信号が全く存在（）ないということ
を示ず前記Ｗ Ｅ ｌ１ｉｌｌ ｍ信号を前記命令デコ
ーディング手段が発生しないならば、前記条件付きイン
クリメントを取消し、前記後入れ先出しメモリ手段によ
る前記命令アドレスの前記記憶は行なわれない、マイク
ロブ０グラムシーケンスコントローラ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US60831984A | 1984-05-08 | 1984-05-08 | |
| US608319 | 1984-05-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60241132A true JPS60241132A (ja) | 1985-11-30 |
| JPH0814793B2 JPH0814793B2 (ja) | 1996-02-14 |
Family
ID=24435968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60097693A Expired - Lifetime JPH0814793B2 (ja) | 1984-05-08 | 1985-05-07 | マイクロプログラムシーケンスコントローラおよびその動作方法 |
Country Status (4)
| Country | Link |
|---|---|
| EP (2) | EP0167241B1 (ja) |
| JP (1) | JPH0814793B2 (ja) |
| AT (2) | ATE98791T1 (ja) |
| DE (2) | DE3587683T2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5023828A (en) * | 1988-07-20 | 1991-06-11 | Digital Equipment Corporation | Microinstruction addressing in high-speed CPU |
| US5491660A (en) * | 1994-11-18 | 1996-02-13 | Texas Instruments Incorporated | On-chip operation control for memories |
| US5719880A (en) * | 1996-09-20 | 1998-02-17 | Texas Instruments Incorporated, A Delaware Corporation | On-chip operation for memories |
| GB2418272A (en) * | 2004-09-17 | 2006-03-22 | Marconi Comm Ltd | Processor arrangement having a stack memeory |
| CN111078590A (zh) * | 2019-12-30 | 2020-04-28 | 中国人民解放军国防科技大学 | 一种高效的访存地址位翻转统计装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS513748A (ja) * | 1974-06-28 | 1976-01-13 | Yokogawa Electric Works Ltd | |
| JPS5523588A (en) * | 1978-08-08 | 1980-02-20 | Nec Corp | Micro program control unit |
| JPS575156A (en) * | 1980-05-07 | 1982-01-11 | Fairchild Camera Instr Co | Interruptible microprogram sequence device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3553651A (en) * | 1967-12-06 | 1971-01-05 | Singer General Precision | Memory storage system |
| FR2211141A5 (ja) * | 1972-12-14 | 1974-07-12 | Honeywell Bull | |
| EP0063458B1 (en) * | 1981-04-13 | 1989-08-23 | Texas Instruments Incorporated | Microcomputer system |
| US4472772A (en) * | 1981-08-03 | 1984-09-18 | Burroughs Corporation | High speed microinstruction execution apparatus |
-
1985
- 1985-05-07 EP EP85303224A patent/EP0167241B1/en not_active Expired - Lifetime
- 1985-05-07 DE DE3587683T patent/DE3587683T2/de not_active Expired - Fee Related
- 1985-05-07 AT AT85303224T patent/ATE98791T1/de active
- 1985-05-07 EP EP91106315A patent/EP0448127B1/en not_active Expired - Lifetime
- 1985-05-07 AT AT91106315T patent/ATE162896T1/de not_active IP Right Cessation
- 1985-05-07 DE DE3588175T patent/DE3588175T2/de not_active Expired - Fee Related
- 1985-05-07 JP JP60097693A patent/JPH0814793B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS513748A (ja) * | 1974-06-28 | 1976-01-13 | Yokogawa Electric Works Ltd | |
| JPS5523588A (en) * | 1978-08-08 | 1980-02-20 | Nec Corp | Micro program control unit |
| JPS575156A (en) * | 1980-05-07 | 1982-01-11 | Fairchild Camera Instr Co | Interruptible microprogram sequence device |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0448127B1 (en) | 1998-01-28 |
| EP0167241A3 (en) | 1989-03-29 |
| JPH0814793B2 (ja) | 1996-02-14 |
| DE3588175T2 (de) | 1998-09-10 |
| EP0167241A2 (en) | 1986-01-08 |
| EP0167241B1 (en) | 1993-12-15 |
| DE3587683T2 (de) | 1994-07-14 |
| DE3587683D1 (de) | 1994-01-27 |
| DE3588175D1 (de) | 1998-03-05 |
| ATE98791T1 (de) | 1994-01-15 |
| EP0448127A3 (en) | 1992-12-23 |
| ATE162896T1 (de) | 1998-02-15 |
| EP0448127A2 (en) | 1991-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4868735A (en) | Interruptible structured microprogrammed sixteen-bit address sequence controller | |
| US4398244A (en) | Interruptible microprogram sequencing unit and microprogrammed apparatus utilizing same | |
| US4879646A (en) | Data processing system with a pipelined structure for editing trace memory contents and tracing operations during system debugging | |
| US4016545A (en) | Plural memory controller apparatus | |
| US5070451A (en) | Forth specific language microprocessor | |
| KR100242617B1 (ko) | 파이프 라인 컴퓨터 시스템 | |
| US4719565A (en) | Interrupt and trap handling in microprogram sequencer | |
| JPS61500385A (ja) | マイクロコンピユ−タ | |
| US4045782A (en) | Microprogrammed processor system having external memory | |
| JPS62217354A (ja) | プロセツサ | |
| US4933941A (en) | Apparatus and method for testing the operation of a central processing unit of a data processing system | |
| CZ93491A3 (en) | Digital computer system | |
| EP0333319A2 (en) | Bus-combatible programmable sequencers | |
| US5367649A (en) | Programmable controller | |
| US3953833A (en) | Microprogrammable computer having a dual function secondary storage element | |
| US4541045A (en) | Microprocessor architecture employing efficient operand and instruction addressing | |
| PL114858B1 (en) | Data processing system | |
| JPS5935056B2 (ja) | デ−タ処理装置 | |
| US4159520A (en) | Memory address control device with extender bus | |
| US4115852A (en) | Microprogrammed controller | |
| JPS60241132A (ja) | マイクロプログラムシーケンスコントローラ | |
| US5495598A (en) | Stuck fault detection for branch instruction condition signals | |
| US5539888A (en) | System and method for processing external conditional branch instructions | |
| JPS5833965B2 (ja) | コンピュ−タ診断方法およびその装置 | |
| JPS62263536A (ja) | コンピユ−タの動作改善方法 |