JPS6134657A - 入出力カ−ド具備計算機 - Google Patents
入出力カ−ド具備計算機Info
- Publication number
- JPS6134657A JPS6134657A JP15520384A JP15520384A JPS6134657A JP S6134657 A JPS6134657 A JP S6134657A JP 15520384 A JP15520384 A JP 15520384A JP 15520384 A JP15520384 A JP 15520384A JP S6134657 A JPS6134657 A JP S6134657A
- Authority
- JP
- Japan
- Prior art keywords
- card
- interrupt
- slot
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は入出力カードを具備する計算機に係り、特に複
数の拡張インタフェースカードを組み込むための装置を
有する計算機システムにおいて拡張性を持たせるに好適
な入出力カード具備計算機に関する。
数の拡張インタフェースカードを組み込むための装置を
有する計算機システムにおいて拡張性を持たせるに好適
な入出力カード具備計算機に関する。
従来のこの種の入出力カード具備計算機を例示する拡張
インタフェース割込み要求認識方式ブロック図を第１図
に示す。第１図において、複数のカード接続用スロット
８１〜Ｓ４と、例えばフロッピディス久駆動装置等の拡
張機器（図示していない）の制御や拡張機器と中央処理
装置（以下、ＣＰＵと称する）１との中継を行う複数の
拡張インタフェースカード（入出力カード）１０．〜１
０゜と、そのカード（拡張インタフェース回路）からの
割込み要求を制御する割込みコントローラ２と、０ＰＵ
１を備える。この拡張インタフェースカード１０．〜ｉ
ｃｅ、の割込み信号出力端子ｉｎｔ。
インタフェース割込み要求認識方式ブロック図を第１図
に示す。第１図において、複数のカード接続用スロット
８１〜Ｓ４と、例えばフロッピディス久駆動装置等の拡
張機器（図示していない）の制御や拡張機器と中央処理
装置（以下、ＣＰＵと称する）１との中継を行う複数の
拡張インタフェースカード（入出力カード）１０．〜１
０゜と、そのカード（拡張インタフェース回路）からの
割込み要求を制御する割込みコントローラ２と、０ＰＵ
１を備える。この拡張インタフェースカード１０．〜ｉ
ｃｅ、の割込み信号出力端子ｉｎｔ。
〜ｉｎｔ、の位置はそれぞれ異っていて異なるビン番号
を持ち、そのカード（拡張インタフェース回路）からの
割込みはそれぞれ個別に割込みコントローラ２０レベル
の異なる割込み信号受付は用ｆａｉｒ、〜ｉｒ６に割り
当てられている。
を持ち、そのカード（拡張インタフェース回路）からの
割込みはそれぞれ個別に割込みコントローラ２０レベル
の異なる割込み信号受付は用ｆａｉｒ、〜ｉｒ６に割り
当てられている。
この構成で、拡張機器の割込み要求処理方式の動作につ
いて説明する。この拡張インタフェースカード（入出力
カード）ｉｏ、〜１０．の割込み信号出力端子ｉｎｔ、
〜ｉｎｔ、からの割込み信号はその拡張機器（拡張イン
タフェースカード）に個別て割り当てられた割込みコン
トローラ２のレベルの異なる割込み信号受付は用端子ｉ
ｒ、 〜１ｒ、に送られ、割込コントローラ２がこれ
を制御してＣ！ＰＵＩ ＶＣ割込み要求出力信号を送出
する。
いて説明する。この拡張インタフェースカード（入出力
カード）ｉｏ、〜１０．の割込み信号出力端子ｉｎｔ、
〜ｉｎｔ、からの割込み信号はその拡張機器（拡張イン
タフェースカード）に個別て割り当てられた割込みコン
トローラ２のレベルの異なる割込み信号受付は用端子ｉ
ｒ、 〜１ｒ、に送られ、割込コントローラ２がこれ
を制御してＣ！ＰＵＩ ＶＣ割込み要求出力信号を送出
する。
０ＰＵｊはこの割込み要求出力信号を受けると、割込み
コントローラ２から所定のステータスを請求し、これに
より割込みの種類を判断して割込み処理を行う。
コントローラ２から所定のステータスを請求し、これに
より割込みの種類を判断して割込み処理を行う。
しかしながら、従来のこの種の入出力カード具備計算機
の拡張機器の割込み要求処理方式では、割込みコントロ
ーラの割込み信号受付は用端子個別に特定の拡張機器（
拡張インタフェースカード）をあらかじめ割り当ててい
るため、割込みコントローラの割込み信号受付は用端子
数によって接続可能な拡張インタフェース種類数が限定
されてしまうので、特にマイクロコンピュータシステム
等における拡張機器の多種多様かつ多数化に伴ない、拡
張機器からの割込み処理を行な５５えで将来性からみて
拡張性が悪いなどの欠点があった。
の拡張機器の割込み要求処理方式では、割込みコントロ
ーラの割込み信号受付は用端子個別に特定の拡張機器（
拡張インタフェースカード）をあらかじめ割り当ててい
るため、割込みコントローラの割込み信号受付は用端子
数によって接続可能な拡張インタフェース種類数が限定
されてしまうので、特にマイクロコンピュータシステム
等における拡張機器の多種多様かつ多数化に伴ない、拡
張機器からの割込み処理を行な５５えで将来性からみて
拡張性が悪いなどの欠点があった。
本発明は上記した従来技術の欠点をなくし、拡張機器の
割込み処理を行ううえで計算機システムの柔軟かつ経済
的な拡張性を持たせうる入出力カード具備計算機を提供
するにある。
割込み処理を行ううえで計算機システムの柔軟かつ経済
的な拡張性を持たせうる入出力カード具備計算機を提供
するにある。
本発明は、従来の割込みコントローラの割込み信号受付
は用端子を直接拡張機器に割り当てるため割込みコント
ローラの割込み信号受付は用端子数の依存性が高ぐなる
ことに着目し、割込みコントローラの各側込み信号受付
は用端子に拡張機器（拡張インタフェースカード）を割
り当てるのではなしにカード接続用スロットを割り当て
るとともに、拡張インタフェースカード（入出力カービ
ンにカード番号（機体番号）回路を内蔵してカード番号
用端子を設けることにより、カードからの割込みをスロ
ットにより弁別するとともに、あらかじめカード番号用
端子よりスロットに接続したカードのカード番号を読み
取って登録したスロットとカードの接続対応から割込み
発生のカード（拡張機器）を判別して割込み処理を行う
ようにして拡張性を持たせた入出力カード具備計算機で
ある。
は用端子を直接拡張機器に割り当てるため割込みコント
ローラの割込み信号受付は用端子数の依存性が高ぐなる
ことに着目し、割込みコントローラの各側込み信号受付
は用端子に拡張機器（拡張インタフェースカード）を割
り当てるのではなしにカード接続用スロットを割り当て
るとともに、拡張インタフェースカード（入出力カービ
ンにカード番号（機体番号）回路を内蔵してカード番号
用端子を設けることにより、カードからの割込みをスロ
ットにより弁別するとともに、あらかじめカード番号用
端子よりスロットに接続したカードのカード番号を読み
取って登録したスロットとカードの接続対応から割込み
発生のカード（拡張機器）を判別して割込み処理を行う
ようにして拡張性を持たせた入出力カード具備計算機で
ある。
以下に本発明の一実施例を第２図ないし第５図により説
明する。
明する。
第２図は本発明による入出力カード具備計算機の一実施
例を示す拡張インタフェース割込み要求認識方式ブロッ
ク図である。第２図において、複数のカード接続用スロ
ット８１〜ｓ４と、例えばフロッピディスク駆動装希等
の拡張機器（図示していない）の制御や拡張機器とＣ！
ＰＵ１との中継を行うカード番号（機体番号）回路４１
〜４ｎ内蔵の拡張インタフェースカード（入出力カード
）ｉｏ、〜ｉｏｎと、そのカード１０．〜ｉｏｎが接続
されるカード接続用スロッ）８１〜ｓ４と、カード１０
１〜ｉｏｎが接続されたスロット８１〜Ｓ４からの割込
み要求を制御する割込みコントローラ２と、スロットセ
レクト・アドレスデコーダ３と、０ＰＵ１とを備える。
例を示す拡張インタフェース割込み要求認識方式ブロッ
ク図である。第２図において、複数のカード接続用スロ
ット８１〜ｓ４と、例えばフロッピディスク駆動装希等
の拡張機器（図示していない）の制御や拡張機器とＣ！
ＰＵ１との中継を行うカード番号（機体番号）回路４１
〜４ｎ内蔵の拡張インタフェースカード（入出力カード
）ｉｏ、〜ｉｏｎと、そのカード１０．〜ｉｏｎが接続
されるカード接続用スロッ）８１〜ｓ４と、カード１０
１〜ｉｏｎが接続されたスロット８１〜Ｓ４からの割込
み要求を制御する割込みコントローラ２と、スロットセ
レクト・アドレスデコーダ３と、０ＰＵ１とを備える。
第３図は第２図のスロット８１〜ｓ４と割込みコントロ
ーラ２およびアドレスデコーダ３との接続詳細図、第４
図は同じく拡張インタフェースカ−ド１０．〜ｉｏｎの
接続詳細図である。第３図および第４図において、割込
み処理を必要とする複数の拡張インタフェースカード（
入出力カートつ１０１〜ｉｏｎは各種信号端子の他に内
蔵するカード番号（機体番号）回路４１〜４ｎと拡張イ
ンタフェース回路（図示していない）にそれぞれ接続す
る各カード共通のカード番号（機体番号）用端子１ｎｔ
ａと割込み信号出力端子１ｎｔｂを持ち、各カードのカ
ード番号用端子１ｎｔａと割込み信号出力端子１ｎｔｂ
の位置は全て同一位置で同一ピン番号を有する。カード
接続用スロット８１〜Ｂｉｔは少なくとも各カードのカ
ード番号用端子１ｎｔａと割込み＠号邑力端子１ｎｔｂ
にそわ、ぞれ対応したピン番号ａとｂを有し、各スロッ
ト８１〜Ｓ４のビン番号ａはアドレスデコーダ２の各ス
ロットセレクト端子５ＩＣＬ１〜５ＦｉＬ４に接続され
、ビン番号すは割込みコントローラ２０レベルの異なる
割込み信号受付は用端子ｉｒ１〜ｉｒ４にそれぞれ接続
される。
ーラ２およびアドレスデコーダ３との接続詳細図、第４
図は同じく拡張インタフェースカ−ド１０．〜ｉｏｎの
接続詳細図である。第３図および第４図において、割込
み処理を必要とする複数の拡張インタフェースカード（
入出力カートつ１０１〜ｉｏｎは各種信号端子の他に内
蔵するカード番号（機体番号）回路４１〜４ｎと拡張イ
ンタフェース回路（図示していない）にそれぞれ接続す
る各カード共通のカード番号（機体番号）用端子１ｎｔ
ａと割込み信号出力端子１ｎｔｂを持ち、各カードのカ
ード番号用端子１ｎｔａと割込み信号出力端子１ｎｔｂ
の位置は全て同一位置で同一ピン番号を有する。カード
接続用スロット８１〜Ｂｉｔは少なくとも各カードのカ
ード番号用端子１ｎｔａと割込み＠号邑力端子１ｎｔｂ
にそわ、ぞれ対応したピン番号ａとｂを有し、各スロッ
ト８１〜Ｓ４のビン番号ａはアドレスデコーダ２の各ス
ロットセレクト端子５ＩＣＬ１〜５ＦｉＬ４に接続され
、ビン番号すは割込みコントローラ２０レベルの異なる
割込み信号受付は用端子ｉｒ１〜ｉｒ４にそれぞれ接続
される。
第５図は第２図の拡張インタフェースカードｉｏ、−１
ｏｎとアドレスデコーダ３と０ＰＵ１の接続詳細図であ
る。第５図において、拡張インタフェースカード（入出
力カード）ｉｏ、〜ｉｏｎはカード番号（機体番号）入
力回路５と力〜ド番号（機体番号］設定回路６から成る
カード番号回路４を内蔵する。スロットセレクト・アド
レスデコーダ３はマザーボード７に内蔵され、その入力
はデコーダ用アドレスバス８により０ＰＵ１と接続され
る一方、その出力のスロットセレクト端子８１！ｉＬ１
〜５ＦｉＬ４は各スロット８１〜Ｓ４を介し拡張インタ
フェースカード１ｏ、〜ｉｏｎのカード番号用端子１ｎ
ｔａを通じカード番号回路−のカード番号入力回路５に
接続され、かつカード番号入力回路５はデータバス１０
によりＣＰＵ１と接続される。
ｏｎとアドレスデコーダ３と０ＰＵ１の接続詳細図であ
る。第５図において、拡張インタフェースカード（入出
力カード）ｉｏ、〜ｉｏｎはカード番号（機体番号）入
力回路５と力〜ド番号（機体番号］設定回路６から成る
カード番号回路４を内蔵する。スロットセレクト・アド
レスデコーダ３はマザーボード７に内蔵され、その入力
はデコーダ用アドレスバス８により０ＰＵ１と接続され
る一方、その出力のスロットセレクト端子８１！ｉＬ１
〜５ＦｉＬ４は各スロット８１〜Ｓ４を介し拡張インタ
フェースカード１ｏ、〜ｉｏｎのカード番号用端子１ｎ
ｔａを通じカード番号回路−のカード番号入力回路５に
接続され、かつカード番号入力回路５はデータバス１０
によりＣＰＵ１と接続される。
この構成で、拡張機器の割込み要求認識方式の動作につ
いて説明する。まず割込みコントローラ２の各側込み信
号受付は用端子ｉｒ、〜ｉｒ４と各スロット８１〜８４
（ビン番号ｂ）の接続対応はあらかじめ０ＰＵ１に登録
されており、例えば割込みコントローラ２の割込み信号
受付は用端子ｉｒ、への割込み信号はスロットＳ１から
の割込みであることは認識可能である。またスロット８
１〜ＳＡＫカードｉｏ、〜ｉｏｎを装着接続した時に、
カード番号用端子１ｎｔａよりスロット８１〜Ｆ３ＡＫ
接続したカードｉｏ、〜ｉｏｎのカード番号を取り込ん
で、各スロツ）８１〜８４（ビン番号ａ）とカード１０
．〜ｉｏｎ （カード番号用端子ｉ ｎ ｔ ａ）の
接続対応があらかじめ０ＰＵ１に登録され、各スロット
にどのような種類の拡張インタフェースカードが接続さ
れているかＣＰＵ１はあらかじめ認識可能である。
いて説明する。まず割込みコントローラ２の各側込み信
号受付は用端子ｉｒ、〜ｉｒ４と各スロット８１〜８４
（ビン番号ｂ）の接続対応はあらかじめ０ＰＵ１に登録
されており、例えば割込みコントローラ２の割込み信号
受付は用端子ｉｒ、への割込み信号はスロットＳ１から
の割込みであることは認識可能である。またスロット８
１〜ＳＡＫカードｉｏ、〜ｉｏｎを装着接続した時に、
カード番号用端子１ｎｔａよりスロット８１〜Ｆ３ＡＫ
接続したカードｉｏ、〜ｉｏｎのカード番号を取り込ん
で、各スロツ）８１〜８４（ビン番号ａ）とカード１０
．〜ｉｏｎ （カード番号用端子ｉ ｎ ｔ ａ）の
接続対応があらかじめ０ＰＵ１に登録され、各スロット
にどのような種類の拡張インタフェースカードが接続さ
れているかＣＰＵ１はあらかじめ認識可能である。
この状伸で、スロット８１〜Ｓ４ （ビン番号ｂ）に
接続されたカード１０．〜ｉｏｎの拡張インタフェース
回路の割込み信号出力端子１ｎｔｂから割込み信号が出
ると、カードｔｏ、〜ｉｏｎを接続したスロット６１〜
５ＡＶｃ害１功当てられている１ｆｌ＋込ミコントロー
ラ２０レベルの異なる割込み信号受付は用端子１ｒｌ〜
ｉｒ、に入力して該端子ｉｒ、〜ｉｒ４がアクティブに
なる。例えばスロットＳ１に接続されたカード１０．〜
ｉｏｎから割込み信号が出るとそれは端子ｉｒ、に入り
、捷たそのカード１０．〜ｉｏｎが例えばスロッ）８２
に接続された場合にはその割込み信号は端子ｉｒ２に入
る。こうして割込みコントローラ２０割込み信号受付は
用端子ｉｒ、〜ｉｒ４に割込み信号が入ると、割込みコ
ントローラ２はこれを制御ｔ、てＣＰＵ１に割込み要求
出力信号を出し、どのスロット８１〜Ｓ４からの割込み
かを知らせる。ＣＰＵ１はこの割込みコントローラ２か
らの割込み要求出力信号を受けて該割込みコントローラ
２をアクセスし、その情報によりその時の割込み信号を
受け付けているスロット対応の割込み信号受付は用端子
１ｒ１〜１ｒ４（例えば端子１ｒ、）を認識し、こねに
よりどのスロット８１〜Ｓ４ （例えばスロットＳ１）
からの割込みであるかを認識して、この認識のもとに上
記のあらかじめ登録し認識しているスロットとカードの
接続対応から割込み発生のカードｉｏ、〜ｉｏｎを判別
し、該判別したカードとの間で該カード対応のスロット
８１〜Ｓ４（例えばスロットＳ１）を介して該カードに
適応した割込み処理を行う。
接続されたカード１０．〜ｉｏｎの拡張インタフェース
回路の割込み信号出力端子１ｎｔｂから割込み信号が出
ると、カードｔｏ、〜ｉｏｎを接続したスロット６１〜
５ＡＶｃ害１功当てられている１ｆｌ＋込ミコントロー
ラ２０レベルの異なる割込み信号受付は用端子１ｒｌ〜
ｉｒ、に入力して該端子ｉｒ、〜ｉｒ４がアクティブに
なる。例えばスロットＳ１に接続されたカード１０．〜
ｉｏｎから割込み信号が出るとそれは端子ｉｒ、に入り
、捷たそのカード１０．〜ｉｏｎが例えばスロッ）８２
に接続された場合にはその割込み信号は端子ｉｒ２に入
る。こうして割込みコントローラ２０割込み信号受付は
用端子ｉｒ、〜ｉｒ４に割込み信号が入ると、割込みコ
ントローラ２はこれを制御ｔ、てＣＰＵ１に割込み要求
出力信号を出し、どのスロット８１〜Ｓ４からの割込み
かを知らせる。ＣＰＵ１はこの割込みコントローラ２か
らの割込み要求出力信号を受けて該割込みコントローラ
２をアクセスし、その情報によりその時の割込み信号を
受け付けているスロット対応の割込み信号受付は用端子
１ｒ１〜１ｒ４（例えば端子１ｒ、）を認識し、こねに
よりどのスロット８１〜Ｓ４ （例えばスロットＳ１）
からの割込みであるかを認識して、この認識のもとに上
記のあらかじめ登録し認識しているスロットとカードの
接続対応から割込み発生のカードｉｏ、〜ｉｏｎを判別
し、該判別したカードとの間で該カード対応のスロット
８１〜Ｓ４（例えばスロットＳ１）を介して該カードに
適応した割込み処理を行う。
さら（Ｃ上記の割込み発生のカード１０Ｉ〜１ｏｎ（拡
張機器）を認識するためにスロット８１〜ｓ４にカード
１ｏＩ〜ｉｏｎを接続した時にスロットとカードの接続
対応を登録する動作を第５図などにより詳述する。０Ｐ
Ｕ１はスロット８１〜ｓ４（例えばスロットＳ１）にカ
ードｉｏ、〜ｉｏｎを装着した時にスロットセレクト・
アドレスデコーダ３をアクセスし、これによりアドレス
デコーダ３は０ＰＵ１よりのアドレス指定をデコーダ用
アドレスバス８を通じて入力すると、このアドレス指定
をデコードし、その出力信号をスロットセレクト端子５
ＥＬ１−８ＫＬｊｌ （例えば端子５ＥＬ１）よりカ
ードｉｏ、〜ｉｏｎのカード番号用端子１ｎｔａを通じ
てカード番号（機体番号）入力回路５ヘチップセレクト
信号（線）９としてスロットＳ１〜Ｓ４ （例えばスロ
ッ）８１） （第２図ないし第４図）を介し供給する
。このカード番号入力回路５はこのチップセレクト信号
を受けるとともに、またカード番号（機体番号）設定回
路６０力−ド番号信号を入力し、これをカードｉｏ。
張機器）を認識するためにスロット８１〜ｓ４にカード
１ｏＩ〜ｉｏｎを接続した時にスロットとカードの接続
対応を登録する動作を第５図などにより詳述する。０Ｐ
Ｕ１はスロット８１〜ｓ４（例えばスロットＳ１）にカ
ードｉｏ、〜ｉｏｎを装着した時にスロットセレクト・
アドレスデコーダ３をアクセスし、これによりアドレス
デコーダ３は０ＰＵ１よりのアドレス指定をデコーダ用
アドレスバス８を通じて入力すると、このアドレス指定
をデコードし、その出力信号をスロットセレクト端子５
ＥＬ１−８ＫＬｊｌ （例えば端子５ＥＬ１）よりカ
ードｉｏ、〜ｉｏｎのカード番号用端子１ｎｔａを通じ
てカード番号（機体番号）入力回路５ヘチップセレクト
信号（線）９としてスロットＳ１〜Ｓ４ （例えばスロ
ッ）８１） （第２図ないし第４図）を介し供給する
。このカード番号入力回路５はこのチップセレクト信号
を受けるとともに、またカード番号（機体番号）設定回
路６０力−ド番号信号を入力し、これをカードｉｏ。
〜ｉｏｎ （拡張機器）のカード番号（機体番号）デー
タとしてデータバス１０へ出力する。ＣＰＵ１はこのカ
ード番号データを取り込みスロット８１〜Ｓ４ （例え
ばスロット８１） と接続カードｉｏ。
タとしてデータバス１０へ出力する。ＣＰＵ１はこのカ
ード番号データを取り込みスロット８１〜Ｓ４ （例え
ばスロット８１） と接続カードｉｏ。
〜ｉｏｎの接続対応を登録し、これにより割込み要求し
てきたスロット８１〜Ｂ４ （例えばスロットＳ１）に
接続されている割込み発生のカード１０、〜ｉｏｎを認
識可能である。
てきたスロット８１〜Ｂ４ （例えばスロットＳ１）に
接続されている割込み発生のカード１０、〜ｉｏｎを認
識可能である。
以上のように本実施例の入出力カード具備計算機によれ
ば、拡張インタフェース回路からの割込みをカード接続
用スロットにより弁別し、拡張インタフェースカードの
カード番号（機体番号）回路により割込み要求したスロ
ットに接続されたカード（拡張機器）を判別して割込み
処理を行う方式により、割込みコントローラを追加する
ことなく容易に計算機システムの拡張性を持たせること
ができる。
ば、拡張インタフェース回路からの割込みをカード接続
用スロットにより弁別し、拡張インタフェースカードの
カード番号（機体番号）回路により割込み要求したスロ
ットに接続されたカード（拡張機器）を判別して割込み
処理を行う方式により、割込みコントローラを追加する
ことなく容易に計算機システムの拡張性を持たせること
ができる。
以上の説明のように、本発明の入出力カード具備計算機
によれば、割込みコントローラで割込み要求を認識する
対象をカード接続用スロットとしたため、拡張インタフ
ェース（拡張機器）が多種多様かつ多数化しても、スロ
ットの数だけの割込みコントローラの割込み信号受付は
用端子があれば、割込みコントローラの割込み要求の認
識能力以上の拡張機器の割込み処理が可卵となり、計算
機システムの拡張性を柔軟かつ経済的に持たせることが
できる。
によれば、割込みコントローラで割込み要求を認識する
対象をカード接続用スロットとしたため、拡張インタフ
ェース（拡張機器）が多種多様かつ多数化しても、スロ
ットの数だけの割込みコントローラの割込み信号受付は
用端子があれば、割込みコントローラの割込み要求の認
識能力以上の拡張機器の割込み処理が可卵となり、計算
機システムの拡張性を柔軟かつ経済的に持たせることが
できる。
第１Ｎは従来の入出力カード具備計算機を例示するブロ
ック図、第２図は本発明妬よる入出力カード具備計算機
の一実施例を示すブロック図、第３図は第２図のスロッ
トの接続詳細図、第４図は第２図のカードの接続詳細図
、第５図は第２図のアドレスデコーダの接続詳細図であ
る。
ック図、第２図は本発明妬よる入出力カード具備計算機
の一実施例を示すブロック図、第３図は第２図のスロッ
トの接続詳細図、第４図は第２図のカードの接続詳細図
、第５図は第２図のアドレスデコーダの接続詳細図であ
る。
Claims (1)
- 【特許請求の範囲】 １、各種信号端子の他にカード番号用端子と割込み信号
出力端子とを持つ複数の入出力カードと、該入出力カー
ドが装着接続される複数のカード接続用スロットと、該
スロットにカードを接続した時に、上記カード番号用端
子よりスロットに接続したカードのカード番号を読み取
る手段と、各スロット対応に割込み信号受付け用端子を
持ち、各対応スロットを通じての入出力カードの割込み
信号出力端子からの割込み信号を上記スロット対応の割
込み信号受付け用端子を通じて取り込み割込み要求出力
信号を発生する割込みコントローラと、上記読み取った
カード番号を取り込みスロットとカードの接続対応を登
録すると共に、上記割込みコントローラからの割込み要
求出力信号を受けて該割込みコントローラをアクセスし
、その時の割込み信号を受け付けているスロット対応の
割込み信号受付け用端子を認識し、この認識のもとに上
記登録したスロットとカードの接続対応から割込み発生
のカードを判別し、該判別したカードとの間で該カード
対応のスロットを介して割込み処理を行う中央処理装置
とより成る入出力カード具備計算機。 ２、上記カード番号用端子はカード内に設けられたカー
ド番号回路に接続されて成る特許請求の範囲第１項記載
の入出力カード具備計算機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15520384A JPS6134657A (ja) | 1984-07-27 | 1984-07-27 | 入出力カ−ド具備計算機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15520384A JPS6134657A (ja) | 1984-07-27 | 1984-07-27 | 入出力カ−ド具備計算機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6134657A true JPS6134657A (ja) | 1986-02-18 |
Family
ID=15600751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15520384A Pending JPS6134657A (ja) | 1984-07-27 | 1984-07-27 | 入出力カ−ド具備計算機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6134657A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62239790A (ja) * | 1986-04-11 | 1987-10-20 | Matsushita Electric Ind Co Ltd | ボタン電話装置 |
| JPS63197237A (ja) * | 1987-02-12 | 1988-08-16 | Nec Corp | 割込制御方式 |
| JPH01126753A (ja) * | 1987-11-11 | 1989-05-18 | Nec Corp | 割込み制御回路 |
-
1984
- 1984-07-27 JP JP15520384A patent/JPS6134657A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62239790A (ja) * | 1986-04-11 | 1987-10-20 | Matsushita Electric Ind Co Ltd | ボタン電話装置 |
| JPS63197237A (ja) * | 1987-02-12 | 1988-08-16 | Nec Corp | 割込制御方式 |
| JPH0560621B2 (ja) * | 1987-02-12 | 1993-09-02 | Nippon Electric Co | |
| JPH01126753A (ja) * | 1987-11-11 | 1989-05-18 | Nec Corp | 割込み制御回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0263886A1 (en) | Interrupt control method in a multiprocessor system | |
| US5134706A (en) | Bus interface interrupt apparatus | |
| US5933613A (en) | Computer system and inter-bus control circuit | |
| JPS6134657A (ja) | 入出力カ−ド具備計算機 | |
| EP0464729A2 (en) | An ID processing dedicated SCSI bus interface logic circuit | |
| US4802087A (en) | Multiprocessor level change synchronization apparatus | |
| US6081861A (en) | PCI migration support of ISA adapters | |
| US4180855A (en) | Direct memory access expander unit for use with a microprocessor | |
| JPS6227409B2 (ja) | ||
| US6275887B1 (en) | Method and apparatus for terminating a bus transaction if the target is not ready | |
| JPH0962621A (ja) | コンピュータシステムおよびコマンドサイクル切換え方法 | |
| JPS60194647A (ja) | デ−タ伝送システム | |
| JPS6355655A (ja) | 入出力インタフエ−ス拡張方式 | |
| JPS6130300B2 (ja) | ||
| JPS63197260A (ja) | 記憶装置制御方式 | |
| JPS61269545A (ja) | 計算機システム | |
| JPH0562786B2 (ja) | ||
| JPS6159565A (ja) | マルチコンピユ−タシステムの割込入力装置 | |
| JPH05128279A (ja) | ワンチツプマイクロコンピユータ | |
| JPH02291039A (ja) | メモリ制御システム | |
| CN115145636A (zh) | 芯片之中软件寄存器的配置方法及装置 | |
| KR910009671B1 (ko) | 페드 시스템에 있어서 복수의 프로세서 사용방법 | |
| JP2810112B2 (ja) | 割込制御方法及び装置 | |
| Forth et al. | Peripheral interfacing using front-end microprocessors | |
| JPS61184645A (ja) | 割込制御方式 |