JPH1141595A

JPH1141595A - ビデオデコーダｌｓｉ

Info

Publication number: JPH1141595A
Application number: JP19615597A
Authority: JP
Inventors: Hiroshi Hatae; 博波多江
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1997-07-22
Filing date: 1997-07-22
Publication date: 1999-02-12

Abstract

(57)【要約】【課題】任意のデバイスと組み合わせ可能な高速動作の
ビデオデコーダＬＳＩ【解決手段】ＰＣＩバス２に接続されたデバイス例えば
３２から圧縮された画像データの読み出しをシーケンサ
２０はマスタ動作モジュール２６に指示し、データがＦ
ＩＦＯメモリ２４に読み出されるごとに、シーケンサ２
０は、ＤＭＡブロック１４にそれらのデータの転送を指
示し、ＤＭＡブロック１４は、ＦＩＦＯメモリ２４内に
読み出されたデータをビデオブロック１２の入力バッフ
ァに内部バス１を介して順次転送する。ビデオブロック
１２では、この入力バッファにデータがあれば、それを
復号する。一方、シーケンサ２０は上記ＤＭＡブロック
１４によるデータ転送と並行して、マスタ動作モジュー
ル２６に後続のデータの読み出しを指示する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＰＣＩバス等の高
速な外部バスに接続して使用され、ビデオデータおよび
オーディオデータを復号するビデオ／オーディオデコー
ダ用の大規模集積回路（ＬＳＩ）に関する。

【０００２】

【従来の技術】最近注目されているビデオデコーダＬＳ
Ｉは、圧縮画像をデコードして、圧縮前の画像を復元す
る。このデコーダＬＳＩとしては、圧縮された静止画を
復元するのに使用されるものだけでなく、圧縮された動
画を復元するのに使用されるデコーダＬＳＩも開発され
ている。後者のデコーダＬＳＩとしては、いわゆるＭＰ
ＥＧデコーダＬＳＩあるいはＭＰＥＧ２デコーダＬＳＩ
が知られている。

【０００３】この種のデコーダＬＳＩは、パーソナルコ
ンピュータ（パソコン）等のコンピュータの画像記憶装
置、例えばＣＤ−ＲＯＭと組み合わせて使用され始めて
いる。しかし、従来では、デコーダＬＳＩは、ＣＤ−Ｒ
ＯＭ等の特定の画像記憶装置に特定のインタフェース回
路により接続され、その画像記憶装置専用のデコーダＬ
ＳＩとして使用される。

【０００４】パソコンでは、汎用の外部バスとして、Ｐ
ＣＩバスが主として使用されている。ここでＰＣＩバス
とは、ＰｅｒｉｐｈｅｒａｌＣｏｍｐｏｎｅｎｔＩ
ｎｔｅｒｃｏｎｎｅｃｔバスの略で、ＰＣＩＳＩＧ
（ＳｐｅｃｉａｌＩｎｔｅｒｅｓｔＧｒｏｕｐ）とい
う業界標準団体で規格決定作業がなされている。例え
ば、「ＰＣＩ内部・バス仕様書製品版第２．０版
１９９３．４．３０」参照。従来ＰＣＩバスに何らかの
回路を接続する場合、ＰＣＩインターフェイスＬＳＩを
介してその回路をＰＣＩバスに接続する場合が多い。例
えば、ｉｎｔｅｒｆａｃｅ、１９９７、３月号、第１４
４頁から第１４８頁には、いくつかの製品が紹介されて
いる。また、ＰＣＩバス側と内部バス側との間のデータ
転送には（１）内部バス上のＣＰＵが、ＰＣＩバス上の
メモリなどに対してリード／ライトするダイレクト・マ
スタ・モード（２）ＰＣＩバス側から内部バス上のメモ
リなどをリード／ライトとするダイレクト・スレーブ・
モード（３）ＤＭＡモードの３種の転送モードがあるこ
とが解説されている。

【０００５】

【発明が解決しようとする課題】本発明者は、上記デコ
ーダＬＳＩの利用の今後の拡大を考え、上記デコーダＬ
ＳＩが一つの画像記憶装置に占有されるのではなく、い
ろいろの画像ソースに対して共用できることが望ましい
と考えるに至った。特に、上記デコーダＬＳＩがいろい
ろのパソコン等のコンピュータにおける汎用の回路とし
て使用できることが望ましいと考えるに至った。上記デ
コーダＬＳＩのより望ましい実施形態を検討した結果、
以下の条件を満たす上記デコーダＬＳＩが望ましいと考
えるに至った。すなわち、上記デコーダＬＳＩは、ＰＣ
Ｉバス等の高速のバスを介して画像記憶装置に接続でき
ることが望ましい。上記デコーダＬＳＩを上記ＰＣＩイ
ンターフェイスＬＳＩを介してバスに接続すると、この
ＬＳＩを介することによるデータ転送速度の劣化が生じ
る。従って、このようなインタフェースＬＳＩを用いな
いで、デコーダＬＳＩが直接バスに接続できることが望
ましい。

【０００６】さらに、バスに接続される多くの汎用の画
像記憶装置、例えばＣＤ−ＲＯＭは、ＰＣＩバスの仕様
に言うマスタになるための回路を通常有しない。したが
って、パソコンに使用する汎用のデコーダＬＳＩはＰＣ
Ｉバスでマスタになって動作できるならば、そのデコー
ダＬＳＩはより多くの画像記憶装置に対して使用できる
点で望ましいことになる。しかも、上記デコーダＬＳＩ
がマスタとして動作できるようになれば、そのデコーダ
ＬＳＩ内のデコードの進捗に併せて後続のデータを画像
記憶装置から読み出すことができ、そうでない場合に生
じる無駄な転送制御が不要となる。

【０００７】さらに、上記デコーダＬＳＩ内で実行され
るデコード動作が、このデータ転送に関連して遅延され
ないことが望ましい。とくに、デコーダＬＳＩ内のデコ
ード動作を実行するビデオブロックでのデコード動作
と、バスを介した画像記憶装置からの後続の圧縮画像デ
ータの読み出しは通常は非同期で行われる。しかし、も
しビデオブロックに後続の画像データの読み出しの完了
をチェックさせると、それだけデコード動作が中断され
ることになる。従って、ビデオブロックがこのような、
読み出し完了のチェックを行わないで画像データに対す
るデコードを継続できることが望ましい。言い換える
と、ビデオブロックの関与なしに圧縮された画像データ
を次々とビデオブロックに供給できることが望ましい。

【０００８】したがって、本発明の目的は、外部バスに
接続された画像記憶装置等の画像装置から圧縮画像を高
速に読み出し、復号するのに適したビデオデコーダＬＳ
Ｉを提供することにある。

【０００９】

【課題を解決するための手段】上記目的を達成するため
に、本発明によるビデオデコーダＬＳＩには、内部バス
に接続され、圧縮画像データを復号するための復号回路
と、外部バスを介してそれに接続されたデバイスに圧縮
された画像データの読み出しを要求するためのデータ読
み出し要求モジュールと、上記データ読み出し要求モジ
ュールにより上記外部バスに読み出された画像データを
一時的に保持するデータバッファとが設けられる。

【００１０】さらに、当該データバッファに保持された
データを上記復号回路に上記内部バスを介してＤＭＡ転
送するＤＭＡブロックと、上記データ読み出し要求モジ
ュールによる上記外部バスを介したデータの読み出し
と、上記ＤＭＡブロックによる上記データバッファ内の
データのＤＭＡ転送とを繰り返し指示するシーケンサと
が設けられる。

【００１１】本発明のより具体的な態様では、上記シー
ケンサは、上記ＤＭＡブロックによる上記バッファ内の
データの転送と並行してそのデータの後続のデータの読
み出しを上記データ読み出し要求モジュールに指示す
る。

【００１２】本発明のさらに具体的な態様では、上記復
号回路と上記内部バスに接続された入力バッファがさら
に設けられ、上記ＤＭＡブロックは、当該データバッフ
ァに保持されたデータを上記入力バッファにＤＭＡ転送
する。さらに、上記復号回路は、上記入力バッファに保
持された復号すべきデータを順次復号する回路を有す
る。

【００１３】

【発明の実施の形態】以下、本発明に係るビデオデコー
ダＬＳＩを図面に示した実施の形態を参照してさらに詳
細に説明する。

【００１４】＜発明の実施の形態１＞図１は、本発明に
係るビデオデコーダＬＳＩ１６を使用するパソコンを示
す。ホストＣＰＵ３４は、ＨＯＳＴ−ＰＣＩブリッジ３
０を介してメインメモリ３３およびＰＣＩバス２に接続
され、このバスにはＣＤ−ＲＯＭ３２および本発明に係
るビデオデコーダＬＳＩ１６が接続されている。なお、
バスアービタは簡単化のために図示していない。また、
ＰＣＩバス２には、他の複数のデバイスが接続可能であ
るが、それらも簡単化のために図示されていない。ま
た、ＣＤ−ＲＯＭ３２に代えて他の画像記憶装置例えば
ＤＶＤあるいはメインメモリ３３、あるいは他のＲＡ
Ｍ、ＲＯＭ等のメモリなどの種々のデバイスを使用する
こともできる。なお、本実施の形態では、簡単化のため
に、ＣＤ−ＲＯＭ３２に圧縮された画像データのみが保
持され、音声データは保持されていないものと仮定す
る。

【００１５】デコーダＬＳＩ１６は一つの半導体チップ
上に形成され、画像圧縮信号を復号するビデオブロック
１２、その復号動作に使う係数等のデータを保持するメ
モリ１０、ＰＣＩインターフェイスブロック１７と、そ
のブロック１７とビデオブロック１２の間でデータを転
送するＤＭＡ（ＤｉｒｅｃｔＭｅｍｏｒｙＡｃｃｅｓ
ｓ）ブロック１４を有する。これらは、データのリード
かライトかを識別するためのデータライト信号ｄｗｒｉ
ｔｅ用の信号線３、内部データバス４、内部アドレスバ
ス５からなる内部バス１により接続されている。この内
部バス１のアービタも簡単化のために図示していない。
ビデオブロック１２は画像表示用のモニタ３５に接続さ
れている。なお、図では、ビデオデコーダＬＳＩ１６が
ＰＣＩバス２に直接接続されているかのように図示され
ているが、実際には通常のＬＳＩがそうであるように、
ビデオデコーダＬＳＩ１６は適当なボードに搭載され、
そのボードのコネクタを介してＰＣＩバス２に接続され
ている。

【００１６】ＰＣＩインターフェイスブロック１７は、
内部バス１とＰＣＩインターフェイスブロック１７の間
で信号を中継する内部バスインターフェイスモジュール
１８、ＣＤ−ＲＯＭ３２から読み出されたデータあるい
はビデオブロック１２から供給されたデータを一時的に
保持する先入れ先出し（ＦＩＦＯ）メモリ２４、シーケ
ンサ２０、ターゲットモジュール２２、マスタモジュー
ル２６、コンフィギュレーションモジュール２８から構
成されている。ここで、シーケンサ２０は、ビデオブロ
ック１２から要求されたデータ転送の実行を制御するよ
うに、ＤＭＡブロック１４、マスタモジュール２６を制
御する。マスタモジュール２６はＰＣＩバスの規格に従
ってデータの転送の要求元（マスタ）として動作する回
路である。ターゲットモジュール２２はＰＣＩバスの規
格に従ってデータ転送の要求先として動作する回路であ
り、これらは、それぞれ公知の回路によりもしくはそれ
を変形することにより容易に実現される。なお、コンフ
ィギュレーションモジュール２８はＰＣＩバスの規格で
決められている、コンフィギュレーションデータを格納
する複数のレジスタからなる。ここでコンフィギュレー
ションデータは、ＰＣＩバス２を動作させるための設定
データであり、ホストＣＰＵ３４がターゲットモジュー
ル２２を介してセットする。セットされたデータは、マ
スタモジュール２６により使用される。

【００１７】本実施の形態では、ＰＣＩインターフェイ
スブロック１７がビデオブロック１２と同じＬＳＩ上に
形成され、さらに、そこに含まれたマスタモジュール２
６は、ビデオブロック１２からのデータ読み出し要求に
応答して、ＰＣＩバス２を介して、それに接続された装
置、例えばＣＤ−ＲＯＭ３２からビデオブロック１２に
より要求された圧縮されたデータを読み出し、シーケン
サ２０は、ＤＭＡブロック１４と協同して上記読み出さ
れたデータをビデオブロック１２に供給するように構成
されている点に特徴がある。この結果、ビデオブロック
１２は、すでに読み出された圧縮されたデータのデコー
ドを実行する間、後続の圧縮されたデータが現にこのＬ
ＳＩ１６に読み出されたか否かのチェックをする必要が
ない。

【００１８】図２において、ビデオブロック１２は、内
部データバス４から転送された画像圧縮信号を一時的に
格納する入力バッファ８６、圧縮信号を復号する圧縮信
号復号部８０、復号した画像信号を一時格納する出力バ
ッファ８４、内部アドレスバス５と線３上のライト信号
ｄｗｒｉｔｅを監視して出力バッファ８４と入力バッフ
ァ８６を制御するアドレスデコード部８８、圧縮信号復
号部８０からのデータ転送要求に応じて、転送すべきデ
ータのアドレスおよびデータを読み出すのか書き込むか
を指示するライト信号ｄｗｒｉｔｅをそれぞれ内部アド
レスバス５、制御線３に出力する制御部８２から構成さ
れている。

【００１９】図３に示すように、内部バスインターフェ
イスモジュール１８の内部には、アドレスレジスタ３０
０、ステータスレジスタ４００、デコード回路４０およ
びＡＮＤゲート４２，４４，４６，４７が設けられてい
る。デコード回路４０は、内部アドレスバス５上のアド
レスと制御線３上のライト信号ｄｗｒｉｔｅを監視し、
内部バスインターフェイスモジュール１８の内部を制御
する。

【００２０】図４に示すように、ＦＩＦＯメモリ２４の
内部には、ＰＣＩバス２からＬＳＩ内部データバス４に
転送するデータを一時的に保持する４つのレジスタ１１
０、１０８、１０６、１０４と、内部データバス４から
ＰＣＩバス２に転送するデータを一時的に保持する４つ
のレジスタ９８、９６、９４、９２から構成されてい
る。これらのレジスタのアクセスは、マスタ動作モジュ
ール２６と内部バスインターフェイスモジュール１８に
より制御される。

【００２１】シーケンサ２０は、図５に示すように、内
部データバス４からＰＣＩバス２へのデータの転送を制
御するライトシーケンサ７０と、ＰＣＩバス２から内部
データバス４へのデータの転送を制御するリードシーケ
ンサ７２から構成されている。

【００２２】以下に図１の装置の動作の詳細を説明す
る。図６は、ビデオブロック１２がＰＣＩバス２に接続
されたデバイスから圧縮されたデータを読み出し、これ
を復号するときの動作のフローチャートである。まず、
ビデオブロック１２は、読み出すべきデータのアドレス
を指定する（ステップ１６０）。具体的には、図２にお
いて、制御部８２は、内部バスインターフェイスモジュ
ール１８内のアドレスレジスタ３００に読み出しアドレ
スを設定するコマンドを内部バス１に送出する。すなわ
ち、このレジスタに割り当てられたアドレスを内部アド
レスバス５に送り出し、読み出しアドレスを内部データ
バス４に送り出し、制御線３に与えるライト信号ｄｗｒ
ｉｔｅを”Ｈ”にする。内部バスインターフェイスモジ
ュール１８では、内部アドレスバス５にアドレスレジス
タ３００のアドレスが出力され、制御線３上のライト信
号ｄｗｒｉｔｅが”Ｈ”になると、デコード回路４０の
出力信号線４９が”Ｈ”となり、ＡＮＤゲート４７によ
り、その時の内部データバス４上のアドレスがアドレス
レジスタ３００に書き込まれる。以下では、この読み出
しアドレスは、ＣＤ−ＲＯＭ３２内の特定の読み出し開
始位置のアドレスであると仮定する。

【００２３】図６に戻り、ビデオブロック１２は、その
後読み出し開始を指示する（ステップ１６１）。具体的
には、制御部８２は、内部バスインターフェイスモジュ
ール１８内の読み出し開始レジスタ５０に値１をセット
するコマンドを内部バス１に送出する。すなわち、この
レジスタに割り当てられたアドレスを内部アドレスバス
５に送り出し、第０ビットが１のデータを内部データバ
ス４に送り出し、制御線３に与えるライト信号ｄｗｒｉ
ｔｅを”Ｈ”にする。内部バスインターフェイスモジュ
ール１８では、内部アドレスバス５に読み出し開始レジ
スタ５０のアドレスが出力され、制御線３上のライト信
号ｄｗｒｉｔｅが”Ｈ”になると、デコード回路４０の
出力信号線４３が”Ｈ”となり、ＡＮＤゲート４４によ
り、その時の内部データバス４上のデータの第０ビット
（今の例では値１）が読み出し開始レジスタ５０に書き
込まれる。後に説明する書き込み開始レジスタ４８、シ
ーケンサ終了レジスタ５２のセットについても同様であ
る。それぞれのレジスタは、ＡＮＤゲート４８，５２を
介してデコーダ回路４０によりセットされる。

【００２４】このレジスタ５０の出力は、読み出し開始
信号ｒｓｔとしてシーケンサ２０に供給され、後に説明
する方法でＣＤ−ＲＯＭ３２からのデータの読み出しが
開始される。ビデオブロック１２は、その後、デコード
を開始し、入力バッファ８６にデータがあれば、そのデ
ータを圧縮信号復号部８０に取り込み、デコード作業を
行い、モニタ３５に出力する。一方で、入力バッファ８
６が一杯であるかどうかをチェックし（ステップ１６
２）、一杯であれば、転送終了を指示する（ステップ１
６４）。具体的には、内部バスインターフェイスモジュ
ール１８内のシーケンサ終了レジスタ５２に１をセット
する。このレジスタ５２の出力は、シーケンサ終了信号
ｓｃｆｉとしてシーケンサ２０に通知される。このよう
に、ビデオブロック１２は、データの読み出しを要求
し、入力バッファ８６にデータが転送され始めた後は、
読み出されたデータが入力バッファ８６が一杯か否かを
チェックするだけでよく、デコード処理以外の大きな処
理を実行する必要がない。

【００２５】図７は、リードシーケンサ７２の状態遷移
図を示す。図８は、このシーケンサの動作のフローチャ
ートである。このシーケンサは、アイドルステート７０
１、ＤＭＡ転送ステート７０２、マスタ動作ステート７
０３の３つのステートを持っている。電源投入後はアイ
ドルステートとなり（ステップ１７０）、読み出し開始
レジスタ５０が”Ｈ”になるのを待っている（ステップ
１７２）。前述のように、読み出し開始レジスタ５０
が”Ｈ”になると、マスタ動作ステートに遷移する。こ
のステートでは、マスタ動作モジュール２６に読み出し
要求ｒｅａｄを供給し、ＰＣＩバス２を介してＣＤ−Ｒ
ＯＭ３２からのデータの読み出しを指示する（ステップ
１７４）。この後、リードシーケンサ７２は、ＤＭＡ転
送ステートに遷移し、マスタ動作モジュール２６が与え
る終了通知信号ｐｃｉｆが”Ｈ”になるのを待つ（ステ
ップ１７６（図８））。

【００２６】図９に示すように、マスタ動作モジュール
２６は、電源投入時にはアイドル状態にあり（ステップ
１９０）、読み出し要求ｒｅａｄが”Ｈ”になるのを待
っている（ステップ１９２）。前述のように、この要求
が”Ｈ”になると、ＰＣＩバス２に接続されたデバイス
からのデータの読み出しを開始する（ステップ１９
４）。読み出すべきデータのアドレスは、内部バスイン
ターフェイスモジュール１８内のアドレスレジスタ３０
０から線２０Ａを介してマスタ動作モジュール２６に供
給される。ここでは、このアドレスがＣＤ−ＲＯＭ３２
に属するアドレスであると仮定している。したがって、
マスタ動作モジュール２６は、ＰＣＩバス２に対して定
められた手順に従い、このＣＤ−ＲＯＭ３２と交信し、
そのデバイスからデータを読み出す。なお、ＣＤ−ＲＯ
Ｍ３２は、マスタ動作モジュールと交信するためのター
ゲット動作モジュール（図示せず）を内蔵し、このモジ
ュールは、ＰＣＩバス２上のアドレスがＣＤ−ＲＯＭ３
２に属するアドレスであるかを検出し、そうであるとき
には、マスタ動作モジュール２６からの読み出し要求が
指定するデータをＰＣＩバス２に送出する。

【００２７】図１０は、この時のデータ転送のタイムチ
ャートを示す。ここで、信号線のＡＤ［３１：０］、Ｆ
ＲＡＭＥ＃、ＩＲＤＹ＃、ＴＲＤＹ＃、ＤＥＶＳＥＬ＃
はＰＣＩバス２に送出される信号で、ＰＣＩバスの規格
で決められている信号である。ここで、信号ＡＤ［３
１：０］は、マスタ動作モジュール２６が供給する読み
出しアドレスあるいはＣＤ−ＲＯＭ３２が順次供給する
複数の読み出しデータを表す。本実施の形態では、一度
のデータ転送では、それぞれ３２ビットからなる４つの
データがＣＤ−ＲＯＭ３２から連続してＰＣＩバス２に
読み出されるものと仮定している。ＦＲＡＭＥ＃とＩＲ
ＤＹ＃は、マスタ動作モジュール２６が供給し、ＴＲＤ
Ｙ＃とＤＥＶＳＥＬ＃はＣＤ−ＲＯＭ３２が供給する。
このデータ転送の間、マスタ動作モジュール２６はそれ
ぞれのデータに転送に同期して、ＦＩＦＯメモリ２４に
それぞれのデータを取り込むことを指示する信号ｆｗｒ
ｉｔｅ１を繰り返し供給する。図４において、ＦＩＦＯ
メモリ２４では、４つのレジスタ１１０、１０８，１０
６，１０４はシフトレジスタを構成し、信号ｆｗｒｉｔ
ｅ１に応答して、ＰＣＩバス２上のデータを順次レジス
タ１１０が取り込み、取り込まれたデータは順次後続の
レジスタ１０８，１０６，１０４にシフトされる。

【００２８】こうして４つのデータの取り込みが終了す
ると（ステップ１９６（図９））、マスタ動作モジュー
ル２６は、終了通知信号ｐｃｉｆを”Ｈ”にし、リード
シーケンサ７２に供給し（ステップ１９８（図９））、
アイドル状態に戻る（ステップ１９０（図９））。

【００２９】すでにＤＭＡ転送ステートになっているリ
ードシーケンサ７２は、終了通知信号ｐｃｉｆが”Ｈ”
になったのを検出すると、ＤＭＡ転送要求ｄｒｅｑＲ
を”Ｈ”にし、ＤＭＡブロック１４に出力する（ステッ
プ１７８（図８））。さらに、内部バスインターフェイ
スモジュール１８からシーケンサ終了信号ｓｃｆｉが与
えられているか否かを判別し（ステップ１８０）、そう
でないときには、マスタ動作ステートに戻り、ステップ
１７４を再度実行する。こうして、後続のデータをＣＤ
−ＲＯＭ３２からの読み出し動作がすでに説明した説明
した方法により起動される。なお、この後続のデータの
読み出しを要求するに当たり、マスタ動作モジュール２
６はＰＣＩバス２にその後続のデータのアドレスを出力
するように、ＰＣＩバス２に送出するアドレスを更新す
る。

【００３０】一方、ＤＭＡブロック１４は、ＤＭＡ転送
要求ｄｒｅｑＲに応答して、ＦＩＦＯメモリ２４に読み
込まれた４つのデータをビデオブロック１２の入力バッ
ファ８６にＤＭＡ転送により転送する。この転送は、上
記ＰＣＩバス２による後続のデータの読み出し動作と並
行して行われる。図１１は、このときのデータ転送のタ
イムチャートを示す。具体的には、ＤＭＡブロック１４
は、内部バス１にＦＩＦＯメモリ２４内のレジスタ１０
４，１０６、１０８，１１０内のデータをこれらのレジ
スタの順に読み出す４つのコマンドを順次発行する。そ
れぞれのコマンドが指定するこれらのレジスタのアドレ
スを図１１ではＦＩＦＯアドレス１、ＦＩＦＯアドレス
２、ＦＩＦＯアドレス３、ＦＩＦＯアドレス４と示して
いる。ＤＭＡブロック１４は、それぞれのコマンドの発
行のときに、線３に与えるライト信号ｄｗｒｉｔｅをロ
ーにする。内部バスインターフェイスモジュール１８内
のデコード回路４０は、それぞれのコマンドに応答して
読み出し信号ｆｒｅａｄ３，ｆｒｅａｄ４，ｆｒｅａｄ
５，ｆｒｅａｄ６を順次上記４つのレジスタに供給す
る。こうして、これらのレジスタから順次４つのデータ
ｄａｔａ１、ｄａｔａ２、、、が内部バス１に読み出さ
れる。

【００３１】ＤＭＡブロック１４はそれぞれのコマンド
の発行の後で、かつ次のコマンドの発行の前に、現在発
行されたコマンドにより読み出されたデータをビデオブ
ロック１２内の入力バッファ８６の空き領域に書き込む
コマンドを発行する。入力バッファ８６の大きさは、Ｐ
ＣＩバス２を介して一度に転送される４つのデータの大
きさの合計より十分大きい大きさ例えば５１２バイトと
仮定する。このことは出力バッファ８４についても同じ
である。図１１には、これらの書き込みコマンドが指定
するアドレスの内の二つをビデオアドレス１、２と示し
ている。また、これらの書き込みコマンドの発行の時
に、制御線３に与えるライト信号ｄｗｒｉｔｅは”Ｈ”
にされる。こうして、ＰＣＩバス２からＦＩＦＯメモリ
２４に読み出された４つのデータがビデオブロック１２
に転送される。

【００３２】以上のようにして、ＣＤ−ＲＯＭ３２から
データが順次ビデオブロック１２に読み出される。も
し、ビデオブロック１２が読み出しの終了を決定した場
合には（ステップ１６４（図６））、内部バスインター
フェイスモジュール１８に転送終了のコマンドを供給
し、アイドルステートに戻る。

【００３３】ビデオブロック１２が復号して得た画像デ
ータを、モニタ３５に表示するのでなく、ＰＣＩバス２
に接続されたデバイス、例えばメインメモリ３３に転送
するときには、そのデータの転送は、以下のようになさ
れる。ビデオブロック１２の制御部８２は、内部バス１
を介して内部バスインターフェイスモジュール１８内の
レジスタ４８に１をセットする。このレジスタの出力
は、書き込み開始信号ｗｓｔとしてシーケンサ２０に供
給される。図１２はライトシーケンサ７０の状態遷移図
であり、図１３はその動作のフローチャートである。図
１２，１３と図７，８との比較より明らかなように、ラ
イトシーケンサ７０の動作は、リードシーケンサ７２の
動作に比べると、信号ｒｓｔ、ｄｒｅｑＲ、ｒｅａｄに
代えてそれぞれ信号ｗｓｔ、ｄｒｅｑＷ、ｗｒｉｔｅが
使用されるので、ライトシーケンサ７０の動作の詳細は
省略し、以下に相違点のみを説明する。

【００３４】ＤＭＡブロック１４は、信号ｄｒｅｑＷに
応答して、書き込むべきデータをビデオブロック１２内
の出力バッファ８４から読み出し、内部バスインターフ
ェイスモジュール１８内のレジスタ９２に順次書き込
む。レジスタ９２，９４，９６，９８もシフトレジスタ
を構成している。これらのレジスタへの書き込み信号ｆ
ｗｒｉｔｅ３は、内部バスインターフェイスモジュール
１８内のデコード回路４０により与えられる。

【００３５】図１４は、マスタ動作モジュール２６のラ
イト時の動作のフローチャートである。この図と図９と
の比較から分かるように、信号ｒｅａｄに代えて信号ｗ
ｒｉｔｅが使用されている。図１５はこのライト時のＰ
ＣＩバス２でのデータ転送のタイムチャートである。そ
の詳細説明は省略する。

【００３６】以上から明らかなように、本実施の形態で
は、デコーダＬＳＩが一つの画像記憶装置に占有される
のではなく、いろいろの画像ソースに対して共用でき
る。

【００３７】特に、上記デコーダＬＳＩがいろいろのパ
ソコン等のコンピュータにおける汎用の回路として使用
できる。マスタとして動作できないデバイスに対しても
使用できる。しかも、ＰＣＩバスから他のＬＳＩを介す
ることなく高速にデータを読み出すことができる。

【００３８】さらに、デコーダＬＳＩ内で実行されるデ
コード動作が、このデータ転送に関連して遅延されな
い。とくに、ビデオブロック１２が復号すべきデータが
ＰＣＩバスからＦＩＦＯメモリ２４に読み出されると、
このデータはビデオブロック１２の介入を得ないでその
ビデオブロック１２に直ちに供給される。したがって、
そのデータがＰＣＩバスに読み出された後ビデオブロッ
ク１２により復号されるまでの時間を減らすことができ
る。

【００３９】なお、本実施の形態では、簡単化のため
に、ＣＤ−ＲＯＭ３２に圧縮された画像データのみが保
持され、圧縮された音声データは保持されていないもの
と仮定した。このＣＤ−ＲＯＭ３２に圧縮された音声デ
ータが保持されている場合には、ビデオデコーダＬＳＩ
１６にこの音声データを処理する回路を設けることも可
能である。あるいは、以下のように音声部分をホストＣ
ＰＵ３４に処理させることも可能である。すなわち、ホ
ストＣＰＵ３４は、音声データと画像データをＣＤ−Ｒ
ＯＭ３２から読み出し、その内、画像データをメインメ
モリ３３に書き込み、音声データをホストＣＰＵ３４が
復号する。ビデオデコーダＬＳＩ１６はこのメインメモ
リ３３から画像データを先の実施の形態と同様に読み出
せばよい。

【００４０】

【発明の効果】以上から明らかなように、本発明によれ
ば、外部バスに接続された画像ソースから圧縮された画
像を高速に読み出し、復号するのに適したビデオデコー
ダＬＳＩが得られる。

【図面の簡単な説明】

【図１】本発明に係るビデオデコーダＬＳＩの全体の構
成図。

【図２】図１の装置に使用するビデオブロックの構成
図。

【図３】図１の装置に使用する内部バスインターフェイ
スモジュールの構成図。

【図４】図１の装置に使用するＦＩＦＯメモリの構成
図。

【図５】図１の装置に使用するシーケンサの構成図。

【図６】図１の装置に使用するビデオブロックのデータ
読み出し時の動作のフローチャート。

【図７】図５の装置に使用するライトシーケンサの状態
遷移図。

【図８】図５の装置に使用するリードシーケンサの動作
のフローチャート。

【図９】図１の装置に使用するマスタ動作モジュールの
データ読み出し時の動作のフローチャート。

【図１０】図１の装置におけるデータ読み出し時のＰＣ
Ｉバス上の信号のタイムチャート。

【図１１】図１の装置におけるデータ読み出し時の内部
バス上の信号のタイムチャート。

【図１２】図５の装置に使用するライトシーケンサの状
態遷移図。

【図１３】図５の装置に使用するライトシーケンサの動
作のフローチャート。

【図１４】図１の装置に使用するマスタ動作モジュール
のデータ書き込み時の動作のフローチャート。

【図１５】図１の装置におけるデータ書き込み時のＰＣ
Ｉバス上の信号のタイムチャート。

Claims

【特許請求の範囲】

【請求項１】内部バスと、上記内部バスに接続され、圧縮画像データを復号するた
めの復号回路と、圧縮された画像データの読み出しを外部バスを介してそ
れに接続されたデバイスに要求するためのデータ読み出
し要求モジュールと、上記データ読み出し要求モジュールによる読み出し要求
により上記外部バスに読み出された画像データを一時的
に保持するデータバッファと、上記内部バスに接続され、当該データバッファに保持さ
れたデータを上記復号回路に上記内部バスを介してＤＭ
Ａ転送するＤＭＡブロックと、上記データ読み出し要求モジュールによる上記外部バス
を介したデータの読み出しと、上記ＤＭＡブロックによ
る上記データバッファ内のデータのＤＭＡ転送とを繰り
返し指示するシーケンサとを有するビデオデコーダＬＳ
Ｉ。
【請求項２】上記シーケンサは、上記ＤＭＡブロックに
よる上記バッファ内のデータの転送と並行してそのデー
タの後続のデータの読み出しを上記データ読み出し要求
モジュールに指示する請求項１記載のビデオデコーダＬ
ＳＩ。
【請求項３】上記復号回路と上記内部バスに接続された
入力バッファをさらに有し、上記ＤＭＡブロックは、当該データバッファに保持され
たデータを上記入力バッファにＤＭＡ転送する請求項１
記載のビデオデコーダＬＳＩ。
【請求項４】上記復号回路は、上記入力バッファに保持
された復号すべきデータを順次復号する回路を有する請
求項３記載のビデオデコーダＬＳＩ。
【請求項５】上記外部バスはＰＣＩバスである請求項１
から４のいずれか一つに記載のビデオデコーダＬＳＩ。