TWI823680B - 資料傳輸裝置和方法 - Google Patents
資料傳輸裝置和方法 Download PDFInfo
- Publication number
- TWI823680B TWI823680B TW111144114A TW111144114A TWI823680B TW I823680 B TWI823680 B TW I823680B TW 111144114 A TW111144114 A TW 111144114A TW 111144114 A TW111144114 A TW 111144114A TW I823680 B TWI823680 B TW I823680B
- Authority
- TW
- Taiwan
- Prior art keywords
- circuit
- mentioned
- data transmission
- bus master
- data
- Prior art date
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 140
- 238000000034 method Methods 0.000 title claims description 29
- 230000002093 peripheral effect Effects 0.000 claims abstract description 58
- 230000003139 buffering effect Effects 0.000 claims description 3
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
- 238000004590 computer program Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000005022 packaging material Substances 0.000 description 1
Images
Landscapes
- Communication Control (AREA)
Abstract
本發明提供了一種資料傳輸裝置。資料傳輸裝置可包括第一匯流排主控器電路、第二匯流排主控器電路、儲存電路、第一控制電路和第二控制電路。第一匯流排主控器電路處理和周邊裝置相關聯之資料傳輸。第二匯流排主控器電路處理和系統記憶體相關聯之資料傳輸。儲存電路儲存資料傳輸之資訊和指令。第一控制電路根據儲存電路儲存之資料傳輸之資訊和指令,控制第一匯流排主控器電路。第二控制電路根據儲存電路儲存之資料傳輸之資訊和指令,控制第二匯流排主控器電路。
Description
本發明之實施例主要係有關於一種資料傳輸技術,特別係有關於藉由直接記憶體存取(Direct Memory Access,DMA)裝置同時處理周邊裝置和系統記憶體之間的讀取操作和寫入操作之資料傳輸技術。
周邊裝置直接記憶體存取(Peripheral Direct Memory Access,PDMA)技術被廣泛應用在單晶片系統(System on a Chip,SOC)中,以降低中央處理器在處理周邊裝置和系統記憶體間之資料傳輸的負載。
在傳統之PDMA技術中,當要從周邊裝置傳送資料至系統記憶體時,PDMA控制器會先透過匯流排主控器電路從周邊裝置讀取資料,並將資料暫存在PDMA控制器內部之緩衝器(buffer)中。接著,再透過匯流排主控器電路將資料寫入系統記憶體中。換句話說,在傳統之PDMA技術中,當要從系統記憶體傳送資料至周邊裝置時,PDMA控制器會先透過匯流排主控器電路從系統記憶體讀取資料,並將資料暫存在PDMA控制器內部之緩衝器(buffer)中。接著,再透過匯流排主控器電路將資料寫入周邊裝置中。也就是說,在傳統之PDMA技術中,PDMA控制器之匯流排主控器電路必須等到讀取操作後,才能再進行寫入操作。
因此,如何使得藉由PDMA控制器進行資料傳輸時更有效率,並可以加快資料傳輸的時間,將是值得討論之課題。
有鑑於上述先前技術之問題,本發明之實施例提供了一種資料傳輸裝置和方法。資料傳輸裝置中配置了一第一匯流排主控器電路和一第二匯流排主控器電路,以同時處理讀取資料和寫入資料之操作,因而增加資料傳輸速度。
根據本發明之一實施例提供了一種資料傳輸裝置。資料傳輸裝置可包括一第一匯流排主控器電路、一第二匯流排主控器電路、一儲存電路、一第一控制電路和一第二控制電路。第一匯流排主控器電路耦接一第一匯流排,和用以處理和一周邊裝置相關聯之資料傳輸。第二匯流排主控器電路耦接一第二匯流排,和用以處理和一系統記憶體相關聯之資料傳輸。儲存電路儲存資料傳輸之資訊和指令。第一控制電路耦接上述第一匯流排主控器電路和上述儲存電路,和根據上述儲存電路儲存之上述資料傳輸之資訊和指令,控制上述第一匯流排主控器電路。第二控制電路耦接上述第二匯流排主控器電路和上述儲存電路,和根據上述儲存電路儲存之上述資料傳輸之資訊和指令,控制上述第二匯流排主控器電路。
根據本發明之一實施例,資料傳輸裝置更包括一第一先進先出電路、一第二先進先出電路和一先進先出控制電路。第一先進先出電路耦接上述第一匯流排主控器電路和上述第二匯流排主控器電路,用以進行從上述第一匯流排主控器電路至上述第二匯流排主控器電路之一第一資料緩衝。第二先進先出電路耦接上述第一匯流排主控器電路和上述第二匯流排主控器電路,用以進行從上述第二匯流排主控器電路至上述第一匯流排主控器電路之一第二資料緩衝。先進先出控制電路耦接上述第一控制電路、上述第二控制電路、上述第一先進先出電路和上述第二先進先出電路,用以控制上述第一先進先出電路和上述第二先進先出電路。
根據本發明之一實施例,當一資料要從上述周邊裝置傳送至上述系統記憶體時,上述第一匯流排主控器電路從上述周邊裝置讀取上述資料,且上述第二匯流排主控器電路將上述資料寫入上述系統記憶體。上述第一控制電路根據從上述儲存電路取得之上述資料傳輸之資訊和指令,指示上述第一匯流排主控器電路經由上述第一匯流排從上述周邊裝置讀取上述資料,以及上述第二控制電路根據從上述儲存電路取得之上述資料傳輸之資訊和指令,指示上述第二匯流排主控器電路將上述資料經由上述第二匯流排寫入上述系統記憶體中。
根據本發明之一實施例,當一資料要從上述系統記憶體傳送至上述周邊裝置時,上述第二匯流排主控器電路從上述系統記憶體讀取上述資料,且上述第一匯流排主控器電路將上述資料寫入上述周邊裝置。上述第二控制電路根據從上述儲存電路取得之上述資料傳輸之資訊和指令,指示上述第二匯流排主控器電路經由上述第二匯流排從上述系統記憶體讀取上述資料,以及上述第一控制電路根據從上述儲存電路取得之上述資料傳輸之資訊和指令,指示上述第一匯流排主控器電路將上述資料經由上述第一匯流排寫入上述周邊裝置中。
根據本發明之一實施例提供了一種資料傳輸方法。資料傳輸方法適用於一資料傳輸裝置。資料傳輸方法之步驟包括:藉由上述資料傳輸裝置之一第一控制電路,根據儲存之資料傳輸之資訊和指令,控制上述資料傳輸裝置之一第一匯流排主控器電路進行和一周邊裝置相關聯之資料傳輸;以及藉由上述資料傳輸裝置之一第二控制電路,根據儲存之上述資料傳輸之資訊和指令,控制上述資料傳輸裝置之一第二匯流排主控器電路進行和一系統記憶體相關聯之資料傳輸。
關於本發明其他附加的特徵與優點,此領域之熟習技術人士,在不脫離本發明之精神和範圍內,當可根據本案實施方法中所揭露之資料傳輸裝置和方法,做些許的更動與潤飾而得到。
本章節所敘述的是實施本發明之較佳方式,目的在於說明本發明之精神而非用以限定本發明之保護範圍,本發明之保護範圍當視後附之申請專利範圍所界定者為準。
第1圖係顯示根據本發明之一實施例所述之一資料傳輸裝置100之方塊圖。如第1圖所示,資料傳輸裝置100至少可包括一第一匯流排主控器電路110、一第二匯流排主控器電路120、一第一先進先出(First In First Out,FIFO)電路130、一先進先出控制電路140、一第二先進先出電路150、一第一控制電路160、一儲存電路170和一第二控制電路180。注意地是,在第1圖中所示之示意圖,僅係為了方便說明本發明之實施例,但本發明並不以第1圖為限。本發明所述之資料傳輸裝置100中亦可包含其他元件。
根據本發明之一實施例,資料傳輸裝置100可係一直接記憶體存取(Direct Memory Access,DMA)控制器或一週邊裝置直接記憶體存取(Peripheral DMA,PDMA)控制器。此外,資料傳輸裝置100可應用在單晶片系統(System on a Chip,SOC)和微控制器(Microcontroller Unit,MCU)中,但本發明不以此為限。
如第1圖所示,第一匯流排主控器電路110可耦接一第一匯流排300,且第二匯流排主控器電路120可耦接一第二匯流排400。根據本發明一實施例,第一匯流排300可係一進階高效能匯流排(Advanced High-performance Bus,AHB) 或一進階可擴展介面(Advanced Extensible Interface,AXI),也就是說,第一匯流排主控器電路110可係一進階高效能匯流排主控器電路或一進階可擴展介面主控器電路。根據本發明一實施例,第二匯流排400亦可係一進階高效能匯流排或一進階可擴展介面,也就是說第二匯流排主控器電路120可係一進階高效能匯流排主控器電路或一進階可擴展介面主控器電路。
根據本發明一實施例,第一匯流排主控器電路110用以處理資料傳輸裝置100中和周邊裝置200相關聯之資料傳輸。第二匯流排主控器電路120則係用以處理資料傳輸裝置100中和系統記憶體500相關聯之資料傳輸。此外,特別說明地是,在第1圖中僅係顯示一周邊裝置200,但本發明不以此為限。資料傳輸裝置100亦可耦接複數周邊裝置200。當一資料要從周邊裝置200傳送至系統記憶體500時,第一匯流排主控器電路110可用以從周邊裝置200讀取資料,且第二匯流排主控器電路120可用以將資料寫入系統記憶體500。當一資料要從系統記憶體500傳送至周邊裝置200時,第二匯流排主控器電路120可用以從系統記憶體500讀取資料,且第一匯流排主控器電路110可用以將資料寫入周邊裝置200。
根據本發明一實施例,先進先出控制電路140可用以控制第一先進先出電路130和第二先進先出電路150。此外,第一先進先出電路130可用以進行從第一匯流排主控器電路110至第二匯流排主控器電路120之資料緩衝(data buffer)。也就是說,第一先進先出電路130可以儲存周邊裝置200要傳送給系統記憶體500之資料。第二先進先出電路150則可用以進行從第二匯流排主控器電路120至第一匯流排主控器電路110之資料緩衝。也就是說,第二先進先出電路150可以儲存系統記憶體500要傳送給周邊裝置200之資料。
根據本發明一實施例,儲存電路170可儲存資料傳輸之資訊(例如:一傳輸指示符列表(transfer descriptor table))和指令。中央處理器(CPU)可藉由資料傳輸裝置100之一匯流排從控器電路(圖未顯示)將資料傳輸之資訊和指令儲存在儲存電路170中。
根據本發明一實施例,第一控制電路160可係一周邊裝置傳輸控制有限狀態機(finite state machine, FSM)電路,以及第二控制電路180可係一系統記憶體傳輸控制有限狀態機電路。第一控制電路160和第二控制電路180可從儲存電路170取得資料傳輸之資訊和指令。第一控制電路160可根據從儲存電路170取得資料傳輸之資訊和指令,控制第一匯流排主控器電路110和先進先出控制電路140。第二控制電路180則可根據從儲存電路170取得資料傳輸之資訊和指令,控制第二匯流排主控器電路120和先進先出控制電路140。底下將有更詳細之說明。
根據本發明一實施例,當有資料要從周邊裝置200傳送至系統記憶體500時,第一控制電路160可根據從儲存電路170取得之資料傳輸之資訊和指令,指示第一匯流排主控器電路110經由第一匯流排300從周邊裝置200讀取資料,並將資料傳送給第一先進先出電路130。接著,第二控制電路180可根據從儲存電路170取得之資料傳輸之資訊和指令,指示第二匯流排主控器電路120,從第一先進先出電路130取得資料,並將資料經由第二匯流排400寫入系統記憶體500中。此外,在此實施例中,第一控制電路160和第二控制電路180可根據從儲存電路170取得資料傳輸之資訊和指令,指示先進先出控制電路140控制第一先進先出電路130進行資料緩存之相關操作。第一控制電路160和第二控制電路180亦可從先進先出控制電路140得知第一先進先出電路130目前的儲存狀態。如上所述,在此實施例中,從周邊裝置200讀取資料之讀取操作和將資料寫入系統記憶體500之寫入操作可同時進行(如第2A圖所示)。因此,資料之傳輸將可更有效率且快速。需注意地是,第2A圖僅係用以說明本發明之實施例,但本發明並不以此為限。
根據本發明一實施例,當有資料要從系統記憶體500傳送至周邊裝置200時,第二控制電路180可根據從儲存電路170取得之資料傳輸之資訊和指令,指示第二匯流排主控器電路120經由第二匯流排400從系統記憶體500讀取資料,並將資料傳送給第二先進先出電路150。接著,第一控制電路160可根據從儲存電路170取得之資料傳輸之資訊和指令,指示第一匯流排主控器電路110,從第二先進先出電路150取得資料,並將資料經由第一匯流排300寫入周邊裝置200中。此外,在此實施例中,第一控制電路160和第二控制電路180可根據從儲存電路170取得資料傳輸之資訊和指令,指示先進先出控制電路140控制第二先進先出電路150進行資料緩存之相關操作。第一控制電路160和第二控制電路180亦可從先進先出控制電路140得知第二先進先出電路150目前的儲存狀態。如上所述,在此實施例中,從系統記憶體500讀取資料之讀取操作和將資料寫入周邊裝置200之寫入操作可同時進行(如第2B圖所示)。因此,資料之傳輸將可更有效率且快速。需注意地是,第2B圖僅係用以說明本發明之實施例,但本發明並不以此為限。
第3圖係根據本發明之一實施例所述之一資料傳輸方法之流程圖。資料傳輸方法可適用資料傳輸裝置100。如第3圖所示,在步驟S310,資料傳輸裝置100之第一控制電路,根據儲存之資料傳輸之資訊和指令,控制資料傳輸裝置100之第一匯流排主控器電路進行和周邊裝置相關聯之資料傳輸。
在步驟S320,資料傳輸裝置之一第二控制電路,根據上述資料傳輸之資訊和指令,控制上述資料傳輸裝置之一第二匯流排主控器電路進行和一系統記憶體相關聯之資料傳輸。
根據本發明之實施例,在資料傳輸方法中,資料傳輸裝置100之第一先進先出電路,可進行從述第一匯流排主控器電路至第二匯流排主控器電路之一第一資料緩衝,且資料傳輸裝置100之第二先進先出電路,可進行從第二匯流排主控器電路至第一匯流排主控器電路之一第二資料緩衝。當一資料要從周邊裝置傳送至系統記憶體時,資料傳輸裝置100之第一先進先出電路可用以儲存上述第一資料,以及當一資料要從系統記憶體傳送至周邊裝置時,資料傳輸裝置100之第二先進先出電路可用以儲存第二資料。根據本發明之實施例,在資料傳輸方法中,資料傳輸裝置100之第一控制電路和第二控制電路可根據資料傳輸之資訊和指令,控制資料傳輸裝置100之先進先出控制電路。
根據本發明之實施例,在資料傳輸方法中,資料傳輸裝置100之第一匯流排主控器電路可係一進階高效能匯流排主控器電路或一進階可擴展介面主控器電路,且第一匯流排可係一進階高效能匯流排或一進階可擴展介面。資料傳輸裝置100之第二匯流排主控器電路可係一進階高效能匯流排主控器電路或一進階可擴展介面主控器電路,且第二匯流排可係一進階高效能匯流排或一進階可擴展介面。
根據本發明之實施例,在資料傳輸方法中,當一資料要從周邊裝置傳送至系統記憶體時,資料傳輸裝置100之第一匯流排主控器電路可從周邊裝置讀取資料,且資料傳輸裝置100之第二匯流排主控器電路可將資料寫入上述系統記憶體。此外,在資料傳輸方法中,資料傳輸裝置100之第一控制電路可根據資料傳輸之資訊和指令,指示資料傳輸裝置100之第一匯流排主控器電路經由第一匯流排從周邊裝置讀取資料,以及資料傳輸裝置100之第二控制電路根據資料傳輸之資訊和指令,指示資料傳輸裝置100之第二匯流排主控器電路將資料經由第二匯流排寫入系統記憶體中。
根據本發明之實施例,在資料傳輸方法中,當一資料要從系統記憶體傳送至周邊裝置時,資料傳輸裝置100之第二匯流排主控器電路從系統記憶體讀取資料,以及資料傳輸裝置100之第一匯流排主控器電路將資料寫入周邊裝置。此外,在資料傳輸方法中,資料傳輸裝置100之第二控制電路根據資料傳輸之資訊和指令,指示資料傳輸裝置100之第二匯流排主控器電路經由一第二匯流排從系統記憶體讀取上述資料,以及資料傳輸裝置100之第一控制電路根據資料傳輸之資訊和指令,指示資料傳輸裝置100之第一匯流排主控器電路將資料經由第一匯流排寫入周邊裝置中。
根據本發明提出之資料傳輸方法,當資料要從周邊裝置傳送至系統記憶體時,資料傳輸裝置100可同時進行從周邊裝置讀取資料之讀取操作和將資料寫入系統記憶體之寫入操作,以及當資料要從系統記憶體傳送至周邊裝置時,資料傳輸裝置100可同時進行從系統記憶體讀取資料之讀取操作和將資料寫入周邊裝置之寫入操作。因此,經由本發明提出之資料傳輸方法,藉由直接記憶體存取裝置所進行之資料傳輸將可更有效率且快速。
本說明書中以及申請專利範圍中的序號,例如「第一」、「第二」等等,僅係為了方便說明,彼此之間並沒有順序上的先後關係。
本發明之說明書所揭露之方法和演算法之步驟,可直接透過執行一處理器直接應用在硬體以及軟體模組或兩者之結合上。一軟體模組(包括執行指令和相關數據)和其它數據可儲存在數據記憶體中,像是隨機存取記憶體(RAM)、快閃記憶體(flash memory)、唯讀記憶體(ROM)、可抹除可規化唯讀記憶體(EPROM)、電子可抹除可規劃唯讀記憶體(EEPROM)、暫存器、硬碟、可攜式硬碟、光碟唯讀記憶體(CD-ROM)、DVD或在此領域習之技術中任何其它電腦可讀取之儲存媒體格式。一儲存媒體可耦接至一機器裝置,舉例來說,像是電腦/處理器(爲了說明之方便,在本說明書以處理器來表示),上述處理器可透過來讀取資訊(像是程式碼),以及寫入資訊至儲存媒體。一儲存媒體可整合一處理器。一特殊應用積體電路(ASIC)包括處理器和儲存媒體。一用戶設備則包括一特殊應用積體電路。換句話說,處理器和儲存媒體以不直接連接用戶設備的方式,包含於用戶設備中。此外,在一些實施例中,任何適合電腦程序之產品包括可讀取之儲存媒體,其中可讀取之儲存媒體包括和一或多個所揭露實施例相關之程式碼。在一些實施例中,電腦程序之產品可包括封裝材料。
以上段落使用多種層面描述。顯然的,本文的教示可以多種方式實現,而在範例中揭露之任何特定架構或功能僅為一代表性之狀況。根據本文之教示,任何熟知此技藝之人士應理解在本文揭露之各層面可獨立實作或兩種以上之層面可以合併實作。
雖然本揭露已以實施例揭露如上,然其並非用以限定本揭露,任何熟習此技藝者,在不脫離本揭露之精神和範圍內,當可作些許之更動與潤飾,因此發明之保護範圍當視後附之申請專利範圍所界定者為準。
100:資料傳輸裝置
110:第一匯流排主控器電路
120:第二匯流排主控器電路
130:第一先進先出電路
140:先進先出控制電路
150:第二先進先出電路
160:第一控制電路
170:儲存電路
180:第二控制電路
200:周邊裝置
300:第一匯流排
400:第二匯流排
500:系統記憶體
S310~S320:步驟
第1圖係顯示根據本發明之一實施例所述之資料傳輸裝置100之方塊圖。
第2A圖係顯示根據本發明之一實施例所述之讀取操作和寫入操作之示意圖。
第2B圖係顯示根據本發明之另一實施例所述之讀取操作和寫入操作之示意圖。
第3圖係根據本發明之一實施例所述之資料傳輸方法之流程圖。
100:資料傳輸裝置
110:第一匯流排主控器電路
120:第二匯流排主控器電路
130:第一先進先出電路
140:先進先出控制電路
150:第二先進先出電路
160:第一控制電路
170:儲存電路
180:第二控制電路
200:周邊裝置
300:第一匯流排
400:第二匯流排
500:系統記憶體
Claims (10)
- 一種資料傳輸裝置,包括:一第一匯流排主控器電路,耦接一第一匯流排,處理和一周邊裝置相關聯之資料傳輸;一第二匯流排主控器電路,耦接一第二匯流排,處理和一系統記憶體相關聯之資料傳輸;一儲存電路,儲存資料傳輸之資訊和指令;一第一控制電路,耦接上述第一匯流排主控器電路和上述儲存電路,根據上述儲存電路儲存之上述資料傳輸之資訊和指令,控制上述第一匯流排主控器電路;以及一第二控制電路,耦接上述第二匯流排主控器電路和上述儲存電路,根據上述儲存電路儲存之上述資料傳輸之資訊和指令,控制上述第二匯流排主控器電路。
- 如請求項1之資料傳輸裝置,更包括:一第一先進先出電路,耦接上述第一匯流排主控器電路和上述第二匯流排主控器電路,進行從上述第一匯流排主控器電路至上述第二匯流排主控器電路之一第一資料緩衝;一第二先進先出電路,耦接上述第一匯流排主控器電路和上述第二匯流排主控器電路,進行從上述第二匯流排主控器電路至上述第一匯流排主控器電路之一第二資料緩衝;一先進先出控制電路,耦接上述第一控制電路、上述第二控制電路、上述第一先進先出電路和上述第二先進先出電路,用以控制上述第一先進先出電路和上述第二先進先出電路。
- 如請求項2之資料傳輸裝置,其中上述第一控制電路和上述第二控制電路根據上述儲存電路儲存之上述資料傳輸之資訊和指令,控制上述先進先出控制電路。
- 如請求項2之資料傳輸裝置,其中當一第一資料要從上述周邊裝置傳送至上述系統記憶體時,上述第一先進先出電路用以儲存上述第一資料,以及當一第二資料要從上述系統記憶體傳送至上述周邊裝置時,上述第二先進先出電路用以儲存上述第二資料。
- 如請求項1之資料傳輸裝置,其中上述第一匯流排主控器電路係一進階高效能匯流排主控器電路或一進階可擴展介面主控器電路,上述第一匯流排係一進階高效能匯流排或一進階可擴展介面。
- 如請求項1之資料傳輸裝置,其中上述第二匯流排主控器電路係一進階高效能匯流排主控器電路或一進階可擴展介面主控器電路,且上述第二匯流排係一進階高效能匯流排或一進階可擴展介面。
- 如請求項1之資料傳輸裝置,其中當一資料要從上述周邊裝置傳送至上述系統記憶體時,上述第一匯流排主控器電路從上述周邊裝置讀取上述資料,且上述第二匯流排主控器電路將上述資料寫入上述系統記憶體。
- 一種資料傳輸方法,適用於一資料傳輸裝置,包括: 藉由上述資料傳輸裝置之一第一控制電路,根據儲存之資料傳輸之資訊和指令,控制上述資料傳輸裝置之一第一匯流排主控器電路進行和一周邊裝置相關聯之資料傳輸;以及 藉由上述資料傳輸裝置之一第二控制電路,根據儲存之上述資料傳輸之資訊和指令,控制上述資料傳輸裝置之一第二匯流排主控器電路進行和一系統記憶體相關聯之資料傳輸。
- 如請求項8之資料傳輸方法,更包括: 當一資料要從上述系統記憶體傳送至上述周邊裝置時,藉由上述第二匯流排主控器電路從上述系統記憶體讀取上述資料;以及 藉由上述第一匯流排主控器電路將上述資料寫入上述周邊裝置。
- 如請求項9之資料傳輸方法,更包括: 藉由上述第二控制電路根據上述資料傳輸之資訊和指令,指示上述第二匯流排主控器電路經由一第二匯流排從上述系統記憶體讀取上述資料;以及 藉由上述第一控制電路根據上述資料傳輸之資訊和指令,指示上述第一匯流排主控器電路將上述資料經由一第一匯流排寫入上述周邊裝置中。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW111144114A TWI823680B (zh) | 2022-11-18 | 2022-11-18 | 資料傳輸裝置和方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW111144114A TWI823680B (zh) | 2022-11-18 | 2022-11-18 | 資料傳輸裝置和方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
TWI823680B true TWI823680B (zh) | 2023-11-21 |
Family
ID=89722735
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW111144114A TWI823680B (zh) | 2022-11-18 | 2022-11-18 | 資料傳輸裝置和方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI823680B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI276964B (en) * | 2002-12-19 | 2007-03-21 | Emulex Design & Mfg Corp | Direct memory access controller system |
TW201638771A (zh) * | 2015-03-13 | 2016-11-01 | 微晶片科技公司 | 具有多個獨立微控制器之微控制器裝置 |
CN104424147B (zh) * | 2013-09-10 | 2017-09-22 | 纬创资通股份有限公司 | 存取数据的方法及系统 |
US10198382B2 (en) * | 2012-12-13 | 2019-02-05 | Texas Instruments Incorporated | 12C bus controller slave address register and command FIFO buffer |
-
2022
- 2022-11-18 TW TW111144114A patent/TWI823680B/zh active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI276964B (en) * | 2002-12-19 | 2007-03-21 | Emulex Design & Mfg Corp | Direct memory access controller system |
US10198382B2 (en) * | 2012-12-13 | 2019-02-05 | Texas Instruments Incorporated | 12C bus controller slave address register and command FIFO buffer |
CN104424147B (zh) * | 2013-09-10 | 2017-09-22 | 纬创资通股份有限公司 | 存取数据的方法及系统 |
TW201638771A (zh) * | 2015-03-13 | 2016-11-01 | 微晶片科技公司 | 具有多個獨立微控制器之微控制器裝置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI465905B (zh) | 記憶體系統、主機控制器、及直接記憶體存取之控制方法 | |
US8296480B2 (en) | Context execution in a media controller architecture | |
KR100673013B1 (ko) | 메모리 컨트롤러 및 그것을 포함한 데이터 처리 시스템 | |
KR101035225B1 (ko) | 개량 데이터 전송을 위한 제어기 장치 및 방법 | |
US20040107265A1 (en) | Shared memory data transfer apparatus | |
TWI727236B (zh) | 資料位寬轉換器及其系統晶片 | |
JP5578713B2 (ja) | 情報処理装置 | |
CN108304334B (zh) | 应用处理器和包括中断控制器的集成电路 | |
JPH02289017A (ja) | コンピユータシステム内でデータ転送方法 | |
US7698476B2 (en) | Implementing bufferless direct memory access (DMA) controllers using split transactions | |
EP2788882A1 (en) | Auto-ordering of strongly ordered, device, and exclusive transactions across multiple memory regions | |
TWI823680B (zh) | 資料傳輸裝置和方法 | |
US7203781B2 (en) | Bus architecture with primary bus and secondary or slave bus wherein transfer via DMA is in single transfer phase engagement of primary bus | |
CN111352869A (zh) | 一种数据传输方法及装置、存储介质 | |
CN100357920C (zh) | 平行输入/输出数据传输控制器 | |
WO2021093249A1 (zh) | 外部设备访问计算机内存的方法 | |
CN111177048A (zh) | 一种ahb总线的设备及其进行数据流传输的方法 | |
JP2001014270A (ja) | データ転送方法、データ転送装置及びその利用システム | |
JPH1141595A (ja) | ビデオデコーダlsi | |
KR100662275B1 (ko) | 단일 번지 모드를 사용한 dma 전송 장치 | |
KR100427169B1 (ko) | 통신 시스템 및 이 시스템의 데이터 전송 방법 | |
JPH07114523A (ja) | 並列処理装置 | |
Prasad et al. | Design of advanced high-performance bus to increase the bit rate of secured digital host controller | |
JP2585852B2 (ja) | バッファ制御方式 | |
JP2007334600A (ja) | 半導体集積回路装置 |