CN104717433A - 一种用于视频流信号处理系统的分布式传输装置 - Google Patents
一种用于视频流信号处理系统的分布式传输装置 Download PDFInfo
- Publication number
- CN104717433A CN104717433A CN201510138404.1A CN201510138404A CN104717433A CN 104717433 A CN104717433 A CN 104717433A CN 201510138404 A CN201510138404 A CN 201510138404A CN 104717433 A CN104717433 A CN 104717433A
- Authority
- CN
- China
- Prior art keywords
- module
- data
- dma
- video
- video processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
本发明公开一种用于视频流信号处理系统的分布式传输装置,视频信号处理嵌入式系统中,该系统包括多个视频处理单元,AXI总线,ARM处理器和DDR存储器,分布式的DMA控制器和相应的DMA配置单元。每个分散的DMA控制器连接一个视频处理单元,完成其所连接的视频处理单元对DDR存储器的访问。本发明能够实现在处理单元与DDR存储器之间传送二维视频数据,使用的分布式设计方法使得DMA控制具有速度快、灵活性高、系统扩展性强、可靠性高的优势。本发明应用在高速运动线缆表观缺陷在线检测的视频处理系统中,可以极大地提高视频处理单元对片外存储器DDR的访问速度,从而提高整个系统的性能。
Description
技术领域
本发明涉及数据传输领域,更具体地,本发明涉及一种用于视频流信号处理系统的分布式DMA传输装置。
技术背景
线材在生产过程中,由于原材料选取和加工工艺等多方面因素,线材表面会不可避免的出现气孔、划痕、麻点等缺陷,这些缺陷会影响最终产品的性能。因此需要在线材生产的过程中对其表观缺陷进行检测。机器视觉检测技术是利用摄像机获取被检测物件的图像,通过图像处理技术实现检测的一种高新技术,具有非接触、速度快、精度高、智能化等优点。将机器视觉技术引入到线材表观缺陷检测中,取代传统的人工检测,克服了人工检测稳定性差、速度慢的缺点。
视频算法处理部分是机器视觉的核心。由于线缆具有很高的运动速度,并且缺陷检测有很高的精度要求,因而造成视频数据具有高分辨率和高帧率的特点,为了保障处理的实时性,需要在FPGA上使用硬件逻辑资源并配合嵌入式ARM处理器共同完成视频处理功能,其中使用FPGA的硬件逻辑资源完成一些硬件视频处理单元,完成视频处理过程中的单个步骤。
在视频算法处理系统中,包括ARM处理器、各个硬件视频处理单元、大容量的外部存储器以及相应的接口和控制模块。在视频处理系统工作的过程中,ARM处理器和各个硬件视频处理单元需要频繁、大量地向外部存储器DDR中写入和读取数据。因而,视频数据在处理单元和DDR之间的传输速率成为影响整个视频处理系统的关键因素。
DMA(Direct Memory Access直接内存存取)是一种高速的数据传输方式,无需CPU的干预即可实现外设和存储器之间直接读写数据。本发明公开了一种用于视频流信号处理系统的分布式DMA传输方法和装置,用于线缆表观缺陷检测的视频算法处理系统上,使用DMA方式控制处理单元和DDR之间的数据传输,可以极大地提高视频处理单元对片外存储器DDR的访问速度,从而提高整个系统的性能。
1、通用的DMA控制器,大多传输的一维数据,而视频数据为二维的图像数据,并且具有视频数据专有的标志信号,传统的DMA控制方法无法利用视频数据专用的标志信号,无法直接实现二维视频信号的传输。
2、集中式的DMA控制方式,使用一个多通道的DMA控制器,将所有的外设都连接到这个DMA控制器上,由该DMA控制器统一完成数据搬运工作。该方法应用在本发明使用的FPGA视频信号处理领域时,具有如下缺点:
(1)系统灵活性差,不同的外设传输数据的方式存在着一定的差异,需要采用不同的传输的模式,使用集中式的DMA控制方式,难以满足这一要求。
(2)系统扩展性差,当有新的外设需要添加到系统的时候,使用集中式的DMA控制方法,需要重新修改DMA控制器,增加相应的通道和仲裁等设计,在实际应用中十分不方便。
(3)可靠性低,当某个外设出现传输故障时,集中的DMA控制器会受到影响,可能导致无法正常工作,从而导致其他外设也无法通过DMA正常传输数据,整个传输系统将崩溃。
发明内容
本发明所要解决的技术问题是针对背景技术的不足之处设计一种用于视频流信号处理系统的分布式传输装置,通过硬件对需要处理的视频流信号进行分步骤处理,每个处理步骤采用一个DMA控制器单独对该步数据进行存取,从而达到在数据存取过程中可靠性高、速度快、灵活性强、系统扩展性强的目的。
本发明一种用于视频流信号处理系统的分布式传输装置,该装置对视频流信号进行分布式处理,每个处理步骤通过硬件实现,每步处理硬件都会由DMA配置单元控制一个DMA控制器负责该步处理硬件所需数据的读写,从而实现发明目的。因而本发明一种用于视频流信号处理系统的分布式传输装置,该装置包括:多个信号处理模块、ARM处理器模块、存储器模块及连接各模块的传输总线,每个信号处理模块负责对信号进行一个步骤的处理;其中信号处理模块包括:视频处理单元、DMA控制器、DMA配置单元,DMA配置单元判断视频处理单元的数据读写需求,控制DMA控制器将视频处理单元所需数据从存储器模块中直接读写;
所述DMA控制器包括:接收模块、写通道缓存模块、发送模块、读通道缓存模块、读写控制模块、控制命令接收模块、控制模块;其中控制命令接收模块接收DMA配置单元的命令,然后传输给控制模块,控制模块根据命令控制接收模块、发送模块、读写控制模块进行工作;通过接收模块接收视频处理单元需要写入存储器模块的数据,然后存入写通道缓存模块,再通过读写控制器将数据写入存储器模块;通过读写控制模块从存储器模块中读出数据,然后将读出的数据写入读通道缓存模块,再通过发送模块将数据传输至视频处理单元。
其中所述信号处理模块中视频处理单元与1个DMA控制器连接,其读、写数据由一个DMA控制器完成。
其中所述信号处理模块中视频处理单元与2个DMA控制器连接,其读数据由一个DMA控制器完成,写数据由另一个DMA控制器完成;所述DMA控制器与2个视频处理单元连接,分别控制1个数据单元的读数据,另一个数据单元的写数据。
其中所述传输总线采用AXL4总线,所述视频处理单元、DMA配置单元与DMA控制器间的接口均采用AXI-stream协议。
本发明一种用于视频流信号处理系统的分布式传输装置,该发明整个装置的DMA控制分散到每个视频处理单元,每个视频处理单元都连接一个DMA,每个分散的DMA负责完成其所连接的视频处理单元对存储器的访问;跟发明具有如下优点:
1.分布式系统具有更快的速度,各个分布的DMA并行工作,可以比单个集中式的DMA具有更快的速度;
2.每个分布的DMA可以根据不同的视频处理单元的处理需求,配置成不同的工作方式,具有很强的灵活性;
3.当有新的视频处理单元需要添加到本系统的时候,使用分布式DMA数据传输系统,可以增加一个分布的DMA控制器连接至新增的视频处理单元,非常方便的完成系统的扩展;
4.当某个分散的DMA控制器或者是某个视频处理单元出现异常时,不会影响其他的DMA控制的正常工作,因而系统具有很高的可靠性。
附图说明
图1为本发明一种用于视频流信号处理系统的分布式传输装置的示意图。
具体实施例
1、一种用于视频流信号处理系统的分布式DMA传输装置,应用在视频信号处理嵌入式系统中。
2、所述视频信号处理嵌入式系统,如图1所示,包括视频处理单元(视频处理单元1,视频处理单元2,……,视频处理单元2N),DMA配置单元(DMA配置单元1,DMA配置单元2,……,DMA配置单元N),DMA控制器(DMA控制器1,DMA控制器2,……,DMA控制器N),AXI总线,ARM处理器和DDR存储器。
3、所述视频处理单元(视频处理单元1,视频处理单元2,……,视频处理单元2N),是指一些视频信号处理模块,每个单元完成整个视频处理算法中的某个特定步骤,所述处理单元通过本发明所述的分布式DMA控制器读写DDR存储器中的数据,要求视频处理单元与DMA控制器的连接接口为AXI-stream协议。
4、所述DMA配置单元(DMA配置单元1,DMA配置单元2,……,DMA配置单元N),是指配置DMA工作方式的模块,具有AXI-lite接口,为AXI-lite主机,每个分散的DMA控制器都使用一个DMA配置单元配置其工作模式,DMA配置单元配置的信息包括启动停止命令、图像高度信息、图像宽度信息和起始地址信息,这些信号有独立的两组,分别对应写通道和读通道。
5、所述AXI总线,为系统所使用的总线,连接各个模块。
6、所述ARM处理器,为FPGA内嵌的嵌入式ARM硬核,完成系统的总体控制和部分视频处理算法工作。
7、所述DDR存储器,为FPGA片外大容量DDR存储器,具有容量大、读写速度快的优势,功能为缓存视频数据供算法单元处理。
8、所述用于视频流信号处理系统的分布式DMA传输方法和装置,所述的分布性的表现在DMA控制器的实现分散为DMA控制器1,DMA控制器2,……,DMA控制器N。每个分散的DMA控制器连接相应的视频处理单元,完成其所连接的视频处理单元对DDR存储器的访问。
9、所述分布的DMA控制器(即DMA控制器1,DMA控制器2,……,DMA控制器N),包括独立的通道写通道和读通道,以及相应的控制部分。在FPGA上实现,完成其所连接的视频处理单元对DDR存储器的访问。所述写通道和读通道的独立性,是指写通道和读通道独立工作,相互之间没有影响。
所述分布的DMA控制器与视频处理单元的连接具有很大的灵活性,可根据实际处理需求灵活的配置。每个分布的DMA控制器包括一个写通道和一个读通道,这两个通道可以连接同一个视频处理单元,也可以分别连接不同的视频处理单元。如附图1所示为连接不同的视频处理单元,其他连接情况同理。
10、所述写通道,包括AXI-stream接收模块和写通道片上FIFO缓存模块。功能为接收AXI-stream协议的视频流数据,将有效的视频数据提取出来,缓存到写通道片上FIFO缓存模块,供其他模块使用。
11、所述AXI-stream接收模块,功能为接收AXI-stream协议的视频流信号,根据相应的标志信号提取出有效的视频数据,并将其存储到写通道片上FIFO缓存模块中。所述的标志信号包括两部分:(1)所述控制部分发送的视频格式命令,视频格式包括一帧图像的长度和宽度信息;(2)AXI-stream视频流中包含帧开始信号和行结束信号,帧开始信号是指一帧视频图像的开始信号,行结束信号是指一行图像数据结束的标志信号。
12、所述写通道片上FIFO缓存模块,使用FPGA片上存储资源实现,完成写通道中视频数据的缓存。使用本模块可以隔离视频处理单元与总线传输,将视频处理单元处理后的数据预先写入到本模块中,当写入数据量达到一定数量后,所述读写控制模块采用突发方式将本模块中的数据通过AXI总线写入到DDR存储器中。
13、所述读通道,包括读通道片上FIFO缓存模块和AXI-stream发送模块。功能为缓存从DDR存储器中读取的视频数据,在视频处理单元需要处理数据时,将缓存的数据按照AXI-stream协议发送给视频处理单元。
14、所述读通道片上FIFO缓存模块,使用FPGA片上存储资源实现,完成读通道中视频数据的缓存。使用本模块可以隔离总线传输与视频处理单元,将DDR存储器中指定地址的视频数据预先缓存到本模块,当视频处理单元需要处理视频数据时,所述AXI-stream发送模块将本模块中的视频数据读出来发送给视频处理单元。
15、所述AXI-stream发送模块,功能为从所述读通道片上FIFO缓存模块中读取视频数据,根据所述控制部分发送的信号,给数据添加标志信号,以AXI-stream协议发送视频信号给视频处理单元。所述控制部分发送的信号为视频格式命令,视频格式包括一帧图像的长度和宽度信息。所述标志信号包括帧开始信号和行结束信号,帧开始信号是指一帧视频图像的开始信号,行结束信号是指一行图像数据结束的标志信号。
16、所述控制部分,包括控制命令接收模块、控制模块和读写控制模块。功能为接收DMA控制单元发送的控制信息,并根据该控制信息,配置写通道和读通道的工作模式,并且控制所述写通道和读通道与AXI总线的交互。
17、所述控制命令接收模块,具有AXI-lite总线接口,为AXI-lite从机,接收DMA配置单元发送的控制信息,并将该控制信息写入到相应的寄存器中。所述控制信息包括启动停止命令、图像高度信息、图像宽度信息和起始地址信息,这些信号有独立的两组,写通道和读通道分别使用一组。所述两组启动停止命令,分别控制写通道和读通道的启动和停止。所述两组图像高度信息和图像宽度信息,分别为写通道和读通道传输视频的高度、宽度信息。所述两组起始地址信息,分别为写通道和读通道的一帧视频图像在DDR存储器中的起始地址。
18、所述控制模块,功能为根据所述控制命令接收模块接收到的控制信息,控制所述读写控制模块、AXI-stream接收模块和AXI-stream发送模块的工作。上述控制信息包括启动停止命令、图像高度信息、图像宽度信息和起始地址信息。
19、所述读写控制模块,功能为接收所述控制模块发送的控制信息,计算相应出相应的地址,将写通道片上FIFO缓存模块中的数据通过AXI总线写入到DDR存储器指定地址中,将DDR存储器中指定地址中的视频数据写入到读通道片上FIFO缓存模块中。上述地址的计算使用控制模块发送的图像高度信息、图像宽度信息和起始地址信息。本模块对读写通道的调度策略为时间片轮转调度算法。
Claims (4)
1.一种用于视频流信号处理系统的分布式传输装置,该装置包括:多个信号处理模块、ARM处理器模块、存储器模块及连接各模块的传输总线,每个信号处理模块负责对信号进行一个步骤的处理;其中信号处理模块包括:视频处理单元、DMA控制器、DMA配置单元,DMA配置单元判断视频处理单元的数据读写需求,控制DMA控制器将视频处理单元所需数据从存储器模块中直接读写;
所述DMA控制器包括:接收模块、写通道缓存模块、发送模块、读通道缓存模块、读写控制模块、控制命令接收模块、控制模块;其中控制命令接收模块接收DMA配置单元的命令,然后传输给控制模块,控制模块根据命令控制接收模块、发送模块、读写控制模块进行工作;通过接收模块接收视频处理单元需要写入存储器模块的数据,然后存入写通道缓存模块,再通过读写控制器将数据写入存储器模块;通过读写控制模块从存储器模块中读出数据,然后将读出的数据写入读通道缓存模块,再通过发送模块将数据传输至视频处理单元。
2.如权利要求1所述的一种用于视频流信号处理系统的分布式传输装置,其特征在于所述信号处理模块中视频处理单元与1个DMA控制器连接,其读、写数据由一个DMA控制器完成。
3.如权利要求1所述的一种用于视频流信号处理系统的分布式传输装置,其特征在于所述信号处理模块中视频处理单元与2个DMA控制器连接,其读数据由一个DMA控制器完成,写数据由另一个DMA控制器完成;所述DMA控制器与2个视频处理单元连接,分别控制1个数据单元的读数据,另一个数据单元的写数据。
4.如权利要求1所述的一种用于视频流信号处理系统的分布式传输装置,其特征在于所述传输总线采用AXL4总线,所述视频处理单元、DMA配置单元与DMA控制器间的接口均采用AXI-stream协议。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510138404.1A CN104717433A (zh) | 2015-03-27 | 2015-03-27 | 一种用于视频流信号处理系统的分布式传输装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510138404.1A CN104717433A (zh) | 2015-03-27 | 2015-03-27 | 一种用于视频流信号处理系统的分布式传输装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104717433A true CN104717433A (zh) | 2015-06-17 |
Family
ID=53416333
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510138404.1A Pending CN104717433A (zh) | 2015-03-27 | 2015-03-27 | 一种用于视频流信号处理系统的分布式传输装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104717433A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020047843A1 (zh) * | 2018-09-07 | 2020-03-12 | 深圳鲲云信息科技有限公司 | 视频图像数据传输方法、系统、存储介质及程序产品 |
Citations (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5822251A (en) * | 1997-08-25 | 1998-10-13 | Bit Microsystems, Inc. | Expandable flash-memory mass-storage using shared buddy lines and intermediate flash-bus between device-specific buffers and flash-intelligent DMA controllers |
JPH1141595A (ja) * | 1997-07-22 | 1999-02-12 | Hitachi Ltd | ビデオデコーダlsi |
JP2001216227A (ja) * | 2000-02-02 | 2001-08-10 | Hitachi Ltd | インターフェース制御装置およびインターフェース制御方法および外部記憶サブシステム |
JP2003091501A (ja) * | 2001-09-17 | 2003-03-28 | Matsushita Electric Ind Co Ltd | 情報処理装置 |
CN1641614A (zh) * | 2004-01-16 | 2005-07-20 | 株式会社东芝 | 处理器系统,dma控制电路,dma控制方法,dma控制器用控制方法,图形处理方法和图形处理电路 |
JP2006003981A (ja) * | 2004-06-15 | 2006-01-05 | Sony Corp | 情報処理装置および方法、記録媒体、並びにプログラム |
CN101030182A (zh) * | 2006-02-28 | 2007-09-05 | 富士通株式会社 | 执行dma数据传输的设备和方法 |
US20070208887A1 (en) * | 2006-02-17 | 2007-09-06 | Samsung Electronics Co, Ltd. | Method, apparatus, and medium for controlling direct memory access |
CN101504633A (zh) * | 2009-03-27 | 2009-08-12 | 北京中星微电子有限公司 | 一种多通道dma控制器 |
US20090256859A1 (en) * | 2008-04-09 | 2009-10-15 | Harris Corporation | Video multiviewer system with switcher and distributed scaling and related methods |
CN101636721A (zh) * | 2006-11-28 | 2010-01-27 | Lm爱立信电话有限公司 | 用于处理未知长度传输的dmac |
CN201444684U (zh) * | 2009-06-19 | 2010-04-28 | 济南中维世纪科技有限公司 | 多通道视频实时传输用多媒体桥 |
CN102402442A (zh) * | 2010-09-09 | 2012-04-04 | 株式会社理光 | 信息处理装置、启动控制方法 |
CN103841315A (zh) * | 2012-11-23 | 2014-06-04 | 联发科技股份有限公司 | 数据处理系统 |
CN204481942U (zh) * | 2015-03-27 | 2015-07-15 | 电子科技大学 | 一种用于视频流信号处理系统的分布式传输装置 |
-
2015
- 2015-03-27 CN CN201510138404.1A patent/CN104717433A/zh active Pending
Patent Citations (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1141595A (ja) * | 1997-07-22 | 1999-02-12 | Hitachi Ltd | ビデオデコーダlsi |
US5822251A (en) * | 1997-08-25 | 1998-10-13 | Bit Microsystems, Inc. | Expandable flash-memory mass-storage using shared buddy lines and intermediate flash-bus between device-specific buffers and flash-intelligent DMA controllers |
JP2001216227A (ja) * | 2000-02-02 | 2001-08-10 | Hitachi Ltd | インターフェース制御装置およびインターフェース制御方法および外部記憶サブシステム |
JP2003091501A (ja) * | 2001-09-17 | 2003-03-28 | Matsushita Electric Ind Co Ltd | 情報処理装置 |
CN1641614A (zh) * | 2004-01-16 | 2005-07-20 | 株式会社东芝 | 处理器系统,dma控制电路,dma控制方法,dma控制器用控制方法,图形处理方法和图形处理电路 |
JP2006003981A (ja) * | 2004-06-15 | 2006-01-05 | Sony Corp | 情報処理装置および方法、記録媒体、並びにプログラム |
US20070208887A1 (en) * | 2006-02-17 | 2007-09-06 | Samsung Electronics Co, Ltd. | Method, apparatus, and medium for controlling direct memory access |
CN101030182A (zh) * | 2006-02-28 | 2007-09-05 | 富士通株式会社 | 执行dma数据传输的设备和方法 |
CN101636721A (zh) * | 2006-11-28 | 2010-01-27 | Lm爱立信电话有限公司 | 用于处理未知长度传输的dmac |
US20090256859A1 (en) * | 2008-04-09 | 2009-10-15 | Harris Corporation | Video multiviewer system with switcher and distributed scaling and related methods |
CN101504633A (zh) * | 2009-03-27 | 2009-08-12 | 北京中星微电子有限公司 | 一种多通道dma控制器 |
CN201444684U (zh) * | 2009-06-19 | 2010-04-28 | 济南中维世纪科技有限公司 | 多通道视频实时传输用多媒体桥 |
CN102402442A (zh) * | 2010-09-09 | 2012-04-04 | 株式会社理光 | 信息处理装置、启动控制方法 |
CN103841315A (zh) * | 2012-11-23 | 2014-06-04 | 联发科技股份有限公司 | 数据处理系统 |
CN204481942U (zh) * | 2015-03-27 | 2015-07-15 | 电子科技大学 | 一种用于视频流信号处理系统的分布式传输装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020047843A1 (zh) * | 2018-09-07 | 2020-03-12 | 深圳鲲云信息科技有限公司 | 视频图像数据传输方法、系统、存储介质及程序产品 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108712626B (zh) | 一种多通道图像采集系统 | |
CN105468547B (zh) | 一种基于axi总线的便捷可配置帧数据存取控制系统 | |
US7895375B2 (en) | Data transfer apparatus and data transfer method | |
CN102495920B (zh) | 一种FPGA用基于PCIe的集成化逻辑分析模块 | |
CN108595353A (zh) | 一种基于PCIe总线的控制数据传输的方法及装置 | |
CN108092753B (zh) | 一种采用硬件内存搬移同步的热备冗余系统 | |
CN104851069A (zh) | 一种线缆表观图像缺陷检测装置 | |
CN105549916A (zh) | PCIe固态硬盘控制器、基于PCIe的存储系统及其数据读写方法 | |
CN102202171A (zh) | 一种嵌入式高速多通道图像采集与存储系统 | |
JP6971668B2 (ja) | プログラマブルコントローラ | |
CN204481942U (zh) | 一种用于视频流信号处理系统的分布式传输装置 | |
CN103593315A (zh) | 一种基于fpga的直接多块硬盘高速并行读写方法 | |
CN106155971A (zh) | I2c总线的仲裁方法及装置 | |
CN116225990A (zh) | 基于fpga的多通道ddr读写仲裁装置 | |
CN102855150A (zh) | 一种向待编程设备烧录信息的方法及系统 | |
CN104717433A (zh) | 一种用于视频流信号处理系统的分布式传输装置 | |
CN103077139A (zh) | 使用内部集成电路总线的集成电路及其控制方法 | |
CN111427811A (zh) | 一种提高pcie控制ddr通信速率的装置及方法 | |
WO2016201756A1 (zh) | 多通道数据采集与测试系统 | |
CN106776403A (zh) | 一种基于fpga的高速大容量存储系统及其实现方法 | |
CN105744120A (zh) | 一种高速数据采集卡及数据采集方法 | |
CN104505056A (zh) | 一种led单元的拼接系统及其地址路由方法 | |
KR20070082835A (ko) | 직접 메모리 액세스 제어장치 및 방법 | |
JP2011065587A (ja) | 処理システムおよび試験装置 | |
JP7547805B2 (ja) | 計測システム、計測装置、計測システムの制御方法および計測システムの制御プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150617 |