CN105744120A - 一种高速数据采集卡及数据采集方法 - Google Patents

Abstract

本发明涉及一种高速数据采集卡及数据采集方法，包括输入单元、转换和处理数据模块、内存读写模块、和总线控制接口，其中：所述输入单元与成像仪连接，用于接收成像仪输出的视频信号；所述转换和处理数据模块与所述输入单元连接，接收所述输入单元输出的信号，并对接收的信号进行数据转换；所述内存读写模块连接所述转换和处理数据模块，接收所述转换和处理数据模块发送的数据并将数据写入内存缓存；所述总线控制接口，用于将所述内存缓存中的数据传输至存储装置。本发明采用Gen2x8的传输，把采集带宽扩展成5x8＝40Gbps,能满足高速采集系统的需求。

Description

一种高速数据采集卡及数据采集方法

技术领域

本发明涉及一种高速数据采集系统及方法。

背景技术

视频采集卡(VideoCapturecard)也叫视频卡，是将模拟摄像机、录像机、LD视盘机、电视机输出的视频信号等输出的视频数据或者视频音频的混合数据输入电脑，并转换成电脑可辨别的数字数据，存储在电脑中，成为可编辑处理的视频数据文件。按照其用途可以分为广播级视频采集卡，专业级视频采集卡，民用级视频采集卡。现在市场上的采集卡基本集中在PCIeGen1x8和1x4，及带宽控制在2.5x8＝20Gbps和2.5x4＝10Gbps，不能满足20Gbps以上的采集带宽的需求。

有鉴于上述的缺陷，本设计人，积极加以研究创新，以期创设一种新型结构的高速数据采集卡及数据采集方法，使其更具有产业上的利用价值。

发明内容

为解决上述技术问题，本发明的目的是提供一种*高速数据采集卡及数据采集方法。

本发明的技术方案如下：

一种高速数据采集卡，其特征在于：包括输入单元、转换和处理数据模块、内存读写模块、和总线控制接口，其中：

所述输入单元与成像仪连接，用于接收成像仪输出的视频信号；

所述转换和处理数据模块与所述输入单元连接，接收所述输入单元输出的信号，并对接收的信号进行数据转换；

所述内存读写模块连接所述转换和处理数据模块，接收所述转换和处理数据模块发送的数据并将数据写入内存缓存；

所述总线控制接口，用于将所述内存缓存中的数据传输至存储装置。

进一步的，所述总线控制接口为PCIE接口，所述PCIE接口支持Gen2x8模式的传输速率。

进一步的，所述输入单元为四通道输入单元，其中每一个通道的传输速率为3.75Gbps。

进一步的，所述内存读写模块包括内存读出模块和内存写入模块，所述内存读出模块和内存写入模块通过一个读写接口进行连接。

进一步的，所述读写接口为MIG39接口。

进一步的，所述输入单元和转换和处理数据模块之间还设置有一的数据整合单元，所述数据整合单元用于实现四路数据的拼接和打包。

进一步的，所述内存读写模块和所述总线控制接口之间还设置有一的数据整合单元，所述数据整合单元用于实现四路数据的拼接和打包。

数据采集方法，其特征在于，包括：

所述输入单元与成像仪连接，用于接收成像仪输出的视频信号；

所述转换和处理数据模块与所述输入单元连接，接收所述输入单元输出的信号，并对接收的信号进行数据转换；

所述内存读写模块连接所述转换和处理数据模块，接收所述转换和处理数据模块发送的数据并将数据写入内存缓存；

所述总线控制接口，用于将所述内存缓存中的数据传输至存储装置。

借由上述方案，本发明至少具有以下优点：

本发明采用Gen2x8的传输，把采集带宽扩展成5x8＝40Gbps,能满足高速采集系统的需求。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。

附图说明

图1是本发明原理示意图；

图2是本发明高速数据采集卡的结构框图；

图3是本发明系统控制过程状态机示意图。

具体实施方式

下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。

参见图1至图3，本发明一较佳实施例所述的一种高速数据采集卡，包括输入单元、转换和处理数据模块、内存读写模块、和总线控制接口，其中：所述输入单元与成像仪连接，用于接收成像仪输出的视频信号；所述转换和处理数据模块与所述输入单元连接，接收所述输入单元输出的信号，并对接收的信号进行数据转换；所述内存读写模块连接所述转换和处理数据模块，接收所述转换和处理数据模块发送的数据并将数据写入内存缓存；所述总线控制接口，用于将所述内存缓存中的数据传输至存储装置。本发明中总线控制接口为PCIE接口，所述PCIE接口支持Gen2x8模式的传输速率。本发明中所述输入单元为四通道输入单元，其中每一个通道的传输速率为3.75Gbps。本发明中所述内存读写模块包括内存读出模块和内存写入模块，所述内存读出模块和内存写入模块通过一个读写接口进行连接。本发明中读写接口为MIG39接口。本发明中输入单元和转换和处理数据模块之间还设置有一的数据整合单元，所述数据整合单元用于实现四路数据的拼接和打包。本发明中内存读写模块和所述总线控制接口之间还设置有一的数据整合单元，所述数据整合单元用于实现四路数据的拼接和打包。

本发明的控制过程如下：

1.数据通过四个通道进入FPGA端，每个通道有32位数据位宽(读写总线个16位)，采样速度为150MHz；

2.系统根据通道优先级来把不同的数据写入对应的内存中，采用BL8操作；

3.达到输出门限值通知给写出状态机，状态机收到写入门限达到信号时发出请求切换信号给内存读写状态机，等待应答；

4.应答信号同时从读写状态机发出，内存切换；

5.写状态机开始和DMAEngine发出请求传输信号，DMAEngine接受后，给驱动发出信号，驱动发出dram缓冲准备完毕，PCIe通过转换层发出写入存储器信号，通过包直接给系统内存中指定的地址写入数据，写入完毕后发出中断并等待下一次传输；

6.进入状态1开始下一次。

本发明数据采集方法如下：

一种数据采集方法，包括：

所述输入单元与成像仪连接，用于接收成像仪输出的视频信号；

所述转换和处理数据模块与所述输入单元连接，接收所述输入单元输出的信号，并对接收的信号进行数据转换；

所述内存读写模块连接所述转换和处理数据模块，接收所述转换和处理数据模块发送的数据并将数据写入内存缓存；

所述总线控制接口，用于将所述内存缓存中的数据传输至存储装置。

显然，本领域的技术人员应该明白，上述的本发明的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而可以将它们存储在存储装置中由计算装置来执行，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的硬件和软件结合。

以上所述仅是本发明的优选实施方式，并不用于限制本发明，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变型，这些改进和变型也应视为本发明的保护范围。

Claims (8)

1.一种高速数据采集卡，其特征在于：包括输入单元、转换和处理数据模块、内存读写模块、和总线控制接口，其中：

所述输入单元与成像仪连接，用于接收成像仪输出的视频信号；

所述转换和处理数据模块与所述输入单元连接，接收所述输入单元输出的信号，并对接收的信号进行数据转换；

所述内存读写模块连接所述转换和处理数据模块，接收所述转换和处理数据模块发送的数据并将数据写入内存缓存；

所述总线控制接口，用于将所述内存缓存中的数据传输至存储装置。

2.根据权利要求1所述的高速数据采集卡，其特征在于：所述总线控制接口为PCIE接口，所述PCIE接口支持Gen2x8模式的传输速率。

3.根据权利要求1所述的高速数据采集卡，其特征在于：所述输入单元为四通道输入单元，其中每一个通道的传输速率为3.75Gbps。

4.根据权利要求1所述的高速数据采集卡，其特征在于：所述内存读写模块包括内存读出模块和内存写入模块，所述内存读出模块和内存写入模块通过一个读写接口进行连接。

5.根据权利要求4所述的高速数据采集卡，其特征在于：所述读写接口为MIG39接口。

6.根据权利要求1所述的高速数据采集卡，其特征在于：所述输入单元和转换和处理数据模块之间还设置有一的数据整合单元，所述数据整合单元用于实现四路数据的拼接和打包。

7.根据权利要求1所述的高速数据采集卡，其特征在于：所述内存读写模块和所述总线控制接口之间还设置有一的数据整合单元，所述数据整合单元用于实现四路数据的拼接和打包。

8.一种根据权利要求1至7中任一项所述的数据采集方法，其特征在于，包括：

所述输入单元与成像仪连接，用于接收成像仪输出的视频信号；

所述转换和处理数据模块与所述输入单元连接，接收所述输入单元输出的信号，并对接收的信号进行数据转换；

所述内存读写模块连接所述转换和处理数据模块，接收所述转换和处理数据模块发送的数据并将数据写入内存缓存；

所述总线控制接口，用于将所述内存缓存中的数据传输至存储装置。