JP4064546B2 - 電気部品テストシステム - Google Patents
電気部品テストシステム Download PDFInfo
- Publication number
- JP4064546B2 JP4064546B2 JP27715198A JP27715198A JP4064546B2 JP 4064546 B2 JP4064546 B2 JP 4064546B2 JP 27715198 A JP27715198 A JP 27715198A JP 27715198 A JP27715198 A JP 27715198A JP 4064546 B2 JP4064546 B2 JP 4064546B2
- Authority
- JP
- Japan
- Prior art keywords
- electrical component
- memory
- processors
- test system
- slave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
- G01R31/31935—Storing data, e.g. failure memory
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Debugging And Monitoring (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、複数の電気部品を並列にテストする電気部品テストシステムに関する。特に本発明は、複数の半導体メモリを並列にテストする電気部品テストシステムに関する。
【０００２】
【従来の技術】
図１は、電気部品テストシステムの一例としての、従来のメモリテストシステムを示すブロック図である。本メモリテストシステムは、メモリデバイス５２〜５６をテストする複数のメモリテストユニット９０Ａ、９０Ｂ、・・・と、メモリデバイス５２〜５６のテスト結果を評価するホストコンピュータ（ＥＷＳ）１０と、複数のメモリテストユニット９０Ａ、９０Ｂ、・・・及びホストコンピュータ（ＥＷＳ）１０を接続する共有メモリユニット１２とを備える。各メモリテストユニット９０は、複数のメモリデバイス５２〜５６をテストするメモリテスタ５０と、各メモリデバイス５２〜５６のテスト結果を受信して格納するＲＭＥＭ３２〜３６と、各ＲＭＥＭ３２〜３６にテスト結果を書き込むローカルＣＰＵであるＲＣＰＵ４２〜４６と、ＲＣＰＵ４２〜４６を接続するＶＭＥバスと、ＶＭＥバスを共有メモリユニット１２に接続するＶＭＥ Ｉ／Ｆ８０とを有する。
【０００３】
共有メモリユニット１２は、各メモリテストユニット９０に割り当てられた共有メモリ（ＳＭＥＭ）１６Ａ〜１６Ｂと、各共有メモリ１６Ａ〜１６Ｂ及びホストコンピュータ（ＥＷＳ）１０を接続するホストコンピュータインタフェース（ＥＷＳ Ｉ／Ｆ）２０とを有する。ＲＣＰＵ４２〜４６が、ＲＭＥＭ３２〜３６から読み出した各メモリデバイス５２〜５６のテスト結果をＳＭＥＭ１６に書き込む。ＥＷＳ１０はＥＷＳ Ｉ／Ｆ２０を介してＳＭＥＭ１６に格納された各メモリのテスト結果を読み出す。
【０００４】
【発明が解決しようとする課題】
従来の構成においては、各ＲＣＰＵ４２〜４６がＶＭＥバスのバスマスタとなってＳＭＥＭ１６にテスト結果を書き込むので、ＶＭＥバス上でバス競合が生じ、競合の解決のためにデータの転送が遅れていた。ＥＷＳ１０からＲＣＰＵ４２〜４６Ａコマンドを通知する場合に、ＥＷＳ１０は各ＲＣＰＵ４２〜４６に対するコマンドをそれぞれＳＭＥＭ１６に書き込まなくてはならないので、コマンドの書き込みに多くの時間がかかっていた。ＲＣＰＵ４２〜４６は、コマンドに対する応答をＥＷＳ１０へ通知するが、この応答をＳＭＥＭ１６に書き込むためにも、ＲＣＰＵ４２〜４６はいったんバスマスタとなる必要がある。そのためＶＭＥバス上の競合解決に多くの時間がかかっていた。また、ＥＷＳ１０からのコマンドに対するＲＣＰＵ４２〜４６のレスポンスは同一である場合もあるにも関わらず、ＥＷＳ１０はそれらの各レスポンスをＳＭＥＭ１６から読みとる必要があり、ＥＷＳ１０の負荷が大きかった。
【０００５】
そこで本発明は、上記の課題を解決することのできる電気部品テストシステムを提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【０００６】
【課題を解決するための手段】
このような課題を解決するために、本発明の第１の形態においては、複数の電気部品をテストすることのできる電気部品テストシステムにおいて、電気部品テストシステムによる電気部品のテスト結果を評価するホストコンピュータと、ホストコンピュータにより制御され、電気部品のテスト結果をホストコンピュータに通知する複数のスレーブプロセッサと、スレーブプロセッサによるデータの書き込み及びホストコンピュータによるデータの読み出しを行うことのできる共有メモリと、スレーブプロセッサの全てから割り込み信号が生成された場合に、ホストコンピュータに割り込み通知を行う手段とを備え、複数のスレーブプロセッサの各々は、電気部品のテスト結果を共有メモリに書き込んで、割り込み信号を生成し、ホストコンピュータは、割り込み通知を受けたことを条件として、共有メモリからテスト結果を読み取る電気部品テストシステムを提供する。
【０００７】
本発明の第２の形態においては、共有メモリにおける連続した複数のメモリ空間が、それぞれ複数のスレーブプロセッサに割り当てられている。また複数の電気部品の各々に対して設けられ、各々が複数のスレーブプロセッサのうちいずれか１のスレーブプロセッサに接続され、対応する電気部品のテスト結果を受信する複数のローカルプロセッサを更に備え、複数のスレーブプロセッサの各々が、接続されたローカルプロセッサからテスト結果を受け取り、受け取ったテスト結果を共有メモリに書き込む。
【０００８】
本発明の第３の形態においては、スレーブプロセッサの各々と、１以上の対応するローカルプロセッサとが共通のバスで結合されており、スレーブプロセッサの各々が、バス上のメモリ空間が割り当てられたローカルメモリを有し、バス上において、複数のローカルメモリのメモリ空間が連続している。また１つのスレーブプロセッサに対して設けられた複数のローカルプロセッサが所定の処理を終えたときに、ホストコンピュータに処理の終了を通知する手段を、スレーブプロセッサが有する。また、複数のスレーブプロセッサの各々は、対応するローカルプロセッサの全てから割り込み信号を受け付けたことを条件として、対応するローカルプロセッサの全てからテスト結果を読み取り共有メモリにコピーして、割り込み信号を生成する。また、ホストコンピュータは、複数のローカルプロセッサに与えるべきコマンドを共有メモリに書き込み、複数のスレーブプロセッサは、共有メモリに書き込まれたコマンドを、当該コマンドの宛先となるローカルプロセッサにコピーする。
【０００９】
なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又発明となりうる。
【００１０】
【発明の実施の形態】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態はクレームにかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１１】
図２は、本発明のメモリテストシステムの構成を示すブロック図である。図１と同一の構成には図１と同一の符号を付したのでそれらの説明は省略する。図１に示した従来の構成と比較して、本メモリテストシステムには共有メモリユニット１２の中に割り込みコントローラＩＮＴ ＣＮＴ２２が設けられている。また図１のＶＭＥ Ｉ／Ｆ８０に変えてスレーブプロセッサ（ＭＣＰＵ）４０及びスレーブプロセッサ用メモリ（ＭＥＭ）１４が設けられている。
【００１２】
ＭＣＰＵ４０は各ローカルプロセッサ（ＲＣＰＵ）４２〜４６のＲＭＥＭ３２〜３６に格納されたレスポンス及びメモリテスト結果を読み取り、読みとったデータをＶＭＥ転送によってＳＭＥＭ１６に転送して格納する。またＥＷＳ１０が生成しＳＭＥＭ１６に書き込んだコマンドを読み取り、各ＲＣＰＵ４２〜４６へ与える。ＭＥＭ１４にはＭＣＰＵ４０が動作するために必要なデータが格納される。このようなデータには例えばＥＷＳ１０からＲＣＰＵ４２〜４６へ送られるコマンドの内容、各コマンドをいずれのＲＣＰＵ４２〜４６へ転送するかを示すデータ等が含まれる。
【００１３】
図３は、ＥＷＳ１０からみた共有メモリユニット１２のメモリマップである。共有メモリユニット１２中に設けられた、複数の共有メモリ（ＳＭＥＭ）１６には連続したアドレス空間が割り当てられている。例えばこの図では、アドレス０からアドレス１０,０００００までの１６メガバイトの空間はＶＭＥバスＡ用のＳＭＥＭ１６Ａに割り当てられ、アドレス１０,０００００から２０,０００００までのアドレス空間はＶＭＥバスＢ用のＳＭＥＭ１６Ｂに割り当てられている。以下同様に１６メガバイトの空間がＶＭＥバスＣ用に、またさらに次の１６メガバイトの空間がＶＭＥバスＤ用に割り当てられている。なお本実施例ではメモリテストユニット９０の数を４（９０Ａ〜９０Ｄ）としているが、本発明の範囲は、テストユニット９０の数が４である場合に限定されるものではない。
【００１４】
図４は、各ＶＭＥバス上におけるＲＭＥＭ３２〜３６、ＭＥＭ１４及びＳＭＥＭ１６のアドレス空間を示すメモリマップである。各ＲＭＥＭ３２〜３６、ＭＥＭ１４及びＳＭＥＭ１６には連続したメモリ空間が割り当てられている。具体的には、本実施形態においては、図３に示すポートＡ用共有メモリの１６メガバイトのアドレス空間００,０００００から０Ｆ,ＦＦＦＦＦが、図４に示すＶＭＥバスＡ上のアドレス空間３００,０００００から３１Ｆ,ＦＦＦＦＦに割り当てられている。同様に、図３に示すポートＢ共有メモリ用のアドレス１０,０００００から１Ｆ,ＦＦＦＦＦの１６メガバイトのアドレス空間がＶＭＥバスＢ上の３１０,０００００から３１Ｆ,ＦＦＦＦＦの１６メガバイトのアドレス空間に割り当てられている。
【００１５】
図５は、図４に示すＳＭＥＭ１６のＶＭＥ側からみたメモリ空間を詳細に示す詳細メモリマップである。アドレス３１０,０００００から３１０,ＦＦＦＦＦまでは、ＥＷＳ１０とＭＣＰＵ４０との通信に用いられる通信用アドレス空間である。この通信用アドレス空間には、ＥＷＳ１０とＭＣＰＵ４０との通信を制御するために必要な、ＥＷＳ１０からＭＣＰＵ４０へのコマンド、ＭＣＰＵ４０及びＲＣＰＵ４２〜４６のステータス、ＭＣＰＵ４０からＥＷＳ１０へのレスポンス、並びにコマンド及びレスポンスに伴うデータが格納される。
【００１６】
複数のＲＣＰＵ４２〜４６へ転送すべきデータが、ＳＭＥＭ１６上の連続したアドレス空間に格納される。この実施例では、ＲＣＰＵ４２用のデータがアドレス３１１,０００００から３１１,１ＦＦＦＦまでの空間に、ＲＣＰＵ４４用のデータがアドレス３１１,２００００から３１１,３ＦＦＦＦまでのアドレス空間に格納されている。この様に各ＲＣＰＵ４２〜４６用のデータを連続したアドレス空間に割り当てることにより、ＥＷＳ１０は各ＲＣＰＵ４２〜４６用のデータを一括してＳＭＥＭ１６に転送しやすくなる。特にＥＷＳ１０がＤＭＡコントローラを有する場合には、一つの単純なＤＭＡ転送命令によって連続したデータをＳＭＥＭ１６に書き込むことができる。またＭＣＰＵ４０がＤＭＡコントローラを有する場合、ＭＣＰＵ４０は、１つの単純なＤＭＡ転送命令によって各ＲＣＰＵ４２〜４６へのコマンドをＳＭＥＭ１６からＲＭＥＭ３２〜３６へ転送することができる。
【００１７】
図６は、図２に示す割り込みコントローラ（ＩＮＴ ＣＮＴ）２２及びＩ／Ｏポート（Ｉ／Ｏ Ｐｏｒｔ）２４の詳細な構成を示すブロック図である。ＩＮＴＣＮＴ２２は、ＭＣＰＵ４０が生成した各割り込み信号ｉＡ〜ｉＤをマスクするＡＮＤゲート６２Ａ〜６２Ｄと、ＡＮＤゲート６２Ａ〜６２Ｄを通過した割り込み信号のＯＲを取るＯＲゲート７０と、ＡＮＤゲート６２Ａ〜６２Ｄを通過した割り込み信号のＡＮＤを取るＡＮＤゲート７２と、ＯＲゲート７０およびＡＮＤゲート７２が生成した信号の一方を選択する選択回路８２とを有する。
【００１８】
Ｉ／Ｏポート２４は、ＭＣＰＵ４０が生成した各割り込み信号ｉＡ〜ｉＤをマスクするマスク信号ＭＡＳＫ−Ａ〜ＭＡＳＫ−Ｄと、選択回路８０を制御する選択信号SELECTを生成する。選択回路８２は、ＯＲゲート７０が出力した信号をマスクするＡＮＤゲート７４と、ＡＮＤゲート７２が生成した信号をマスクするＡＮＤゲート７６と、ＡＮＤゲート７４及び７６の信号のＯＲを取るＯＲゲート７８と、Ｉ／Ｏポート２４が生成した選択信号SELECTを反転するインバータ８０とを有する。
【００１９】
各ＭＣＰＵ４０は、ＥＷＳにレスポンス又はステータスを通知するときに割り込み信号（ｉＡ〜ｉＤ）を生成する。各ＭＣＰＵが生成した割り込み信号ｉＡ〜ｉＤは、それぞれＡＮＤゲート６２Ａ〜６２Ｄに入力される。ＡＮＤゲート６２Ａ〜６２Ｄが有するもう一方の入力端子には、Ｉ／Ｏポート２４から出力されたマスク信号が入力されているので、マスク信号をLAW（０）とすることによって、各割り込み信号ｉＡ〜ｉＤをマスクすることができる。また割り込み信号ｉＡ〜ｉＤはＩ／Ｏポート２４に入力されているので、ＥＷＳ１０はＩ／Ｏポート２４を通じて割込み信号ｉＡ〜ｉＤの状態を読みとることができる。割り込み信号ＩＮＴがＥＷＳ１０に通知されたときに、ＥＷＳ１０が再度Ｉ／Ｏポート２４を通じて割り込み信号ｉＡからｉＤの状態を読み取ることによって、割り込み信号ｉＡ〜ｉＤの状態を確認することができるので、このＭＣＰＵが割込信号をあげたか識別することができる。
【００２０】
割り込み信号ｉＡ〜ｉＤのいずれかが生成された場合に、ＯＲゲート７０の出力がHIGH（１）となる。また全ての割り込み信号ｉＡ〜ｉＤが生成された場合にＡＮＤゲート７２の出力がHIGH（１）となる。選択信号SELECTは、ＭＣＰＵ４０Ａ〜４０Ｄのいずれかが割り込みを生成したことをＥＷＳ１０に通知するＯＲモードと、ＭＣＰＵ４０Ａ〜４０Ｄのすべてが割り込みを生成したとをＥＷＳ１０に通知するＡＮＤモードの、いずれを選択するかを示す。
【００２１】
ＡＮＤモードは、同一かつ多数のメモリデバイスをテストする場合のように、各ＲＣＰＵ４２〜４６の処理時間がほぼ同じである場合に適している。一方、異なる種類のメモリを並列して試験する場合のように、各電気部品の試験時間が異なる場合にはＯＲモードが適している。従って、実際に試験する電気部品によって、ＡＮＤモード又はＯＲモードのいずれかが選択される。選択信号SELECTがHIGH（１）である場合にはＡＮＤモードが選択され、SELECTがLOW（０）である場合には、ＯＲモードが選択される。通常選択信号SELECTは１なので、全てのＭＣＰＵ４０Ａ〜４０Ｄが割込み信号ｉＡ〜ｉＤを生成した場合にのみ、割り込み信号ＩＮＴがＥＷＳ１０へ伝達される。
【００２２】
図７は、本実施例におけるメモリテストシステムの初期化プロセスを示すフローチャートである。まずＭＣＰＵ４０がＳＭＥＭ１６を初期化し（Ｓ１０）、各ＲＣＰＵ４２〜４６がそれぞれに対して設けられたＲＭＥＭ３２〜３６を初期化する（Ｓ１２）。各ＲＣＰＵ４２〜４６は、ＲＭＥＭ３２〜３６の初期化を終了すると、初期化終了時の状態を示すステータス情報をＲＭＥＭ３２〜３６の所定のエリアに格納する（Ｓ１４）。またＲＣＰＵ４２〜４６は、初期化の終了を通知するレスポンスを割り込みによってＭＣＰＵ４０に通知する。
【００２３】
ＭＣＰＵ４０は、全ＲＣＰＵ４２〜４６から割り込み信号を受け取ったか異なかを判断する（Ｓ１６）。ＭＣＰＵ４０は、すべてのＲＣＰＵ４２〜４６から割り込み信号を受けつけた場合に、各ＲＭＥＭ３２〜３６に格納されているステータス情報を読み取りＳＭＥＭ１６Ａにコピーし（Ｓ１８）、ＥＷＳ１０への割り込み信号ｉを生成する。割り込み信号ｉは共有メモリユニット１２の割り込みコントローラ（ＩＮＴ ＣＮＴ）２２に入力される。
【００２４】
Ｓ１０〜Ｓ２０間での処理は全てのメモリテストユニット９０で並行して行われる。ＩＮＴ ＣＮＴ２２の割り込みモードはＡＮＤモードに設定されており、すべてのＭＣＰＵ４０Ａ〜４０Ｄから割り込みｉＡ〜ｉＢが通知された場合に、割り込み信号ＩＮＴをＥＷＳ１０に通知する（Ｓ２２）。割り込み信号ＩＮＴを受け取るとＥＷＳ１０は、ＳＭＥＭ１６Ａ〜１６Ｄから一括してステータス情報を読み込む。従ってＥＷＳ１０は一回の割り込み信号ＩＮＴを受信することによって、すべてのＲＣＰＵ４２〜４６が生成したステータス情報を読み込むことができる。
【００２５】
従来は、各メモリテストユニット９０に設けられたＲＣＰＵ４２〜４６が、初期化を終了したときにそれぞれ割り込みをＥＷＳ１０に通知していた。極めて多くの割り込みＥＷＳ１０に通知されるので、割り込み処理の開始及び終了に多くの時間がかかっていた。それと比較して本実施形態によれば、短い時間で、各ＲＣＰＵ４２〜４６が生成したステータス情報をＥＷＳ１０が読み取り処理することができる。
【００２６】
図８は、ＥＷＳ１０が各ＲＣＰＵ４２〜４６に対してコマンドを送信する場合のメモリテストシステム全体の動作を示すフローチャートである。コマンドを生成する場合、ＥＷＳ１０はまず全ＲＣＰＵ４２〜４６がＲＥＡＤＹ（処理可能状態）であるかどうかを判断する（Ｓ３０）。この判断は、ＳＭＥＭ１６に格納されたステータス情報をＥＷＳ１０が読み取ることによって行うことができる。全ＲＣＰＵ４２〜４６がＲＥＡＤＹ状態でない場合には待機し、ＲＥＡＤＹであった場合には、ＲＣＰＵ４２〜４６に対するコマンドをＥＷＳ１０がＳＭＥＭ１６Ａ〜１６Ｄに書き込む。
【００２７】
するとＭＣＰＵ４０は、ＥＷＳ１０から通知されたコマンドが全ＲＣＰＵ４２〜４６に対する共通のコマンドであるかどうかを判断する（Ｓ３４）。共通のコマンドであった場合には、そのコマンドを各ＲＣＰＵ４２〜４６用のＲＭＥＭ３２〜３６にコピーする（Ｓ２６）。ＥＷＳ１０が単一の共通コマンドをＳＭＥＭ１６に書き込んだ場合であっても、各ＭＣＰＵがその単一の共通コマンドを読み取って各ＲＣＰＵ４２〜４６へ転送する。これにより、ＥＷＳ１０の負荷を軽減するとともにコマンドを伝達する際のメモリテストシステム全体の処理時間を短くすることができる。
【００２８】
Ｓ３４においてコマンドが各ＲＣＰＵ４２〜４６宛であった場合には、宛先のＲＣＰＵ４２〜４６に対してもうけられたＲＭＥＭ３２〜３６にそれぞれのコマンドをコピーする（Ｓ３８）。ＭＣＰＵ４０はコマンドのＲＣＰＵ４２〜４６への転送を終了すると、コマンドの転送が終了したことを割り込み信号ｉによってＥＷＳ１０へ通知する。Ｓ３４からＳ４０の処理は全てのＭＣＰＵ４０で行われる。各ＭＣＰＵが生成した割り込み信号ｉＡ〜ｉＤはＩＮＴ ＣＮＴ２２で受け取られ、すべての割り込み信号ｉＡ〜ｉＤが有効（１）となった場合に、割り込み信号ＩＮＴがＥＷＳ１０へ通知される（Ｓ４２）。割り込み信号ＩＮＴを受け取るとＥＷＳ１０は、ＳＭＥＭ１６Ａ〜１６Ｄから一括してレスポンスを読みとる。
【００２９】
従来は、各メモリテストユニット９０に設けられた多数のＲＣＰＵ４２〜４６が、直接、コマンドの受信を確認する割り込み信号をＥＷＳ１０へ通知していた。これと比較して本実施例においては、一つの割り込み信号ＩＮＴが通知されることによって、各ＲＣＰＵ４２〜４６がコマンドの受信を完了したことをＥＷＳ１０が確認することができる。従ってＥＷＳ１０の負荷が小さくなるとともに、コマンドの伝達にかかるメモリテストシステム全体の処理時間を短くすることができる。
【００３０】
図９は、ＲＣＰＵ４２〜４６がＥＷＳ１０へレスポンスを通知する場合の、メモリテストシステム全体の動作を示すフローチャートである。まずＲＣＰＵ４２〜４６は、与えられたコマンド（例えばメモり試験）の実行が終了したかを判断する（Ｓ５０）。与えられたコマンドの実行が終了するとＲＣＰＵ４２〜４６は作業の終了をＭＣＰＵ４０に通知する。ＭＣＰＵ４０は、全てのＲＣＰＵ４２〜４６がコマンドの実行を終了したか否かを判断し（Ｓ５４）、すべてのＲＣＰＵ４２〜４６がコマンドの実行を終了すると、コマンドに対する応答の内容をＳＭＥＭ１６に書き込んで、割り込み信号ｉを生成する（Ｓ５６）。Ｓ５０〜Ｓ５６の処理は各メモリテストユニット９０で行われ、割り込み信号ｉＡ〜ｉＤがＩＮＴ ＣＮＴ２２に入力される。すべての割り込み信号ｉＡ〜ｉＤがHIGH（１）になると、単一の割り込み信号ＩＮＴがＥＷＳ１０に通知される（５８）。するとＥＷＳ１０は、ＳＭＥＭ１６からコマンド終了時の応答を示すレスポンスを一括して読み取る（Ｓ６０）。
【００３１】
従来は、各ＲＣＰＵ４２〜４６がコマンドの終了を示すレスポンスをＥＷＳ１０に直接通知していた。ＥＷＳ１０には多くの割り込み信号が入力されるので、各割り込み処理の順位の決定、タスクの切り替え等に多くの時間がかかっていた。またＥＷＳ１０は各ＲＣＰＵ４２〜４６に対する処理をそれぞれ独立に行わなければならなかったので、ＥＷＳ１０の負荷が大きかった。本実施例によれば、１つの割り込み信号ＩＮＴを受け取ることによって、ＥＷＳ１０は各ＲＣＰＵ４２〜４６が生成したレスポンスを処理することができる。従って、従ってＥＷＳ１０の負荷が小さくなるとともに、レスポンスの伝達にかかるメモリテストシステム全体の処理時間を短くすることができ、メモリ試験に要する時間を短縮することができる。
【００３２】
【発明の効果】
以上の説明から明らかなように、本実施形態によればＥＷＳ１０は単一の割り込み信号ＩＮＴによって多数のメモリデバイス５２〜５６からの、レスポンスの処理及びステータス情報の読み取りを行うことができる。このため、割り込み信号が入力された際に必要なプロセスの切り替え処理等が少なく、メモリテストにかかる時間を短縮することができる。さらにＥＷＳ１０は単一の割り込み信号ＩＮＴの入力によって多数のメモリデバイス５２〜５６に対する処理を行うことができるので、ＥＷＳ１０におけるメモリの評価プログラムが作りやすい。また多数のメモリデバイス５２〜５６のテスト結果に基づいて生成すべき統計的な評価データをＥＷＳ１０は容易に生成する事ができる。
【００３３】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることができることが当業者に明らかである。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００３４】
特に、上記実施例においてはメモリをテストするシステムを電気部品テストシステムの例として用いたが、メモリ以外の半導体や半導体以外の電気部品をテストする場合においても本発明を適用することができることは言うまでもない。
【図面の簡単な説明】
【図１】 電気部品テストシステムの一例としての、従来のメモリテストシステムを示すブロック図である。
【図２】 本発明のメモリテストシステムの構成を示すブロック図である。
【図３】 ＥＷＳからみた共有メモリユニットのメモリマップである。
【図４】 各ＶＭＥバス上におけるＲＭＥＭ、ＭＥＭ及びＳＭＥＭのアドレス空間を示すメモリマップである。
【図５】 ＳＭＥＭのメモリ空間を詳細に示す詳細メモリマップである。
【図６】 割り込みコントローラ（ＩＮＴ ＣＮＴ）及びＩ／Ｏポート（Ｉ／Ｏ Ｐｏｒｔ）の詳細な構成を示すブロック図である。
【図７】 実施例におけるメモリテストシステムの初期化プロセスを示すフローチャートである。
【図８】 ＥＷＳが各ＲＣＰＵに対してコマンドを送信する場合のメモリテストシステム全体の動作を示すフローチャートである。
【図９】 ＲＣＰＵがＥＷＳへレスポンスを通知する場合の、メモリテストシステム全体の動作を示すフローチャートである。
【符号の説明】
１０ ＥＷＳ（ホストコンピュータ）
１２ 共有メモリユニット
１４ ＭＣＰＵ用メモリ
１６ 共有メモリ
２０ ＥＷＳインタフェース
２２ 割り込みコントローラ
３２、３４、３６ ＲＣＰＵ用メモリ
４０ ＭＣＰＵ（スレーブＣＰＵ）
４２、４４、４６ ＲＣＰＵ
５０ メモリテスタ
５２、５４、５６ メモリデバイス
８０ ＶＭＥインタフェース
９０ メモリテストユニット
【発明の属する技術分野】
本発明は、複数の電気部品を並列にテストする電気部品テストシステムに関する。特に本発明は、複数の半導体メモリを並列にテストする電気部品テストシステムに関する。
【０００２】
【従来の技術】
図１は、電気部品テストシステムの一例としての、従来のメモリテストシステムを示すブロック図である。本メモリテストシステムは、メモリデバイス５２〜５６をテストする複数のメモリテストユニット９０Ａ、９０Ｂ、・・・と、メモリデバイス５２〜５６のテスト結果を評価するホストコンピュータ（ＥＷＳ）１０と、複数のメモリテストユニット９０Ａ、９０Ｂ、・・・及びホストコンピュータ（ＥＷＳ）１０を接続する共有メモリユニット１２とを備える。各メモリテストユニット９０は、複数のメモリデバイス５２〜５６をテストするメモリテスタ５０と、各メモリデバイス５２〜５６のテスト結果を受信して格納するＲＭＥＭ３２〜３６と、各ＲＭＥＭ３２〜３６にテスト結果を書き込むローカルＣＰＵであるＲＣＰＵ４２〜４６と、ＲＣＰＵ４２〜４６を接続するＶＭＥバスと、ＶＭＥバスを共有メモリユニット１２に接続するＶＭＥ Ｉ／Ｆ８０とを有する。
【０００３】
共有メモリユニット１２は、各メモリテストユニット９０に割り当てられた共有メモリ（ＳＭＥＭ）１６Ａ〜１６Ｂと、各共有メモリ１６Ａ〜１６Ｂ及びホストコンピュータ（ＥＷＳ）１０を接続するホストコンピュータインタフェース（ＥＷＳ Ｉ／Ｆ）２０とを有する。ＲＣＰＵ４２〜４６が、ＲＭＥＭ３２〜３６から読み出した各メモリデバイス５２〜５６のテスト結果をＳＭＥＭ１６に書き込む。ＥＷＳ１０はＥＷＳ Ｉ／Ｆ２０を介してＳＭＥＭ１６に格納された各メモリのテスト結果を読み出す。
【０００４】
【発明が解決しようとする課題】
従来の構成においては、各ＲＣＰＵ４２〜４６がＶＭＥバスのバスマスタとなってＳＭＥＭ１６にテスト結果を書き込むので、ＶＭＥバス上でバス競合が生じ、競合の解決のためにデータの転送が遅れていた。ＥＷＳ１０からＲＣＰＵ４２〜４６Ａコマンドを通知する場合に、ＥＷＳ１０は各ＲＣＰＵ４２〜４６に対するコマンドをそれぞれＳＭＥＭ１６に書き込まなくてはならないので、コマンドの書き込みに多くの時間がかかっていた。ＲＣＰＵ４２〜４６は、コマンドに対する応答をＥＷＳ１０へ通知するが、この応答をＳＭＥＭ１６に書き込むためにも、ＲＣＰＵ４２〜４６はいったんバスマスタとなる必要がある。そのためＶＭＥバス上の競合解決に多くの時間がかかっていた。また、ＥＷＳ１０からのコマンドに対するＲＣＰＵ４２〜４６のレスポンスは同一である場合もあるにも関わらず、ＥＷＳ１０はそれらの各レスポンスをＳＭＥＭ１６から読みとる必要があり、ＥＷＳ１０の負荷が大きかった。
【０００５】
そこで本発明は、上記の課題を解決することのできる電気部品テストシステムを提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【０００６】
【課題を解決するための手段】
このような課題を解決するために、本発明の第１の形態においては、複数の電気部品をテストすることのできる電気部品テストシステムにおいて、電気部品テストシステムによる電気部品のテスト結果を評価するホストコンピュータと、ホストコンピュータにより制御され、電気部品のテスト結果をホストコンピュータに通知する複数のスレーブプロセッサと、スレーブプロセッサによるデータの書き込み及びホストコンピュータによるデータの読み出しを行うことのできる共有メモリと、スレーブプロセッサの全てから割り込み信号が生成された場合に、ホストコンピュータに割り込み通知を行う手段とを備え、複数のスレーブプロセッサの各々は、電気部品のテスト結果を共有メモリに書き込んで、割り込み信号を生成し、ホストコンピュータは、割り込み通知を受けたことを条件として、共有メモリからテスト結果を読み取る電気部品テストシステムを提供する。
【０００７】
本発明の第２の形態においては、共有メモリにおける連続した複数のメモリ空間が、それぞれ複数のスレーブプロセッサに割り当てられている。また複数の電気部品の各々に対して設けられ、各々が複数のスレーブプロセッサのうちいずれか１のスレーブプロセッサに接続され、対応する電気部品のテスト結果を受信する複数のローカルプロセッサを更に備え、複数のスレーブプロセッサの各々が、接続されたローカルプロセッサからテスト結果を受け取り、受け取ったテスト結果を共有メモリに書き込む。
【０００８】
本発明の第３の形態においては、スレーブプロセッサの各々と、１以上の対応するローカルプロセッサとが共通のバスで結合されており、スレーブプロセッサの各々が、バス上のメモリ空間が割り当てられたローカルメモリを有し、バス上において、複数のローカルメモリのメモリ空間が連続している。また１つのスレーブプロセッサに対して設けられた複数のローカルプロセッサが所定の処理を終えたときに、ホストコンピュータに処理の終了を通知する手段を、スレーブプロセッサが有する。また、複数のスレーブプロセッサの各々は、対応するローカルプロセッサの全てから割り込み信号を受け付けたことを条件として、対応するローカルプロセッサの全てからテスト結果を読み取り共有メモリにコピーして、割り込み信号を生成する。また、ホストコンピュータは、複数のローカルプロセッサに与えるべきコマンドを共有メモリに書き込み、複数のスレーブプロセッサは、共有メモリに書き込まれたコマンドを、当該コマンドの宛先となるローカルプロセッサにコピーする。
【０００９】
なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又発明となりうる。
【００１０】
【発明の実施の形態】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態はクレームにかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１１】
図２は、本発明のメモリテストシステムの構成を示すブロック図である。図１と同一の構成には図１と同一の符号を付したのでそれらの説明は省略する。図１に示した従来の構成と比較して、本メモリテストシステムには共有メモリユニット１２の中に割り込みコントローラＩＮＴ ＣＮＴ２２が設けられている。また図１のＶＭＥ Ｉ／Ｆ８０に変えてスレーブプロセッサ（ＭＣＰＵ）４０及びスレーブプロセッサ用メモリ（ＭＥＭ）１４が設けられている。
【００１２】
ＭＣＰＵ４０は各ローカルプロセッサ（ＲＣＰＵ）４２〜４６のＲＭＥＭ３２〜３６に格納されたレスポンス及びメモリテスト結果を読み取り、読みとったデータをＶＭＥ転送によってＳＭＥＭ１６に転送して格納する。またＥＷＳ１０が生成しＳＭＥＭ１６に書き込んだコマンドを読み取り、各ＲＣＰＵ４２〜４６へ与える。ＭＥＭ１４にはＭＣＰＵ４０が動作するために必要なデータが格納される。このようなデータには例えばＥＷＳ１０からＲＣＰＵ４２〜４６へ送られるコマンドの内容、各コマンドをいずれのＲＣＰＵ４２〜４６へ転送するかを示すデータ等が含まれる。
【００１３】
図３は、ＥＷＳ１０からみた共有メモリユニット１２のメモリマップである。共有メモリユニット１２中に設けられた、複数の共有メモリ（ＳＭＥＭ）１６には連続したアドレス空間が割り当てられている。例えばこの図では、アドレス０からアドレス１０,０００００までの１６メガバイトの空間はＶＭＥバスＡ用のＳＭＥＭ１６Ａに割り当てられ、アドレス１０,０００００から２０,０００００までのアドレス空間はＶＭＥバスＢ用のＳＭＥＭ１６Ｂに割り当てられている。以下同様に１６メガバイトの空間がＶＭＥバスＣ用に、またさらに次の１６メガバイトの空間がＶＭＥバスＤ用に割り当てられている。なお本実施例ではメモリテストユニット９０の数を４（９０Ａ〜９０Ｄ）としているが、本発明の範囲は、テストユニット９０の数が４である場合に限定されるものではない。
【００１４】
図４は、各ＶＭＥバス上におけるＲＭＥＭ３２〜３６、ＭＥＭ１４及びＳＭＥＭ１６のアドレス空間を示すメモリマップである。各ＲＭＥＭ３２〜３６、ＭＥＭ１４及びＳＭＥＭ１６には連続したメモリ空間が割り当てられている。具体的には、本実施形態においては、図３に示すポートＡ用共有メモリの１６メガバイトのアドレス空間００,０００００から０Ｆ,ＦＦＦＦＦが、図４に示すＶＭＥバスＡ上のアドレス空間３００,０００００から３１Ｆ,ＦＦＦＦＦに割り当てられている。同様に、図３に示すポートＢ共有メモリ用のアドレス１０,０００００から１Ｆ,ＦＦＦＦＦの１６メガバイトのアドレス空間がＶＭＥバスＢ上の３１０,０００００から３１Ｆ,ＦＦＦＦＦの１６メガバイトのアドレス空間に割り当てられている。
【００１５】
図５は、図４に示すＳＭＥＭ１６のＶＭＥ側からみたメモリ空間を詳細に示す詳細メモリマップである。アドレス３１０,０００００から３１０,ＦＦＦＦＦまでは、ＥＷＳ１０とＭＣＰＵ４０との通信に用いられる通信用アドレス空間である。この通信用アドレス空間には、ＥＷＳ１０とＭＣＰＵ４０との通信を制御するために必要な、ＥＷＳ１０からＭＣＰＵ４０へのコマンド、ＭＣＰＵ４０及びＲＣＰＵ４２〜４６のステータス、ＭＣＰＵ４０からＥＷＳ１０へのレスポンス、並びにコマンド及びレスポンスに伴うデータが格納される。
【００１６】
複数のＲＣＰＵ４２〜４６へ転送すべきデータが、ＳＭＥＭ１６上の連続したアドレス空間に格納される。この実施例では、ＲＣＰＵ４２用のデータがアドレス３１１,０００００から３１１,１ＦＦＦＦまでの空間に、ＲＣＰＵ４４用のデータがアドレス３１１,２００００から３１１,３ＦＦＦＦまでのアドレス空間に格納されている。この様に各ＲＣＰＵ４２〜４６用のデータを連続したアドレス空間に割り当てることにより、ＥＷＳ１０は各ＲＣＰＵ４２〜４６用のデータを一括してＳＭＥＭ１６に転送しやすくなる。特にＥＷＳ１０がＤＭＡコントローラを有する場合には、一つの単純なＤＭＡ転送命令によって連続したデータをＳＭＥＭ１６に書き込むことができる。またＭＣＰＵ４０がＤＭＡコントローラを有する場合、ＭＣＰＵ４０は、１つの単純なＤＭＡ転送命令によって各ＲＣＰＵ４２〜４６へのコマンドをＳＭＥＭ１６からＲＭＥＭ３２〜３６へ転送することができる。
【００１７】
図６は、図２に示す割り込みコントローラ（ＩＮＴ ＣＮＴ）２２及びＩ／Ｏポート（Ｉ／Ｏ Ｐｏｒｔ）２４の詳細な構成を示すブロック図である。ＩＮＴＣＮＴ２２は、ＭＣＰＵ４０が生成した各割り込み信号ｉＡ〜ｉＤをマスクするＡＮＤゲート６２Ａ〜６２Ｄと、ＡＮＤゲート６２Ａ〜６２Ｄを通過した割り込み信号のＯＲを取るＯＲゲート７０と、ＡＮＤゲート６２Ａ〜６２Ｄを通過した割り込み信号のＡＮＤを取るＡＮＤゲート７２と、ＯＲゲート７０およびＡＮＤゲート７２が生成した信号の一方を選択する選択回路８２とを有する。
【００１８】
Ｉ／Ｏポート２４は、ＭＣＰＵ４０が生成した各割り込み信号ｉＡ〜ｉＤをマスクするマスク信号ＭＡＳＫ−Ａ〜ＭＡＳＫ−Ｄと、選択回路８０を制御する選択信号SELECTを生成する。選択回路８２は、ＯＲゲート７０が出力した信号をマスクするＡＮＤゲート７４と、ＡＮＤゲート７２が生成した信号をマスクするＡＮＤゲート７６と、ＡＮＤゲート７４及び７６の信号のＯＲを取るＯＲゲート７８と、Ｉ／Ｏポート２４が生成した選択信号SELECTを反転するインバータ８０とを有する。
【００１９】
各ＭＣＰＵ４０は、ＥＷＳにレスポンス又はステータスを通知するときに割り込み信号（ｉＡ〜ｉＤ）を生成する。各ＭＣＰＵが生成した割り込み信号ｉＡ〜ｉＤは、それぞれＡＮＤゲート６２Ａ〜６２Ｄに入力される。ＡＮＤゲート６２Ａ〜６２Ｄが有するもう一方の入力端子には、Ｉ／Ｏポート２４から出力されたマスク信号が入力されているので、マスク信号をLAW（０）とすることによって、各割り込み信号ｉＡ〜ｉＤをマスクすることができる。また割り込み信号ｉＡ〜ｉＤはＩ／Ｏポート２４に入力されているので、ＥＷＳ１０はＩ／Ｏポート２４を通じて割込み信号ｉＡ〜ｉＤの状態を読みとることができる。割り込み信号ＩＮＴがＥＷＳ１０に通知されたときに、ＥＷＳ１０が再度Ｉ／Ｏポート２４を通じて割り込み信号ｉＡからｉＤの状態を読み取ることによって、割り込み信号ｉＡ〜ｉＤの状態を確認することができるので、このＭＣＰＵが割込信号をあげたか識別することができる。
【００２０】
割り込み信号ｉＡ〜ｉＤのいずれかが生成された場合に、ＯＲゲート７０の出力がHIGH（１）となる。また全ての割り込み信号ｉＡ〜ｉＤが生成された場合にＡＮＤゲート７２の出力がHIGH（１）となる。選択信号SELECTは、ＭＣＰＵ４０Ａ〜４０Ｄのいずれかが割り込みを生成したことをＥＷＳ１０に通知するＯＲモードと、ＭＣＰＵ４０Ａ〜４０Ｄのすべてが割り込みを生成したとをＥＷＳ１０に通知するＡＮＤモードの、いずれを選択するかを示す。
【００２１】
ＡＮＤモードは、同一かつ多数のメモリデバイスをテストする場合のように、各ＲＣＰＵ４２〜４６の処理時間がほぼ同じである場合に適している。一方、異なる種類のメモリを並列して試験する場合のように、各電気部品の試験時間が異なる場合にはＯＲモードが適している。従って、実際に試験する電気部品によって、ＡＮＤモード又はＯＲモードのいずれかが選択される。選択信号SELECTがHIGH（１）である場合にはＡＮＤモードが選択され、SELECTがLOW（０）である場合には、ＯＲモードが選択される。通常選択信号SELECTは１なので、全てのＭＣＰＵ４０Ａ〜４０Ｄが割込み信号ｉＡ〜ｉＤを生成した場合にのみ、割り込み信号ＩＮＴがＥＷＳ１０へ伝達される。
【００２２】
図７は、本実施例におけるメモリテストシステムの初期化プロセスを示すフローチャートである。まずＭＣＰＵ４０がＳＭＥＭ１６を初期化し（Ｓ１０）、各ＲＣＰＵ４２〜４６がそれぞれに対して設けられたＲＭＥＭ３２〜３６を初期化する（Ｓ１２）。各ＲＣＰＵ４２〜４６は、ＲＭＥＭ３２〜３６の初期化を終了すると、初期化終了時の状態を示すステータス情報をＲＭＥＭ３２〜３６の所定のエリアに格納する（Ｓ１４）。またＲＣＰＵ４２〜４６は、初期化の終了を通知するレスポンスを割り込みによってＭＣＰＵ４０に通知する。
【００２３】
ＭＣＰＵ４０は、全ＲＣＰＵ４２〜４６から割り込み信号を受け取ったか異なかを判断する（Ｓ１６）。ＭＣＰＵ４０は、すべてのＲＣＰＵ４２〜４６から割り込み信号を受けつけた場合に、各ＲＭＥＭ３２〜３６に格納されているステータス情報を読み取りＳＭＥＭ１６Ａにコピーし（Ｓ１８）、ＥＷＳ１０への割り込み信号ｉを生成する。割り込み信号ｉは共有メモリユニット１２の割り込みコントローラ（ＩＮＴ ＣＮＴ）２２に入力される。
【００２４】
Ｓ１０〜Ｓ２０間での処理は全てのメモリテストユニット９０で並行して行われる。ＩＮＴ ＣＮＴ２２の割り込みモードはＡＮＤモードに設定されており、すべてのＭＣＰＵ４０Ａ〜４０Ｄから割り込みｉＡ〜ｉＢが通知された場合に、割り込み信号ＩＮＴをＥＷＳ１０に通知する（Ｓ２２）。割り込み信号ＩＮＴを受け取るとＥＷＳ１０は、ＳＭＥＭ１６Ａ〜１６Ｄから一括してステータス情報を読み込む。従ってＥＷＳ１０は一回の割り込み信号ＩＮＴを受信することによって、すべてのＲＣＰＵ４２〜４６が生成したステータス情報を読み込むことができる。
【００２５】
従来は、各メモリテストユニット９０に設けられたＲＣＰＵ４２〜４６が、初期化を終了したときにそれぞれ割り込みをＥＷＳ１０に通知していた。極めて多くの割り込みＥＷＳ１０に通知されるので、割り込み処理の開始及び終了に多くの時間がかかっていた。それと比較して本実施形態によれば、短い時間で、各ＲＣＰＵ４２〜４６が生成したステータス情報をＥＷＳ１０が読み取り処理することができる。
【００２６】
図８は、ＥＷＳ１０が各ＲＣＰＵ４２〜４６に対してコマンドを送信する場合のメモリテストシステム全体の動作を示すフローチャートである。コマンドを生成する場合、ＥＷＳ１０はまず全ＲＣＰＵ４２〜４６がＲＥＡＤＹ（処理可能状態）であるかどうかを判断する（Ｓ３０）。この判断は、ＳＭＥＭ１６に格納されたステータス情報をＥＷＳ１０が読み取ることによって行うことができる。全ＲＣＰＵ４２〜４６がＲＥＡＤＹ状態でない場合には待機し、ＲＥＡＤＹであった場合には、ＲＣＰＵ４２〜４６に対するコマンドをＥＷＳ１０がＳＭＥＭ１６Ａ〜１６Ｄに書き込む。
【００２７】
するとＭＣＰＵ４０は、ＥＷＳ１０から通知されたコマンドが全ＲＣＰＵ４２〜４６に対する共通のコマンドであるかどうかを判断する（Ｓ３４）。共通のコマンドであった場合には、そのコマンドを各ＲＣＰＵ４２〜４６用のＲＭＥＭ３２〜３６にコピーする（Ｓ２６）。ＥＷＳ１０が単一の共通コマンドをＳＭＥＭ１６に書き込んだ場合であっても、各ＭＣＰＵがその単一の共通コマンドを読み取って各ＲＣＰＵ４２〜４６へ転送する。これにより、ＥＷＳ１０の負荷を軽減するとともにコマンドを伝達する際のメモリテストシステム全体の処理時間を短くすることができる。
【００２８】
Ｓ３４においてコマンドが各ＲＣＰＵ４２〜４６宛であった場合には、宛先のＲＣＰＵ４２〜４６に対してもうけられたＲＭＥＭ３２〜３６にそれぞれのコマンドをコピーする（Ｓ３８）。ＭＣＰＵ４０はコマンドのＲＣＰＵ４２〜４６への転送を終了すると、コマンドの転送が終了したことを割り込み信号ｉによってＥＷＳ１０へ通知する。Ｓ３４からＳ４０の処理は全てのＭＣＰＵ４０で行われる。各ＭＣＰＵが生成した割り込み信号ｉＡ〜ｉＤはＩＮＴ ＣＮＴ２２で受け取られ、すべての割り込み信号ｉＡ〜ｉＤが有効（１）となった場合に、割り込み信号ＩＮＴがＥＷＳ１０へ通知される（Ｓ４２）。割り込み信号ＩＮＴを受け取るとＥＷＳ１０は、ＳＭＥＭ１６Ａ〜１６Ｄから一括してレスポンスを読みとる。
【００２９】
従来は、各メモリテストユニット９０に設けられた多数のＲＣＰＵ４２〜４６が、直接、コマンドの受信を確認する割り込み信号をＥＷＳ１０へ通知していた。これと比較して本実施例においては、一つの割り込み信号ＩＮＴが通知されることによって、各ＲＣＰＵ４２〜４６がコマンドの受信を完了したことをＥＷＳ１０が確認することができる。従ってＥＷＳ１０の負荷が小さくなるとともに、コマンドの伝達にかかるメモリテストシステム全体の処理時間を短くすることができる。
【００３０】
図９は、ＲＣＰＵ４２〜４６がＥＷＳ１０へレスポンスを通知する場合の、メモリテストシステム全体の動作を示すフローチャートである。まずＲＣＰＵ４２〜４６は、与えられたコマンド（例えばメモり試験）の実行が終了したかを判断する（Ｓ５０）。与えられたコマンドの実行が終了するとＲＣＰＵ４２〜４６は作業の終了をＭＣＰＵ４０に通知する。ＭＣＰＵ４０は、全てのＲＣＰＵ４２〜４６がコマンドの実行を終了したか否かを判断し（Ｓ５４）、すべてのＲＣＰＵ４２〜４６がコマンドの実行を終了すると、コマンドに対する応答の内容をＳＭＥＭ１６に書き込んで、割り込み信号ｉを生成する（Ｓ５６）。Ｓ５０〜Ｓ５６の処理は各メモリテストユニット９０で行われ、割り込み信号ｉＡ〜ｉＤがＩＮＴ ＣＮＴ２２に入力される。すべての割り込み信号ｉＡ〜ｉＤがHIGH（１）になると、単一の割り込み信号ＩＮＴがＥＷＳ１０に通知される（５８）。するとＥＷＳ１０は、ＳＭＥＭ１６からコマンド終了時の応答を示すレスポンスを一括して読み取る（Ｓ６０）。
【００３１】
従来は、各ＲＣＰＵ４２〜４６がコマンドの終了を示すレスポンスをＥＷＳ１０に直接通知していた。ＥＷＳ１０には多くの割り込み信号が入力されるので、各割り込み処理の順位の決定、タスクの切り替え等に多くの時間がかかっていた。またＥＷＳ１０は各ＲＣＰＵ４２〜４６に対する処理をそれぞれ独立に行わなければならなかったので、ＥＷＳ１０の負荷が大きかった。本実施例によれば、１つの割り込み信号ＩＮＴを受け取ることによって、ＥＷＳ１０は各ＲＣＰＵ４２〜４６が生成したレスポンスを処理することができる。従って、従ってＥＷＳ１０の負荷が小さくなるとともに、レスポンスの伝達にかかるメモリテストシステム全体の処理時間を短くすることができ、メモリ試験に要する時間を短縮することができる。
【００３２】
【発明の効果】
以上の説明から明らかなように、本実施形態によればＥＷＳ１０は単一の割り込み信号ＩＮＴによって多数のメモリデバイス５２〜５６からの、レスポンスの処理及びステータス情報の読み取りを行うことができる。このため、割り込み信号が入力された際に必要なプロセスの切り替え処理等が少なく、メモリテストにかかる時間を短縮することができる。さらにＥＷＳ１０は単一の割り込み信号ＩＮＴの入力によって多数のメモリデバイス５２〜５６に対する処理を行うことができるので、ＥＷＳ１０におけるメモリの評価プログラムが作りやすい。また多数のメモリデバイス５２〜５６のテスト結果に基づいて生成すべき統計的な評価データをＥＷＳ１０は容易に生成する事ができる。
【００３３】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることができることが当業者に明らかである。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００３４】
特に、上記実施例においてはメモリをテストするシステムを電気部品テストシステムの例として用いたが、メモリ以外の半導体や半導体以外の電気部品をテストする場合においても本発明を適用することができることは言うまでもない。
【図面の簡単な説明】
【図１】 電気部品テストシステムの一例としての、従来のメモリテストシステムを示すブロック図である。
【図２】 本発明のメモリテストシステムの構成を示すブロック図である。
【図３】 ＥＷＳからみた共有メモリユニットのメモリマップである。
【図４】 各ＶＭＥバス上におけるＲＭＥＭ、ＭＥＭ及びＳＭＥＭのアドレス空間を示すメモリマップである。
【図５】 ＳＭＥＭのメモリ空間を詳細に示す詳細メモリマップである。
【図６】 割り込みコントローラ（ＩＮＴ ＣＮＴ）及びＩ／Ｏポート（Ｉ／Ｏ Ｐｏｒｔ）の詳細な構成を示すブロック図である。
【図７】 実施例におけるメモリテストシステムの初期化プロセスを示すフローチャートである。
【図８】 ＥＷＳが各ＲＣＰＵに対してコマンドを送信する場合のメモリテストシステム全体の動作を示すフローチャートである。
【図９】 ＲＣＰＵがＥＷＳへレスポンスを通知する場合の、メモリテストシステム全体の動作を示すフローチャートである。
【符号の説明】
１０ ＥＷＳ（ホストコンピュータ）
１２ 共有メモリユニット
１４ ＭＣＰＵ用メモリ
１６ 共有メモリ
２０ ＥＷＳインタフェース
２２ 割り込みコントローラ
３２、３４、３６ ＲＣＰＵ用メモリ
４０ ＭＣＰＵ（スレーブＣＰＵ）
４２、４４、４６ ＲＣＰＵ
５０ メモリテスタ
５２、５４、５６ メモリデバイス
８０ ＶＭＥインタフェース
９０ メモリテストユニット
Claims (7)
- 複数の電気部品をテストすることのできる電気部品テストシステムにおいて、
前記電気部品テストシステムによる前記電気部品のテスト結果を評価するホストコンピュータと、
前記ホストコンピュータにより制御され、前記電気部品のテスト結果を前記ホストコンピュータに通知する複数のスレーブプロセッサと、
前記スレーブプロセッサによるデータの書き込み及び前記ホストコンピュータによる前記データの読み出しを行うことのできる共有メモリと、
前記スレーブプロセッサの全てから割り込み信号が生成された場合に、前記ホストコンピュータに割り込み通知を行う手段とを備え、
前記複数のスレーブプロセッサの各々は、前記電気部品のテスト結果を前記共有メモリに書き込んで、前記割り込み信号を生成し、
前記ホストコンピュータは、前記割り込み通知を受けたことを条件として、前記共有メモリから前記テスト結果を読み取る
電気部品テストシステム。 - 前記共有メモリにおける連続した複数のメモリ空間が、それぞれ前記複数のスレーブプロセッサに割り当てられていることを特徴とする請求項１に記載の電気部品テストシステム。
- 複数の前記電気部品の各々に対して設けられ、各々が前記複数のスレーブプロセッサのうちいずれか１の前記スレーブプロセッサに接続され、対応する前記電気部品のテスト結果を受信する複数のローカルプロセッサを更に備え、
前記複数のスレーブプロセッサの各々が、接続された前記ローカルプロセッサから前記テスト結果を受け取り、受け取った前記テスト結果を前記共有メモリに書き込むことを特徴とする請求項１に記載の電気部品テストシステム。 - 前記スレーブプロセッサの各々と、１以上の対応する前記ローカルプロセッサとが共通のバスで結合されており、
前記スレーブプロセッサの各々が、前記バス上のメモリ空間が割り当てられたローカルメモリを有し、
前記バス上において、複数の前記ローカルメモリのメモリ空間が連続していることを特徴とする請求項３に記載の電気部品テストシステム。 - １つの前記スレーブプロセッサに対して設けられた複数の前記ローカルプロセッサが所定の処理を終えたときに、前記ホストコンピュータに処理の終了を通知する手段を、前記スレーブプロセッサが有することを特徴とする請求項３に記載の電気部品テストシステム。
- 前記複数のスレーブプロセッサの各々は、対応する前記ローカルプロセッサの全てから割り込み信号を受け付けたことを条件として、対応する前記ローカルプロセッサの全てから前記テスト結果を読み取り前記共有メモリにコピーして、前記割り込み信号を生成する請求項４に記載の電気部品テストシステム。
- 前記ホストコンピュータは、前記複数のローカルプロセッサに与えるべきコマンドを前記共有メモリに書き込み、
前記複数のスレーブプロセッサは、前記共有メモリに書き込まれたコマンドを、当該コマンドの宛先となる前記ローカルプロセッサにコピーする請求項４に記載の電気部品テストシステム。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27715198A JP4064546B2 (ja) | 1998-09-30 | 1998-09-30 | 電気部品テストシステム |
| DE19947441A DE19947441B4 (de) | 1998-09-30 | 1999-09-24 | Prüfsystem für elektrische Teile |
| US09/408,184 US6728903B1 (en) | 1998-09-30 | 1999-09-29 | Electric part test system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27715198A JP4064546B2 (ja) | 1998-09-30 | 1998-09-30 | 電気部品テストシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000105261A JP2000105261A (ja) | 2000-04-11 |
| JP4064546B2 true JP4064546B2 (ja) | 2008-03-19 |
Family
ID=17579520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27715198A Expired - Fee Related JP4064546B2 (ja) | 1998-09-30 | 1998-09-30 | 電気部品テストシステム |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6728903B1 (ja) |
| JP (1) | JP4064546B2 (ja) |
| DE (1) | DE19947441B4 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7716528B2 (en) * | 2004-09-07 | 2010-05-11 | Broadcom Corporation | Method and system for configurable trigger logic for hardware bug workaround in integrated circuits |
| JP5100645B2 (ja) * | 2006-05-26 | 2012-12-19 | 株式会社アドバンテスト | 試験装置および試験モジュール |
| JP4867568B2 (ja) * | 2006-10-19 | 2012-02-01 | 横河電機株式会社 | デバイス試験装置 |
| US7792656B2 (en) * | 2007-12-19 | 2010-09-07 | Advantest Corporation | Test apparatus |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0126785B1 (de) * | 1983-05-25 | 1989-03-08 | Ibm Deutschland Gmbh | Prüf- und Diagnoseeinrichtung für Digitalrechner |
| US4567560A (en) * | 1983-09-09 | 1986-01-28 | Westinghouse Electric Corp. | Multiprocessor supervisory control for an elevator system |
| US5265201A (en) * | 1989-11-01 | 1993-11-23 | Audio Precision, Inc. | Master-slave processor human interface system |
| DE4107450A1 (de) * | 1991-03-08 | 1992-09-10 | Kirsten Elektrotech | Pruefverfahren und pruefvorrichtung, insbesondere zum pruefen von schaltern |
| US5530946A (en) * | 1994-10-28 | 1996-06-25 | Dell Usa, L.P. | Processor failure detection and recovery circuit in a dual processor computer system and method of operation thereof |
| US6023561A (en) * | 1995-06-01 | 2000-02-08 | Advanced Micro Devices, Inc. | System for processing traceable cache trace information |
-
1998
- 1998-09-30 JP JP27715198A patent/JP4064546B2/ja not_active Expired - Fee Related
-
1999
- 1999-09-24 DE DE19947441A patent/DE19947441B4/de not_active Expired - Fee Related
- 1999-09-29 US US09/408,184 patent/US6728903B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE19947441B4 (de) | 2006-07-13 |
| JP2000105261A (ja) | 2000-04-11 |
| DE19947441A1 (de) | 2000-04-20 |
| US6728903B1 (en) | 2004-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2628079B2 (ja) | マルチプロセサシステムにおけるダイレクト・メモリ・アクセス制御装置 | |
| JPH02267634A (ja) | 割込み処理装置 | |
| EP1088274B1 (en) | Verification of compatibility between modules | |
| JPH0580008B2 (ja) | ||
| KR100513820B1 (ko) | 통합된 루프백 테스트 능력을 갖춘 버스간 브리지 회로 및 그이용 방법 | |
| US5159263A (en) | Lsi system having a test facilitating circuit | |
| JP4064546B2 (ja) | 電気部品テストシステム | |
| US6742142B2 (en) | Emulator, a data processing system including an emulator, and method of emulation for testing a system | |
| US7054979B2 (en) | Method and apparatus for routing configuration accesses from a primary port to a plurality of secondary ports | |
| US6701388B1 (en) | Apparatus and method for the exchange of signal groups between a plurality of components in a digital signal processor having a direct memory access controller | |
| US7178003B2 (en) | Data processing apparatus, data processing system, and access area control method | |
| JPH11232213A (ja) | 入出力装置におけるデータ転送方式 | |
| US7716392B2 (en) | Computer system having an I/O module directly connected to a main storage for DMA transfer | |
| JP4551657B2 (ja) | 電子回路におけるデータ転送方法、電子回路及び関連装置 | |
| US5748909A (en) | Interface board and instruction processing device without a local CPU | |
| JPH01266635A (ja) | 半導体集積回路 | |
| JPH11282888A (ja) | システム仕様記述に基づいて設計されるシステムでのデータ通信方法、割込コントローラ合成方法及びインターフェイス回路合成方法 | |
| JP2000020188A (ja) | コンピュータ本体への拡張入出力装置の活線挿抜制御装置 | |
| JPH05324541A (ja) | バスインターフェース装置 | |
| EP1193606B1 (en) | Apparatus and method for a host port interface unit in a digital signal processing unit | |
| JPH07175661A (ja) | ユーザプログラムロード方式 | |
| JPH01266651A (ja) | 半導体メモリ装置 | |
| JPS5975354A (ja) | プロセッサ装置 | |
| JPH02310635A (ja) | 半導体集積回路装置 | |
| JPH1021182A (ja) | 割り込み処理方式および制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050714 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071011 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071129 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071225 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071227 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140111 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |