JPH0522939B2 - - Google Patents
Info
- Publication number
- JPH0522939B2 JPH0522939B2 JP59091781A JP9178184A JPH0522939B2 JP H0522939 B2 JPH0522939 B2 JP H0522939B2 JP 59091781 A JP59091781 A JP 59091781A JP 9178184 A JP9178184 A JP 9178184A JP H0522939 B2 JPH0522939 B2 JP H0522939B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- receiving
- area
- transmitting
- processors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000015654 memory Effects 0.000 claims description 18
- 238000004891 communication Methods 0.000 claims description 17
- 230000004044 response Effects 0.000 claims description 8
- 230000005540 biological transmission Effects 0.000 claims description 5
- 238000000034 method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 4
- 230000004913 activation Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
Description
【発明の詳細な説明】
（技術分野）
本発明はマルチプロセツサシステムにおけるプ
ロセツサ間通信の方法に関するものである。
ロセツサ間通信の方法に関するものである。
（従来技術）
従来、このような分野にプロセツサ間通信を行
なう機能をもつた回路は、直接プロセツサのオー
ダで相手プロセツサに指示したりあるいは状態を
読取つたりするように構成されていた。
なう機能をもつた回路は、直接プロセツサのオー
ダで相手プロセツサに指示したりあるいは状態を
読取つたりするように構成されていた。
第１図はこの様な従来のプロセツサ間通信方式
のブロツク図である。同図において、１０，２０
はプロセツサ、１１，２１はデータ格納用レジス
タ、１２，２２は各プロセツサのメモリ、１００
はレジスタライト信号、１０１は応答信号、２０
０，２０１は１００，１０１に対する反対向の同
一信号である。発信側プロセツサ（例えば１０）
が着信側プロセツサ（例えば２０）にデータを送
出する場合に着信側プロセツサ側に用意されてい
る指示格納レジスタ（例えば２１）に対して発信
側プロセツサ１０がライト命令１００を送出す
る。着信側プロセツサ２０は定周期的に起動され
るプログラムでレジスタ２１の内容を読取り実行
し、さらに送信側プロセツサ１０に対し受信完了
通知１０１を行なつていた。
のブロツク図である。同図において、１０，２０
はプロセツサ、１１，２１はデータ格納用レジス
タ、１２，２２は各プロセツサのメモリ、１００
はレジスタライト信号、１０１は応答信号、２０
０，２０１は１００，１０１に対する反対向の同
一信号である。発信側プロセツサ（例えば１０）
が着信側プロセツサ（例えば２０）にデータを送
出する場合に着信側プロセツサ側に用意されてい
る指示格納レジスタ（例えば２１）に対して発信
側プロセツサ１０がライト命令１００を送出す
る。着信側プロセツサ２０は定周期的に起動され
るプログラムでレジスタ２１の内容を読取り実行
し、さらに送信側プロセツサ１０に対し受信完了
通知１０１を行なつていた。
しかしながら、前記のような専用の通信レジス
タ２１を必要とすること、及び発信側プロセツサ
１０は受信側プロセツサ２０が読取処理を終えて
受信完了通知１０１を受けるまでライト命令１０
０を終了できずに発信側プロセツサ１０は待合せ
をしなければならないという欠点があつた。
タ２１を必要とすること、及び発信側プロセツサ
１０は受信側プロセツサ２０が読取処理を終えて
受信完了通知１０１を受けるまでライト命令１０
０を終了できずに発信側プロセツサ１０は待合せ
をしなければならないという欠点があつた。
（発明の目的）
本発明は、このような欠点を解決するためにな
されたもので、専用のレジスタを設けず、プロセ
ツサ間で共通に使用できるメモリエリアに指示や
状態表示を書きこむことによつて、ハード量を少
なくする。また、指示の起動を割込にすることに
より送信側プロセツサの指示に対する受信側プロ
セツサの応答を早くし、送信側プロセツサの待合
せ時間を少なくすることにより処理速度の向上が
はかれるプロセツサ間通信方式を提供するもので
ある。
されたもので、専用のレジスタを設けず、プロセ
ツサ間で共通に使用できるメモリエリアに指示や
状態表示を書きこむことによつて、ハード量を少
なくする。また、指示の起動を割込にすることに
より送信側プロセツサの指示に対する受信側プロ
セツサの応答を早くし、送信側プロセツサの待合
せ時間を少なくすることにより処理速度の向上が
はかれるプロセツサ間通信方式を提供するもので
ある。
（発明の概要）
本発明は複数個のプロセツサよりなるマルチプ
ロセツサシステムにおいて、複数個のプロセツサ
間で共通にアクセスできかつ通信メツセージを格
納可能な共有メモリと、いずれか１つのプロセツ
サより他のプロセツサに対しそれぞれ個有の割込
を相互に発生する手段及び相互に受信する手段と
を有し、前記共有メモリ内に各プロセツサごとに
他の各プロセツサへ送信する通信メツセージを格
納する送信エリアを設定し、送信側プロセツサが
受信側プロセツサに対応する送信エリアに通信メ
ツセージを書込み後、受信側プロセツサに対し割
込通知を行い、受信側プロセツサはこの割込通知
識別後に送信側プロセツサに即時に応答信号を送
信し、その後受信側プロセツサは送信側プロセツ
サの送信エリアである受信側プロセツサの受信エ
リアを読み取つた後、この受信エリアに応答パタ
ーンを書込むことにより、送信側プロセツサへの
読取り完了通知とすることを特徴とするプロセツ
サ間通信方式である。
ロセツサシステムにおいて、複数個のプロセツサ
間で共通にアクセスできかつ通信メツセージを格
納可能な共有メモリと、いずれか１つのプロセツ
サより他のプロセツサに対しそれぞれ個有の割込
を相互に発生する手段及び相互に受信する手段と
を有し、前記共有メモリ内に各プロセツサごとに
他の各プロセツサへ送信する通信メツセージを格
納する送信エリアを設定し、送信側プロセツサが
受信側プロセツサに対応する送信エリアに通信メ
ツセージを書込み後、受信側プロセツサに対し割
込通知を行い、受信側プロセツサはこの割込通知
識別後に送信側プロセツサに即時に応答信号を送
信し、その後受信側プロセツサは送信側プロセツ
サの送信エリアである受信側プロセツサの受信エ
リアを読み取つた後、この受信エリアに応答パタ
ーンを書込むことにより、送信側プロセツサへの
読取り完了通知とすることを特徴とするプロセツ
サ間通信方式である。
（発明の実施例）
以下本発明の実施例を図にしたがつて詳細に説
明する。
明する。
第２図は本発明の実施例を示すブロツク図であ
る。同図において、３０は共有メモリエリアで第
１図の従来例のメモリ１２，２２を合せて一部を
両方向からアクセスできるようにしたエリアであ
り、３００，３０１は割込原因信号である。
る。同図において、３０は共有メモリエリアで第
１図の従来例のメモリ１２，２２を合せて一部を
両方向からアクセスできるようにしたエリアであ
り、３００，３０１は割込原因信号である。
図に示すように、本発明は従来の方式（第１
図）にあつたレジスタ１１及びレジスタ２１の代
用として、プロセツサ(A)１０又はプロセツサ(B)２
０のいずれからもアクセスできる共有メモリエリ
ア３０を置くことによりデータ受授を行なうもの
である。この共有メモリエリア３０は各プロセツ
サ(A)１０またはプロセツサ(B)２０から自分のメモ
リと同様に使用でき、あるエリアをプロセツサ(A)
１０用またはプロセツサ(B)２０用と分けてアドレ
スを決めて割付けておく。従つて、送信側プロセ
ツサ(A)（例えば１０）が相手のプロセツサ(B)（例
えば２０）に送りたい指示あるいは状態等のデー
タを自分に割付けられたメモリに書込む。これは
通常のメモリアクセスと全く同様に行なわれる。
受信側プロセツサはデータを書込み後、受信側プ
ロセツサにＩ／Ｏ命令等を送出する。受信側プロ
セツサは、送信側プロセツサの命令を着信側プロ
セツサの割込原因とするように設定しておく。ま
た着信側プロセツサは、送信側プロセツサが、す
ぐ次の処理に移行できるように、つまりＩ／Ｏ命
令等を終了させるべく、応答信号を即時返送す
る。着信側プロセツサは、その後ゆつくりと自分
の好きな時間に送信側から送られてきた指示等の
データを読取り処理すればよい。このとき、送信
側プロセツサはどちらのプロセツサ(A)１０または
プロセツサ(B)２０であつても同じ方法で通信を行
なつてもかまわないし、可能である。なお、本実
施例では２個のプロセツサ間について説明した
が、複数個のプロセツサ間でも同様な方法で実行
し得ることは明らかである。また、前述したよう
な方法でデータを転送したとき、両プロセツサの
処理のスピードが合わないとき（例えば片方のプ
ロセツサが相手のプロセツサに送りたいデータが
沢山あるのに着信側プロセツサは別の処理に忙し
くてデータを受けつける時間がないようなとき、）
があると、データの受授確認をしなければならな
い。この場合には、受信側プロセツサが受信を完
了すると、そのエリアをクリア（またはある応答
パターンを書込む）することによつて送信側プロ
セツサにデータを処理し終つたことを通知する。
従つて、送信側プロセツサは通信エリアが空にな
つていなければ、たとえ送信データをかかえてい
ても待つているような処理を行なう。こうするこ
とによつて、プロセツサ間の処理スピードの違い
によるデータの粉失はさけられる。
図）にあつたレジスタ１１及びレジスタ２１の代
用として、プロセツサ(A)１０又はプロセツサ(B)２
０のいずれからもアクセスできる共有メモリエリ
ア３０を置くことによりデータ受授を行なうもの
である。この共有メモリエリア３０は各プロセツ
サ(A)１０またはプロセツサ(B)２０から自分のメモ
リと同様に使用でき、あるエリアをプロセツサ(A)
１０用またはプロセツサ(B)２０用と分けてアドレ
スを決めて割付けておく。従つて、送信側プロセ
ツサ(A)（例えば１０）が相手のプロセツサ(B)（例
えば２０）に送りたい指示あるいは状態等のデー
タを自分に割付けられたメモリに書込む。これは
通常のメモリアクセスと全く同様に行なわれる。
受信側プロセツサはデータを書込み後、受信側プ
ロセツサにＩ／Ｏ命令等を送出する。受信側プロ
セツサは、送信側プロセツサの命令を着信側プロ
セツサの割込原因とするように設定しておく。ま
た着信側プロセツサは、送信側プロセツサが、す
ぐ次の処理に移行できるように、つまりＩ／Ｏ命
令等を終了させるべく、応答信号を即時返送す
る。着信側プロセツサは、その後ゆつくりと自分
の好きな時間に送信側から送られてきた指示等の
データを読取り処理すればよい。このとき、送信
側プロセツサはどちらのプロセツサ(A)１０または
プロセツサ(B)２０であつても同じ方法で通信を行
なつてもかまわないし、可能である。なお、本実
施例では２個のプロセツサ間について説明した
が、複数個のプロセツサ間でも同様な方法で実行
し得ることは明らかである。また、前述したよう
な方法でデータを転送したとき、両プロセツサの
処理のスピードが合わないとき（例えば片方のプ
ロセツサが相手のプロセツサに送りたいデータが
沢山あるのに着信側プロセツサは別の処理に忙し
くてデータを受けつける時間がないようなとき、）
があると、データの受授確認をしなければならな
い。この場合には、受信側プロセツサが受信を完
了すると、そのエリアをクリア（またはある応答
パターンを書込む）することによつて送信側プロ
セツサにデータを処理し終つたことを通知する。
従つて、送信側プロセツサは通信エリアが空にな
つていなければ、たとえ送信データをかかえてい
ても待つているような処理を行なう。こうするこ
とによつて、プロセツサ間の処理スピードの違い
によるデータの粉失はさけられる。
第３図は上記のフローチヤートである。同図に
おいて、送信エリアと受信エリアは共有メモリ上
で同一のアドレスエリアであり、データの流れて
いる方向により送信エリア、受信エリアと名ずけ
られている。また、送信側プロセツサと受信側プ
ロセツサが入れかわつても、よい様に各プロセツ
サ毎に送信エリア（相手側の受信エリア）を分け
てあれば、データの混信はない。
おいて、送信エリアと受信エリアは共有メモリ上
で同一のアドレスエリアであり、データの流れて
いる方向により送信エリア、受信エリアと名ずけ
られている。また、送信側プロセツサと受信側プ
ロセツサが入れかわつても、よい様に各プロセツ
サ毎に送信エリア（相手側の受信エリア）を分け
てあれば、データの混信はない。
（発明の効果）
以上説明したように本発明は、ハードを少なく
するためメモリを共有メモリにし、そのエリアを
送信エリアまたは受信エリアに割付け、割込通知
することにより相互プロセツサ間の処理の同期を
とるようにしたので、各々のプロセツサ間の処理
に影響を与えずにデータ転送ができる。
するためメモリを共有メモリにし、そのエリアを
送信エリアまたは受信エリアに割付け、割込通知
することにより相互プロセツサ間の処理の同期を
とるようにしたので、各々のプロセツサ間の処理
に影響を与えずにデータ転送ができる。
この方式はマルチプロセツサシステムの複数個
あるプロセツサ間のデータ通信に利用することが
できる。
あるプロセツサ間のデータ通信に利用することが
できる。
第１図は従来のプロセツサ間通信方式のブロツ
ク図、第２図は本発明の実施例のブロツク図、第
３図は第２図のフローチヤートである。 １０…プロセツサ(A)、２０…プロセツサ(B)、３
０…共有メモリエリア、３００，３０１…割込原
因信号。
ク図、第２図は本発明の実施例のブロツク図、第
３図は第２図のフローチヤートである。 １０…プロセツサ(A)、２０…プロセツサ(B)、３
０…共有メモリエリア、３００，３０１…割込原
因信号。
Claims (1)
- 【特許請求の範囲】 １ 複数個のプロセツサよりなるマルチプロセツ
サシステムにおいて、 複数個のプロセツサ間で共通にアクセスできか
つ通信メツセージを格納可能な共有メモリと、 いずれか１つのプロセツサより他のプロセツサ
に対しそれぞれ個有の割込を相互に発生する手段
及び相互に受信する手段 とを有し、 前記共有メモリ内に各プロセツサごとに他の各
プロセツサへ送信する通信メツセージを格納する
送信エリアを設定し、 送信側プロセツサが受信側プロセツサに対応す
る送信エリアに通信メツセージを書込み後、受信
側プロセツサに対し割込通知を行い、 受信側プロセツサはこの割込通知識別後に送信
側プロセツサに即時に応答信号を送信し、 その後受信側プロセツサは送信側プロセツサの
送信エリアである受信側プロセツサの受信エリア
を読み取つた後、この受信エリアに応答パターン
を書込むことにより、送信側プロセツサへの読取
り完了通知とすることを特徴とするプロセツサ間
通信方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9178184A JPS60237566A (ja) | 1984-05-10 | 1984-05-10 | プロセツサ間通信方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9178184A JPS60237566A (ja) | 1984-05-10 | 1984-05-10 | プロセツサ間通信方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60237566A JPS60237566A (ja) | 1985-11-26 |
| JPH0522939B2 true JPH0522939B2 (ja) | 1993-03-31 |
Family
ID=14036130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9178184A Granted JPS60237566A (ja) | 1984-05-10 | 1984-05-10 | プロセツサ間通信方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60237566A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS633358A (ja) * | 1986-06-23 | 1988-01-08 | Toshiba Corp | マルチプロセサ |
| JPH02156364A (ja) * | 1988-12-08 | 1990-06-15 | Nec Corp | 複数装置間データ転送システム |
| GB2298109B (en) * | 1995-02-14 | 1999-09-01 | Nokia Mobile Phones Ltd | Data interface |
| US8285895B2 (en) * | 2007-08-06 | 2012-10-09 | Winbond Electronics Corporation | Handshake free sharing in a computer architecture |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5384658A (en) * | 1976-12-30 | 1978-07-26 | Fujitsu Ltd | Processing system for inter-processor communication |
| JPS5539908A (en) * | 1978-08-26 | 1980-03-21 | Hitachi Denshi Ltd | Control system of multi-processor system |
| JPS5797133A (en) * | 1980-12-05 | 1982-06-16 | Minolta Camera Co Ltd | Control system of data transfer |
| JPS57152066A (en) * | 1981-03-16 | 1982-09-20 | Tokyo Electric Co Ltd | Opu communication system in multi-opu system |
| JPS5854462A (ja) * | 1981-09-28 | 1983-03-31 | Hitachi Ltd | 共有メモリ装置 |
| JPS5875259A (ja) * | 1981-10-28 | 1983-05-06 | Nec Corp | マイクロコンピユ−タ複合化方式 |
-
1984
- 1984-05-10 JP JP9178184A patent/JPS60237566A/ja active Granted
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5384658A (en) * | 1976-12-30 | 1978-07-26 | Fujitsu Ltd | Processing system for inter-processor communication |
| JPS5539908A (en) * | 1978-08-26 | 1980-03-21 | Hitachi Denshi Ltd | Control system of multi-processor system |
| JPS5797133A (en) * | 1980-12-05 | 1982-06-16 | Minolta Camera Co Ltd | Control system of data transfer |
| JPS57152066A (en) * | 1981-03-16 | 1982-09-20 | Tokyo Electric Co Ltd | Opu communication system in multi-opu system |
| JPS5854462A (ja) * | 1981-09-28 | 1983-03-31 | Hitachi Ltd | 共有メモリ装置 |
| JPS5875259A (ja) * | 1981-10-28 | 1983-05-06 | Nec Corp | マイクロコンピユ−タ複合化方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60237566A (ja) | 1985-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4674033A (en) | Multiprocessor system having a shared memory for enhanced interprocessor communication | |
| JPS6113629B2 (ja) | ||
| JPH0522939B2 (ja) | ||
| JPS55108027A (en) | Processor system | |
| JPS6029139B2 (ja) | 処理装置間結合方式 | |
| JPH10198644A (ja) | 同期制御方法およびマルチプロセッサシステム | |
| JP3057754B2 (ja) | メモリ回路および分散処理システム | |
| JPS6061859A (ja) | マイクロコンピュ−タのデ−タ通信方式 | |
| JPH03252856A (ja) | プログラムの処理方式 | |
| JPH02257249A (ja) | 情報処理システム | |
| JPH0214741B2 (ja) | ||
| JPS60247767A (ja) | 共有メモリの読出し書き込み動作の同時入出力方式 | |
| JPH04326453A (ja) | マルチプロセッサシステム | |
| JPH04154346A (ja) | 回線制御装置 | |
| JPS63307529A (ja) | 演算処理ユニット間の通信制御方式 | |
| JPH053027B2 (ja) | ||
| JPS61288261A (ja) | マルチプロセツサ・システム | |
| JPH10307802A (ja) | 並列計算機におけるマルチバッファ制御によるデータ転送装置 | |
| JPS6332649A (ja) | マルチプロセツサシステム | |
| JPH0535507A (ja) | 中央処理装置 | |
| JPH0573509A (ja) | プロセツサ間通信方式 | |
| JPS5995661A (ja) | 記憶システム | |
| JPS61101864A (ja) | プログラム制御方式 | |
| JPH04104355A (ja) | マルチプロセッシング方式 | |
| JPS6383854A (ja) | デ−タ転送回路 |