KR0137841Y1 - 멀티프로세서 시스템의 데이타 전송 제어 장치 - Google Patents

멀티프로세서 시스템의 데이타 전송 제어 장치 Download PDF

Info

Publication number
KR0137841Y1
KR0137841Y1 KR2019930005004U KR930005004U KR0137841Y1 KR 0137841 Y1 KR0137841 Y1 KR 0137841Y1 KR 2019930005004 U KR2019930005004 U KR 2019930005004U KR 930005004 U KR930005004 U KR 930005004U KR 0137841 Y1 KR0137841 Y1 KR 0137841Y1
Authority
KR
South Korea
Prior art keywords
bus
data
processor
system bus
data transfer
Prior art date
Application number
KR2019930005004U
Other languages
English (en)
Other versions
KR940023287U (ko
Inventor
임낙주
Original Assignee
이헌조
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이헌조, 엘지전자주식회사 filed Critical 이헌조
Priority to KR2019930005004U priority Critical patent/KR0137841Y1/ko
Publication of KR940023287U publication Critical patent/KR940023287U/ko
Application granted granted Critical
Publication of KR0137841Y1 publication Critical patent/KR0137841Y1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
    • G06F13/1663—Access to shared memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1684—Details of memory controller using multiple buses

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Information Transfer Systems (AREA)

Abstract

본 고안은 다수의 프로세서가 메모리를 공유하여 액세스하는 멀티프로세서 시스템에서의 데이타 전송(리드/라이트)을 제어하는 장치에 관한 것이다.
종래의 멀티프로세서 시스템에서는 데이타 전송시에 해당 프로세서가 데이타 전송을 시작하여 시스템 버스(SYSTEM BUS)로 데이타를 전송한후 시스템 버스와 로칼 버스의 사용권을 종료하여(대기(WAIT) 상태), 다른 프로세서가 데이타 전송을 할 수 있도록 해 주므로써 시스템의 성능 향상을 기하는데, 이 경우에도 버스버퍼(5)가 하나이고 이 하나의 버스버퍼(5)을 공유하여 각 프로세서(1,2)가 시스템 버스(SYSTEM BUS)에 데이타를 전송하므로 한 프로세서가 데이타 전송을 하는 동안에는 다른 프로세서는 그 프로세서의 데이타 전송이 종료되기까지 기다리고 있어야 하므로 실질적인 시스템 성능 향상을 기하기는 어려운 문제점이 있다.
본 고안은 다중 프로세서가 시스템 버스를 통해 데이타 전송을 수행할때 데이타의 리드를 위한 경로와 데이타의 라이트를 위한 경로를 각각 전용의 버스 버퍼를 이용하여 구성해 주고, 이 전용 버스버퍼를 통해 하나의 프로세서는 데이타의 리드 사이클을, 다른 하나의 프로세서는 데이타의 라이트 사이클을 동시 수행 가능하게 하므로써 데이타 전송 속도의 향상을 기 할 수 있도록한 것으로, 행정 전산망 주전산기(TICOM)에 적용한다.

Description

멀티프로세서 시스템의 데이타 전송 제어 장치
제1도는 종래의 멀티프로세서 시스템의 데이타 전송장치의 블록 구성도.
제2도는 본 고안의 멀티프로세서 시스템의 데이타 전송 제어장치 블록구성도.
* 도면의 주요부분에 대한 부호의 설명
11 : 제1프로세서 12 : 제2프로세서
13 : 로컬 중재부 14 : 시스템버스 중재부
15 : 리드버스버퍼 16 : 라이트버스버퍼
17 : 인터페이스 제어부 18 : 데이타버스 인터페이스
본 고안은 다수의 프로세서가 메모리를 공유하여 액세스하는 멀티프로세서 시스템에서의 데이타 전송(리드/라이트)을 제어하는 장치에 관한 것으로, 특히, 행정 전산망 주전산기(TICOM)에서 공유 버스의 다중 프로세서가 데이타 버퍼를 통해 시스템 버스와 데이타 전송을 수행할 경우에 리드 전용의 버스버퍼와 라이트 전용의 버스버퍼를 이용하여 데이타 전송을 수행하도록 하여 데이타 전송 속도를 향상 시킬 수 있도록한 멀티프로세서 시스템의 데이타 전송 제어 장치에 관한 것이다.
종래의 행정 전산망 주전산기(TICOM)는 공유 버스의 다중 프로세서이고, 다수의 범용 프로세서가 동시에 동작하게 하여 시스템의 성능 향상을 도모하고 있는바, 이와같은 행정 전산망 주전산기에서는 2개의 프로세서가 하나의 버스버퍼를 통해 시스템 버스와 데이타 전송을 수행하는 것으로, 이러한 종래의 멀티프로세서 시스템의 데이타 전송 제어 장치는 도면 제1도를 참조하면, 로컬 버스(LOCAL BUS)를 이용하여 각각 할당된 정보처리를 담당하는 제1프로세서(1) 및 제2프로세서(2)와, 상기 프로세서들의 로컬 버스 사용을 중재하는 로컬중재부(3)와, 상기 프로세서들의 시스템 버스(SYSTEM BUS)사용을 중재하는 시스템버스 중재부(4)와, 상기 시스템 버스 중재부(4)의 제어를 받아 각 프로세서와 시스템 버스사이의 데이타 전송경로를 이루어주는 버스버퍼(5)와, 상기 로컬중재부(3) 및 버스버퍼(5)의 인터페이스 제어를 담당하는 인터페이스 제어부(6)와, 상기 각 프로세서(1,2)에 의한 버스버퍼(5)의 데이타 인터페이스를 담당하는 데이타 제어부(7)로 구성된다.
상기한 바와같이 구성된 종래의 멀티프로세서 시스템의 데이타 전송 제어 장치에 의한 데이타 전송 동작을 도면 제1도를 참조하여 설명하면 다음과 같다.
제1프로세서(1) 또는 제2프로세서(2)가 데이타를 전송하고자 하는 경우 로컬 중재부(3)에서 로컬 버스(LOCAL BUS)의 사용권을 갖고 다시 시스템 버스 중재부(4)를 통해 시스템 버스(SYSTEM BUS)의 사용권을 획득한다.
이 상태에서 인터페이스 제어부(6)가 각 프로세서(1,2)의 제어를 받아 로컬 중재부(3)와 버스버퍼(5)의 인터페이스를 제어하고, 데이타를 전송 하고자 하는 프로세서가 데이타 버스 제어부(7)를 통해 버스버퍼(5)에 데이타를 기록하고, 이 데이타를 읽어서 다시 시스템 버스(SYSTEM BUS)로 전송한다.
이때, 해당 프로세서는 데이타 전송을 시작하여 시스템 버스(SYSTEM BUS)로 데이타를 전송한후 시스템 버스와 로컬 버스의 사용권을 종료하여(대기(WAIT)상태), 다른 프로세서가 데이타 전송을 할 수 있도록 해 주므로써 시스템의 성능 향상을 기하는데, 이 경우에도 버스버퍼(5)가 하나이고 이 하나의 버스버퍼(5)를 공유하여 각 프로세서(1,2)가 시스템 버스(SYSTEM BUS)에 데이타를 전송하므로 한 프로세서가 데이타 전송을 하는 동안에는 다른 프로세서는 그 프로세서의 데이타 전송이 종료되기까지 기다리고 있어야 하므로 실질적인 시스템 성능 향상을 기하기는 어려운 문제점이 있다.
본 고안은 다중 프로세서가 시스템 버스를 통해 데이타 전송을 수행할때 데이타의 리드를 위한 경로와 데이타의 라이트를 위한 경로를 각각 전용의 버스 버퍼를 이용하여 구성해 주고, 이 전용 버스버퍼를 통해 하나의 프로세서는 데이타의 리드 사이클을, 다른 하나의 프로세서는 데이타의 라이트 사이클을 동시 수행 가능하게 하므로써 데이타 전송 속도의 향상을 기 할 수 있도록한 멀티프로세서 시스템의 데이타 전송 제어 장치를 제공함을 목적으로 하며, 이하 도면 제2도를 참조하여 본 고안의 구성과 그에 따르는 작용 효과를 설명하면 다음과 같다.
먼저, 도면 제2도를 참조하여 본 고안의 멀티프로세서 시스템의 데이타 전송 제어 장치 구성 부터 설명하면, 로컬 버스(LOCAL BUS)를 이용하여 각각 할당된 정보처리를 담당하는 제1프로세서(11) 및 제2프로세서(12)와, 상기 프로세서들의 로컬 버스 사용을 중재하는 로컬중재부(13)와, 상기 프로세서들의 리드버스 버퍼(15) 및 라이트버스 버퍼(16)를 통한 시스템 버스(SYSTEM BUS)사용을 중재하는 시스템 버스 중재부(14)와, 상기 시스템버스 중재부(14)의 제어를 받아 각 프로세서와 시스템 버스사이의 데이타 리드 전용의 전송경로를 이루어주는 리드버스 버퍼(15)와, 상기 시스템버스 중재부(14)의 제어를 받아 각 프로세서와 시스템 버스사이의 데이타 라이트 전용의 전송경로를 이루어주는 라이트 버스 버퍼(16)와, 상기 로컬중재부(13) 및 버스버퍼(15,16)의 인터페이스 제어를 담당하는 인터페이스 제어부(17)와, 상기 각 프로세서(11,12)에 의한 버스버퍼(15,16)의 데이타 인터페이스를 담당하는 데이타 버스 인터페이스(18)로 구성된 것으로, 이와같이 구성된 본 고안의 멀티디스크 플레이어의 디스크 자동 선택 재생 제어방법에 의한 데이타 전송 제어 동작은 다음과 같다.
먼저, 제1프로세서(11)가 데이타를 메모리(시스템버스(SYSTEM BUS)에 연결되어 있는 공유 메모리)로부터 리드(READ)할 경우에는 제1프로세서(11)가 로컬중재부(13)를 통해 로컬버스(LOCAL BUS)의 사용권을 획득하고, 시스템버스 중재부(14)를 통해 시스템 버스(SYSTEM BUS)의 사용권을 획득한다.
이어서 데이타 리드에 관련된 제어정보를 출력하고, 로컬 버스(LOCAL BUS)와 시스템 버스(SYSTEM BUS)의 사용권을 종료하여 메모리로부터 데이타가 오기를 기다린다.(대기 상태)
메모리로부터의 데이타는, 리드버스 버퍼(15)를 통해 시스템버스(SYSTEM BUS)로부터의 메모리 데이타를 읽어서 데이타버스 인터페이스(18)를 통해 제1프로세서(11)가 리드해오고, 이때 제2프로세서(12)는 로컬 중재부(13)와 시스템버스 중재부(14)를 통해 버스 사용권을 획득하여 라이트 버스 버퍼(16)를 통해 데이타를 시스템 버스(SYSTEM BUS)의 메모리에 기록(라이트:WRITE)할 수 있다.
즉, 제2프로세서(12)가 버스 사용권을 갖고 데이타버스 인터페이스부(18)를 통해 라이트버스 버퍼(16)에 데이타를 기록하여 시스템 버스(SYSTEM BUS)의 메모리에 데이타를 기록하며, 이와같은 각 회로부간의 데이타 리드/라이트는 인터페이스 제어부(17)에서 프로세서(11,12)의 버스 사용과 버스 중재부(13,14) 및 데이타버퍼(15,16)의 인에이블 제어신호들의 인터페이스 동작 타이밍을 제어하여 수행한다.
한편, 제2프로세서(12)가 데이타를 메모리(시스템버스(SYSTEM BUS)에 연결되어 있는 공유 메모리)로부터 리드(READ)할 경우에는 제2프로세서(12)가 로컬중재부(13)를 통해 로컬버스(LOCAL BUS)의 사용권을 획득하고, 시스템버스 중재부(14)를 통해 시스템 버스(SYSTEM BUS)의 사용권을 획득한다.
이어서 데이타 리드에 관련된 제어정보를 출력하고, 로컬 버스(LOCAL BUS)와 시스템 버스(SYSTEM BUS)의 사용권을 종료하여 메모리로부터 데이타가 오기를 기다린다.(대기 상태)
메모리로부터의 데이타는, 리드버스 버퍼(15)를 통해 시스템버스(SYSTEM BUS)로 부터의 메모리 데이타를 읽어서 데이타버스 인터페이스(18)를 통해 제2프로세서(12)가 리드해오고, 이때 제1프로세서(11)는 로컬 중재부(13)와 시스템버스 중재부(14)를 통해 버스 사용권을 획득하여 라이트 버스 버퍼(16)를 통해 데이타를 시스템 버스(SYSTEM BUS)의 메모리에 기록(라이트:WRITE)할 수 있다.
즉, 제1프로세서(11)가 버스 사용권을 갖고 데이타버스 인터페이스부(18)를 통해 라이트버스 버퍼(16)에 데이타를 기록하여 시스템 버스(SYSTEM BUS)의 메모리에 데이타를 기록하여, 이와같은 각 회로부간의 데이타 리드/라이트는 인터페이스 제어부(17)에서 프로세서(11,12)의 버스 사용과 버스 중재부(13,14) 및 데이타버퍼(15,16)의 인에이블 제어신호들의 인터페이스 동작 타이밍을 제어하며 수행한다.
이와같이 하나의 프로세서가 리드 전용의 버스버퍼(15)를 통해 데이타 리드 동작을 수행하는 동안 다른 프로세서는 라이트 전용의 버스버퍼(16)를 사용하여 데이타 라이트 동작을 수행하므로서 고속의 데이타 전송 처리가 가능하게 되는 것이다.
그러므로 본 고안에 의하면, 다수의 프로세서가 공유 메모리를 액세스하는 경우 데이타 리드와 라이트 동작을 별개로하여 한 프로세서가 데이타를 읽어오는 동안 다른 프로세서는 데이타를 기록하여 고속의 데이타 전송이 가능하고, 이에 따른 시스템 데이타 처리속도의 성능 향상을 기 할 수 있는 효과가 있다.

Claims (1)

  1. 로컬 버스(LOCAL BUS)를 이용하여 각각 할당된 정보처리를 담당하는 제1프로세서(11) 및 제2프로세서(12)와, 상기 프로세서들의 로컬 버스 사용을 중재하는 로컬중재부(13)와, 상기 프로세서들의 리드버스 버퍼(15) 및 라이트버스 버퍼(16)를 통한 시스템 버스(SYSTEM BUS) 사용을 중재하는 시스템버스 중재부(14)와, 상기 시스템버스 중재부(14)의 제어를 받아 각 프로세서와 시스템 버스사이의 데이타 리드 전용의 전송경로를 이루어주는 리드버스 버퍼(15)와, 상기 시스템버스 중재부(14)의 제어를 받아 각 프로세서와 시스템 버스사이의 데이타 라이트 전용의 전송경로를 이루어주는 라이트 버스 버퍼(16)와, 상기 로컬중재부(13) 및 버스버퍼(15,16)의 인터페이스 제어를 담당하는 인터페이스 제어부(17)와, 상기 각 프로세서(11,12)에 의한 버스버퍼(15,16)의 데이타 인터페이스를 담당하는 데이타 버스 인터페이스부(18)로 구성된 멀티프로세서 시스템의 데이타 전송 제어 장치.
KR2019930005004U 1993-03-31 1993-03-31 멀티프로세서 시스템의 데이타 전송 제어 장치 KR0137841Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019930005004U KR0137841Y1 (ko) 1993-03-31 1993-03-31 멀티프로세서 시스템의 데이타 전송 제어 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019930005004U KR0137841Y1 (ko) 1993-03-31 1993-03-31 멀티프로세서 시스템의 데이타 전송 제어 장치

Publications (2)

Publication Number Publication Date
KR940023287U KR940023287U (ko) 1994-10-22
KR0137841Y1 true KR0137841Y1 (ko) 1999-04-01

Family

ID=19352981

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019930005004U KR0137841Y1 (ko) 1993-03-31 1993-03-31 멀티프로세서 시스템의 데이타 전송 제어 장치

Country Status (1)

Country Link
KR (1) KR0137841Y1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6907480B2 (en) * 2001-07-11 2005-06-14 Seiko Epson Corporation Data processing apparatus and data input/output apparatus and data input/output method

Also Published As

Publication number Publication date
KR940023287U (ko) 1994-10-22

Similar Documents

Publication Publication Date Title
EP0450233B1 (en) Bus access for digital computer system
US5920714A (en) System and method for distributed multiprocessor communications
US6173349B1 (en) Shared bus system with transaction and destination ID
KR0160193B1 (ko) 직접메모리접근 제어장치
JP3749732B2 (ja) コンピュータ・バス上の共用リソースに対する高速アクセス
US5678064A (en) Local bus-ISA bridge for supporting PIO and third party DMA data transfers to IDE drives
US5345562A (en) Data bus arbitration for split transaction computer bus
JPH0652096A (ja) データ処理システム内でアービタを用いてバス仲裁を実行する方法および装置
US4896256A (en) Linking interface system using plural controllable bidirectional bus ports for intercommunication amoung split-bus intracommunication subsystems
KR930001584B1 (ko) 마이크로 컴퓨터 시스템
KR0137841Y1 (ko) 멀티프로세서 시스템의 데이타 전송 제어 장치
US5408612A (en) Microprocessor system for selectively accessing a processor internal register when the processor has control of the bus and partial address identifying the register
JPH0227696B2 (ja) Johoshorisochi
KR100441996B1 (ko) 직접 메모리 액세스 제어기 및 제어 방법
CN114281726B (zh) 用于soc芯片的系统架构及外设通信方法
KR100606698B1 (ko) 인터페이스 장치
KR910008416B1 (ko) 멀티포트 메모리를 이용한 다중화 프로세서간 통신 제어회로
JPH02207363A (ja) データ転送制御方式、デバイスコントローラ、およびメモリ・コントローラ
JPS6356569B2 (ko)
JPH02211571A (ja) 情報処理装置
KR100268178B1 (ko) 캐쉬 기능을 가지는 피시아이 장치
KR101328944B1 (ko) 제어 정보 처리 장치 및 방법
JP2966038B2 (ja) ディジタルデータ処理ユニット調停装置及び方法
JPS642985B2 (ko)
JPH03282954A (ja) ダイレクトメモリアクセスデータ転送装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20041005

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee