JP2007128402A - メモリ装置 - Google Patents

Abstract

【課題】本発明は、レディ信号を外部に出力するタイプのメモリ装置において、データ転送レートの高速化およびレイテンシ時間の均一化を図ることが可能な、メモリ装置を提供する。
【解決手段】本発明に係わるメモリ装置１００は、レディ信号送信部２０を備えている、レディ信号送信部２０は、メモリ部１０を監視することにより、メモリ部１０における所定のデータの読み出しまたは書き込み可能状態を検知する。そして、当該検知後にビジー状態からレディ状態となる一次レディ信号と、予め設定されているレディ生成タイミング値に基づいてディセーブル状態からイネーブル状態に変化する有効信号とを生成する。さらに、一次レディ信号がレディ状態であり、かつ有効信号がイネーブル状態である場合に、外部に対してレディ状態の二次レディ信号を送信する。
【選択図】図１

Description

この発明は、メモリ装置に係る発明であり、特に、所定のデータの読み出し可能状態、または所定のデータの書き込みおよび消去のいずれかの終了状態を示すレディ信号を生成することができる、メモリ装置に関するものである。

メモリ装置（たとえば半導体メモリ装置）が備えるメモリ部の大容量化に伴い、読み出しに関する命令が入力されてから所定のデータが出力される（読み出される）までの時間（レイテンシ時間）が、長くなってきている（なお、一般的に所定のデータの書き込み、消去がされるまでの時間も長くなってきている）。当該メモリ装置において、従来は、上記読み出しに関する命令を送信した後、十分な時間を待ってからホスト側が所定のデータをメモリ部から読み出すという手法が採られていた（また、所定のデータの書き込み、消去処理を開始してから十分な時間を待って、次の処理が実施される手法が採られいた）。

しかし、上記の場合には、最もレイテンシ時間が遅くなるケースに合わせて所定のデータの読み出しが行われているため、データの転送レートが著しく低下するという問題があった。

当該問題点に鑑みて、データ出力の準備が済み次第メモリ装置からホストに対してレディ信号を出力するタイプのメモリ装置も開発されている。当該メモリ装置では、データ転送レートの高速化を図ることが可能である。

しかし、レディ信号を送信するタイプのメモリ装置の場合には、読み出しの際に指定されるアドレスなどに依存して、レイテンシ時間の大きなばらつきが発生する。当該レイテンシ時間の大きなばらつきのため、当該メモリ装置は、タイミングに対して繊細なシステムには不向きであるという問題があった。

そこで、本発明は、レディ信号を外部に出力するタイプのメモリ装置において、データ転送レートの高速化およびレイテンシ時間の均一化を図ることができる、メモリ装置を提供することを目的とする。

上記の目的を達成するために、本発明に係る請求項１に記載のメモリ装置は、所定のデータの読み出し、書き込みおよび消去のいずれかに関する命令を外部から受信し、前記命令に基づく前記所定のデータの読み出し可能になると、または前記命令に基づく前記所定のデータの書き込みおよび消去のいずれかが終了すると、レディ信号を外部に送信するメモリ装置において、前記所定のデータの読み出し、書き込みおよび消去のいずれかが可能なメモリ部と、前記メモリ部における前記所定のデータの読み出し可能状態、または前記メモリ部における前記所定のデータの書き込みおよび消去のいずれかの終了状態を検知した第一の条件と、予め設定されているレディ生成タイミングを満足した第二の条件の、両条件が満たされた場合に、外部に対して前記レディ信号を送信する、レディ信号送信部とを、備えている。

また、請求項２に記載のメモリ装置は、請求項１の記載のメモリ装置であって、レディ信号送信部は、前記メモリ部を監視することにより、前記メモリ部における前記所定のデータの読み出しの可能状態、または前記メモリ部における前記所定のデータの書き込みおよび消去のいずれかの終了状態を検知し、当該検知後にビジー状態からレディ状態となる一次レディ信号と、予め設定されているレディ生成タイミング値に基づいてディセーブル状態からイネーブル状態に変化する有効信号とを生成し、前記一次レディ信号がレディ状態であり、かつ前記有効信号がイネーブル状態である場合に、外部に対してレディ状態の二次レディ信号を送信する。

また、請求項３に記載のメモリ装置は、請求項２の記載のメモリ装置であって、前記レディ信号送信部は、前記一次レディ信号を生成する一次レディ信号生成部と、前記レディ生成タイミング値の設定可能な、レディ生成タイミング値設定部と、前記読み出し、書き込みおよび消去のいずれかに関する命令が入力されると前記ディセーブル状態となり、前記レディ生成タイミング値に基づくタイミングで前記イネーブル状態となる、前記有効信号を生成する有効信号生成部と、前記一次レディ信号と前記有効信号とが入力され、前記二次レディ信号を生成する二次レディ信号生成部とを、備えている。

また、請求項４に記載のメモリ装置は、請求項３に記載のメモリ装置であって、前記メモリ部は、前記レディ生成タイミング値に関する元情報が記憶される領域を有しており、外部から送信される所定の命令を受信すると、前記元情報を基に、前記レディ生成タイミング値設定部に前記レディ生成タイミング値を設定する。

また、請求項５に記載のメモリ装置は、請求項３に記載のメモリ装置であって、前記レディ生成タイミング値設定部は、設定されている前記レディ生成タイミング値の変更が可能であり、当該レディ生成タイミング値の変更は、外部からの操作に基づいて実施される。

本発明の請求項１に記載のメモリ装置は、所定のデータの読み出し、書き込みおよび消去のいずれかに関する命令を外部から受信し、前記命令に基づく前記所定のデータの読み出し可能になると、または前記命令に基づく前記所定のデータの書き込みおよび消去のいずれかが終了すると、レディ信号を外部に送信するメモリ装置において、前記所定のデータの読み出し、書き込みおよび消去のいずれかが可能なメモリ部と、前記メモリ部における前記所定のデータの読み出し可能状態、または前記メモリ部における前記所定のデータの書き込みおよび消去のいずれかの終了状態を検知した第一の条件と、予め設定されているレディ生成タイミングを満足した第二の条件の、両条件が満たされた場合に、外部に対して前記レディ信号を送信する、レディ信号送信部とを、備えている。したがって、レディ生成タイミングを所望の値に設定することにより、データ転送レートの高速化およびレイテンシ時間の均一化の観点から適切なレディ信号を生成・外部に対して送信することも可能となる。したがって、データ転送レートの高速化およびレイテンシ時間の均一化を図ることができるメモリ装置を提供することも可能となる。

また、請求項２に記載のメモリ装置は、請求項１に記載のメモリ装置であって、レディ信号送信部は、前記メモリ部を監視することにより、前記メモリ部における前記所定のデータの読み出しの可能状態、または前記メモリ部における前記所定のデータの書き込みおよび消去のいずれかの終了状態を検知し、当該検知後にビジー状態からレディ状態となる一次レディ信号と、予め設定されているレディ生成タイミング値に基づいてディセーブル状態からイネーブル状態に変化する有効信号とを生成し、前記一次レディ信号がレディ状態であり、かつ前記有効信号がイネーブル状態である場合に、外部に対してレディ状態の二次レディ信号を送信する。したがって、レディ生成タイミング値を所望の値に設定することにより、データ転送レートの高速化およびレイテンシ時間の均一化の観点から適切な二次レディ信号を生成・外部に対して送信することも可能となる。したがって、データ転送レートの高速化およびレイテンシ時間の均一化を図ることができるメモリ装置を提供することも可能となる。

また、請求項３に記載のメモリ装置は、請求項２に記載のメモリ装置であって、前記レディ信号送信部は、前記一次レディ信号を生成する一次レディ信号生成部と、前記レディ生成タイミング値の設定可能な、レディ生成タイミング値設定部と、前記読み出し、書き込みおよび消去のいずれかに関する命令が入力されると前記ディセーブル状態となり、前記レディ生成タイミング値に基づくタイミングで前記イネーブル状態となる、前記有効信号を生成する有効信号生成部と、前記一次レディ信号と前記有効信号とが入力され、前記二次レディ信号を生成する二次レディ信号生成部とを、備えている。したがって、レデイ信号送信部をハードウェアとして実現することができる。

また、請求項４に記載のメモリ装置は、請求項３に記載のメモリ装置であって、前記メモリ部は、前記レディ生成タイミング値に関する元情報が記憶される領域を有しており、外部から送信される所定の命令を受信すると、前記元情報を基に、前記レディ生成タイミング値設定部に前記レディ生成タイミング値を設定する。したがって、出荷時に任意のレディ生成タイミング値に関する元情報を容易に設定・変更することができる（つまり、出荷時の元情報の設定・変更に柔軟性がでる）。

また、請求項５に記載のメモリ装置は、請求項３に記載のメモリ装置であって、前記レディ生成タイミング値設定部は、設定されている前記レディ生成タイミング値の変更が可能であり、当該レディ生成タイミング値の変更は、外部からの操作に基づいて実施される。したがって、たとえばホスト側において、いつでも任意に最適なレディ生成タイミング値を変更・設定することができる。

本発明に係わるメモリ装置は、所定のデータの読み出し、書き込みおよび消去のいずれかに関する命令を外部から受信し、当該命令に基づく当該所定のデータの読み出しが可能になると、または当該命令に基づく当該所定のデータの書き込みおよび消去のいずれかが終了すると、レディ状態であるレディ信号を外部に送信することができるメモリ装置に関するものである。

以下、この発明をその実施の形態を示す図面に基づいて具体的に説明する。図１は、本発明に係わるメモリ装置の一形態を示すブロック図である。

図１に示すように、メモリ装置（たとえば半導体メモリ装置）１００は、メモリ部１０、レディ信号送信部２０、およびＩ／Ｏバッファ部３０から構成されている。

ここで、メモリ部１０は、メモリアレイ１、レディ生成タイミング元情報記憶部２、Ｘデコーダ３、Ｙデコーダ４、およびセンスアンプ５から構成されている。また、レディ信号送信部２０は、コントローラ部（メモリ装置１００全体の制御と統括する制御部であり、また一次レディ信号生成部であるとも把握できる）２１、レディ生成タイミング値設定部２２、有効信号生成部２３、および二次レディ信号生成部２４から構成されている。なお、後述からも分かるように、レディ信号送信部２０からは、最終的に二次レディ信号が送信される。

まず、メモリ部１０について説明する。

メモリアレイ１は、データを記憶するメモリセルが格子状に配列されることにより構成されている。当該メモリアレイ１に対して、所定のデータの読み出し・書き込み・消去処理が行われる。ここで、当該メモリアレイ１は、不揮発性メモリである。

また、図１に示すように、メモリアレイ１の記憶領域の一部には、レディ生成タイミング元情報記憶部２が設けられている。ここで、レディ生成タイミング元情報記憶部２には、たとえば暗号化されたレディ生成タイミング値（レディ生成タイミング値に関する元情報と把握できる）が記憶されている。

また、Ｘデコーダ３およびＹデコーダ４は、外部から受信したメモリアレイ１に対するアドレスを、メモリセルの物理的な配置位置を示す情報に変換する回路である。また、センスアンプ５は、メモリアレイ１から出力される「０」信号と「１」信号との間における電流値の差を増幅させ、さらに「０」信号であるか「１」信号であるかを識別する装置である。

次に、レディ信号送信部２０について説明する。

レディ信号送信部２０では、メモリ部１０における所定のデータの読み出し可能状態、または、メモリ部１０における所定のデータの書き込みおよび消去のいずれかの終了状態を検知した第一の条件と、予め設定されているレディ生成タイミングを満足した第二の条件の、両条件が満たされた場合に、外部（たとえば外部ホスト）に対してレディ信号を送信する。

コントローラ部２１は、メモリ装置１００の各部分の動作を制御する回路である。具体的に、コントローラ部２１は、メモリ装置１００に入力されてくる各命令を解釈し、当該命令に基づいて各部分の動作を制御する。

たとえば、読み出しに関する命令が入力された場合には、コントローラ部２１は、当該命令から「読み出し命令」であることを認識し、当該命令からアドレス情報を抽出し、当該アドレス情報をメモリ部１０に対して送信する。

また、コントローラ部２１は、後述するように、一次レディ信号を生成する回路でもある。したがって、コントローラ部２１は、一次レディ信号生成部とも把握できる。

当該コントローラ部２１では、メモリ部１０（より具体的にはセンスアンプ５）を監視している。そして、コントローラ部２１がメモリ部１０（より具体的にはアレイメモリ１１）における所定のデータの読み出しの可能状態、またはメモリ部１０（より具体的にはアレイメモリ１１）における所定のデータの書き込みおよび消去のいずれかの終了状態を検知した場合（第一の条件と把握できる）には、当該検知後に、コントローラ部２１はビジー状態から前記レディ状態となる一次レディ信号を生成する。なお、一次レディ信号は、所定のデータの読み出し、書き込みおよび消去のいずれかに関する命令がメモリ装置部１００に入力されると、ビジー状態となる。

レディ生成タイミング値設定部２２は、レディ生成タイミング値の設定が可能である。また、外部からの操作に基づいて、当該レディ生成タイミング値設定部２２に設定されているレディ生成タイミング値を、変更することもできる。レディ生成タイミング値設定部２２は、たとえばレジスタである。

有効信号生成部２３は、上記レディ生成タイミング値に基づいて、ディセーブル状態からイネーブル状態に変化する有効信号を生成する（レディ生成タイミングを満足した条件を、第二の条件であると把握できる）。有効信号は、所定のデータの読み出し、書き込みおよび消去のいずれかに関する命令がメモリ装置部１００に入力されると、ディセーブル状態となる。また、後述する動作の説明から分かるように、有効信号は、上記レディ生成タイミング値に基づくタイミングで、イネーブル状態となる。

また、二次レディ信号生成部２４には、上記一次レディ信号と上記有効信号とが入力される。そして、二次レディ信号生成部２４は、一次レディ信号がレディ状態であり、かつ有効信号がイネーブル状態である場合に、レディ状態の二次レディ信号を生成し、当該レディ状態の二次レディ信号を外部に対して送信する。

換言すれば、二次レディ信号生成部２４は、有効信号がイネーブルの場合には、二次レディ信号生成部２４に入力されてきた一次レディ信号を、そのままの状態で出力する（当該出力信号が二次レディ信号と把握できる）。これに対して、有効信号がディセーブルの場合には、二次レディ信号生成部２４に入力されてきた一次レディ信号をビジー状態にし、当該ビジー状態の信号を出力する（当該出力信号が二次レディ信号と把握できる）。

また、Ｉ／Ｏバッファ部３０では、たとえば諸命令入力とデータの出力等が行われる。あるいは、書き込みデータの入力および読み出しデータの出力とが行われる。このように、Ｉ／Ｏバッファ部３０は、データバスに関して「入力」と「出力」とが共有されている。なお、当該入力モード、出力モードの切り替えは、コントローラ部２１からの信号を基に実施される。

メモリ装置１００において、外部からＩ／Ｏバッファ部３０に所定の命令が入力されると、当該所定の命令は、コントローラ部２１へと送信される。なお、図１に示すように本実施の形態では、コントローラ部２１には、クロック信号ＣＬＫとチップイネーブル信号ＣＥＢとが、外部より直接入力される。

また、コントローラ部２１から、Ｘデコーダ３およびＹデコーダ４に対して、所定のデータのアドレス情報が送信される。そして、所定のデータの読み出し準備ができたか否かは、コントローラ部２１がセンスアンプ５を監視することにより行われる。

また、上述したように、Ｉ／Ｏバッファ部３０には、コントローラ部２１よりＤＩＲ信号が入力される（図１参照）。そして、当該ＤＩＲ信号に基づいて、Ｉ／Ｏバッファ部３０の入力モード・出力モードの切り替えが実行される。

次に、本発明に係わるメモリ装置１００の動作について、上記図１およびタイミングチャートである図２を用いて説明する。なお、以下では、所定のデータの読み出し処理を例にして動作の説明を行う。

ここで、図２において、最上段は、チップイネーブル信号ＣＥＢである。２段目は、クロック信号ＣＬＫである。三段目は、Ｉ／Ｏバッファ部３０に入力されてくる読み出しに関する命令および外部に出力される所定のデータである。４段目は、二次レディ信号である。５段目は、一次レディ信号である。最下段は、有効信号である。

なお、図２の最上段から４段目までは、メモリ装置１００の外部から入力される信号または外部へ送信される信号である。これに対して、図２の５段目および最下段は、メモリ装置１００内部で伝達される信号である。

まずはじめに、たとえばメモリ装置１００を含むシステムがＯＮ状態となり以下に示す動作が可能になった際には、メモリ装置１００の外部に存するホスト機器より、予め定められた命令が当該メモリ装置１００に入力される（当該動作は、図２には図示せず）。

すると、コントローラ部２１は、レディ生成タイミング元情報記憶部２から、たとえば暗号化されたレディ生成タイミング値（レディ生成タイミング値に関する元情報と把握できる）を読み出す（当該動作は、図２には図示せず）。

次に、予め定められたルールにより、コントローラ部２１は、当該読み出したレディ生成タイミング値に関する元情報の暗号化を解き、最適なレディ生成タイミング値を生成する。そして、上記ホスト機器から入力されてくる所定の命令に従い、コントローラ部２１は、当該生成したレディ生成タイミング値をレディ生成タイミング値設定部２２に記憶（設定）する（当該動作は、図２には図示せず）。

ここで、レディ生成タイミング値（暗号化された元情報）は、たとえばメモリ装置１００の出荷時に、レディ生成タイミング元情報記憶部２に記憶（設定）される。当該レディ生成タイミング値は、たとえばデータ転送レートの高速化およびレイテンシ時間の均一化の観点から（両者のトレードオフの関係から）設定される（当該観点から設定されたレディ生成タイミング値を、最適なレディ生成タイミング値と称する）。

たとえば、メモリ装置１００のベンダが複数である場合に、各ベンダにおいて本発明に係わるメモリ装置１００の出荷に際して、当該レデイ生成タイミング値を同じ値に設定しておく。これにより、当該メモリ装置１００を購入した側では、全てにおいて同じタイミングで所定のデータの読み出しが可能なメモリ装置１００を用いて、システムの構築を行うことができる。

また、メモリ装置１００が出荷される出荷先が複数あり、各々において要求するレディ生成タイミング値が異なる場合には、いずれの出荷先においてもデータ転送レートの高速化およびレイテンシ時間の均一化がある程度満足される様な、妥当なレディ生成タイミング値を各メモリ装置１００において設定することもできる。

また、レディ生成タイミング値設定部２２に設定されているレディ生成タイミング値は、外部操作により変更させることが可能である。

たとえば、ホスト機器から「レディ生成タイミング値を変更する命令」を、メモリ装置１００が受信する。そして、当該命令がコントローラ部２１で解析された後、コントローラ部２１の制御により、レディ生成タイミング値設定部２２に設定されているレディ生成タイミング値が変更される。また、当該レディ生成タイミング値の変更は、メモリのＩ／Ｆ（インターフェイス）以外に当該変更用のＩ／Ｆを設けて、ホスト機器側より直接行っても良い。

さて次に、メモリ装置１００は、ホスト機器から送信される所定のデータの読み出し命令（ＣＭＤ）を受信する（図２の３段目参照）。

すると、これを受信したコントローラ部２１は、当該命令の解析を行う。そして今の場合、当該解析の結果、当該命令が読み出しに関する命令であるとコントローラ部２１は判断するので、当該コントローラ部２１は、ビジー状態である一次レディ信号を生成する。そして、コントローラ部２１は、当該生成した一次レディ信号を二次レディ信号生成部２４に向けて送信する（図２の５段目参照）。

また、上記において読み出しに関する命令であると判断したコントローラ部２１は、上記動作と並行して、次の動作を行う。つまり、コントローラ部２１は、有効信号生成部２３にディセーブル状態の有効信号を生成させる。また、コントローラ部２１は、当該読み出しに関する命令に含まれているアドレス情報を切り分け、当該アドレス情報をＸデコーダ３、Ｙデコーダ４に送信する。

上記コントローラ部２１の並行動作（当該並行動作は、コントローラ部２１のレディ生成タイミング値設定部２２を介した動作である）により、有効信号生成部２３は、当該ディセーブル状態の有効信号を二次レディ信号生成部２４に向けて送信する（図２の最下段参照）。また、メモリ部１０は、所定のデータの読み出し準備に取り掛かる。

さて、今の場合、二次レディ信号生成部２４には、ビジー状態の一次レディ信号とディセーブル状態の有効信号とが入力されている。したがって、上記二次レディ信号生成部２４の説明から分かるように、当該二次レディ信号生成部２４では、ビジー状態の二次レディ信号が生成される。そして、二次レディ信号生成部２４では、当該ビジー状態の二次レディ信号をホスト機器に向けて送信する（図２の４段目参照）。

なお、当該ビジー状態の二次レディ信号を受信したホスト機器は、所定のデータの読み出し処理のウエイトが掛けられる。

さて、メモリ部１０において、所定のデータの読み出し準備が整ったとする。すると、センスアンプ５を監視していたコントローラ部２１は、当該準備が整ったことを認識する（第一の条件と把握できる）。そこで、コントローラ部２１は、一次レディ信号をレディ状態に変更する。そして、当該レディ状態の一次レディ信号を二次レディ信号生成部２４に向けて送信する（図２の５段目参照）。

ところで、有効信号生成部２３は、レディ生成タイミング値設定部２２に記憶（設定）されているレディ生成タイミング値に基づいて、有効信号の状態をディセーブル状態からイネーブル状態に変更させる。今の場合、最適なレディ生成タイミング値は、一次レディ信号がレディ状態に変化するよりも遅いタイミングである（図２の最下段参照）。

したがって、今の場合、二次レディ信号生成部２４には、レディ状態の一次レディ信号とディセーブル状態の有効信号が入力される。よって、上記二次レディ信号生成部２４の説明から分かるように、当該二次レディ信号生成部２４では、ビジー状態の二次レディ信号の生成が維持される。そして、二次レディ信号生成部２４は、当該ビジー状態の二次レディ信号をホスト機器に向けて送信し続ける（図２の４段目参照）。

さて、有効信号生成部２３では、メモリ装置１００が読み出しに関する命令を受信してから、上記レディ生成タイミング値により指定される期間までの間、ディセーブル状態の有効信号を生成・送信し続ける。そして、当該指定される期間経過後、有効信号生成部２３は、有効信号をイネーブル状態に変更し、これを二次レディ信号生成部２４に向けて送信する（図２の最下段参照）。当該予め設定されているレディ生成タイミングを満足した条件を、第二の条件であると把握できる。

たとえば、レディ生成タイミング値として、所定のクロック回数が設定されているとする。この場合、メモリ装置１００が読み出しに関する命令を受信してからの、外部（たとえばホスト機器）から入力されるクロック数（図１のクロック信号ＣＬＫの回数）と、前記所定のクロック回数とを比較する。そして、外部から入力されるクロック数が所定のクロック回数を越えた時点で、有効信号生成部２３は、有効信号をディセーブル状態からイネーブル状態に変更する。

なお、メモリ装置１００自身がクロックを備えており、当該クロックの回数と所定のクロック回数とに基づいて、上記有効信号の状態の変更（ディセーブル状態からイネーブル状態への変更）を実施しても良い。

さて、今の場合、二次レディ信号生成部２４には、レディ状態の一次レディ信号とイネーブル状態の有効信号とが入力される。したがって、上記したように当該二次レディ信号生成部２４は、二次レディ信号のビジー状態をレディ状態に変更する。そして、二次レディ信号生成部２４は、当該レディ状態の二次レディ信号をホスト機器に向けて送信する（図２の４段目参照）。換言すれば、有効信号がイネーブル状態であるので、二次レディ信号生成部２４は、入力されきた一次レディ信号をそのままホスト機器に向けて出力する。

なお、当該レディ状態の二次レディ信号を受信したホスト機器は、所定のデータの読み出し可能状態に移行する。

次に、コントローラ部２１は、二次レディ信号がレディ状態に変更した後に、次の動作を可能せしめるように、メモリ部１０およびＩ／Ｏバッファ部３０を制御する。

つまり、Ｉ／Ｏバッファ部３０が、クロック信号ＣＬＫ（当該クロック信号ＣＬＫは、たとえばホスト機器より送信される）の立上りまたは立下りに同期して、所定のデータを順次ホスト機器に向けて出力できるように、メモリ部１０およびＩ／Ｏバッファ部３０を制御する（図２の３段目参照）。

なお、図２では明確に示されていないが、所定のデータは、クロック信号の立上りまたは立下りに同期して、分割して順次出力されている。

なお、ホスト機器側では、二次レディ信号がレディ状態であるときに、自己が発振するクロック信号ＣＬＫの立上りまたは立下りに同期して出力されてきたデータ（当該データは、所定のデータが分割された複数の分割片データである）を、有効なデータとして判断する。そしてホスト機器では、これを取り込む（所定のデータの読み出し処理）。

本発明に係わるメモリ装置１００では、出荷時に設定されるレディ生成タイミング値に基づいて、レディ信号の最終的な状態（つまり、二次レディ信号のビジー状態もしくはレディ状態）を制御している。

したがって、レディ生成タイミング値の設定値に従って、データ転送レートの高速化、レイテンシ時間の均一化、または当該高速化と均一化と両方を満足するような効果を奏することができるメモリ装置１００を提供することができる。たとえば上述した最適なレディ生成タイミング値を出荷時に設定した場合には、上記高速化および均一化の両方を満足するメモリ装置１００を提供することが可能である。

たとえば、従来技術のように一次レディ信号のみを使用する場合（つまり、二次レディ信号を使用しない場合）、一次レディ信号がレディ状態になるタイミングは、非常に大きな誤差を有する。これは、一次レディ信号がレディ状態になるタイミングは、メモリの個体差や読み出しアドレスなどに依存するためである。このようなタイミング誤差が非常に大きなメモリ装置は、タイミングに繊細なシステムには不向きである。

しかし、本発明に係わるメモリ装置１００において、レディ生成タイミング値を適切に選べば、二次レディ信号がレディ状態になるタイミングにおける誤差を最小限に抑えることも可能である。

また、多種のメモリコアを使用した場合、一般的にメモリコアのレイテンシ期間も多様となる。しかし、各メモリ装置のＩ／Ｆ回路に、本発明に係わる一次レディ信号とレディ生成タイミング値とを基に二次レディ信号を生成する技術を内蔵すれば、各メモリ装置のレイテンシ期間を統一して使用することが容易となる。

また、一般的に不揮発性メモリでは、出荷時にメモリアレイ１にデータをプログラムする。したがって、上述のようにメモリ部１０がレディ生成タイミング元情報記憶部２を有していれば、出荷時に任意のレディ生成タイミング値に関する元情報を容易に設定・変更することができる（つまり、出荷時の元情報の設定・変更に柔軟性がでる）。

また、レディ生成タイミング値設定部２２は、設定されているレディ生成タイミング値の変更が可能であり、レディ生成タイミング値の変更は、外部からの操作に基づいて実施される。したがって、ホスト側において、任意に最適なレディ生成タイミング値を変更・設定することができる。

なお、上記メモリ装置１００では、時分割多重方式により、コマンド（命令）入力とデータ出力とを同一バス上で実行することができる。しかし、別バスを各々設け、各バスに対して、コマンド（命令）入力とデータ出力とを実行しても良い。

また、メモリ装置１００は、クロック信号ＣＬＫの立上りまたは立下りに同期して、コマンド（命令）入力、データ出力を行うデバイスとしても良い。これに対して、クロック信号ＣＬＫが存在しない等の場合には、メモリ装置１００を非同期型メモリとして構成しても良い。

また、上記メモリ装置１００の動作の説明では、メモリ装置１００がリードオンリーのデバイスである場合として話を進めた。しかし、本発明に係わるメモリ装置１００は、プログラム・データ消去も可能なデバイスであっても良いことは言うまでも無い。なお、メモリ装置１００がプログラム・データ消去も可能なデバイスである場合には、上述の効果のようにプログラムおよびデータ消去のレイテンシ時間の均一化等も可能となる。

また、上記では、メモリ装置１００は、コマンド（命令）入力からデータ出力までの間もクロック信号ＣＬＫが供給される方式であった。しかし、メモリ装置１００は、レイテンシ期間中は、クロック信号ＣＬＫ供給が停止（「Ｈ」固定もしくは「Ｌ」固定）するデバイスであっても良い。

なお、レディ生成タイミング元情報記憶部２がメモリアレイ１のメモリコア内（メモリアレイ１の所定のデータの記憶領域と同じ領域）に存在する場合には、上記のようにレディ生成タイミング値設定部２２を別途設ける方が好ましい。

しかし、レディ生成タイミング元情報記憶部２がメモリアレイ１のメモリコア外（メモリアレイ１の所定のデータの記憶領域とは別な領域）に存在する場合には、レディ生成タイミング値設定部２２を別途設ける必要は無い。この場合、コントローラ部２１は、レディ生成タイミング元情報記憶部２内のレディタイミング値を直接（レディ生成タイミング値設定部２２を経由せず）読み込むことになる。

また、レディ生成タイミング元情報記憶部２には、たとえば時間の単位での情報が記憶されていた場合、レディ生成タイミング値設定部２２にレディ生成タイミング値を設定するとき、当該時間の単位をクロック数の回数単位に換算したものを設定しても良い。

また、上記ではレディ信号送信部２０がハードウェアで構成されている場合に言及した。しかし、レディ信号送信部２０のソフトウェア化も可能である。たとえば、コントローラ部２１に所定のプログラムをインストールしておき、当該プログラムの規定に従って、上記レディ信号送信部２０の動作を実現することも可能である。

なお、上記では、センスアンプ５を監視しているコントローラ部２１が、一次レディ信号を生成している。しかし、他の形態として、センスアンプ５自身が一次レディ信号を生成することができる。

また、上記では所定のデータの読み出しの際における本発明に係わるメモリ装置の動作について説明した。しかし、本発明に係わるメモリ装置は、所定のデータの書き込みまたは消去処理の際も適用可能である。

たとえば、所定のデータの書き込み処理の場合には、所定のデータの書き込みに関する命令および書き込み対象となる所定のデータがメモリ装置１００に入力されると、一次レディ信号がビジー状態、有効信号がディセーブルとなり、二次レディ信号はビジー状態となる。そして、所定のデータのメモリ部１０への書き込み処理が終了状態を、コントローラ部２１が感知すると、レディ信号送信部２０がレディ状態の二次レディ信号を外部装置に向けて送信する。

つまり、レディ信号送信部２０は、メモリ部１０における所定のデータの書き込みの終了状態を検知した第一の条件と、予め設定されているレディ生成タイミングを満足した第二の条件の、両条件が満たされた場合に、外部に対してレディ信号（レディ状態である二次レディ信号と把握できる）を送信する。

また、所定のデータの消去処理の場合には、所定のデータの消去に関する命令がメモリ装置１００に入力されると、一次レディ信号がビジー状態、有効信号がディセーブルとなり、二次レディ信号はビジー状態となる。そして、所定のデータのメモリ部１０に対する消去処理が終了状態を、コントローラ部２１が感知すると、レディ信号送信部２０がレディ状態の二次レディ信号を外部装置に向けて送信する。

つまり、レディ信号送信部２０は、メモリ部１０における所定のデータの消去終了状態を検知した第一の条件と、予め設定されているレディ生成タイミングを満足した第二の条件の、両条件が満たされた場合に、外部に対してレディ信号（レディ状態である二次レディ信号と把握できる）を送信する。

本発明に係わるメモリ装置の構成を示すブロック図である。 本発明に係わるメモリ装置の動作を説明するタイミングチャートである。

符号の説明

１ メモリアレイ
２ レディ生成タイミング元情報記憶部
１０ メモリ部
２０ レディ信号送信部
２１ コントローラ部
２２ レディ生成タイミング値設定部
２３ 有効信号生成部
２４ 二次レディ信号生成部
３０ Ｉ／Ｏバッファ部
１００ メモリ装置

Claims (5)

1. 所定のデータの読み出し、書き込みおよび消去のいずれかに関する命令を外部から受信し、前記命令に基づく前記所定のデータの読み出し可能になると、または前記命令に基づく前記所定のデータの書き込みおよび消去のいずれかが終了すると、レディ信号を外部に送信するメモリ装置において、
   前記所定のデータの読み出し、書き込みおよび消去のいずれかが可能なメモリ部と、
   前記メモリ部における前記所定のデータの読み出し可能状態、または前記メモリ部における前記所定のデータの書き込みおよび消去のいずれかの終了状態を検知した第一の条件と、予め設定されているレディ生成タイミングを満足した第二の条件の、両条件が満たされた場合に、外部に対して前記レディ信号を送信する、レディ信号送信部とを、備えている、
   ことを特徴とするメモリ装置。
2. レディ信号送信部は、
   前記メモリ部を監視することにより、前記メモリ部における前記所定のデータの読み出しの可能状態、または前記メモリ部における前記所定のデータの書き込みおよび消去のいずれかの終了状態を検知し、当該検知後にビジー状態からレディ状態となる一次レディ信号と、予め設定されているレディ生成タイミング値に基づいてディセーブル状態からイネーブル状態に変化する有効信号とを生成し、前記一次レディ信号がレディ状態であり、かつ前記有効信号がイネーブル状態である場合に、外部に対してレディ状態の二次レディ信号を送信する、
   ことを特徴とする請求項１に記載のメモリ装置。
3. 前記レディ信号送信部は、
   前記一次レディ信号を生成する一次レディ信号生成部と、
   前記レディ生成タイミング値の設定可能な、レディ生成タイミング値設定部と、
   前記読み出し、書き込みおよび消去のいずれかに関する命令が入力されると前記ディセーブル状態となり、前記レディ生成タイミング値に基づくタイミングで前記イネーブル状態となる、前記有効信号を生成する有効信号生成部と、
   前記一次レディ信号と前記有効信号とが入力され、前記二次レディ信号を生成する二次レディ信号生成部とを、備えている、
   ことを特徴とする請求項２に記載のメモリ装置。
4. 前記メモリ部は、
   前記レディ生成タイミング値に関する元情報が記憶される領域を有しており、
   外部から送信される所定の命令を受信すると、前記元情報を基に、前記レディ生成タイミング値設定部に前記レディ生成タイミング値を設定する、
   ことを特徴とする請求項３に記載のメモリ装置。
5. 前記レディ生成タイミング値設定部は、
   設定されている前記レディ生成タイミング値の変更が可能であり、
   当該レディ生成タイミング値の変更は、外部からの操作に基づいて実施される、
   ことを特徴とする請求項３に記載のメモリ装置。
   

Images