CN108701081B - 用于同时存取非易失性存储器的多个分区的设备和方法 - Google Patents

用于同时存取非易失性存储器的多个分区的设备和方法 Download PDF

Info

Publication number
CN108701081B
CN108701081B CN201680081702.4A CN201680081702A CN108701081B CN 108701081 B CN108701081 B CN 108701081B CN 201680081702 A CN201680081702 A CN 201680081702A CN 108701081 B CN108701081 B CN 108701081B
Authority
CN
China
Prior art keywords
memory access
access command
target partition
command
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680081702.4A
Other languages
English (en)
Other versions
CN108701081A (zh
Inventor
R·孙达拉姆
D·郭
O·W·容格罗斯
D·朱
R·W·曾
S·卡瓦米
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN108701081A publication Critical patent/CN108701081A/zh
Application granted granted Critical
Publication of CN108701081B publication Critical patent/CN108701081B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1042—Read-write modes for single port memories, i.e. having either a random port or a serial port using interleaving techniques, i.e. read-write of one part of the memory while preparing another part
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Dram (AREA)
  • Memory System (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及用于执行存储器的不同分区的多线程同时存取的设备和方法。实例性设备可包含非易失性存储器阵列，其包括多个分区，所述多个分区各自可包含相应多个存储器单元。所述设备可进一步包含多个局部控制器，其各经配置以响应于接收相应存储器存取命令而独立且同时地存取所述多个分区中的相应者以执行所述相应存储器存取命令。所述实例性设备可进一步包含控制器，其经配置以接收所述多个存储器存取命令且确定用于所述多个存储器存取命令中的每一者的相应目标分区。所述控制器可进一步经配置以将所述多个存储器存取命令中的每一者提供到与所述相应目标分区相关联的所述多个局部控制器的局部控制器。

Description

用于同时存取非易失性存储器的多个分区的设备和方法
背景技术
存储器可提供于例如计算机或其它装置的各种设备(其包含(但不限于)便携式存储装置、固态驱动器、音乐播放器、相机、电话、无线装置、显示器、芯片组、机顶盒、游戏系统、车辆及电器)中。存在许多不同类型的存储器，其包含易失性存储器(例如动态随机存取存储器(DRAM))及非易失性存储器(例如快闪存储器、相变存储器等等)的。
在非易失性存储器中，可将存储器数组分成若干分区。将存储器分成若干分区可将行或列分解成用于在存储器存取操作期间存取的较小区段。然而，当前存储器架构仅可允许每次存取存储器的单个分区。
发明内容
本发明揭示用于执行存储器的不同分区的多线程同时存取的设备和方法。在本发明的一个方面中，一种设备可包含非易失性存储器阵列，其包括多个分区。所述多个分区中的每一者可包含相应多个存储器单元。所述设备可进一步包含多个局部控制器，其各经配置以响应于接收多个存储器存取命令的相应存储器存取命令而独立且同时地存取所述多个分区中的相应者以执行所述相应存储器存取命令。所述实例性设备可进一步包含控制器，其经配置以接收所述多个存储器存取命令且确定用于所述多个存储器存取命令中的每一者的多个分区的相应目标分区。所述控制器可进一步经配置以将多个存储器存取命令中的每一者提供到与所述相应目标分区相关联的多个局部控制器的局部控制器。
在另一方面，一种设备包含非易失性存储器及存储器控制器。所述非易失性存储器包含多个分区及多个局部控制器，其中所述多个局部控制器中的每一者经配置以独立地存取所述多个分区中的相应者，其中所述多个分区中的每一者包括相应多个存储器单元。所述存储器控制器经配置以根据所述存储器存取命令的分时规则(separation timingrules)来将存储器存取命令提供到所述非易失性存储器，其中所述存储器控制器将第一类型的第一存储器存取命令提供到所述多个分区的第一分区。响应于将所述第一类型的第二存储器存取命令提供到所述多个分区的所述第一分区，所述存储器控制器经配置以在所述第一存储器存取命令后的最少第一时间提供所述第二存储器存取命令。响应于将所述第一类型的所述第二存储器存取命令提供到所述多个分区的第二分区，所述存储器控制器经配置以在所述第一存储器存取命令后的最少第二时间提供所述第二存储器存取命令。
在另一方面，一种方法包含：在非易失性存储器的控制器处接收第一存储器存取命令及第二存储器存取命令；及确定用于所述第一存储器存取命令的所述非易失性存储器的第一目标分区及用于所述第二存储器存取命令的所述非易失性存储器的第二目标分区。所述方法进一步包含：将所述第一存储器存取命令提供到耦合到所述第一目标分区的所述非易失性存储器的第一局部控制器及将所述第二存储器存取命令提供到耦合到所述第二目标分区的所述非易失性存储器的第二局部控制器；执行与所述第一存储器存取命令相关联的所述第一目标分区的存储器存取；及在执行所述第一分区的所述存储器存取的同时，执行与所述第二存储器存取命令相关联的所述第二目标分区的存储器存取。
在另一方面，一种方法包含：将第一存储器存取命令提供到非易失性存储器；及确定自提供所述第一存储器存取命令以来所逝去的时间是否满足与第二存储器存取命令及所述第一存储器存取命令相关联的分时规则，其中所述分时规则是基于与所述第一存储器存取命令相关联的所述非易失性存储器的第一目标分区及与所述第二存储器存取命令相关联的所述非易失性存储器的第二目标分区。所述方法进一步包含：响应于满足所述分时规则而将所述第二存储器存取命令提供到所述非易失性存储器。
附图说明
图1是根据本发明的实施例的包含存储器的设备的框图。
图2是根据本发明的实施例的存储器的框图。
图3是根据本发明的实施例的存储器的框图。
图4是根据本发明的实施例的分时规则查找表。
具体实施方式
本文揭示用于存储器的多个分区的多线程同时存取的设备和方法。下文将阐述特定细节以提供对本发明的实施例的充分理解。但是，所属领域的技术人员应明白，可在不具有这些特定细节的情况下实践本发明的实施例。此外，本文所描述的本发明的特定实施例仅供例示且不应用于使本发明的范围受限于这些特定实施例。在其它例子中，未详细展示众所周知的电路、控制信号、时序协议及软件操作以避免不必要地使本发明不清楚。
图1是根据本发明的实施例的包含存储器150的设备100(例如集成电路、存储器装置、存储器系统、电子装置或系统、智能电话、平板计算机、计算机、服务器等等)的框图。存储器150经配置以执行多个分区的多线程同时存取。设备100可包含经由命令、地址及数据(CAD)总线130耦合到存储器150的控制器110。存储器150可经配置以通过CAD总线130从控制器110接收命令及/或地址，且所述存储器可经配置以通过CAD总线130接收数据及/或提供数据。
在一些实例中，存储器150可为非易失性存储器。非易失性存储器的实例包含NAND(与非)快闪存储器、NOR(或非)快闪存储器、PCM、PCMS、3D交叉点存储器、PRAM、堆叠存储器、OUM、OUMS等等。存储器150可包含跨多个存储器分区组织起来的单元阵列。可将存储器分区分成块，其中每一块具有多个存储器单元页。每一页可包含耦合到存取线的存储器单元。存储器150可经配置以执行两个或两个以上分区的多线程同时存取。存储器150可包含经配置以独立地同时存取个别分区的控制电路(例如局部控制器及数据缓冲器)。例如，存储器150可包含内部控制器，其从CAD总线130接收存储器存取命令(例如命令、地址及数据信息)，且将命令及地址信息提供到与目标分区相关联的局部控制器。所述局部控制器也可将与存储器存取命令相关联的数据发送到与目标分区相关联的数据缓冲器。所述内部控制器可经配置以在继续执行先前接收的存储器存取命令的同时起始存储器存取命令。因此，可在两个或两个以上不同分区中同时执行存储器存取命令。
通常，存储器必须在处理后续存储器存取命令前完成存储器存取命令的处理。如先前所论述，可将存储器150分成与控制电路(例如局部控制器及数据缓冲器)相关联的多个分区。因此，在操作期间，存储器150可经配置以通过利用多个分区及控制电路来接收及同时处理来自控制器110的多个存储器存取命令线程。例如，控制器110可经由CAD总线130提供针对存储器150的第一分区的第一存储器存取命令(例如第一命令、第一地址及/或第一数据)。例如，第一存储器存取命令可包含读取命令及地址、写入命令、地址及写入数据或其它存储器存取命令。存储器150可接收且开始处理第一存储器存取命令。当第一存储器存取命令在存储器150的第一分区处被处理时，控制器110可经由CAD总线130发出针对存储器150的第二分区的第二存储器存取命令。存储器150可在由第一分区处理第一存储器存取命令的同时开始在第二分区处处理第二存储器存取命令。
存储器150的内部控制器可确定存储器150的目标分区且将存储器存取命令信息提供到与目标分区相关联的控制电路。在一些实施例中，存储器150的内部控制器可使用与第一存储器存取命令相关联的地址来确定目标分区。因此，在实例中，内部控制器可将第一存储器存取命令提供到与第一分区相关联的第一局部控制器以执行第一存储器存取命令。此外，内部控制器可将第二存储器存取命令提供到与第二分区相关联的第二局部控制器以执行第二存储器存取命令。如果第一存储器存取命令或第二存储器存取命令的任一者或两者为写入命令，那么内部控制器可将相关联数据分别提供到第一数据缓冲器或第二数据缓冲器。
为避免相应数据/命令总线上的冲突或损坏相应数据缓冲器或局部控制器中的数据，控制器110可实施管控存储器存取命令之间的分时的时序规则。时序可基于当前命令及先前命令的存储器存取命令类型(例如读取对写入)及每一者的目标分区。例如，针对不同分区的连续读取命令的分时规则可不同于针对第一分区的写入命令后的针对第二分区的读取命令的分时规则。
通过遵守使存储器存取命令的分时规则且在存储器150中包含促进多个同时存储器存取线程的控制电路，与每次仅能够处理单个存储器存取命令的存储器相比，可增加数据处理量。
图2图示说明根据本发明的实施例的包含存储器装置200的设备。存储器装置200包含存储器阵列280，其具有经配置以存储数据的多个存储器单元。可通过使用各种信号线、字线(WL)及/或位线(BL)来存取阵列中的存储器单元。存储器单元可为非易失性存储器单元(例如NAND或NOR闪存单元、相变存储器单元)，或一般可为任何类型的存储器单元。存储器阵列280的存储器单元可布置成存储器阵列架构。例如，在实施例中，存储器单元布置成3D交叉点架构。在其它实施例中，可使用其它存储器阵列构架，例如单层交叉点构架及其它架构。存储器单元可为经配置以存储一位数据的单电平单元。存储器单元也可为经配置以存储多位数据的多电平单元。存储器200可实施于图1中的存储器150中。在一些实例中，可将阵列280分成多个分区。
数据选通信号DQS可通过数据选通总线(图中未展示)传输。DQS信号可用于将用于数据传送的时序信息提供到存储器装置200或从存储器装置200提供用于数据传送的时序信息。I/O总线228连接到内部控制器260，内部控制器260使数据信号、地址信息信号及其它信号在I/O总线228与内部数据总线222及/或内部地址总线224之间路由。可由内部控制器260将地址信息提供到内部地址总线224。内部地址总线224可将块行地址信号提供到行解码器240且将列地址信号提供到列解码器250。行解码器240及列解码器250可用于选择存储器单元块以用于存储器操作，例如读取及写入操作。行解码器240及/或列解码器250可包含一或多个信号线驱动器，其经配置以将偏置信号提供到存储器阵列280中的信号线中的一或多者。I/O控制电路220包含状态寄存器，其经配置以响应于提供到存储器装置200的读取状态命令而存储状态位。状态位可具有用于指示存储器及其操作的各种方面的状态条件的相应值。内部控制器260可随着状态条件改变而更新状态位。
内部控制器260也可外部或内部接收若干控制信号238来控制存储器装置200的操作。可在命令、地址及数据组合总线(例如图1的CAD总线130)上接收控制信号238及I/O总线228。可根据任何适当接口协议来实施控制信号238。例如，控制信号238可为基于引脚的(如动态随机存取存储器及快闪存储器(例如NAND快闪存储器)中所常见)或基于操作码。实例性控制信号238包含时钟信号、读取/写入信号、时钟启用信号等等。内部控制器260可使用行解码器240、列解码器250及数据I/O电路270来起始对阵列280的不同分区的多个同时存储器存取线程，所述多个同时存储器存取线程能够独立地并行存取个别分区。例如，内部控制器260可循序接收存储器存取命令(例如命令、地址、及/或数据信息)，且可将信号提供(例如，发送)到列解码器250、行解码器240及数据I/O电路270以起始循序接收的存储器存取命令的执行。在一些实施例中，将与存储器存取命令相关联的信号提供到列解码器250、行解码器240及数据I/O电路270的时序可基于存储器存取命令的类型及基于目标分区当前是否执行存储器存取命令操作。
内部控制器260可包含存储由内部控制器260接收的信息的命令寄存器。内部控制器260可经配置以将内部控制信号提供到存储器装置200的各种电路。例如，响应于接收存储器存取命令(例如读取、写入)，内部控制器260可提供内部控制信号来控制各种存储器存取电路以执行存储器存取操作。各种存储器存取电路在存储器存取操作期间使用，且一般可包含例如行解码器及列解码器、电荷泵电路、信号线驱动器、数据及高速缓冲存储寄存器、I/O电路及其它电路。
数据I/O电路270包含一或多个电路，其经配置以基于从内部控制器260接收的信号来促进内部控制器260与存储器阵列280之间的数据传送。在各种实施例中，数据I/O电路270可包含用于管理存储器阵列280与内部控制器260之间的数据传送的一或多个寄存器、缓冲器及其它电路。在实施例中，数据I/O电路270可包含用于存储器阵列280的每一分区的不同数据缓冲器。在实例性写入操作中，内部控制器260通过I/O总线228接收待写入的数据且经由内部数据总线222将数据提供到数据I/O电路270。数据I/O电路270在由行解码器240及列解码器250指定的位置处基于由内部控制器260提供的控制信号来将数据写入到存储器阵列280。在读取操作期间，数据I/O电路270在由行解码器240及列解码器250指定的地址处基于由内部控制器260提供的控制信号来从存储器阵列280读取数据。数据I/O电路270经由内部数据总线222将读取数据提供到内部控制器260。接着，内部控制器260将读取数据提供于I/O总线228上。在一些实例中，数据I/O电路270可包含用于阵列280的每一分区的独立控制数据缓冲器，其可用于从阵列280的相应分区独立地接收数据或将数据独立地提供到阵列280的相应分区。
图3图示说明根据本发明的实施例的经配置以同时存取多个存储器分区的存储器300的部分。存储器300包含：内部控制器360，其用于处理从外部控制器(例如图1的控制器110)接收的存储器存取命令；及存储器阵列，其包含多个分区372(0)到372(N)。分区372(0)到372(N)中的每一者可包含相应多个存储器单元。分区372(0)到372(N)可各自耦合到相应局部控制器374(0)到374(N)及相应数据缓冲器376(0)到376(N)以促进不同分区372(0)到372(N)的多线程同时存取。“N”的值可为非零正数。存储器300可实施于图1的存储器150及/或图2的存储器200中。存储器单元可为非易失性存储器单元，或一般可为任何类型的存储器单元。
内部控制器360可包含耦合到数据块364的数据I/O接口362及耦合到命令UI块368的命令/地址接口366。数据I/O接口362可将从外部控制器接收(例如，响应于写入存取命令)的数据提供到数据块364，且可将从数据块364接收(例如，响应于读取存取命令)的数据提供到外部控制器。数据块364可响应于来自命令UI块368的控制信号而经由数据总线390将数据(例如写入存储器存取)提供到数据缓冲器376(0)到376(N)及从数据缓冲器376(0)到376(N)接收数据(例如读取存储器存取)。
命令/地址接口366可将从外部控制器接收的命令及地址提供到命令UI块368。命令UI块368可确定分区372(0)到372(N)的目标分区且经由命令/地址总线380将所接收的命令及地址信息提供到与目标分区372(0)到372(N)相关联的局部控制器374(0)到374(N)。
每一分区372(0)到372(N)可在存储器存取操作期间各自由局部控制器374(0)到374(N)独立地存取。例如，在存储器存取操作期间，分区372(0)可独立于分区372(1)被存取。分区372(0)到372(N)中的每一者可耦合到经配置以执行相应分区372(0)到372(N)的存储器存取的相应局部控制器374(0)到374(N)。局部控制器374(0)到374(N)中的每一者可包含相应感测放大器、序列发生器(例如，其基于存储器存取的类型来存取及执行算法)及驱动器电路(例如电压或电流驱动器电路)来执行存储器存取操作，例如读取存取或写入存取。感测放大器可经配置以在存储器存取命令的执行期间感测数据。序列发生器可经配置以执行与存储器存取命令相关联的算法。驱动器电路可经配置以沿分区的存取线驱动电压。每一分区372(0)到372(N)也可耦合到相应数据缓冲器376(0)到376(N)。数据缓冲器376(0)到376(N)可经配置以将数据提供到相应分区372(0)到372(N)或从相应分区372(0)到372(N)接收数据。数据缓冲器376(0)到376(N)可由内部控制器360或相应局部控制器374(0)到374(N)控制。从相应存储器分区372(0)到372(N)接收的数据可分别锁存于数据缓冲器376(0)到376(N)处。由相应数据缓冲器376(0)到376(N)锁存的数据可经由内部数据总线提供到数据块364。
在操作中，内部控制器360可经由命令及地址(图中未展示)接收存储器存取命令(例如命令及地址信息)，且可经由数据总线(图中未展示)接收数据。内部控制器360可确定用于每一存储器存取命令的分区372(0)到372(N)的相应目标分区(例如，至少部分基于与各个存储器存取命令相关联的地址信息)，且可将每一存储器存取命令提供到与目标分区相关联的相应局部控制器374(0)到374(N)。内部控制器360也可在写入操作期间将数据提供到与目标分区相关联的数据缓冲器376(0)到376(N)，且可在读取期间从数据缓冲器376(0)到376(N)接收数据。
更具体来说，命令/地址接口366可从外部命令及地址总线接收命令及地址信息，且可将所接收的命令及地址信息提供到命令UI块368。命令UI块368可确定目标分区372(0)到372(N)及命令类型。命令UI块368可基于目标分区372(0)到372(N)经由命令及地址总线380将命令及地址信息提供到局部控制器374(0)到374(N)。在一些实施例中，将命令及地址信息提供到局部控制器374(0)到374(N)的时序可基于命令类型及/或局部控制器374(0)到374(N)当前是否执行存储器存取命令。命令UI块368也可基于命令类型来将控制信号提供到数据块364以指示数据块364从数据I/O接口362检索数据且经由数据总线将数据提供到数据缓冲器376(0)到376(N)的一者(例如写入存取)或指示数据块364经由数据总线从数据缓冲器376(0)到376(N)的一者检索数据且将检索数据提供到数据I/O接口362(例如读取存取)。
在写入操作期间，局部控制器374(0)到374(N)可采用驱动器及序列发生器来将数据从相关联数据缓冲器376(0)到376(N)写入到相关联分区372(0)到372(N)。
在读取操作期间，局部控制器374(0)到374(N)可采用感测放大器、驱动器及序列发生器来从相关联分区372(0)到372(N)读取数据且将读取数据锁存于相关联数据缓冲器376(0)到376(N)处。局部控制器374(0)到374(N)中的每一者可经配置以彼此独立地操作而存取相关联分区372(0)到372(N)。因此，可在不干扰另一分区372(0)到372(N)的存取的情况下同时存取个别分区372(0)到372(N)，与受限于在给定时间存取单个分区的存储器相比，这可提高处理量及效率。
如先前所论述，分时规则可用于避免相应数据/命令上的冲突或损坏相应数据缓冲器或局部控制器中的数据。通过遵守分时规则来管理存储器存取命令的正确操作及执行。如先前进一步所论述，分时规则的时序可基于当前命令及先前命令的存储器存取命令类型(例如读取对写入)及每一者的目标分区。
图4提供描绘例示性时序规则的表。例如，针对相同分区的读取到读取命令可具有X1ns分时规则，且针对不同分区的读取到读取命令可具有X2ns分时规则。在特定实例中，针对第一分区的第一读取命令由存储器接收，且相应地由与第一分区相关联的局部控制器处置。可将针对第一分区的第二读取命令提供到存储器的最短时间为X1ns。在相对于第一读取命令的X1ns前将第二读取命令提供到第一分区将引起针对第一读取命令的操作期间所读取的数据的错误。但是，如果第二读取命令是针对不同分区，那么可将针对第一分区的第二读取命令提供到存储器的最短时间为X2ns。相比来说，如果在针对第一分区的第一读取命令后提供针对第一分区的第一写入命令，那么可在针对第一分区的第一读取命令后提供针对第一分区的第一写入命令的最短时间为X5ns。时间X5可不同于时间X2及X1。在一些实施例中，时间X5可等于X2及/或X1。时序变量X1到X8为示范性的，且不期望具有倍数关系，例如，时间X2为时间X1的两倍长或时间X8为时间X1的八倍长。一般来说，针对相同分区的多个操作具有比针对不同分区的多个操作长的分时。在一些实例中，时间X1到X8的部分具有相同值，且在其它实施例中，时间X1到X8可全部不同。
控制器110必须满足每一分时规则以使存储器存取命令由存储器接收及适当执行。例如，控制器110可将第一读取命令发送到第一分区且将第二读取命令发送到第二分区。在控制器110可将第一写入命令发送到第一分区前，应满足用于针对第一分区的第一读取命令的分时规则，且在将第一写入命令发送到第一分区前，也应满足用于针对第二分区的第二读取命令的分时规则。如果满足两个分时规则，那么控制器可将第一写入命令发送到存储器150。例如，分时规则可基于用于每一存储器存取命令类型的存储器150的架构及延时特性。
应从前文了解，尽管本文已出于说明的目的而描述本发明的特定实施例，但可在不背离本发明的精神及范围的情况下作出各种修改。因此，本发明仅受限于所附权利要求书。

Claims (24)

1.一种用于同时存取存储器的不同分区的设备，其包括：
非易失性存储器阵列，其包括多个分区，其中所述多个分区中的每一者包括相应多个存储器单元；
多个局部控制器，其中所述多个局部控制器中的每一者经配置以响应于接收多个存储器存取命令的相应存储器存取命令而独立且同时地存取所述多个分区中的相应者以执行所述相应存储器存取命令；及
控制器，其经配置以根据存储器存取命令的分时规则来提供所述多个存储器存取命令且确定用于所述多个存储器存取命令中的每一者的所述多个分区的相应目标分区，所述控制器进一步经配置以将所述多个存储器存取命令中的每一者提供到与所述相应目标分区相关联的所述多个局部控制器的局部控制器；
其中所述控制器进一步经配置以在以下情况下经由与第一目标分区相关联的相应局部控制器将第一类型的第一存储器存取命令发送到所述第一目标分区：
在所述第一存储器存取命令之前的存储器存取命令是不同于所述第一类型的第二类型且通过所述控制器经由与所述第一目标分区相关联的所述相应局部控制器被发送到所述第一目标分区，及
至少满足所述第一存储器存取命令与在所述第一存储器存取命令之前的所述存储器存取命令之间的第一最少时序；
其中所述控制器进一步经配置以在以下情况下经由与所述第一目标分区相关联的所述相应局部控制器将所述第二类型的第二存储器存取命令发送到所述第一目标分区：
在所述第二存储器存取命令之前的存储器存取命令是所述第一类型且通过所述控制器经由与所述第一目标分区相关联的所述相应局部控制器被发送到所述第一目标分区，及
至少满足所述第二存储器存取命令与在所述第二存储器存取命令之前的所述存储器存取命令之间的第二最少时序，其中所述第二最少时序不同于所述第一最少时序；
其中所述控制器进一步经配置以在以下情况下通过与第三目标分区相关联的相应局部控制器将第三写入存储器存取命令发送到所述第三目标分区：
通过所述控制器经由与所述第三目标分区相关联的所述相应局部控制器将在所述第三写入存储器存取命令之前的写入存储器存取命令发送到所述第三目标分区，及
至少满足所述第三写入存储器存取命令与在所述第三写入存储器存取命令之前的所述写入存储器存取命令之间的第三最少时序；及
其中所述控制器进一步经配置以在以下情况下通过与所述第三目标分区相关联的所述相应局部控制器将第四写入存储器存取命令发送到所述第三目标分区：
通过所述控制器经由与第四目标分区相关联的相应局部控制器将在所述第四写入存储器存取命令之前的写入存储器存取命令发送到所述第四目标分区，及
至少满足所述第四写入存储器存取命令与在所述第四写入存储器存取命令之前的所述写入存储器存取命令之间的第四最少时序，其中所述第四最少时序不同于所述第三最少时序，使得在将所述第四写入存储器存取命令发送到所述第三目标分区时，在所述第四目标分区处同时处理在所述第四写入存储器存取命令之前的所述写入存储器存取命令。
2.根据权利要求1所述的设备，其中所述多个局部控制器的局部控制器包括：
相应感测放大器，其经配置以在所述存储器存取命令的执行期间感测数据；
相应驱动器，其经配置以沿存取线驱动电压；及
相应序列发生器，其经配置以执行与所述存储器存取命令相关联的算法。
3.根据权利要求1所述的设备，其中所述控制器包括命令及地址用户接口电路，所述命令及地址用户接口电路经配置以确定存储器存取命令类型及用于所述多个存储器存取命令中的每一者的所述多个目标分区的所述相应目标分区。
4.根据权利要求3所述的设备，其中所述控制器进一步包括命令及地址接口电路，所述命令及地址接口电路经配置以从存储器控制器接收所述多个存储器存取命令中的每一者且将所述多个存储器存取命令中的每一者提供到所述命令及地址用户接口电路。
5.根据权利要求1所述的设备，其进一步包括多个数据缓冲器，其中所述多个数据缓冲器中的每一者经配置以独立且同时地从所述多个分区中的相应者接收数据或将数据提供到所述多个分区中的相应者。
6.根据权利要求1所述的设备，其中所述控制器进一步包括数据输入/输出接口电路，所述数据输入/输出接口电路经配置以从存储器控制器接收写入数据且将所述写入数据提供到所述数据块或经配置以从所述数据块接收读取数据且将所述读取数据提供到所述存储器控制器。
7.根据权利要求1所述的设备，其中所述控制器经配置以连续地将第一读取存储器存取命令发送到所述第一目标分区及将第二读取存储器存取命令发送到第二目标分区，且在满足所述第一读取存储器存取命令和第一写入存储器存取命令之间的第三最少时序，且还满足在所述第二读取存储器存取命令及所述第一写入存储器存取之间的第四最少时序时，在所述第一读取存储器存取命令和所述第二读取存储器存取命令之后发送所述第一写入存储器存取命令。
8.一种用于同时存取存储器的不同分区的设备，其包括：
非易失性存储器，其包括多个分区及多个局部控制器，其中所述多个局部控制器中的每一者经配置以独立地存取所述多个分区中的相应者，其中所述多个分区中的每一者包括相应多个存储器单元；
存储器控制器，其经配置以根据存储器存取命令的分时规则来将所述存储器存取命令提供到所述非易失性存储器，其中所述存储器控制器经配置以将第一类型的第一存储器存取命令提供到所述多个分区的第一分区，且在所述第一存储器存取命令后的最少第一时间，立即在所述第一存储器存取命令之后将不同于所述第一类型的第二类型的第二存储器存取命令提供到所述多个分区的所述第一分区，且所述存储器控制器进一步经配置以将所述第二类型的第三存储器存取命令提供到所述多个分区中的第二分区，且在发送所述第三存储器存取命令之后的最少第二时间，立即在所述第三存储器存取命令之后将所述第一类型的第四存储器存取命令提供到所述第二分区，其中所述第一时间不同于所述第二时间；
其中所述存储器控制器进一步经配置以在以下情况下经由与第五目标分区相关联的相应局部控制器将第五写入存储器存取命令提供到所述第五目标分区：
通过所述存储器控制器经由与所述第五目标分区相关联的所述相应局部控制器将在所述第五写入存储器存取命令之前的写入存储器存取命令提供到所述第五目标分区，及
在所述第五写入存储器存取命令之前的所述写入存储器存取命令之后已经过至少第三时间；及
其中所述存储器控制器进一步经配置以在以下情况下通过与所述第五目标分区相关联的所述相应局部控制器将第六写入存储器存取命令发送到所述第五目标分区：
通过所述存储器控制器经由与第六目标分区相关联的相应局部控制器将在所述第六写入存储器存取命令之前的写入存储器存取命令提供到所述第六目标分区，及
在所述第六写入存储器存取命令之前的所述写入存储器存取命令之后已经过至少第四时间，其中所述第四时间不同于所述第三时间，使得在将所述第六写入存储器存取命令提供到所述第五目标分区时，在所述第六目标分区处同时处理在所述第六写入存储器存取命令之前的所述写入存储器存取命令。
9.根据权利要求8所述的设备，其中所述第一类型的所述存储器存取命令包括读取存储器存取命令，且所述第二类型的所述存储器存取命令包括写入存储器存取命令。
10.根据权利要求8所述的设备，其中所述非易失性存储器进一步包括多个数据缓冲器，其中所述多个数据缓冲器的数据缓冲器耦合到所述多个分区中的相应者，其中所述数据缓冲器经配置以响应于来自耦合到所述多个局部控制器中的所述相应者的所述多个分区的局部控制器的信号而锁存来自所述多个分区中的所述相应者的数据。
11.根据权利要求8所述的设备，其中所述非易失性存储器进一步包括控制器，所述控制器经配置以从所述存储器控制器接收所述存储器存取命令且确定所述多个分区的相应目标分区，所述控制器进一步经配置以将所述存储器存取命令提供到与所述目标分区相关联的所述多个局部控制器的局部控制器。
12.根据权利要求8所述的设备，其中所述非易失性存储器的所述多个局部控制器经配置以同时独立地存取所述多个分区中的相应者。
13.根据权利要求8所述的设备，其中所述存储器控制器进一步经配置以分别向所述多个分区中的所述第一分区和所述第二分区提供所述第一类型的连续第五存储器存取命令和第六存储器存取命令，且在提供所述第五存储器存取命令之后的最少第三时间及还在提供所述第六存储器存取命令之后的最少第四时间，提供所述第二类型的第七存储器存取命令。
14.一种用于同时存取存储器的不同分区的方法，其包括：
根据第一存储器存取命令及第二存储器存取命令的相应分时规则，在非易失性存储器的控制器处接收所述第一存储器存取命令及所述第二存储器存取命令；
确定用于所述第一存储器存取命令的所述非易失性存储器的第一目标分区及用于所述第二存储器存取命令的所述非易失性存储器的第二目标分区；
将第一类型的所述第一存储器存取命令提供到耦合到所述第一目标分区的所述非易失性存储器的第一局部控制器；
在将所述第一存储器存取命令提供到所述第一局部控制器之后，在至少满足所述第一存储器存取命令和第三存储器存取命令之间的第一最少分时时，将不同于所述第一类型的第二类型的第三存储器存取命令提供到耦合到所述第一目标分区的所述非易失性存储器的所述第一局部控制器；
在提供所述第三存储器存取命令之后，在至少满足所述第三存储器存取命令和第四存储器存取命令之间的第二最少分时时，将所述第一类型的所述第四存储器存取命令提供到耦合到所述第一目标分区的所述非易失性存储器的所述第一局部控制器，其中所述第二最少分时不同于所述第一最少分时；
经由与第五目标分区相关联的相应局部控制器在以下情况下将第五写入存储器存取命令提供到所述第五目标分区：
经由与所述第五目标分区相关联的所述相应局部控制器将在所述第五写入存储器存取命令之前的写入存储器存取命令提供到所述第五目标分区，及
至少满足所述第五写入存储器存取命令与在所述第五写入存储器存取命令之前的所述写入存储器存取命令之间的第三最少分时；及
经由与所述第五目标分区相关联的所述相应局部控制器在以下情况下将第六写入存储器存取命令提供到所述第五目标分区：
经由与第六目标分区相关联的相应局部控制器将在所述第六写入存储器存取命令之前的写入存储器存取命令提供到所述第六目标分区，及
至少满足所述第六写入存储器存取命令与在所述第六写入存储器存取命令之前的所述写入存储器存取命令之间的第四最少分时，其中所述第四最少分时不同于所述第三最少分时，使得在将所述第六写入存储器存取命令提供到所述第五目标分区时，在所述第六个目标分区处同时处理在所述第六写入存储器存取命令之前的所述写入存储器存取命令。
15.根据权利要求14所述的方法，其中所述第一存储器存取命令为写入命令，所述方法进一步包括：
在所述控制器处接收写入数据；及
经由数据总线将所述写入数据提供到所述非易失性存储器的第一数据缓冲器，其中所述第一数据缓冲器耦合到所述第一目标分区，其中执行所述第一存储器存取命令包括将所述写入数据写入到所述第一目标分区。
16.根据权利要求15所述的方法，其中所述第二存储器存取命令为读取命令，其中执行所述第二存储器存取命令包括将来自所述第二分区的读取数据锁存于耦合到所述第二目标分区的所述非易失性存储器的第二数据缓冲器处。
17.根据权利要求14所述的方法，其进一步包括：在将所述第一存储器存取命令提供到所述第一局部控制器前，确定所述第一局部控制器是否已完成执行先前存储器存取命令。
18.根据权利要求14所述的方法，其中确定用于所述第一存储器存取命令的所述非易失性存储器的所述第一目标分区是基于所述第一存储器存取命令的地址。
19.根据权利要求14所述的方法，其进一步包括：
将连续第一读取存储器存取命令和第二读取存储器存取命令分别提供到耦合到所述第一目标分区的所述非易失性存储器的所述第一局部控制器和耦合到所述第二目标分区的所述非易失性存储器的所述第二局部控制器；
在提供所述第一读取存储器存取命令和所述第二读取存储器存取命令之后，在满足所述第一读取存储器存取命令和第一写入存储器存取命令之间的至少第三最少分时，且还满足所述第二读取存储器存取命令和所述第一写入存储器存取命令之间的至少第四最少分时时，将所述第一写入存储器存取命令提供到所述非易失性存储器。
20.一种用于同时存取存储器的不同分区的方法，其包括：
将第一存储器存取命令提供到非易失性存储器；
确定自提供所述第一存储器存取命令以来所逝去的时间是否满足与第二存储器存取命令及所述第一存储器存取命令相关联的分时规则；
响应于满足所述分时规则而将所述第二存储器存取命令提供到所述非易失性存储器；
将第一类型的第三存储器存取命令提供到所述非易失性存储器以存取所述第一目标分区；
基于在所述第三存储器存取命令之后的不同于所述第一类型的第二类型的第四存储器存取命令来确定自提供所述第三存储器存取命令以来所逝去的时间是否满足第一最少分时以存取所述第一目标分区；
响应于满足所述第一最少分时，将所述第四存储器存取命令提供到所述非易失性存储器；
将所述第二类型的第五存储器存取命令提供到所述非易失性存储器以存取第一目标分区；
基于在所述第五存储器存取命令之后的所述第一类型的第六存储器存取命令来确定自提供所述第五存储器存取命令以来所逝去的时间是否满足第二最少分时以存取所述第一目标分区；
响应于满足所述第二最少分时，将所述第六存储器存取命令提供到所述非易失性存储器，其中所述第一最少分时不同于所述第二最少分时；
经由与第七目标分区相关联的相应局部控制器在以下情况下将第七写入存储器存取命令提供到所述第七目标分区：
经由与所述第七目标分区相关联的所述相应局部控制器将在所述第七写入存储器存取命令之前的写入存储器存取命令提供到所述第七目标分区，及
至少满足所述第七写入存储器存取命令与在所述第七写入存储器存取命令之前的所述写入存储器存取命令之间的第三最少分时；及
经由与所述第七目标分区相关联的所述相应局部控制器在以下情况下将第八写入存储器存取命令提供到所述第七目标分区：
经由与第八目标分区相关联的相应局部控制器将在所述第八写入存储器存取命令之前的写入存储器存取命令提供到所述第八目标分区，及
至少满足所述第八写入存储器存取命令与在所述第八写入存储器存取命令之前的所述写入存储器存取命令之间的第四分时，其中所述第四分时不同于所述第三分时，使得在将所述第八写入存储器存取命令提供到所述第七目标分区时，在所述第八目标分区处同时处理所述第八写入存储器存取命令之前的所述写入存储器存取命令。
21.根据权利要求20所述的方法，其中所述第一目标分区及所述第二目标分区为相同分区。
22.根据权利要求20所述的方法，其进一步包括：确定与所述第一存储器存取命令相关联的第一命令类型及与所述第二存储器存取命令相关联的第二命令类型，其中所述分时规则是进一步基于所述第一命令类型及所述第二命令类型。
23.根据权利要求20所述的方法，其进一步包括：同时执行所述第一目标分区处的所述第一存储器存取命令及所述第二目标分区处的所述第二存储器存取命令。
24.根据权利要求21所述的方法，其进一步包括：
将所述第一类型的连续第七存储器存取命令和第八存储器存取命令提供到所述非易失性存储器以分别存取所述第一目标分区和所述第二目标分区；
基于在所述第七存储器存取命令之后的所述第二类型的第九存储器存取命令来确定自提供所述第七存储器存取命令以来所逝去的时间是否满足第三最少分时；
基于在所述第八存储器存取命令之后的所述第二类型的所述第九存储器存取命令来确定自提供所述第八存储器存取命令以来所逝去的时间是否满足第四最少分时；
响应于满足所述第三最少分时和所述第四最少分时，将所述第九存储器存取命令提供到所述非易失性存储器。
CN201680081702.4A 2016-01-11 2016-12-28 用于同时存取非易失性存储器的多个分区的设备和方法 Active CN108701081B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/992,979 2016-01-11
US14/992,979 US10719237B2 (en) 2016-01-11 2016-01-11 Apparatuses and methods for concurrently accessing multiple partitions of a non-volatile memory
PCT/US2016/068834 WO2017123413A1 (en) 2016-01-11 2016-12-28 Apparatuses and methods for concurrently accessing multiple partitions of a non-volatile memory

Publications (2)

Publication Number Publication Date
CN108701081A CN108701081A (zh) 2018-10-23
CN108701081B true CN108701081B (zh) 2022-06-21

Family

ID=59275818

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680081702.4A Active CN108701081B (zh) 2016-01-11 2016-12-28 用于同时存取非易失性存储器的多个分区的设备和方法

Country Status (8)

Country Link
US (3) US10719237B2 (zh)
EP (1) EP3403184B1 (zh)
JP (2) JP6918805B2 (zh)
KR (1) KR102152281B1 (zh)
CN (1) CN108701081B (zh)
SG (1) SG11201805819RA (zh)
TW (1) TWI629686B (zh)
WO (1) WO2017123413A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10719237B2 (en) 2016-01-11 2020-07-21 Micron Technology, Inc. Apparatuses and methods for concurrently accessing multiple partitions of a non-volatile memory
US10509592B1 (en) 2016-07-26 2019-12-17 Pavilion Data Systems, Inc. Parallel data transfer for solid state drives using queue pair subsets
US10642741B2 (en) * 2017-02-06 2020-05-05 International Business Machines Corporation Accessing tables with heterogeneous partitions
KR102469958B1 (ko) * 2017-10-27 2022-11-25 삼성전자주식회사 블록 주소 없이 액세스되는 불휘발성 메모리 장치 및 그 동작 방법
US20190243787A1 (en) * 2018-02-05 2019-08-08 Micron Technology, Inc. Memory Systems having Controllers Embedded in Packages of Integrated Circuit Memory
US11416395B2 (en) 2018-02-05 2022-08-16 Micron Technology, Inc. Memory virtualization for accessing heterogeneous memory components
US10782908B2 (en) 2018-02-05 2020-09-22 Micron Technology, Inc. Predictive data orchestration in multi-tier memory systems
US11099789B2 (en) 2018-02-05 2021-08-24 Micron Technology, Inc. Remote direct memory access in multi-tier memory systems
US20210406410A1 (en) * 2018-12-21 2021-12-30 Micron Technology, Inc. Method and device to ensure a secure memory access
US10852949B2 (en) 2019-04-15 2020-12-01 Micron Technology, Inc. Predictive data pre-fetching in a data storage device
CN112035053A (zh) * 2019-06-04 2020-12-04 华邦电子股份有限公司 存储器存储装置及其运作方法
DE102019213998A1 (de) * 2019-09-13 2021-03-18 Airbus Defence and Space GmbH Prozessorsystem mit speicherverschränkung und zugriffsverfahren auf speicherverschränkte speicherbänke
JP2021174565A (ja) 2020-04-24 2021-11-01 キオクシア株式会社 半導体記憶装置
US11137920B1 (en) * 2020-04-30 2021-10-05 Micron Technology, Inc. Storing zones in a zone namespace on separate planes of a multi-plane memory device
TWI743859B (zh) * 2020-06-30 2021-10-21 旺宏電子股份有限公司 記憶體裝置、電子裝置及與其相關的讀取方法
CN114816652A (zh) * 2021-01-29 2022-07-29 上海阵量智能科技有限公司 命令处理装置以及方法、电子设备、以及计算机存储介质
DE102021107045A1 (de) 2021-03-10 2022-09-15 Elmos Semiconductor Se Rechnersystem für eine Motorsteuerung mit einem Programmspeicher und einem Datenspeicher
US11461366B1 (en) 2021-10-20 2022-10-04 Bnsf Railway Company System and method for data pruning via dynamic partition management
KR20230082377A (ko) 2021-12-01 2023-06-08 삼성전자주식회사 메모리 컨트롤러 및 메모리 시스템
CN115454330A (zh) * 2022-08-03 2022-12-09 中勍科技股份有限公司 一种并行管理多个ssd读写的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009510657A (ja) * 2005-09-30 2009-03-12 モサイド・テクノロジーズ・インコーポレーテッド 出力制御部を備えたメモリ
CN101467214A (zh) * 2006-05-17 2009-06-24 美光科技公司 用于在多nand快闪存储器装置的共同操作期间降低峰值功率消耗的设备及方法
CN103942151A (zh) * 2014-04-10 2014-07-23 深圳市硅格半导体有限公司 闪存的数据存储方法及装置
CN104111894A (zh) * 2014-07-17 2014-10-22 记忆科技(深圳)有限公司 提升多分区顺序读写性能的方法及其系统

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5822251A (en) * 1997-08-25 1998-10-13 Bit Microsystems, Inc. Expandable flash-memory mass-storage using shared buddy lines and intermediate flash-bus between device-specific buffers and flash-intelligent DMA controllers
US6707743B2 (en) * 1998-10-01 2004-03-16 Monolithic System Technology, Inc. Method and apparatus for completely hiding refresh operations in a DRAM device using multiple clock division
US7827348B2 (en) * 2000-01-06 2010-11-02 Super Talent Electronics, Inc. High performance flash memory devices (FMD)
US6553472B2 (en) * 2001-01-12 2003-04-22 Sun Microsystems, Inc. Method for programming clock delays, command delays, read command parameter delays, and write command parameter delays of a memory controller in a high performance microprocessor
US7500075B1 (en) * 2001-04-17 2009-03-03 Rambus Inc. Mechanism for enabling full data bus utilization without increasing data granularity
JP4256600B2 (ja) 2001-06-19 2009-04-22 Ｔｄｋ株式会社 メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム及びフラッシュメモリの制御方法
ITRM20010529A1 (it) 2001-08-31 2003-02-28 Micron Technology Inc Interfaccia di utilizzatore di comando per memoria a ripartizione multipla.
US6678204B2 (en) * 2001-12-27 2004-01-13 Elpida Memory Inc. Semiconductor memory device with high-speed operation and methods of using and designing thereof
ITTO20021035A1 (it) 2002-11-29 2004-05-30 St Microelectronics Srl Dispositivo di memoria non volatile a lettura e scrittura simulante.
US8233322B2 (en) 2003-10-10 2012-07-31 Micron Technology, Inc. Multi-partition memory with separated read and algorithm datalines
US7519788B2 (en) * 2004-06-04 2009-04-14 Micron Technology, Inc. System and method for an asynchronous data buffer having buffer write and read pointers
US7464225B2 (en) * 2005-09-26 2008-12-09 Rambus Inc. Memory module including a plurality of integrated circuit memory devices and a plurality of buffer devices in a matrix topology
US7447848B2 (en) * 2006-01-04 2008-11-04 Barry Wagner Memory device row and/or column access efficiency
US8935302B2 (en) 2006-12-06 2015-01-13 Intelligent Intellectual Property Holdings 2 Llc Apparatus, system, and method for data block usage information synchronization for a non-volatile storage volume
JP5103663B2 (ja) * 2007-09-27 2012-12-19 ルネサスエレクトロニクス株式会社 メモリ制御装置
US7782703B2 (en) * 2008-02-01 2010-08-24 Qimonda North America Corp. Semiconductor memory having a bank with sub-banks
JP5317657B2 (ja) 2008-12-04 2013-10-16 三洋電機株式会社 画像表示装置
JP5420648B2 (ja) 2009-05-22 2014-02-19 株式会社日立製作所 半導体装置
US20100318720A1 (en) 2009-06-16 2010-12-16 Saranyan Rajagopalan Multi-Bank Non-Volatile Memory System with Satellite File System
US8447908B2 (en) * 2009-09-07 2013-05-21 Bitmicro Networks, Inc. Multilevel memory bus system for solid-state mass storage
US8543758B2 (en) * 2011-05-31 2013-09-24 Micron Technology, Inc. Apparatus including memory channel control circuit and related methods for relaying commands to logical units
US8700879B2 (en) 2011-08-31 2014-04-15 Micron Technology, Inc. Concurrent memory operations
US8593866B2 (en) * 2011-11-11 2013-11-26 Sandisk Technologies Inc. Systems and methods for operating multi-bank nonvolatile memory
US8699277B2 (en) 2011-11-16 2014-04-15 Qualcomm Incorporated Memory configured to provide simultaneous read/write access to multiple banks
KR101903095B1 (ko) 2011-11-21 2018-10-02 삼성전자주식회사 불휘발성 메모리 장치 및 불휘발성 메모리 장치를 제어하는 컨트롤러의 동작 방법
US9396101B2 (en) * 2012-06-12 2016-07-19 International Business Machines Corporation Shared physical memory protocol
CN103176750B (zh) * 2013-02-27 2016-01-20 武汉虹旭信息技术有限责任公司 基于交错时间分区的移动互联网数据存储系统及其方法
JP2014164789A (ja) * 2013-02-27 2014-09-08 Toshiba Corp 半導体記憶装置
US20140289446A1 (en) * 2013-03-21 2014-09-25 Kabushiki Kaisha Toshiba Memory system and memory
TWI573148B (zh) * 2013-08-02 2017-03-01 東芝股份有限公司 A controller, a memory system, and a memory device
SG11201507090PA (en) 2013-08-19 2015-10-29 Toshiba Kk Memory system
US9293188B2 (en) * 2014-02-03 2016-03-22 Advanced Micro Devices, Inc. Memory and memory controller for high reliability operation and method
US9384831B2 (en) * 2014-05-29 2016-07-05 Intel Corporation Cross-point memory single-selection write technique
TWI554944B (zh) * 2014-06-20 2016-10-21 慧榮科技股份有限公司 快閃記憶體控制裝置、快閃記憶體控制系統以及快閃記憶體控制方法
US9691452B2 (en) 2014-08-15 2017-06-27 Micron Technology, Inc. Apparatuses and methods for concurrently accessing different memory planes of a memory
US9607672B2 (en) * 2014-11-14 2017-03-28 Cavium, Inc. Managing skew in data signals with adjustable strobe
KR102424702B1 (ko) * 2015-11-19 2022-07-25 삼성전자주식회사 불휘발성 메모리 모듈 및 이를 포함하는 전자 장치
US10719237B2 (en) 2016-01-11 2020-07-21 Micron Technology, Inc. Apparatuses and methods for concurrently accessing multiple partitions of a non-volatile memory

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009510657A (ja) * 2005-09-30 2009-03-12 モサイド・テクノロジーズ・インコーポレーテッド 出力制御部を備えたメモリ
CN101467214A (zh) * 2006-05-17 2009-06-24 美光科技公司 用于在多nand快闪存储器装置的共同操作期间降低峰值功率消耗的设备及方法
CN103942151A (zh) * 2014-04-10 2014-07-23 深圳市硅格半导体有限公司 闪存的数据存储方法及装置
CN104111894A (zh) * 2014-07-17 2014-10-22 记忆科技(深圳)有限公司 提升多分区顺序读写性能的方法及其系统

Also Published As

Publication number Publication date
EP3403184A4 (en) 2019-09-04
US20170199666A1 (en) 2017-07-13
EP3403184B1 (en) 2023-11-08
TW201732830A (zh) 2017-09-16
WO2017123413A1 (en) 2017-07-20
KR20180094128A (ko) 2018-08-22
US11354040B2 (en) 2022-06-07
JP2019505910A (ja) 2019-02-28
JP6918805B2 (ja) 2021-08-11
US20200341635A1 (en) 2020-10-29
JP7240452B2 (ja) 2023-03-15
US11768603B2 (en) 2023-09-26
CN108701081A (zh) 2018-10-23
SG11201805819RA (en) 2018-08-30
JP2021168203A (ja) 2021-10-21
KR102152281B1 (ko) 2020-10-27
TWI629686B (zh) 2018-07-11
US20220261151A1 (en) 2022-08-18
EP3403184A1 (en) 2018-11-21
US10719237B2 (en) 2020-07-21

Similar Documents

Publication Publication Date Title
CN108701081B (zh) 用于同时存取非易失性存储器的多个分区的设备和方法
US11955204B2 (en) Apparatuses and methods for concurrently accessing different memory planes of a memory
US10248592B2 (en) Interrupted write operation in a serial interface memory with a portion of a memory address
US9741425B2 (en) Memory device and memory system including the memory device
JP2023018104A (ja) バンク割り当てを備えたマルチポート不揮発性メモリデバイスおよび関連するシステムおよび方法
US11550717B2 (en) Apparatuses and methods for concurrently accessing different memory planes of a memory

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant