JP2019505910A - 不揮発性メモリの複数区画の同時アクセスのための装置及び方法 - Google Patents

不揮発性メモリの複数区画の同時アクセスのための装置及び方法 Download PDF

Info

Publication number
JP2019505910A
JP2019505910A JP2018535296A JP2018535296A JP2019505910A JP 2019505910 A JP2019505910 A JP 2019505910A JP 2018535296 A JP2018535296 A JP 2018535296A JP 2018535296 A JP2018535296 A JP 2018535296A JP 2019505910 A JP2019505910 A JP 2019505910A
Authority
JP
Japan
Prior art keywords
memory access
memory
access command
command
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018535296A
Other languages
English (en)
Other versions
JP6918805B2 (ja
Inventor
サンダラム，ラジェシュ
カウ，デーチャン
ダブリュ． ジュングロス，オーウェン
ダブリュ． ジュングロス，オーウェン
チュウ，ダニエル
ダブリュ． ヅァン，レイモンド
ダブリュ． ヅァン，レイモンド
カワミ，シェコウフェ
Original Assignee
マイクロン テクノロジー，インク．
マイクロン テクノロジー，インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー，インク．, マイクロン テクノロジー，インク． filed Critical マイクロン テクノロジー，インク．
Publication of JP2019505910A publication Critical patent/JP2019505910A/ja
Priority to JP2021120142A priority Critical patent/JP7240452B2/ja
Application granted granted Critical
Publication of JP6918805B2 publication Critical patent/JP6918805B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1042—Read-write modes for single port memories, i.e. having either a random port or a serial port using interleaving techniques, i.e. read-write of one part of the memory while preparing another part
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Memory System (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

メモリの異なる区画のマルチスレッド、同時アクセスを実行するための装置及び方法が本明細書に開示される。例示的装置は、複数の区画を含む不揮発性メモリアレイを含んでもよく、各々は、個々の複数のメモリセルを含んでもよい。装置は、個別のメモリアクセスコマンドを受信することに応じて個別のメモリアクセスコマンドを実行するために複数の区画の内の個別の１つに独立且つ同時にアクセスするように各々構成された複数のローカルコントローラを更に含んでもよい。例示的装置は、複数のメモリアクセスコマンドを受信し、複数のメモリアクセスコマンド毎に個別の目標区画を決定するように構成されたコントローラを更に含んでもよい。コントローラは、個別の目標区画と関連する複数のローカルコントローラの内のローカルコントローラに複数のメモリアクセスコマンドの各々を供給するように更に構成されてもよい。【選択図】図３

Description

メモリは、ポータブルストレージデバイス、ソリッドステートドライブ、音楽プレーヤ、カメラ、電話、無線装置、表示装置、チップセット、セットトップボックス、ゲームシステム、車両、及び電気製品を含むがそれらに限定されないコンピュータ又はその他の装置等の様々な装置に提供され得る。揮発性メモリ（例えば、ダイナミックランダムアクセスメモリ（ＤＲＡＭ））及び不揮発性メモリ（例えば、フラッシュメモリ、相変化メモリ等）を含む色々な種類のメモリがある。
不揮発性メモリでは、メモリアレイは区画に分割されてもよい。メモリを区画に分割することは、メモリアクセス動作中のアクセスのために行又は列を小さな部分に解体し得る。しかしながら、現在のメモリアーキテクチャは、一度にメモリの単一の区画のみにアクセス可能であり得る。
メモリの異なる区画のマルチスレッド、同時アクセスを実行するための装置及び方法が本明細書に開示される。開示の一側面では、装置は、複数の区画を含む不揮発性メモリアレイを含んでもよい。複数の区画の各々は、個別の複数のメモリセルを含んでもよい。装置は、個別のメモリアクセスコマンドの受信に応じて複数のメモリアクセスコマンドの内の個別のメモリアクセスコマンドを実行するために、複数の区画の内の個別の１つに独立且つ同時にアクセスするように各々構成された複数のローカルコントローラを更に含む。例示的装置は、複数のメモリアクセスコマンドを受信し、該複数のメモリアクセスコマンド毎に複数の区画の内の個別の目標区画を決定するように構成されたコントローラを更に含んでもよい。該コントローラは、複数のメモリアクセスコマンド各々を個別の目標区画と関連する複数のローカルコントローラの内のローカルコントローラに提供するように更に構成されてもよい。
別の側面では、装置は不揮発性メモリ及びメモリコントローラを含む。不揮発性メモリは、複数の区画と複数のローカルコントローラとを含み、複数のローカルコントローラの各々は、複数の区画の内の個別の１つに独立してアクセスするように構成され、複数の区画の各々は、個別の複数のメモリセルを含む。メモリコントローラは、メモリアクセスコマンドの分離タイミング規則に従ってメモリアクセスコマンドを不揮発性メモリに提供するように構成され、メモリコントローラは、第１の種類の第１のメモリアクセスコマンドを複数の区画の内の第１の区画に提供する。第１の種類の第２のメモリアクセスコマンドを複数の区画の内の第１の区画に提供することに応じて、メモリコントローラは、第１のメモリアクセスコマンドの後に最小限の第１の時間を第２のメモリアクセスコマンドに提供するように構成される。第１の種類の第２のメモリアクセスコマンドを複数の区画の内の第２の区画に提供することに応じて、メモリコントローラは、第１のメモリアクセスコマンドの後に最小限の第２の時間を第２のメモリアクセスコマンドに提供するように構成される。
別の側面では、方法は、第１のメモリアクセスコマンドと第２のメモリアクセスコマンドとを不揮発性メモリのコントローラにおいて受信することと、第１のメモリアクセスコマンドに対する不揮発性メモリの第１の目標区画と第２のメモリアクセスコマンドに対する不揮発性メモリの第２の目標区画とを決定することとを含む。方法は、第１の目標区画に結合された不揮発性メモリの第１のローカルコントローラに第１のメモリアクセスコマンドを提供し、第２の目標区画に結合された不揮発性メモリの第２のローカルコントローラに第２のメモリアクセスコマンドを提供することと、第１のメモリアクセスコマンドと関連する第１の目標区画のメモリアクセスを実行することと、第１の区画のメモリアクセスの実行と同時に、第２のメモリアクセスコマンドと関連する第２の目標区画のメモリアクセスを実行することとを更に含む。
別の側面では、方法は、第１のメモリアクセスコマンドを不揮発性メモリに提供することと、第１のメモリアクセスコマンドを提供してから経過した時間が第２のメモリアクセスコマンド及び第１のメモリアクセスコマンドと関連する分離タイミング規則を満足するか否かを決定することを含み、分離タイミング規則は、第１のメモリアクセスコマンドと関連する不揮発性メモリの第１の目標区画と第２のメモリアクセスコマンドと関連する不揮発性メモリの第２の目標区画とに基づく。方法は、分離タイミング規則に適合することに応じて第２のメモリアクセスコマンドを不揮発性メモリに提供することを更に含む。
本開示の実施形態に従ったメモリを含む装置のブロック図である。 本開示の実施形態に従ったメモリのブロック図である。 本開示の実施形態に従ったメモリのブロック図である。 本開示の実施形態に従った分離タイミング規則ルックアップテーブルである。
メモリの複数区画のマルチスレッド、同時アクセスのための装置及び方法が本明細書に開示される。開示の実施形態の十分な理解を提供するために幾つかの詳細が以下に記述される。しかしながら、これらの具体的詳細なく本開示の実施形態が実施され得ることは当業者には明らかであろう。また、本明細書に記述される本開示の具体的な実施形態は例示目的で提供され、開示の範囲をこれらの具体的な実施形態に限定するのに用いるべきではない。他の例では、開示を不必要に不明確にしないために、周知の回路、制御信号、タイミングプロトコル、及びソフトウェア動作が詳細には示されていない。
図１は、本開示の実施形態に従ったメモリ１５０を含む装置１００（例えば、集積回路、メモリデバイス、メモリシステム、電子装置又はシステム、スマートフォン、タブレット、コンピュータ、サーバ等）のブロック図である。メモリ１５０は、複数の区画のマルチスレッド、同時アクセスを実行するように構成される。装置１００は、コマンド、アドレス、及びデータ（ＣＡＤ）バス１３０を介してメモリ１５０に結合されたコントローラ１１０を含んでもよい。メモリ１５０は、コマンド及び／又はアドレスをＣＡＤバス１３０を通じてコントローラ１１０から受信するように構成されてもよく、該メモリは、ＣＡＤバス１３０を通じてデータを受信及び／又はデータを提供するように構成されてもよい。
幾つかの例では、メモリ１５０は、不揮発性メモリであってもよい。不揮発性メモリの例は、ＮＡＮＤフラッシュ、ＮＯＲフラッシュ、ＰＣＭ、ＰＣＭＳ、３次元クロスポイントメモリ、ＰＲＡＭ、スタックメモリ、ＯＵＭ、ＯＵＭＳ等を含む。メモリ１５０は、複数のメモリ区画に渡って組織化されたセルのアレイを含んでもよい、メモリ区画は、複数のメモリセルページを各々のブロックが有するブロックに分割されてもよい。各ページは、アクセス線に結合されるメモリセルを含んでもよい。メモリ１５０は、２つ以上の区画のマルチスレッド、同時アクセスを実行するように構成されてもよい。メモリ１５０は、個々の区画に同時に独立してアクセスするように構成される制御回路（例えば、ローカルコントローラ及びデータバッファ）を含んでもよい。例えば、メモリ１５０は、ＣＡＤバス１３０からメモリアクセスコマンド（例えば、コマンド、アドレス、及びデータ情報）を受信し、該コマンド及びアドレス情報を目標区画と関連するローカルコントローラに提供する内部コントローラを含んでもよい。ローカルコントローラは、メモリアクセスコマンドと関連するデータを目標区画と関連するデータバッファへ送ってもよい。内部コントローラは、以前に受信されたメモリアクセスコマンドが実行され続ける間にメモリアクセスコマンドを開始するように構成されてもよい。したがって、メモリアクセスコマンドは、２つ以上の異なる区画において同時に実行されてもよい。
典型的には、メモリは、後続するメモリアクセスコマンドを処理するのに先立ってメモリアクセスコマンドの処理を完了しなければならない。以前に論じたように、メモリ１５０は、制御回路（例えば、ローカルコントローラ及びデータバッファ）と関連する複数の区画に分割されてもよい。したがって、動作中、メモリ１５０は、複数の区画及び制御回路を活用することによって、複数のメモリアクセスコマンドスレッドをコントローラ１１０から受信して同時に処理するように構成されてもよい。例えば、コントローラ１１０は、メモリ１５０の第１の区画に向けられた第１のメモリアクセスコマンド（例えば、第１のコマンド、第１のアドレス、及び／又は第１のデータ）をＣＡＤバス１３０を介して提供してもよい。第１のメモリアクセスコマンドは、例えば、読み出しコマンド及びアドレス、書き込みコマンド、アドレス、及び書き込みデータ、又はその他のメモリアクセスコマンドを含んでもよい。メモリ１５０は、第１のメモリアクセスコマンドを受信して処理を開始してもよい。第１のメモリコマンドがメモリ１５０の第１の区画で処理されながら、コントローラ１１０は、メモリ１５０の第２の区画に向けられた第２のメモリアクセスコマンドをＣＡＤバス１３０を介して発行してもよい。メモリ１５０は、第１の区画による第１のメモリアクセスコマンドの処理と同時に、第２の区画での第２のメモリアクセスコマンドの処理を開始してもよい。
メモリ１５０の内部コントローラは、メモリ１５０の目標区画を決定してもよく、該目標区画と関連する制御回路にメモリアクセスコマンド情報を提供してもよい。幾つかの実施形態では、メモリ１５０の内部コントローラは、目標区画を決定するために、第１のメモリアクセスコマンドと関連するアドレスを用いてもよい。したがって、一例では、内部コントローラは、第１のメモリアクセスコマンドを実行するために、第１の区画と関連する第１のローカルコントローラに第１のメモリアクセスコマンドを提供してもよい。更に、内部コントローラは、第２のメモリアクセスコマンドを実行するために、第２の区画と関連する第２のローカルコントローラに第２のメモリアクセスコマンドを提供してもよい。第１又は第２のメモリアクセスコマンドの何れか又は両方が書き込みコマンドである場合、内部コントローラは、関連するデータを第１又は第２のデータバッファに夫々提供してもよい。
個別のデータ／コマンドバス上での衝突、又は個別のデータバッファ若しくはローカルコントローラでのデータの破損を避けるために、コントローラ１１０は、メモリアクセスコマンド間の分離タイミングを支配するタイミング規則を実装してもよい。該タイミングは、各々に対する目標区画と共に、現在及び以前のコマンドに対するメモリアクセスコマンドの種類（例えば、読み出し対書き込み）に基づいてもよい。例えば、異なる区画に向けられた連続した読み出しコマンドに対する分離タイミング規則は、第１の区画への書き込みコマンドに続く第２の区画への読み出しコマンドに対する分離タイミング規則とは異なってもよい。
メモリアクセスコマンドに対するタイミング分離規則に従い、複数の同時メモリアクセスレッドを促進するメモリ１５０に制御回路を含むことによって、データスループットは、単一のメモリアクセスコマンドを一度に処理することのみ可能であるメモリと比較して増加できる。
図２は、本発明の実施形態に従ったメモリデバイス２００を含む装置を示す。メモリデバイス２００は、データを格納するように構成される複数のメモリセルを備えたメモリアレイ２８０を含む。メモリセルは、様々な信号線、ワード線（ＷＬ）、及び／又はビット線（ＢＬ）の使用を通じて該アレイにアクセスされ得る。メモリセルは、ＮＡＮＤ若しくはＮＯＲフラッシュセル、相変化メモリセル等の不揮発性メモリセルであってもよく、又は概して任意のタイプのメモリセルであってもよい。メモリアレイ２８０のメモリセルは、メモリアレイアーキテクチャに配置され得る。例えば、一実施形態では、メモリセルは、３次元クロスポイントアーキテクチャに配置される。その他の実施形態では、その他のメモリアレイアーキテクチャ、例えば、とりわけ、シングルレベルクロスポイントアーキテクチャが用いられてもよい。メモリセルは、データの１ビットに対するデータを格納するように構成されたシングルレベルセルであってもよい。メモリセルはまた、データの２ビット以上に対するデータを格納するように構成されたマルチレベルセルであってもよい。メモリ２００は、図１のメモリ１５０中に実装されてもよい。幾つかの例では、アレイ２８０は、複数の区画に分離されてもよい。
データストローブ信号ＤＱＳがデータストローブバス（図示せず）を通じて伝送されてもよい。ＤＱＳ信号は、メモリデバイス２００への又はメモリデバイス２００からのデータの転送のためのタイミング情報を提供するために使用されてもよい。入出力バス２２８は、データ信号、アドレス情報信号、及びその他の信号を入出力バス２２８と内部データバス２２２及び／又は内部アドレスバス２２４との間で送付する内部コントローラ２６０に結合される。内部アドレスバス２２４は、内部コントローラ２６０によってアドレス情報を提供されてもよい。内部アドレスバス２２４は、ブロック行アドレス信号を行デコーダ２４０に提供してもよく、列アドレス信号を列デコーダ２５０に提供してもよい。行デコーダ２４０及び列デコーダ２５０は、メモリ動作、例えば、読み出し及び書き込み動作のためのメモリセルのブロックを選択するために用いられてもよい。行デコーダ２４０及び／又は列デコーダ２５０は、メモリアレイ２８０中の１つ以上の信号線に基礎信号を提供するように構成された１つ以上の信号線ドライバを含んでもよい。入出力制御回路２２０は、メモリデバイス２００に提供された読み出しステータスコマンドに応じてステータスビットを格納するように構成されるステータスレジスタを含む。ステータスビットは、メモリ及びその動作の様々な側面のステータス条件を示すための個別の値を有してもよい。内部コントローラ２６０は、ステータス条件の変更としてステータスビットを更新してもよい。
内部コントローラ２６０はまた、メモリデバイス２００の動作を制御するために外部又は内部の何れかから多数の制御信号２３８を受信してもよい。制御信号２３８及び入出力バス２２８は、図１のＣＡＤバス１３０等、一体化したコマンド、アドレス、データバス上で受信されてもよい。制御信号２３８は、任意の適切なインタフェースプロトコルで実装されてもよい。例えば、制御信号２３８は、ダイナミックランダムアクセスメモリ及びフラッシュメモリ（例えば、ＮＡＮＤフラッシュ）でよく見られるようなピンベースであってもよく、又はオペコードベースであってもよい。例示的制御信号２３８は、クロック信号、読み出し／書き込み信号、クロックイネーブル信号等を含む。内部コントローラ２６０は、個々の区画を並列に独立してアクセス可能な行デコーダ２４０、列デコーダ２５０、及びデータ入出力回路２７０を用いて、アレイ２８０の異なる区画への複数の同時メモリアクセススレッドを開始してもよい。例えば、内部コントローラ２６０は、メモリアクセスコマンド（例えば、コマンド、アドレス、及び／又はデータ情報）を連続して受信してもよく、連続して受信したメモリアクセスコマンドの実行を開始するために列デコーダ２５０、行デコーダ２４０、及びデータ入出力回路２７０に信号を提供しても（例えば、送っても）よい。幾つかの実施形態では、列デコーダ２５０、行デコーダ２４０、及びデータ入出力回路２７０へのメモリアクセスコマンドと関連する信号の提供のタイミングは、メモリアクセスコマンドの種類に基づいてもよく、且つ目標区画がメモリアクセスコマンド動作を現在実行しているか否かに基づいてもよい。
内部コントローラ２６０は、内部コントローラ２６０によって受信された信号を格納するコマンドレジスタを含んでもよい。内部コントローラ２６０は、内部制御信号をメモリデバイス２００の様々な回路に提供するように構成されてもよい。例えば、メモリアクセスコマンド（例えば、読み出し、書き込み）を受信することに応じて、内部コントローラ２６０は、メモリアクセス動作を実行するために様々なメモリアクセス回路を制御するための内部制御信号を提供してもよい。様々なメモリアクセス回路は、メモリアクセス動作中使用されてもよく、行及び列デコーダ、電荷ポンプ回路、信号線ドライバ、データ及びキャッシュレジスタ、入出力回路、並びにその他等の回路を一般的に含んでもよい。
データ入出力回路２７０は、内部コントローラ２６０から受信した信号に基づいて内部コントローラ２６０とメモリアレイ２８０との間のデータ転送を促進にするように構成された１つ以上の回路を含む。様々な実施形態では、データ入出力回路２７０は、１つ以上のレジスタ、バッファ、及びメモリアレイ２８０と内部コントローラ２６０とのデータ転送を管理するためのその他の回路を含んでもよい。一実施形態では、データ入出力回路２７０は、メモリアレイ２８０の区画毎に分離データバッファを含んでもよい。例示的な書き込み動作では、内部コントローラ２６０は、書き込まれるデータを入出力バス２２８を通じて受信し、該データを内部データバス２２２を介してデータ入出力回路２７０に提供する。データ入出力回路２７０は、行デコーダ２４０及び列デコーダ２５０によって特定された位置で、内部コントローラ２６０によって提供された制御信号に基づいてメモリアレイ２８０にデータを書き込む。読み出し動作中、データ入出力回路２７０は、行デコーダ２４０及び列デコーダ２５０によって特定されたアドレスで、内部コントローラ２６０によって提供された制御信号に基づいてメモリアレイ２８０からデータを読み出す。データ入出力回路２７０は、読み出したデータを内部データバス２２２を介して内部コントローラ２６０に提供する。内部コントローラ２６０は、読み出したデータを入出力バス２２８上にその後提供する。幾つかの例では、アレイ２８０の区画毎に、データ入出力回路２７０は、アレイ２８０の個別の区画からデータを独立して受信し又は該区画にデータを提供するために用いられ得る制御されたデータバッファを独立して含んでもよい。
図３は、本開示の実施形態に従って複数のメモリ区画に同時アクセスするように構成されたメモリ３００の一部を示す。メモリ３００は、外部コントローラ（例えば、図１のコントローラ１１０）からの受信されたメモリアクセスコマンドを処理するための内部コントローラ３６０と、複数の区画３７２（０）〜３７２（Ｎ）を含むメモリアレイとを含む。区画３７２（０）〜３７２（Ｎ）の各々は、個別の複数のメモリセルを含んでもよい。区画３７２（０）〜３７２（Ｎ）は、異なる区画３７２（０）〜３７２（Ｎ）のマルチスレッド、同時アクセスを促進するために、個別のローカルコントローラ３７４（０）〜３７４（Ｎ）及び個別のデータバッファ３７６（０）〜３７６（Ｎ）に各々結合されてもよい。“Ｎ”の値は正であって、ゼロではない数字であってもよい。メモリ３００は、図１のメモリ１５０及び／又は図２のメモリ２００中に実装されてもよい。メモリセルは、不揮発性メモリセルであってもよく、又は概して任意の種類のメモリセルであってもよい。
内部コントローラ３６０は、データブロック３６４に結合されたデータ入出力インタフェース３６２と、コマンドＵＩブロック３６８に結合されたコマンド／アドレスインタフェース３６６とを含んでもよい。データ入出力インタフェース３６２は、（例えば、書き込みアクセスコマンドに応じて）外部コントローラから受信したデータをデータブロック３６４に提供してもよく、（例えば、読み出しアクセスコマンドに応じて）データブロック３６４から受信したデータを外部コントローラに提供してもよい。データブロック３６４は、コマンドＵＩブロック３６８からの信号を制御することに応じて、データバス３９０を介してデータバッファ３７６（０）〜３７６（Ｎ）に、データを提供してもよく（例えば、書き込みメモリアクセス）、データバス３９０を介してデータバッファ３７６（０）〜３７６（Ｎ）からデータを受信してもよい（例えば、読み出しデータアクセス）。
コマンド／アドレスインタフェース３６６は、外部コントローラから受信したコマンド及びアドレス情報をコマンドＵＩブロック３６８に提供してもよい。コマンドＵＩブロック３６８は、区画３７２（０）〜３７２（Ｎ）の内の目標区画を決定し、受信したコマンド及びアドレス情報をコマンド／アドレスバス３８０を介して目標区画３７２（０）〜３７２（Ｎ）と関連する３７４（０）〜３７４（Ｎ）に提供してもよい。
区画３７２（０）〜３７２（Ｎ）は、ローカルコントローラ３７４（０）〜３７４（Ｎ）によるメモリアクセス動作中に各々独立してアクセス可能であってもよい。例えば、メモリアクセス動作中、区画３７２（０）は、区画３７２（１）とは無関係にアクセスされてもよい。区画３７２（０）〜３７２（Ｎ）の各々は、個別の区画３７２（０）〜３７２（Ｎ）のメモリアクセスを実行するように構成される個別のローカルコントローラ３７４（０）〜３７４（Ｎ）に結合されてもよい。ローカルコントローラ３７４（０）〜３７４（Ｎ）の各々は、読み出しアクセス又は書き込みアクセス等のメモリアクセス動作を実行するために、個別のセンスアンプ、（例えば、メモリアクセスの種類に基づいてアルゴリズムにアクセスして実行する）シーケンサ、及びドライバ回路（例えば、電圧又は電流ドライバ回路）を含んでもよい。センスアンプは、メモリアクセスコマンドの実行中にデータを感知するように構成されてもよい。シーケンサは、メモリアクセスコマンドと関連するアルゴリズムを実行するように構成されてもよい。ドライバ回路は、区画のアクセス線に沿った電圧を駆動するように構成されてもよい。各区画３７２（０）〜３７２（Ｎ）はまた、個別のデータバッファ３７６（０）〜３７６（Ｎ）に結合されてもよい。データバッファ３７６（０）〜３７６（Ｎ）は、個別の区画３７２（０）〜３７２（Ｎ）にデータを提供し又は個別の区画３７２（０）〜３７２（Ｎ）からデータを受信するように構成されてもよい。データバッファ３７６（０）〜３７６（Ｎ）は、内部コントローラ３６０又は個別のローカルコントローラ３７４（０）〜３７４（Ｎ）によって制御されてもよい。個別のメモリ区画３７２（０）〜３７２（Ｎ）から受信されたデータは、データバッファ３７６（０）〜３７６（Ｎ）で夫々ラッチされてもよい。個別のデータバッファ３７６（０）〜３７６（Ｎ）によってラッチされたデータは、内部データバスを介してデータブロック３６４に提供されてもよい。
動作中、内部コントローラ３６０は、メモリアクセスコマンド（例えば、コマンド及びアドレス情報）をコマンド及びアドレスバス（図示せず）を介して受信してもよく、データをデータバス（図示せず）を介して受信してもよい。内部コントローラ３６０は、（例えば、各個別のメモリアクセスコマンドと関連するアドレス情報に少なくとも部分的に基づいて）メモリアクセスコマンド毎に区画３７２（０）〜３７２（Ｎ）の内の個別の目標区画を決定してもよく、目標区画と関連する個別のローカルコントローラ３７４（０）〜３７４（Ｎ）に各メモリアクセスコマンドを提供してもよい。内部コントローラ３６０はまた、書き込み動作中に目標区画と関連するデータバッファ３７６（０）〜３７６（Ｎ）にデータを提供してもよく、読み出し動作中にデータバッファ３７６（０）〜３７６（Ｎ）からデータを受信してもよい。
より具体的には、コマンド／アドレスインタフェース３６６は、外部コマンド及びアドレスバスからコマンド及びアドレス情報を受信してもよく、受信したコマンド及びアドレス情報をコマンドＵＩブロック３６８に提供してもよい。コマンドＵＩブロック３６８は、目標区画３７２（０）〜３７２（Ｎ）及びコマンドの種類を決定してもよい。コマンドＵＩブロック３６８は、目標区画３７２（０）〜３７２（Ｎ）に基づいてコマンド及びアドレス情報をコマンド及びアドレスバス３８０を介してローカルコントローラ３７４（０）〜３７４（Ｎ）に提供してもよい。幾つかの実施形態では、ローカルコントローラ３７４（０）〜３７４（Ｎ）へのコマンド及びアドレス情報の提供のタイミングは、コマンドの種類と、ローカルコントローラ３７４（０）〜３７４（Ｎ）がメモリアクセスコマンドを現在実行しているか否かとに基づいてもよい。コマンドＵＩブロック３６８はまた、データ入出力インタフェース３６２からデータを検索し、該データをデータバスを介してデータバッファ３７６（０）〜３７６（Ｎ）の内の１つに提供するために（例えば、書き込みアクセス）、又はデータバスを介してデータバッファ３７６（０）〜３７６（Ｎ）の内の１つからデータを検索し、検索したデータをデータ入出力インタフェース３６２に提供するために（例えば、読み出しアクセス）、コマンドの種類に基づいてデータブロック３６４に命令するための制御信号をデータブロック３６４に提供してもよい。
書き込み動作中、ローカルコントローラ３７４（０）〜３７４（Ｎ）は、関連するデータバッファ３７６（０）〜３７６（Ｎ）からのデータを関連する区画３７２（０）〜３７２（Ｎ）に書き込むためにドライバ及びシーケンサを用いてもよい。
読み出し動作中、ローカルコントローラ３７４（０）〜３７４（Ｎ）は、関連する区画３７２（０）〜３７２（Ｎ）からデータを読み出し、関連するデータバッファ３７６（０）〜３７６（Ｎ）で読み出したデータをラッチするために、センスアンプ、ドライバ、及びシーケンサを用いてもよい。ローカルコントローラ３７４（０）〜３７４（Ｎ）の各々は、関連する区画３７２（０）〜３７２（Ｎ）にアクセスするために互いに無関係に動作するように構成されてもよい。したがって、個々の区画３７２（０）〜３７２（Ｎ）は、別の区画３７２（０）〜３７２（Ｎ）のアクセスを妨げることなく同時にアクセスされてもよく、所定時間で単一の区画にアクセスするように制限されるメモリと比較してスループット及び効率を向上し得る。
以前に論じたように、分離タイミング規則は、個別のデータ／コマンドバス上での衝突、又は個別のデータバッファ若しくはローカルコントローラでのデータの破損を避けるために用いられてもよい。メモリアクセスコマンドの訂正動作及び実行は、分離タイミング規則に従うことによって管理される。更に以前に論じたように、分離タイミング規則のタイミングは、各々に対する目標区画と共に、現在及び以前のコマンドに対するメモリアクセスコマンドの種類（例えば、読み出し対書き込み）に基づいてもよい。
図４は、例示的タイミング規則を描くテーブルを提供する。例えば、同じ区画への読み出しから読み出しへのコマンドは、Ｘ１ ｎｓ分離規則を有してもよく、異なる区画への読み出しから読み出しへのコマンドは、Ｘ２ ｎｓ分離規則を有してもよい。具体例では、第１の区画への第１の読み出しコマンドは、メモリによって受信され、それ故、第１の区画と関連するローカルコントローラによって処理される。第１の区画への第２の読み出しコマンドが最も早くメモリに提供され得るのはＸ１ ｎｓである。第１の読み出しコマンドに関連するＸ１ ｎｓよりも前に第１の区画への第２読み出しコマンドを提供することは、第１の読み出しコマンドに対する動作中に読み出されたデータに誤りを生じさせるであろう。しかしながら、第２の読み出しコマンドが異なる区画へのものである場合、第１の区画への第２の読み出しコマンドが最も早くメモリに提供され得るのはＸ２ ｎｓである。一方、第１の区画への書き込みコマンドが第１の区画への読み出しコマンドに続いて提供される場合、第１の区画への第１の読み出しコマンドに続いて第１の区画への第１の書き込みコマンドが最も早く提供され得るのはＸ５ ｎｓである。時間Ｘ５は、時間Ｘ２及びＸ１とは異なってもよい。幾つかの実施形態では、時間Ｘ５は、Ｘ２及び／又はＸ１と等しくてもよい。タイミング変数Ｘ１〜Ｘ８は、例示であり、時間Ｘ２が時間Ｘ１の長さの２倍であり、又は時間Ｘ８が時間Ｘ１の長さの８倍である等、複数の関係を有することを意図しない。一般的に、同じ区画に向けられた複数の動作は、異なる区画に向けられた複数の動作よりも長い分離タイミングを有する。幾つかの例では、時間Ｘ１〜Ｘ８の幾つかは同じ値であり、他の実施形態では、時間Ｘ１〜Ｘ８は全て異なる。
各分離規則は、メモリアクセスコマンドがメモリによって受信され適切に実行されるために、コントローラ１１０によって適合されなければならない。例えば、コントローラ１１０は、第１の読み出しコマンドを第１の区画に送ってもよく、第２の読み出しコマンドを第２の区画に送ってもよい。コントローラ１１０が第１の書き込みコマンドを第１の区画に送り得るよりも前に、第１の区画への第１の読み出しコマンドに対するタイミング分離規則が適合されるべきであり、第２の区画への第２の読み出しコマンドに対するタイミング分離規則は、第１の区画への第１の書き込みコマンドを送るよりも前に同様に適合されるべきである。両タイミング分離規則が適合される場合、コントローラは、第１の書き込みコマンドをメモリ１５０に送ってもよい。タイミング分離規則は、例えば、メモリアクセスコマンドの種類毎に、メモリ１５０のアーキテクチャ及び待ち時間の特徴に基づいてもよい。
開示の具体的実施形態が説明目的で本明細書に記述されているが、開示の精神及び範囲から逸脱することなく様々な変更が行われ得ることが前述から理解されるであろう。したがて、開示は添付の請求項によることを除いて制限されない。

Claims (24)

  1. 個別の複数のメモリセルを複数の区画の各々が含む、前記複数の区画を含む不揮発性メモリアレイと、
    個別のメモリアクセスコマンドを受信することに応じて複数のメモリアクセスコマンドの内の個別のメモリアクセスコマンドを実行するために前記複数の区画の内の個別の１つに独立且つ同時にアクセスするように複数のローカルコントローラの各々が構成される、前記複数のローカルコントローラと、
    前記複数のメモリアクセスコマンドを受信し、前記複数のメモリコマンド毎に前記複数の区画の内の個別の目標区画を決定するように構成されたコントローラであって、前記個別の目標区画と関連する前記複数のローカルコントローラの内のローカルコントローラに前記複数のメモリアクセスコマンドの各々を提供するように更に構成された前記コントローラと
    を含む、装置。
  2. 前記複数のローカルコントローラの内のローカルコントローラは、
    前記メモリアクセスコマンドの実行中にデータを感知するように構成された個別のセンスアンプと、
    アクセス線に沿って電圧を駆動するように構成された個別のドライバと、
    前記アクセスコマンドと関連するアルゴリズムを実行するように構成された個別のシーケンサと
    を含む、請求項１に記載の装置。
  3. 前記コントローラは、前記複数のメモリアクセスコマンド毎にメモリアクセスコマンドの種類と前記複数の区画の内の前記個別の目標区画とを決定するように構成されたコマンド及びアドレスユーザインタフェース回路を含む、請求項１に記載の装置。
  4. 前記コントローラは、前記複数のメモリアクセスコマンドの各々をメモリコントローラから受信し、前記複数のメモリアクセスコマンドの各々を前記コマンド及びアドレスユーザインタフェース回路に提供するように構成されたコマンド及びアドレスインタフェース回路を更に含む、請求項３に記載の装置。
  5. 前記複数の区画の内の個別の１つからデータを独立且つ同時に受信し、又は前記複数の区画の内の個別の１つにデータを提供するように複数のデータバッファの各々が構成される、前記複数のデータバッファを更に含む、請求項１に記載の装置。
  6. 前記コントローラは、前記複数のメモリアクセスコマンドの内のメモリアクセスコマンドに応じて前記データバスを介して前記複数のデータバッファの各々から読み出しデータを受信し、又は前記複数のデータバッファの各々に書き込みデータを提供するように構成されたデータブロックを更に含む、請求項５に記載の装置。
  7. 前記コントローラは、メモリコントローラから書き込みデータを受信し、前記書き込みデータを前記データブロックに提供し、又は前記データブロックから読み出しデータを受信し、前記読み出しデータを前記メモリコントローラに提供するように構成されたデータ入出力インタフェース回路を更に含む、請求項７に記載の装置。
  8. 複数のローカルコントローラの各々が、複数の区画の内の個別の１つに独立してアクセスするように構成され、前記複数の区画の各々が個別の複数のメモリセルを含む、前記複数の区画と前記複数のローカルコントローラとを含む不揮発性メモリと、
    メモリアクセスコマンドに対する分離タイミング規則に従って前記不揮発性メモリに前記メモリアクセスコマンドを提供するように構成されたメモリコントローラであって、前記複数の区画の内の第１の区画に第１の種類の第１のメモリアクセスコマンドを提供する前記メモリコントローラであって、前記複数の区画の内の前記第１の区画に前記第１の種類の第２のメモリアクセスコマンドを提供することに応じて、前記第１のメモリアクセスコマンド後に最小限の第１の時間を第２のメモリアクセスコマンドに提供するように構成された前記メモリコントローラであって、前記複数の区画の内の第２の区画に前記第１の種類の前記第２のメモリアクセスコマンドを提供することに応じて、前記第１のメモリアクセスコマンドの後に最小限の第２の時間を前記第２のメモリアクセスコマンドに提供する前記メモリコントローラと
    を含む、装置。
  9. 前記複数の区画の内の前記第１の区画に第２の種類の第２のメモリアクセスコマンドを提供することに応じて、前記メモリコントローラは、前記第１のメモリアクセスコマンドの後に最小限の第３の時間を前記第２のメモリアクセスコマンドに提供するように構成される、請求項８に記載の装置。
  10. 前記第１の種類の前記メモリアクセスコマンドは、読み出しメモリアクセスコマンドを含み、前記第２の種類の前記メモリアクセスコマンドは、書き込みメモリアクセスコマンドを含む、請求項９に記載の装置。
  11. 前記不揮発性メモリは、複数のデータバッファを更に含み、前記複数のデータバッファの内のデータバッファは、前記複数の区画の内の個別の１つに結合され、前記データバッファは、前記複数のローカルコントローラの内の前記個別の１つに結合された前記複数のローカルコントローラの内のローカルコントローラからの信号に応じて前記複数の区画の内の前記個別の１つからデータをラッチするように構成される、請求項８に記載の装置。
  12. 前記不揮発性メモリは、前記メモリアクセスコマンドを前記メモリコントローラから受信し、前記複数の区画の内の個別の目標区画を決定するように構成されたコントローラを更に含み、前記コントローラは、前記目標区画と関連する前記複数のローカルコントローラの内のローカルコントローラに前記メモリアクセスコマンドを提供するように更に構成される、請求項８に記載の装置。
  13. 前記不揮発性メモリの前記複数のローカルコントローラは、前記複数の区画の内の個別の１つに同時に独立してアクセスするように構成される、請求項８に記載の装置。
  14. 第１のメモリアクセスコマンドと第２のメモリアクセスコマンドとを不揮発性メモリのコントローラで受信することと、
    前記第１のメモリアクセスコマンドに対する前記不揮発性メモリの第１の目標区画と、前記第２のメモリアクセスコマンドに対する前記不揮発性メモリの第２の目標区画とを決定することと、
    前記第１の目標区画に結合された前記不揮発性メモリの第１のローカルコントローラに前記第１のメモリアクセスコマンドを提供し、前記第２の目標区画に結合された前記不揮性メモリの第２のローカルコントローラに前記第２のメモリアクセスコマンドを提供することと、
    前記第１のメモリアクセスコマンドと関連する前記第１の目標区画のメモリアクセスを実行することと、
    前記第１の区画の前記メモリアクセスの実行と同時に、前記第２のメモリアクセスコマンドと関連する前記第２の目標区画のメモリアクセスを実行することと
    を含む、方法。
  15. 前記第１のメモリアクセスコマンドは、書き込みコマンドであり、前記方法は、
    書き込みデータを前記コントローラで受信することと、
    前記書き込みデータをデータバスを介して前記不揮発性メモリの第１のデータバッファに提供することであって、前記第１のデータバッファは、前記第１の目標区画に結合され、前記第１のメモリアクセスコマンドを実行することは、前記書き込みデータを前記第１の目標区画に書き込むことを含む、前記提供することと、
    を更に含む、請求項１４に記載の方法。
  16. 前記第２のメモリアクセスコマンドは、読み出しコマンドであり、前記第２のメモリアクセスコマンドを実行することは、前記第２の目標区画に結合された前記不揮発性メモリの第２のデータバッファで前記第２の区画からの読み出しデータをラッチすることを含む、請求項１５に記載の方法。
  17. 前記第２のデータバッファからの前記読み出しデータをデータバスを介して前記コントローラに提供することを更に含む、請求項１６に記載の方法。
  18. 前記第１のメモリアクセスコマンドを前記第１のローカルコントローラに提供するよりも前に、前記第１のローカルコントローラが以前のメモリアクセスコマンドの実行を終了したか否かを決定することを更に含む、請求項１４に記載の方法。
  19. 前記第１のメモリアクセスコマンドに対する前記不揮発性メモリの前記第１の目標区画を決定することは、前記第１のアクセスコマンドのアドレスに基づく、請求項２４に記載の方法。
  20. 第１のメモリアクセスコマンドを不揮発性メモリに提供することと、
    前記第１のメモリアクセスコマンドを提供してから経過した時間が第２のメモリアクセスコマンド及び前記第１のメモリアクセスコマンドと関連する分離タイミング規則を満足するか否かを決定することであって、前記分離タイミング規則は、前記第１のメモリアクセスコマンドと関連する前記不揮発性メモリの第１の目標区画と前記第２のメモリアクセスコマンドと関連する前記不揮発性メモリの第２の目標区画とに基づく、前記決定することと、
    前記分離タイミング規則に適合することに応じて、前記第２のメモリアクセスコマンドを前記不揮発性メモリに提供することと、
    を含む、方法。
  21. 前記第１の目標区画及び前記第２の目標区画は同じ区画である、請求項２０に記載の方法。
  22. 前記第１のメモリアクセスコマンドと関連する第１のコマンドの種類と、前記第２のメモリアクセスコマンドと関連する第２のコマンドの種類とを決定することを更に含み、前記分離タイミング規則は、前記第１のコマンドの種類及び前記第２のコマンドの種類に更に基づく、請求項２０に記載の方法。
  23. 前記第１のメモリアクセスコマンドを前記第１の目標区画で実行し、前記前記第２のメモリアクセスコマンドを前記第２の目標区画で実行することを更に含む、請求項２０に記載の方法。
  24. 前記分離タイミング規則をテーブルで調べることを更に含む、請求項２０に記載の方法。
JP2018535296A 2016-01-11 2016-12-28 不揮発性メモリの複数区画の同時アクセスのための装置及び方法 Active JP6918805B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021120142A JP7240452B2 (ja) 2016-01-11 2021-07-21 不揮発性メモリの複数区画の同時アクセスのための装置及び方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/992,979 US10719237B2 (en) 2016-01-11 2016-01-11 Apparatuses and methods for concurrently accessing multiple partitions of a non-volatile memory
US14/992,979 2016-01-11
PCT/US2016/068834 WO2017123413A1 (en) 2016-01-11 2016-12-28 Apparatuses and methods for concurrently accessing multiple partitions of a non-volatile memory

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021120142A Division JP7240452B2 (ja) 2016-01-11 2021-07-21 不揮発性メモリの複数区画の同時アクセスのための装置及び方法

Publications (2)

Publication Number Publication Date
JP2019505910A true JP2019505910A (ja) 2019-02-28
JP6918805B2 JP6918805B2 (ja) 2021-08-11

Family

ID=59275818

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018535296A Active JP6918805B2 (ja) 2016-01-11 2016-12-28 不揮発性メモリの複数区画の同時アクセスのための装置及び方法
JP2021120142A Active JP7240452B2 (ja) 2016-01-11 2021-07-21 不揮発性メモリの複数区画の同時アクセスのための装置及び方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2021120142A Active JP7240452B2 (ja) 2016-01-11 2021-07-21 不揮発性メモリの複数区画の同時アクセスのための装置及び方法

Country Status (8)

Country Link
US (3) US10719237B2 (ja)
EP (1) EP3403184B1 (ja)
JP (2) JP6918805B2 (ja)
KR (1) KR102152281B1 (ja)
CN (1) CN108701081B (ja)
SG (1) SG11201805819RA (ja)
TW (1) TWI629686B (ja)
WO (1) WO2017123413A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11423958B2 (en) 2020-04-24 2022-08-23 Kioxia Corporation Semiconductor memory device having a first plane and a second plane including respective latch circuits, and first and second FIFO circuits for fetching read data from the latch circuits

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10719237B2 (en) 2016-01-11 2020-07-21 Micron Technology, Inc. Apparatuses and methods for concurrently accessing multiple partitions of a non-volatile memory
US10509592B1 (en) 2016-07-26 2019-12-17 Pavilion Data Systems, Inc. Parallel data transfer for solid state drives using queue pair subsets
US10642741B2 (en) * 2017-02-06 2020-05-05 International Business Machines Corporation Accessing tables with heterogeneous partitions
KR102469958B1 (ko) * 2017-10-27 2022-11-25 삼성전자주식회사 블록 주소 없이 액세스되는 불휘발성 메모리 장치 및 그 동작 방법
US10782908B2 (en) 2018-02-05 2020-09-22 Micron Technology, Inc. Predictive data orchestration in multi-tier memory systems
US11099789B2 (en) 2018-02-05 2021-08-24 Micron Technology, Inc. Remote direct memory access in multi-tier memory systems
US11416395B2 (en) 2018-02-05 2022-08-16 Micron Technology, Inc. Memory virtualization for accessing heterogeneous memory components
US20190243787A1 (en) * 2018-02-05 2019-08-08 Micron Technology, Inc. Memory Systems having Controllers Embedded in Packages of Integrated Circuit Memory
CN113228025A (zh) * 2018-12-21 2021-08-06 美光科技公司 确保安全的存储器存取的方法及装置
US10852949B2 (en) 2019-04-15 2020-12-01 Micron Technology, Inc. Predictive data pre-fetching in a data storage device
CN112035053A (zh) * 2019-06-04 2020-12-04 华邦电子股份有限公司 存储器存储装置及其运作方法
DE102019213998A1 (de) * 2019-09-13 2021-03-18 Airbus Defence and Space GmbH Prozessorsystem mit speicherverschränkung und zugriffsverfahren auf speicherverschränkte speicherbänke
US11137920B1 (en) * 2020-04-30 2021-10-05 Micron Technology, Inc. Storing zones in a zone namespace on separate planes of a multi-plane memory device
TWI743859B (zh) * 2020-06-30 2021-10-21 旺宏電子股份有限公司 記憶體裝置、電子裝置及與其相關的讀取方法
CN114816652A (zh) * 2021-01-29 2022-07-29 上海阵量智能科技有限公司 命令处理装置以及方法、电子设备、以及计算机存储介质
DE102021107044A1 (de) 2021-03-10 2022-09-15 Elmos Semiconductor Se Sicherheitsrelevantes Rechnersystems mit einem Datenspeicher und einem Datenspeicher
US11461366B1 (en) 2021-10-20 2022-10-04 Bnsf Railway Company System and method for data pruning via dynamic partition management
KR20230082377A (ko) 2021-12-01 2023-06-08 삼성전자주식회사 메모리 컨트롤러 및 메모리 시스템
CN115454330A (zh) * 2022-08-03 2022-12-09 中勍科技股份有限公司 一种并行管理多个ssd读写的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007036050A1 (en) * 2005-09-30 2007-04-05 Mosaid Technologies Incorporated Memory with output control
US20100211737A1 (en) * 2006-12-06 2010-08-19 David Flynn Apparatus, system, and method for data block usage information synchronization for a non-volatile storage volume
US20130121086A1 (en) * 2011-11-16 2013-05-16 Qualcomm Incorporated Memory Configured to Provide Simultaneous Read/Write Access to Multiple Banks
JP2013109823A (ja) * 2011-11-21 2013-06-06 Samsung Electronics Co Ltd 不揮発性メモリ装置及び不揮発性メモリ装置を制御するコントローラの動作方法
WO2015025357A1 (ja) * 2013-08-19 2015-02-26 株式会社 東芝 メモリシステム
WO2016025173A1 (en) * 2014-08-15 2016-02-18 Micron Technology, Inc. Apparatuses and methods for concurrently accessing different memory planes of a memory

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5822251A (en) * 1997-08-25 1998-10-13 Bit Microsystems, Inc. Expandable flash-memory mass-storage using shared buddy lines and intermediate flash-bus between device-specific buffers and flash-intelligent DMA controllers
US6707743B2 (en) * 1998-10-01 2004-03-16 Monolithic System Technology, Inc. Method and apparatus for completely hiding refresh operations in a DRAM device using multiple clock division
US7827348B2 (en) * 2000-01-06 2010-11-02 Super Talent Electronics, Inc. High performance flash memory devices (FMD)
US6553472B2 (en) * 2001-01-12 2003-04-22 Sun Microsystems, Inc. Method for programming clock delays, command delays, read command parameter delays, and write command parameter delays of a memory controller in a high performance microprocessor
US7500075B1 (en) * 2001-04-17 2009-03-03 Rambus Inc. Mechanism for enabling full data bus utilization without increasing data granularity
JP4256600B2 (ja) 2001-06-19 2009-04-22 Ｔｄｋ株式会社 メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム及びフラッシュメモリの制御方法
ITRM20010529A1 (it) 2001-08-31 2003-02-28 Micron Technology Inc Interfaccia di utilizzatore di comando per memoria a ripartizione multipla.
US6678204B2 (en) * 2001-12-27 2004-01-13 Elpida Memory Inc. Semiconductor memory device with high-speed operation and methods of using and designing thereof
ITTO20021035A1 (it) 2002-11-29 2004-05-30 St Microelectronics Srl Dispositivo di memoria non volatile a lettura e scrittura simulante.
US8233322B2 (en) 2003-10-10 2012-07-31 Micron Technology, Inc. Multi-partition memory with separated read and algorithm datalines
US7519788B2 (en) * 2004-06-04 2009-04-14 Micron Technology, Inc. System and method for an asynchronous data buffer having buffer write and read pointers
US7464225B2 (en) * 2005-09-26 2008-12-09 Rambus Inc. Memory module including a plurality of integrated circuit memory devices and a plurality of buffer devices in a matrix topology
US7447848B2 (en) * 2006-01-04 2008-11-04 Barry Wagner Memory device row and/or column access efficiency
US7701764B2 (en) * 2006-05-17 2010-04-20 Micron Technology, Inc. Apparatus and method for reduced peak power consumption during common operation of multi-NAND flash memory devices
JP5103663B2 (ja) * 2007-09-27 2012-12-19 ルネサスエレクトロニクス株式会社 メモリ制御装置
US7782703B2 (en) * 2008-02-01 2010-08-24 Qimonda North America Corp. Semiconductor memory having a bank with sub-banks
JP5317657B2 (ja) 2008-12-04 2013-10-16 三洋電機株式会社 画像表示装置
WO2010134201A1 (ja) * 2009-05-22 2010-11-25 株式会社日立製作所 半導体装置
US20100318720A1 (en) 2009-06-16 2010-12-16 Saranyan Rajagopalan Multi-Bank Non-Volatile Memory System with Satellite File System
US8447908B2 (en) * 2009-09-07 2013-05-21 Bitmicro Networks, Inc. Multilevel memory bus system for solid-state mass storage
US8543758B2 (en) * 2011-05-31 2013-09-24 Micron Technology, Inc. Apparatus including memory channel control circuit and related methods for relaying commands to logical units
US8700879B2 (en) 2011-08-31 2014-04-15 Micron Technology, Inc. Concurrent memory operations
US8593866B2 (en) * 2011-11-11 2013-11-26 Sandisk Technologies Inc. Systems and methods for operating multi-bank nonvolatile memory
US9396101B2 (en) * 2012-06-12 2016-07-19 International Business Machines Corporation Shared physical memory protocol
CN103176750B (zh) * 2013-02-27 2016-01-20 武汉虹旭信息技术有限责任公司 基于交错时间分区的移动互联网数据存储系统及其方法
JP2014164789A (ja) * 2013-02-27 2014-09-08 Toshiba Corp 半導体記憶装置
US20140289446A1 (en) * 2013-03-21 2014-09-25 Kabushiki Kaisha Toshiba Memory system and memory
TWI573148B (zh) * 2013-08-02 2017-03-01 東芝股份有限公司 A controller, a memory system, and a memory device
US9293188B2 (en) * 2014-02-03 2016-03-22 Advanced Micro Devices, Inc. Memory and memory controller for high reliability operation and method
CN103942151A (zh) * 2014-04-10 2014-07-23 深圳市硅格半导体有限公司 闪存的数据存储方法及装置
US9384831B2 (en) * 2014-05-29 2016-07-05 Intel Corporation Cross-point memory single-selection write technique
TWI554944B (zh) * 2014-06-20 2016-10-21 慧榮科技股份有限公司 快閃記憶體控制裝置、快閃記憶體控制系統以及快閃記憶體控制方法
CN104111894A (zh) * 2014-07-17 2014-10-22 记忆科技(深圳)有限公司 提升多分区顺序读写性能的方法及其系统
US9607672B2 (en) * 2014-11-14 2017-03-28 Cavium, Inc. Managing skew in data signals with adjustable strobe
KR102424702B1 (ko) * 2015-11-19 2022-07-25 삼성전자주식회사 불휘발성 메모리 모듈 및 이를 포함하는 전자 장치
US10719237B2 (en) 2016-01-11 2020-07-21 Micron Technology, Inc. Apparatuses and methods for concurrently accessing multiple partitions of a non-volatile memory

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007036050A1 (en) * 2005-09-30 2007-04-05 Mosaid Technologies Incorporated Memory with output control
JP2009510657A (ja) * 2005-09-30 2009-03-12 モサイド・テクノロジーズ・インコーポレーテッド 出力制御部を備えたメモリ
US20100211737A1 (en) * 2006-12-06 2010-08-19 David Flynn Apparatus, system, and method for data block usage information synchronization for a non-volatile storage volume
US20130121086A1 (en) * 2011-11-16 2013-05-16 Qualcomm Incorporated Memory Configured to Provide Simultaneous Read/Write Access to Multiple Banks
JP2013109823A (ja) * 2011-11-21 2013-06-06 Samsung Electronics Co Ltd 不揮発性メモリ装置及び不揮発性メモリ装置を制御するコントローラの動作方法
WO2015025357A1 (ja) * 2013-08-19 2015-02-26 株式会社 東芝 メモリシステム
WO2016025173A1 (en) * 2014-08-15 2016-02-18 Micron Technology, Inc. Apparatuses and methods for concurrently accessing different memory planes of a memory

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11423958B2 (en) 2020-04-24 2022-08-23 Kioxia Corporation Semiconductor memory device having a first plane and a second plane including respective latch circuits, and first and second FIFO circuits for fetching read data from the latch circuits

Also Published As

Publication number Publication date
WO2017123413A1 (en) 2017-07-20
EP3403184A1 (en) 2018-11-21
EP3403184B1 (en) 2023-11-08
US11354040B2 (en) 2022-06-07
TW201732830A (zh) 2017-09-16
SG11201805819RA (en) 2018-08-30
KR20180094128A (ko) 2018-08-22
US10719237B2 (en) 2020-07-21
KR102152281B1 (ko) 2020-10-27
JP2021168203A (ja) 2021-10-21
CN108701081B (zh) 2022-06-21
CN108701081A (zh) 2018-10-23
JP6918805B2 (ja) 2021-08-11
TWI629686B (zh) 2018-07-11
US20220261151A1 (en) 2022-08-18
US11768603B2 (en) 2023-09-26
US20170199666A1 (en) 2017-07-13
US20200341635A1 (en) 2020-10-29
JP7240452B2 (ja) 2023-03-15
EP3403184A4 (en) 2019-09-04

Similar Documents

Publication Publication Date Title
JP7240452B2 (ja) 不揮発性メモリの複数区画の同時アクセスのための装置及び方法
US11955204B2 (en) Apparatuses and methods for concurrently accessing different memory planes of a memory
US20120124317A1 (en) Concurrent read and write memory operations in a serial interface memory
US9741425B2 (en) Memory device and memory system including the memory device
KR102466965B1 (ko) 반도체장치
JP7185804B2 (ja) バンク割り当てを備えたマルチポート不揮発性メモリデバイスおよび関連するシステムおよび方法
TWI582589B (zh) 用於同時存取記憶體之不同記憶體平面之裝置及方法
US8374040B2 (en) Write bandwidth in a memory characterized by a variable write time
US10185510B2 (en) Bank interleaving controller and semiconductor device including the same
US11669393B2 (en) Memory device for swapping data and operating method thereof
JP2006099199A (ja) メモリアクセス要求の調停
CN117789785A (zh) 存储器件及其操作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191105

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200401

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20200401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210601

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210629

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210721

R150 Certificate of patent or registration of utility model

Ref document number: 6918805

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150