CN110196823A - 电子装置及其操作方法 - Google Patents

电子装置及其操作方法 Download PDF

Info

Publication number
CN110196823A
CN110196823A CN201811467377.2A CN201811467377A CN110196823A CN 110196823 A CN110196823 A CN 110196823A CN 201811467377 A CN201811467377 A CN 201811467377A CN 110196823 A CN110196823 A CN 110196823A
Authority
CN
China
Prior art keywords
waiting time
electronic device
instruction
mode
storage devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811467377.2A
Other languages
English (en)
Inventor
梁赞佑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN110196823A publication Critical patent/CN110196823A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0617—Improving the reliability of storage systems in relation to availability
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

本发明提供了一种电子装置。该电子装置包括：控制器；以及非暂时性机器可读存储介质，被配置为响应于状态检查命令输出状态信息，并且存储由控制器执行的指令，其中指令包括：用于生成由非暂时性机器可读存储介质伺服的内部命令的指令；用于在将内部命令传递至非暂时性机器可读存储介质之后经过与内部命令相对应的等待时间的时间点生成传递至非暂时性机器可读存储介质的状态检查命令的指令；用于基于状态信息确定非暂时性机器可读存储介质的操作状态的指令；以及基于操作状态可变地设置等待时间的指令。

Description

电子装置及其操作方法
相关申请的交叉引用
本申请要求于2018年2月27日向韩国知识产权局提交的申请号为10-2018-0023687的韩国申请的优先权，其通过引用整体并入本文。
技术领域
本发明的各种实施例总体涉及一种电子装置。更特别地，实施例涉及一种包括控制器以及非暂时性机器可读存储介质的电子装置。
背景技术
存储器系统可以被配置成响应于来自外部装置的写入请求，存储从外部装置提供的数据。而且，存储器系统可以被配置成响应于来自外部装置的读取请求，将存储的数据提供至外部装置。作为能够处理数据的电子装置的外部装置可以包括计算机、数码相机或移动电话。存储器系统可以通过内置在外部装置中而操作，或者可以通过以可分离的形式制造并且联接至外部装置而操作。
由于不存在机械驱动部件，因此使用存储器装置的存储器系统提供诸如优良的稳定性和耐用性、高信息访问速度以及低功耗的优点。具有这些优点的存储器系统包括通用串行总线(USB)存储器装置、具有各种接口的存储卡、通用闪存(USF)装置以及固态硬盘(SSD)。
发明内容
各种实施例涉及一种基于非易失性存储器的状态信息可变地应用时间以输出状态检查命令的电子装置。
在实施例中，一种电子装置包括：控制器；以及非暂时性机器可读存储介质，被配置成响应于状态检查命令来输出状态信息，并且存储由控制器执行的指令。指令可以包括：用于生成由非暂时性机器可读存储介质伺服的内部命令的指令；用于在将内部命令传递至非暂时性机器可读存储介质之后经过与内部命令相对应的等待时间的时间点来生成传递至非暂时性机器可读存储介质的状态检查命令的指令；用于基于状态信息来确定非暂时性机器可读存储介质的操作状态的指令；以及基于操作状态可变地设置等待时间的指令。
在实施例中，用于确定操作状态的指令是用于基于响应等待信息是否包括在状态信息中来确定操作状态的指令，该响应等待信息指示内部命令的操作完成。
在实施例中，用于确定操作状态的指令包括：当响应等待信息不包括在状态信息中时，重新生成状态检查命令的指令；以及对包括响应等待信息并响应于初始状态检查命令提供的多条第一状态信息的数量进行计数的指令。
在实施例中，用于可变地设置等待时间的指令是当多条第一状态信息的数量达到预设值时，缩短等待时间的指令。
在实施例中，用于确定操作状态的指令包括：当响应等待信息不包括在状态信息中时，重新生成状态检查命令的指令；以及用于对重新生成状态检查命令的次数进行计数的指令。
在实施例中，用于可变地设置等待时间的指令是当重新生成状态检查命令的次数达到预设值时，延长等待时间的指令。
在实施例中，非暂时性机器可读存储介质包括多个存储装置组，并且存储装置组中的每一个包括多个非易失性存储器。
在实施例中，状态信息、状态检查命令和第一状态信息对应于存储装置组中的选择的一个存储装置组。
在实施例中，操作状态对应于选择的存储装置组。
在实施例中，等待时间对应于选择的存储装置组。
在实施例中，基于存储装置组的各条操作状态来等同或不同地设置应用于各个存储装置组的等待时间。
在实施例中，用于设置等待时间的指令缩短从预设时间开始的等待时间，为存储装置组之中、多条第一状态信息的数量已达到预设值的存储装置组设置等待时间。
在实施例中，非暂时性机器可读存储介质包括多个存储装置组，并且存储装置组中的每一个包括多个非易失性存储器。
在实施例中，状态信息、状态检查命令和第一状态信息对应于存储装置组中的选择的一个存储装置组。
在实施例中，操作状态对应于选择的存储装置组。
在实施例中，等待时间对应于选择的存储装置组。
在实施例中，基于存储装置组的各条操作状态来等同或不同地设置应用于各个存储装置组的等待时间。
在实施例中，用于设置等待时间的指令延长从预设时间开始的等待时间，为存储装置组之中、重新生成状态检查命令的次数已达到预设值的存储装置组设置等待时间。
在实施例中，状态信息、状态检查命令和第一状态信息对应于非易失性存储器中的选择的一个非易失性存储器。
在实施例中，操作状态对应于选择的非易失性存储器。
在实施例中，等待时间对应于选择的非易失性存储器。
在实施例中，基于非易失性存储器的各条操作状态来等同或不同地设置应用于各个非易失性存储器的等待时间。
在实施例中，用于设置等待时间的指令缩短从预设时间开始的等待时间，为非易失性存储器之中、多条第一状态信息的数量已达到预设值的非易失性存储器设置等待时间。
在实施例中，状态信息、状态检查命令和第一状态信息对应于非易失性存储器中的选择的一个非易失性存储器。
在实施例中，操作状态对应于选择的非易失性存储器。
在实施例中，等待时间对应于选择的非易失性存储器。
在实施例中，基于非易失性存储器的各条操作状态来等同或不同地设置应用于各个非易失性存储器的等待时间。
在实施例中，用于设置等待时间的指令延长从预设时间开始的等待时间，为非易失性存储器之中、重新生成状态检查命令的次数已达到预设值的非易失性存储器设置等待时间。
在实施例中，提供了一种电子装置的操作方法，该操作方法包括：生成由电子装置伺服的内部命令；在经过与内部命令相对应的等待时间之后生成状态检查命令；基于响应于状态检查命令生成的状态信息来确定电子装置的操作状态；以及基于操作状态可变地设置等待时间。
在实施例中，确定操作状态包括基于响应等待信息是否包括在状态信息中来确定操作状态，响应等待信息指示内部命令的操作完成。
在实施例中，当状态信息不包括响应等待信息时，重新生成状态检查命令。
在实施例中，确定操作状态包括基于包括响应等待信息并且响应于初始状态检查命令提供的多条第一状态信息的数量来确定操作状态。
在实施例中，可变地设置等待时间包括当多条第一状态信息的数量达到预设值时，缩短等待时间。
在实施例中，确定操作状态包括基于重新生成状态检查命令的次数来确定操作状态。
在实施例中，可变地设置等待时间包括当重新生成状态检查命令的次数达到预设值时，延长等待时间。
在实施例中，一种电子装置包括：存储器装置，被配置成响应于状态检查命令来提供存储器装置的状态报告；以及控制器，被配置成：提供一种操作命令来控制存储器装置执行操作；以及在从提供操作命令开始的等待时间之后，为存储器装置提供与操作命令相对应的初始状态检查命令以接收初始状态报告，其中当初始状态报告指示忙碌状态时，控制器为存储器装置提供与操作命令相对应的一个或多个后续状态检查命令以接收指示就绪状态的后续状态报告；以及其中当与该种操作命令相对应并且指示就绪状态的初始状态报告的接收数量达到预设值时，控制器缩短与该种操作命令相对应的等待时间。
在实施例中，一种电子装置包括：存储器装置，被配置成响应于状态检查命令来提供存储器装置的状态报告；以及控制器，被配置成：提供一种操作命令来控制存储器装置执行操作；以及在从提供操作命令开始的等待时间之后，为存储器装置提供与操作命令相对应的初始状态检查命令以接收初始状态报告，其中当初始状态报告指示忙碌状态时，控制器为存储器装置提供与操作命令相对应的一个或多个后续状态检查命令以接收指示就绪状态的后续状态报告；以及其中当与该种操作命令相对应的后续状态检查命令的提供数量达到预设值时，控制器延长与该种操作命令相对应的等待时间。
在实施例中，提供了一种电子装置的操作方法，该电子装置可变地设置输出状态检查命令的时间点。该操作方法可以包括以下步骤：生成与从主机装置接收的主机请求相对应并由电子装置执行的内部命令；在经过与内部命令相对应的等待时间之后生成状态检查命令；基于响应于状态检查命令而生成的状态信息，确定电子装置的操作信息；并且基于操作信息可变地设置等待时间。
附图说明
图1是示出根据本发明的实施例的电子装置的配置的框图。
图2示出根据本发明的实施例的非易失性存储器。
图3示出根据本发明的实施例的图2的控制逻辑。
图4示出根据本发明的实施例的确定操作信息的多个存储装置组。
图5是描述确定是否已经完成由非易失性存储器装置执行的操作的进程的流程图。
图6和图7是描述根据本发明的实施例的电子装置的操作方法的流程图。
图8示出根据本发明的实施例的包括SSD的数据处理系统。
图9和图10示出根据本发明的实施例的包括存储器系统的数据处理系统。
图11示出根据本发明的实施例的包括存储器系统的网络系统。
具体实施方式
在结合附图阅读以下示例性实施例之后，本发明的优点、特征和方法将变得更加显而易见。然而，本发明可以不同的形式实现，并且不应该被解释为限于本文阐述的实施例。相反，提供这些实施例以将本发明详细描述到本发明所属领域的技术人员可以容易地实施本发明的技术构思的程度。注意的是，对“实施例”的参考不一定仅意味着一个实施例，并且对“实施例”的不同参考不一定是相同的实施例。
本文将理解的是，本发明的实施例不限于附图中所示的细节，并且附图不一定按比例绘制，在一些情况下，比例可能被夸大以便更清楚地描绘某些本发明的特征。虽然本文使用了特定术语，但是将理解的是，本文使用的术语仅用于描述特定实施例的目的，并不旨在限制本发明的范围。
如本文使用的术语“和/或”包括相关的所列项目中的一个或多个中的任何和所有组合。将理解的是，当元件被称为在另一元件“上”、“连接至”或“联接至”另一元件时，它可以直接在另一元件上、连接至或联接至另一元件，或可存在一个或多个中间元件。如本文所用，除非上下文另有明确说明，否则单数形式也旨在包括复数形式。将进一步理解的是，当在本说明书中使用时，术语“包括”和/或“包括有”指定至少一个所述特征、步骤、操作和/或元件的存在，但并不排除一个或多个其它特征、步骤、操作和/或其元素的存在或添加。
本文使用的术语仅用于描述特定实施例的目的，并不意图限制本发明。
如本文所用，除非上下文另有明确说明，否则单数形式也可以包括复数形式，反之亦然。
在下文中，将通过实施例的各种示例参考附图在下面描述存储器系统及其操作方法。
图1是示出根据实施例的电子装置10的配置的框图。
电子装置10可以存储待由诸如移动电话、MP3播放器、膝上型计算机、台式计算机、游戏机、TV或车载信息娱乐系统的主机装置400访问的数据。电子装置10可以被称为存储器系统。
根据指示与图5的主机装置400的传输协议的主机接口，电子装置10可以利用各种存储装置中的任意一种来实施。例如，电子装置10可以利用诸如下列的各种存储装置中的任意一种来实施：固态硬盘(SSD)，多媒体卡(MMC、eMMC、RS-MMC和微型MMC)，安全数字卡(SD、迷你-SD和微型-SD)，通用串行总线(USB)存储装置，通用闪存(UFS)装置，个人计算机存储卡国际协会(PCMCIA)卡型存储装置，外围组件互连(PCI)卡型存储装置，高速PCI(PCI-e或PCIe)卡型存储装置，标准闪存(CF)卡，智能媒体卡和记忆棒。
电子装置10可以被制造为各种类型的封装中的任意一种。例如，电子装置10可以被制造为诸如下列各种类型的封装中的任意一种：堆叠式封装(POP)、片上系统(SOC)、多芯片封装(MCP)、板上芯片(COB)、晶圆级制造封装(WFP)和晶圆级堆叠封装(WSP)。
电子装置10可以包括用于存储数据的非暂时性机器可读存储介质200。非暂时性机器可读存储介质200可以包括非易失性存储器装置300。非易失性存储器装置300可以包括非易失性存储器310至3n0。电子装置10可以进一步包括用于控制非易失性存储器装置300以执行对非易失性存储器310至3n0的操作的控制器100。在本说明书中，描述了非暂时性机器可读存储介质200包括非易失性存储器装置300。然而，本实施例不限于此。
非易失性存储器310至3n0可以通过通道CH1、CH2、......、CHn(其中n是正整数)与控制器100通信。
当从主机装置，例如图5、图6和图7的主机装置400接收命令时，控制器100可以根据接收到的命令通过通道CH1、CH2、......、CHn控制非易失性存储器310至3n0。
在控制非易失性存储器310至3n0之前，控制器100可以执行用于检查非易失性存储器310至3n0是否可用的状态检查操作。例如，控制器100可以根据从非易失性存储器装置300输出的状态信息来确定非易失性存储器310至3n0是否可用。状态信息可以包括指示非易失性存储器310至3n0可用的“就绪”状态信息和指示非易失性存储器310至3n0正在执行其操作的“忙碌”状态信息。即，状态信息可以包括就绪/忙碌信号。
指示非易失性存储器310至3n0可用的状态信息可以被称为包括“响应等待信息”的状态信息。
当基于状态信息来确定非易失性存储器310至3n0的状态时，控制器100可以在非易失性存储器310至3n0之中选择一个或多个可用的非易失性存储器，并且控制非易失性存储器装置300对所选择的非易失性存储器执行操作。在检查非易失性存储器装置300的状态的状态检查操作期间，控制器100可以确定与选择的通道联接的一个非易失性存储器的状态，或者确定与所选择的通道同时联接的多个非易失性存储器的状态。
控制器100可以包括控制部件110、随机存取存储器(RAM)120、主机接口130和存储器接口140。
控制部件110可以利用微控制单元(MCU)或中央处理单元(CPU)来实施。控制部件110可以处理从主机装置400发送的请求。为了处理请求，控制部件110可以驱动加载到RAM120即固件(FW)的基于代码的指令或算法，并且控制内部功能块和非易失性存储器装置300。
RAM 120可以包括动态RAM(DRAM)或静态RAM(SRAM)。RAM 120可以存储由控制部件110驱动的固件。RAM 120可以存储驱动固件所需的数据，例如元数据。即，RAM 120可以用作控制部件110的工作存储器。RAM 120可以包括并存储由控制部件110驱动的基于代码的指令或算法。
主机接口130可以与主机装置，例如图5、图6和图7的主机装置400和电子装置10接口连接。例如，主机接口130可以使用诸如下列的标准传输协议中的任意一种与主机装置400通信：安全数字、通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、个人计算机存储卡国际协会(PCMCIA)、并行高级技术附件(PATA)、串行高级技术附件(SATA)、小型计算机系统接口(SCSI)、串列SCSI(SAS)、外围组件互连(PCI)、高速PCI(PCIe或PCI-e)、通用闪存(UFS)等。
存储器接口140可以根据控制部件110的控制来控制非易失性存储器装置300。存储器接口140可以将控制信号提供至非易失性存储器装置300。控制信号可以包括用于控制非易失性存储器装置300的命令，地址和控制信号。存储器接口140可以将数据提供至非易失性存储器装置300或者从非易失性存储器装置300接收数据。
非易失性存储器装置300可以利用包括下列的各种非易失性存储器装置中的任意一种来实施：NAND闪速存储器装置、NOR闪速存储器装置、使用铁电电容器的铁电随机存取存储器(FRAM)、使用隧道磁阻(TMR)薄膜的磁性RAM(MRAM)、使用硫族化物合金的相变RAM(PRAM)和使用过渡金属氧化物的电阻RAM(ReRAM)。
非易失性存储器310至3n0中的每一个可以包括存储器单元阵列(例如，参见图2的存储器单元阵列311)。从操作角度或物理(或结构)角度出发，可以基于存储器单元组或存储器单元来配置在存储器单元阵列中包括的存储器单元。例如，可以将联接至相同字线并且同时读取/写入(或编程)的存储器单元配置为页面。此外，可以将同时擦除的存储器单元配置为存储块。存储器单元阵列可以包括多个存储块，并且存储块中的每一个可以包括多个页面。
图2示出根据本发明的实施例的图1的非易失性存储器300，并且将代表性地描述图1所示的非易失性存储器装置300的第一非易失性存储器310。参照图1和图2，第一非易失性存储器310可以包括存储器单元阵列311、行解码器312、页面缓冲器313、列解码器314、电压发生器315、控制逻辑316和输入/输出电路317。
存储器单元阵列311可以包括布置在字线WL1至WLm和位线BL1至Ln之间的各个交汇处的存储器单元。存储器单元阵列311可以包括以相同方式配置的多个存储块。存储块可以具有二维(2D)或三维(3D)结构。2D结构可以指示存储器单元水平地布置在半导体衬底上，并且3D结构可以指示存储器单元垂直地布置在半导体衬底上。
行解码器312可以通过字线WL至WLm联接至存储器单元阵列311。行解码器312可以根据控制逻辑316的控制而操作。行解码器312可以响应于行地址RADD在存储块之中选择一个或多个存储块，并且将通过电压发生器315接收的操作电压传递至与所选择一个或多个存储块联接的字线WL1至WLm。
页面缓冲器313可以通过位线BL1至BLn联接至存储器单元阵列311。具体地，页面缓冲器313可以响应于从控制逻辑316接收的页面缓冲器控制信号PBSIG用作写入驱动器或读出放大器。例如，在写入操作期间，页面缓冲器313可以用作将从外部装置提供的数据DT存储到存储器单元阵列311中的写入驱动器。再例如，在读取操作期间，页面缓冲器313可以用作从存储器单元阵列311读取数据DT的读出放大器。
列解码器314可以响应于列地址CADD，在页面缓冲器313和输入/输出电路317之间传递数据DT。
电压发生器315可以根据控制逻辑316的控制生成用于第一非易失性存储器310的内部操作的电压。内部操作可以包括读取操作、写入操作和擦除操作。具体地，电压发生器315可以响应于操作信号OPSIG生成各种电平的操作电压。由电压发生器315生成的电压可以被施加到存储器单元阵列311的存储器单元。
控制逻辑316可以基于从外部装置提供的控制信号来控制第一非易失性存储器310的全部操作。例如，控制逻辑316可以控制存储器芯片的主要操作，例如读取操作、编程操作和擦除操作。
在正常操作期间，控制逻辑316可以响应于与编程操作、读取操作或擦除操作相对应的命令和地址来输出操作信号OPSIG、行地址RADD、页面缓冲器控制信号PBSIG和列地址CADD。
在状态检查操作期间，控制逻辑316可以响应于从输入/输出电路317接收的命令CMD来输出状态信息INF_ST和输入/输出线选择信息SEL_IO。
在状态检查操作期间，控制逻辑316可以存储第一非易失性存储器310的状态信息INF_ST，并且输出状态信息INF_ST。可以根据第一非易失性存储器310的操作来连续更新状态信息INF_ST。例如，根据非易失性存储器310的操作状态，状态信息INF_ST可以被输出为就绪/忙碌信号，并且被存储为数据“1”或“0”。当第一非易失性存储器310针对新的操作就绪时，状态信息INF_ST可以被存储为表示就绪状态的数据“1”。换言之，数据“1”表示就绪状态。在实施例中，当“响应等待信息”包括在状态信息INF_ST中时，可以确定第一非易失性存储器310处于就绪。因此，状态信息INF_ST可以被存储为数据“1”。当第一非易失性存储器310正在执行特定操作时，状态信息INF_ST可以被存储为表示忙碌状态的数据“0”。换言之，数据“0”表示忙碌状态。
如上所述，指示第一非易失性存储器310就绪或可用于新的操作的状态信息可以被称为包括“响应等待信息”的状态信息INF_ST。
输入/输出电路317可以从控制器100接收命令CMD、地址ADD和数据DT，将命令CMD和地址ADD传递至控制逻辑316，并将数据DT传递至列解码器314。此外，输入/输出电路317可以响应于从控制逻辑316接收的输入/输出线选择信息SEL_IO和状态信息INF_ST，通过第一至第i输入/输出线IO1至IOi中的预设输入/输出线来输出状态信息INF_ST。例如，当第一非易失性存储器310被配置成对应于第一输入/输出线IO1时，第一非易失性存储器310可以在状态检查操作期间，通过第一输入/输出线IO1将状态信息INF_ST传递至控制器100。
图3示出根据本发明的实施例的图2的控制逻辑316。
参照图3，控制逻辑316可以包括：状态信息存储装置316_0，用于存储关于非易失性存储器310至3n0中的相应非易失性存储器的状态信息INF_ST；和输入/输出线信息存储装置316_1，用于存储关于联接至相应非易失性存储器的输入/输出线的信息。
状态信息存储装置316_0可以存储指示相应非易失性存储器的操作状态的状态信息INF_ST。根据相应非易失性存储器的操作状态，状态信息INF_ST可以被存储为数据“0”或“1”以指示相应非易失性存储器的操作状态，如参照图2所述，并且被不断更新。状态信息存储装置316_0可以响应于针对相应非易失性存储器的状态检查操作的操作检查命令来输出存储的状态信息INF_ST。
输入/输出线信息存储装置316_1可以存储与相应非易失性存储器相对应输入/输出线的信息。例如，在状态检查操作期间，当第一非易失性存储器310被配置成对应于第一输入/输出线IO1时，第一非易失性存储器310的输入/输出线信息存储装置316_1可以存储关于第一输入/输出线IO1的信息，并且输出存储的信息作为输入/输出线选择信息SEL_IO。
输入/输出电路317可以响应于也从控制逻辑316接收的输入/输出线选择信息SEL_IO来输出从控制逻辑316接收的状态信息INF_ST。例如，输入/输出电路317可以响应于输入/输出线选择信息SEL_IO，通过所选择的输入/输出线输出包括响应等待信息的状态信息INF_ST。
图4示出确定操作信息的多个存储装置组。图4示出管理关于每个组的信息，该每个组包括共享相同通道的多个存储块。然而，本实施例不限于此，而是可以随时改变分组单元。
参照图1至图4，根据本实施例的非易失性存储器装置300可以包括多个存储装置组GR_0至GR_k，并且存储装置组GR_0至GR_k中的每一个可以包括多个非易失性存储器310至3n0。
图4示出一个管芯DIE0包括四个平面PN0至PN3，并且平面中的每一个包括k个存储块。例如，平面PN0包括存储块Blk0_0至Blk0_k，并且平面PN1包括存储块Blk1_0至Blk1_k。联接至通道CH0的多个存储块Blk0_0到Blk3_0可以包括在各个平面PN0到PN3中。联接至通道CH0的多个存储块Blk0_0到Blk3_0可以被设置成组GR_0。类似地，联接至通道CH1的多个存储块Blk0_1到Blk3_1可以被设置成组GR_1，并且也可以相同的方式将联接至通道CH2到CH(k)的多个存储块分组。如参照图1所述，一个存储块可以包括多个页面。因此，组GR_0至GR_k中的每一个可以包括多个页面。
图5是示出确定是否已经完成由非易失性存储器装置执行的操作的进程的流程图。
参照图1和图5，下面将详细描述确定响应于主机装置400的请求是否完成对非易失性存储器装置300的操作的进程。
在步骤S1000中，控制器100可以从主机装置400接收主机请求。如参照图1所述，控制器100可以通过主机接口130接收请求。可以从主机装置400接收对由电子装置10执行的各种操作的主机请求。例如，主机请求可以包括将数据写入到非易失性存储器310至3n0的写入请求、读取在非易失性存储器310至3n0中存储的数据的读取请求、以及擦除在非易失性存储器310至3n0的一个或多个存储块中存储的数据的擦除请求。此后，假设主机请求是写入数据的写入请求。
在步骤S2000中，响应于主机装置400的写入请求，控制器100可以生成内部命令，并且将生成的内部命令传递至用于非易失性存储器310至3n0中的目标非易失性存储器的非易失性存储器装置300。例如，内部命令可以包括写入数据和地址，该地址指示写入数据将被存储在目标非易失性存储器中的区域。
在步骤S2100中，响应于内部命令，非易失性存储器装置300可以执行诸如写入操作的操作。例如，从控制器100接收的写入数据可以被存储在非易失性存储器装置300中的目标非易失性存储器的页面缓冲器中，并且写入数据可以被存储在由从控制器100接收的地址指示的目标非易失性存储器的区域中。
在步骤S3000中，控制器100可以确定在将内部命令传递至非易失性存储器装置300之后是否已经经过等待时间，并且在已经经过等待时间的时间点将用于目标非易失性存储器的状态检查命令传递至非易失性存储器装置300。可以预先设置等待时间，并可以根据命令的类型不同地设置等待时间。例如，可以为写入命令、读取命令和擦除命令分别设置不同的等待时间。状态检查命令可以包括对关于是否完成与传递的内部命令相对应的操作的信息的请求，即目标非易失性存储器是忙碌还是就绪的信息的请求。
在步骤S4000中，响应于状态检查命令，可以将目标非易失性存储器的状态信息INF_ST从非易失性存储器装置300传递至控制器100。目标非易失性存储器的状态信息INF_ST可以指示是否完成与内部命令相对应的操作(例如，写入操作)。具体地，状态信息INF_ST可以包括指示目标非易失性存储器可用的“就绪”状态信息或者指示目标非易失性存储器正在执行操作的“忙碌”状态信息。即，状态信息INF_ST可以包括就绪/忙碌信号。指示目标非易失性存储器可用或就绪的状态信息INF_ST可以被表示为包括“响应等待信息”的状态信息INF_ST。
在步骤S5000中，控制器100可以确定从非易失性存储器装置300接收的目标非易失性存储器的状态信息INF_ST是否包括响应等待信息。当状态信息INF_ST包括如上所述的响应等待信息(即，步骤S5000为“是”)时，在步骤S7000中，控制器100可以确定完成与内部命令相对应的对目标非易失性存储器的写入操作。因此，控制器100可以生成新的内部命令，并且通过非易失性存储器装置300将生成的内部命令传递至目标非易失性存储器。
在步骤S6000中，当从非易失性存储器装置300接收的目标非易失性存储器的状态信息INF_ST不包括响应等待信息(即，步骤S6000为“否”)时，控制器100可以重新生成对目标非易失性存储器的状态检查命令。在步骤S6100中，控制器100可以通过非易失性存储器装置300将重新生成的状态检查命令传递至目标非易失性存储器。在步骤S4100中，非易失性存储器装置300可以响应于状态检查命令，将目标非易失性存储器的状态信息INF_ST传递至控制器100，该状态信息INF_ST指示是否完成与内部命令相对应的目标非易失性存储器的操作。然后，可以执行步骤S5000，在步骤S5000中，控制器100可以确定从非易失性存储器装置300接收的目标非易失性存储器的状态信息INF_ST是否包括响应等待信息。
如上所述，控制器100可以将内部命令传递至非易失性存储器装置300，并且在从传递内部命令的时间点开始经过等待时间之后传递对状态信息INF_ST的状态检查命令。此时，可以根据内部命令的类型(例如，写入命令、读取命令和擦除命令)来不同地设置等待时间。当从非易失性存储器装置300获取状态信息INF_ST时，控制器100可以确定状态信息INF_ST是否包括响应等待信息(或者就绪状态信息)。然后，控制器100可以确定是否完成与内部命令相对应的操作。当等待时间固定时，执行内部操作实际所需的时间可能不会反映出固定等待时间。具体地，当执行内部操作所需的时间小于固定等待时间时，在从完成内部操作的时间点到传递状态检查命令的时间点的时间段期间，不会使用目标非易失性存储器。另一方面，当执行内部操作所需的时间大于固定等待时间时，在传递最初为相应内部操作生成的状态检查命令的情况下，很可能输出不包括响应等待信息的状态信息INF_ST或包括忙碌状态信息的状态信息INF_ST。因此，在消耗不必要的资源的同时可以增加重新生成状态检查命令的次数。
图6和图7是示出根据实施例的电子装置10的操作方法的流程图。此后，假设根据本发明的实施例，除了等待时间不是固定的而是灵活的之外，以类似的方式应用与图5的步骤S1000至S7000相对应的操作。
根据本实施例的电子装置10可以包括控制器100和非暂时性机器可读存储介质200，该非暂时性机器可读存储介质200响应于对目标非易失性存储器的状态检查命令，输出非易失性存储器310至3n0之中目标非易失性存储器的状态信息INF_ST，并且存储可以由控制器100执行的编码指令。在实施例中，非暂时性机器可读存储介质200可以被配置成非易失性存储器装置200。
在实施例中，非易失性存储器装置300可以存储与从主机装置400接收的主机请求相对应并且生成由非易失性存储器装置300执行的内部命令的指令，在内部命令被传递至非易失性存储器装置300之后已经经过对应于内部命令的等待时间的时间点生成传递至非易失性存储器装置300的状态检查命令的指令，基于状态信息确定非易失性存储器装置300的操作信息的指令以及基于操作信息可变地设置等待时间的指令。存储在非易失性存储器装置300中的指令可以由控制器100来实施。
参照图1、图5和图6，根据本实施例的电子装置10的操作方法可以进一步包括控制器100确定多条第一状态信息的数量是否已经达到预设值的步骤S8000以及当多条第一状态信息的数量已经达到预设值(即，步骤S8000为“是”)时，控制器100缩短与内部命令相对应的等待时间的步骤S8100。
在实施例中，多条第一状态信息的数量可以表示控制器100接收第一状态信息的次数。在实施例中，第一状态信息可以表示包括响应于初始状态检查命令的响应等待信息(或就绪状态信息)的状态信息INF_ST。
假设内部命令是请求写入操作的命令，并且预设值是2。当响应于第一写入命令执行写入操作并且对应于与第一写入命令相对应的初始状态检查命令的状态信息包括响应等待信息时，控制器100可以确定已经完成响应于第一写入命令的写入操作。此时，由于由控制器100接收的状态信息对应于与第一写入命令相对应的初始状态检查命令，因此状态信息可以是第一状态信息，并且多条第一状态信息的数量变为1。
然后，当响应于第二写入命令执行写入操作时，对应于与第二写入命令相对应的初始状态检查命令的状态信息不包括响应等待信息，并且对应于重新生成的状态检查命令的状态信息包括响应等待信息时，控制器100可以确定已经完成响应于第二写入命令的写入操作。在这种情况下，由于包括响应等待信息的状态信息不是对应于初始状态检查命令的状态信息，所以状态信息不会是第一状态信息。因此，多条第一状态信息的数量仍然是1。
然后，当响应于第三写入命令执行写入操作并且对应于与第三写入命令相对应的初始状态检查命令的状态信息包括响应等待信息时，状态信息可以是第一状态信息。因此，多条第一状态信息的数量变为2。
当响应于第三写入命令完成写入操作时，由于第一状态信息已经达到预设状态值。因此控制器100可以缩短与写入命令相对应的等待时间。此时，等待时间的减少量可以预先设置，并且可以随时改变。
类似地，可变地设置与写入命令相对应的等待时间的进程可以适用于其它种类的内部命令，例如读取命令和擦除命令。
如参照图4所述，根据本实施例的非易失性存储器装置300可以包括多个存储装置组GR_0至GR_k，并且存储装置组中的每一个可以包括多个非易失性存储器310至3n0。此外，响应于各个存储装置组GR_0至GR_k的状态信息，可以单独执行重新生成状态检查命令和对第一信息的数量进行计数的进程。此时，控制器100可以基于存储装置组GR_0至GR_k的状态信息和多条第一状态信息的数量来确定各个存储装置组GR_0至GR_k的操作信息，并且基于各个存储装置组GR_0至GR_k的操作信息来设置应用于各自存储装置组的等待时间。因此，可以基于各个存储装置组GR_0至GR_k的操作信息来等同或不同地设置应用于各个存储装置组GR_0至GR_k的等待时间。
在实施例中，状态信息可以包括多个非易失性存储器310至3n0的状态信息，并且响应于非易失性存储器310至3n0的状态信息可以分别执行重新生成状态检查命令和对第一状态信息的数量进行计数的进程。此时，控制器100可以基于非易失性存储器310至3n0的状态信息和不同的第一状态信息的数量来确定非易失性存储器310至3n0的操作信息，并且基于非易失性存储器310至3n0的操作信息来设置应用于非易失性存储器310至3n0的等待时间。因此，可以基于非易失性存储器310至3n0的操作信息来等同或不同地设置应用于各个非易失性存储器310至3n0的等待时间。
参照图1、图5和图7，根据本实施例的电子装置10的操作方法可以进一步包括：步骤S9000，在步骤S9000中，控制器100对重新生成的状态检查命令的次数进行计数并确定计数值是否已经达到预设值(或计数值大于或等于预设值)；以及步骤S9100，在步骤S9100中，控制器100延长与内部命令相对应的等待时间。
假设内部命令是用于请求擦除操作的命令，并且预设值是2。当响应于第一擦除命令执行擦除操作并且对应于与第一擦除命令相对应的初始状态检查命令的状态信息包括响应等待信息时，控制器100可以确定完成了响应于第一擦除命令的擦除操作。此时，由于控制器100没有重新生成与第一擦除命令相对应的状态检查命令，因此重新生成状态检查命令的次数变为0。
然后，当响应于第二擦除命令和第三擦除命令执行擦除操作并且在擦除操作的每一个期间执行重新生成状态检查命令的操作时，重新生成状态检查命令的次数变为2并且达到预设值。因此，控制器100可以延长与擦除命令相对应的等待时间。此时，等待时间的增加量可以预先设置，并且可以随时改变。
类似地，可变地设置与擦除命令相对应的等待时间的进程可以适用于其它种类的内部命令，例如写入命令和读取命令。
在实施例中，控制器100可以分别对在响应于相同类型的两个或更多个命令的操作期间重新生成状态检查命令的次数进行计数，并且基于计数值来调整等待时间。例如，控制器100可以对在响应于单个擦除命令的单个擦除操作期间重新生成三次的状态检查命令的数量进行计数。当在分别响应于两个或更多个擦除命令的每个擦除操作期间重新生成三次的状态检查命令的数量等于或大于阈值时，控制器100可以可变地设置等待时间。
如参照图4所述，根据本实施例的非易失性存储器装置300可以包括多个存储装置组GR_0至GR_k。在实施例中，存储装置组GR_0至GR_k中的每一个可以包括多个非易失性存储器310至3n0。此外，响应于各个存储装置组GR_0至GR_k的状态信息，可以单独执行重新生成状态检查命令和对重新生成状态检查命令的次数进行计数的进程。此时，控制器100可以基于存储装置组GR_0至GR_k的状态信息和重新生成状态检查命令的次数来确定各个存储装置组GR_0至GR_k的操作信息，并且基于存储装置组GR_0至GR_k的操作信息来设置应用于各个存储装置组GR_0至GR_k的等待时间。因此，可以基于存储装置组GR_0至GR_k的操作信息来等同或不同地设置应用于各个存储装置组GR_0至GR_k的等待时间。
在实施例中，状态信息可以包括多个非易失性存储器310至3n0的状态信息，并且响应于非易失性存储器310至3n0的状态信息可以分别执行重新生成状态检查命令和对重新生成状态检查命令的次数进行计数的进程。此时，控制器100可以基于非易失性存储器310至3n0的状态信息和重新生成状态检查命令的次数来确定非易失性存储器310至3n0的操作信息，并且基于非易失性存储器310至3n0的操作信息来设置适用于非易失性存储器310至3n0的等待时间。因此，可以基于非易失性存储器310至3n0的操作信息来等同或不同地设置应用于各个非易失性存储器310至3n0的等待时间。
随着E/W(擦除/写入)次数的增加，可以改变在非易失性存储装置30中完成操作的时间。具体地，在写入操作期间，可以随着E/W计数增加来缩短操作完成时间。此外，在擦除操作期间，可以随着E/W计数增加来延迟操作完成时间。在本实施例中，当基于从非易失性存储器装置300接收的状态信息可变地设置等待时间时，控制器100可以反映变化的操作完成时间，从而虽然不使用特定非易失性存储器但是在即使可以使用非易失性存储器等待或者在重复生成附加命令(状态检查命令)的同时另外消耗资源的缺点被最小化。具体地，控制器100可以区分并确定命令类型(写入命令、读取命令和擦除命令)中的每一个的状态信息，并且分别应用可变设置的等待时间，这可以更有效地操作系统。
根据本实施例，电子装置可以基于与状态检查命令相对应的存储器芯片的状态信息或存储器芯片中的编程/擦除操作的数量来调整输出状态检查命令的时间，并且最小化状态检查命令输出的次数，从而提高包括电子装置的系统的性能。
虽然上面已经描述了各种实施例，但是本领域技术人员将理解的是，所描述的实施例仅是示例。因此，不应基于所描述的实施例来限制本文描述的数据存储装置的操作方法。
图8是示出根据实施例的包括固态硬盘(SSD)的数据处理系统的示例的示图。参照图8，数据处理系统1000可以包括主机装置1100和固态硬盘(SSD)1200。
SSD 1200可以包括控制器1210、缓冲存储器装置1220、非易失性存储器装置1231至123n、电源1240、信号连接器1250和电源连接器1260。
控制器1210可以控制SSD 1200的一般操作。控制器1210可以包括主机接口1211、控制部件1212、随机存取存储器1213、错误校正码(ECC)部件1214和存储器接口1215。
主机接口1211可以通过信号连接器1250与主机装置1100交换信号SGL。信号SGL可以包括命令、地址、数据等。主机接口1211可以根据主机装置1100的协议接口连接主机装置1100和SSD 1200。例如，主机接口1211可以通过诸如下列的标准接口协议中的任何一个与主机装置1100通信：安全数字、通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、个人计算机存储卡国际协会(PCMCIA)、并行高级技术附件(PATA)、串行高级技术附件(SATA)、小型计算机系统接口(SCSI)、串列SCSI(SAS)、外围组件互连(PCI)、高速PCI(PCI-E)和通用闪存(UFS)。
控制部件1212可以分析并处理从主机装置1100输入的信号SGL。控制部件1212可以根据固件或软件来控制内部功能块的操作以驱动SSD 1200。随机存取存储器1213可以用作用于驱动这种固件或软件的工作存储器。
错误校正码(ECC)部件1214可以生成待传输至非易失性存储器装置1231到123n的数据的奇偶校验数据。生成的奇偶校验数据可以与数据一起被存储在非易失性存储器装置1231至123n中。错误校正码(ECC)部件1214可以基于奇偶校验数据来检测从非易失性存储器装置1231至123n读出的数据的错误。如果检测到的错误在可校正范围内，则错误校正码(ECC)部件1214可以校正检测到的错误。
存储器接口1215可以根据控制部件1212的控制将诸如命令和地址的控制信号提供至非易失性存储器装置1231至123n。此外，存储器接口1215可以根据控制部件1212的控制与非易失性存储器装置1231至123n交换数据。例如，存储器接口1215可以将存储在缓冲存储器装置1220中的数据提供至非易失性存储器装置1231至123n，或者将从非易失性存储器装置1231至123n中读出的数据提供至缓冲存储器装置1220。
缓冲存储器装置1220可以将待存储的数据临时存储在非易失性存储器装置1231至123n中。此外，缓冲存储器装置1220可以临时存储从非易失性存储器装置1231至123n读出的数据。临时存储在缓冲存储器装置1220中的数据可以根据控制器1210的控制被传输至主机装置1100或非易失性存储器装置1231到123n。
非易失性存储器装置1231至123n可以用作SSD 1200的存储介质。非易失性存储器装置1231至123n可以分别通过多个通道CH1至CHn与控制器1210联接。一个或多个非易失性存储器装置可以联接至一个通道。联接至每个通道的非易失性存储器装置可以联接至相同的信号总线和数据总线。
电源1240可以将通过电源连接器1260输入的电力PWR提供至SSD 1200的内部。电源1240可以包括辅助电源1241。辅助电源1241可以供应电力以允许SSD 1200在发生突然断电时正常终止。辅助电源1241可以包括大容量电容器。
根据主机装置1100和SSD 1200之间的接口方案，信号连接器1250可以由各种类型的连接器配置。
根据主机装置1100的电力供应方案，电源连接器1260可以由各种类型的连接器配置。
图9是示出根据实施例的包括数据存储装置的数据处理系统的示例的示图。参照图9，数据处理系统2000可以包括主机装置2100和数据存储装置2200。
主机装置2100可以诸如印刷电路板的板的形式配置。虽然未示出，但是主机装置2100可以包括用于执行主机装置的功能的内部功能块。
主机装置2100可以包括连接端子2110，诸如插座、插槽或连接器。数据存储装置2200可以安装到连接端子2110。
数据存储装置2200可以诸如印刷电路板的板的形式配置。数据存储装置2200可以被称为存储器模块或存储卡。数据存储装置2200可以包括控制器2210、缓冲存储器装置2220、非易失性存储器装置2231和2232、电力管理集成电路(PMIC)2240和连接端子2250。
控制器2210可以控制数据存储装置2200的一般操作。控制器2210可以与图8中所示的控制器1210相同的方式配置。
缓冲存储器装置2220可以将待存储的数据临时存储在非易失性存储器装置2231和2232中。此外，缓冲存储器装置2220可以临时存储从非易失性存储器装置2231和2232读出的数据。临时存储在缓冲存储器装置2220中的数据可以根据控制器2210的控制被传输至主机装置2100或非易失性存储器装置2231和2232。
非易失性存储器装置2231和2232可以用作数据存储装置2200的存储介质。
PMIC 2240可以将通过连接端子2250输入的电力提供至数据存储装置2200的内部。PMIC 2240可以根据控制器2210的控制来管理数据存储装置2200的电力。
连接端子2250可以联接至主机装置2100的连接端子2110。通过连接端子2250，可以在主机装置2100和数据存储装置2200之间传输诸如命令、地址、数据等的信号和电力。根据主机装置2100和数据存储装置2200之间的接口方案，连接终端2250可以被配置成各种类型。连接端子2250可以被设置在数据存储装置2200的任何一侧上。
图10是示出根据实施例的包括数据存储装置的数据处理系统的示例的示图。参照图10，数据处理系统3000可以包括主机装置3100和数据存储装置3200。
主机装置3100可以以诸如印刷电路板的板的形式配置。虽然未示出，但是主机装置3100可以包括用于执行主机装置的功能的内部功能块。
数据存储装置3200可以表面安装型封装的形式配置。数据存储装置3200可以通过焊球3250安装到主机装置3100。数据存储装置3200可以包括控制器3210、缓冲存储器装置3220和非易失性存储装置3230。
控制器3210可以控制数据存储装置3200的一般操作。控制器3210可以与图9中所示的控制器1210相同的方式配置。
缓冲存储器装置3220可以将待存储的数据临时存储在非易失性存储器装置3230中。此外，缓冲存储器装置3220可以临时存储从非易失性存储器装置3230读出的数据。临时存储在缓冲存储器装置3220中的数据可以根据控制器3210的控制被传输至主机装置3100或非易失性存储器装置3230。
非易失性存储器装置3230可以用作数据存储装置3200的存储介质。
图11是示出根据实施例的包括数据存储装置的网络系统的示例的示图。参照图11，网络系统4000可以包括服务器系统4300和通过网络4500联接的多个客户端系统4410至4430。
服务器系统4300可以响应于来自多个客户端系统4410至4430的请求来伺服数据。例如，服务器系统4300可以存储从多个客户端系统4410至4430提供的数据。再例如，服务器系统4300可以将数据提供至多个客户端系统4410至4430。
服务器系统4300可以包括主机装置4100和数据存储装置4200。数据存储装置4200可以由图1的电子装置10、图8的SSD 1200、图9的数据存储装置2200或图10的数据存储装置3200来配置。

Claims (37)

1.一种电子装置，包括：
控制器；以及
非暂时性机器可读存储介质，响应于状态检查命令输出状态信息，并且存储由所述控制器执行的指令，
其中所述指令包括：
用于生成由所述非暂时性机器可读存储介质伺服的内部命令的指令；
用于在将所述内部命令传递至所述非暂时性机器可读存储介质之后经过与所述内部命令相对应的等待时间的时间点生成传递至所述非暂时性机器可读存储介质的所述状态检查命令的指令；
用于基于所述状态信息确定所述非暂时性机器可读存储介质的所述操作状态的指令；以及
基于所述操作状态可变地设置所述等待时间的指令。
2.根据权利要求1所述的电子装置，其中用于确定所述操作状态的指令是用于基于响应等待信息是否包括在所述状态信息中来确定所述操作状态的指令，所述响应等待信息指示所述内部命令的操作完成。
3.根据权利要求2所述的电子装置，其中用于确定所述操作状态的指令包括：
当所述响应等待信息不包括在所述状态信息中时，重新生成所述状态检查命令的指令；以及
对包括所述响应等待信息并响应于初始状态检查命令提供的多条第一状态信息的数量进行计数的指令。
4.根据权利要求3所述的电子装置，其中用于可变地设置所述等待时间的指令是当多条第一状态信息的数量达到预设值时，缩短所述等待时间的指令。
5.根据权利要求2所述的电子装置，其中用于确定所述操作状态的指令包括：
当所述响应等待信息不包括在所述状态信息中时，重新生成所述状态检查命令的指令；以及
用于对重新生成所述状态检查命令的次数进行计数的指令。
6.根据权利要求5所述的电子装置，其中用于可变地设置所述等待时间的指令是当重新生成所述状态检查命令的次数达到预设值时，延长所述等待时间的指令。
7.根据权利要求3所述的电子装置，其中所述非暂时性机器可读存储介质包括多个存储装置组，并且所述存储装置组中的每一个包括多个非易失性存储器。
8.根据权利要求7所述的电子装置，其中所述状态信息、所述状态检查命令和所述第一状态信息对应于所述存储装置组中的选择的一个存储装置组。
9.根据权利要求8所述的电子装置，其中所述操作状态对应于选择的存储装置组。
10.根据权利要求9所述的电子装置，其中所述等待时间对应于选择的存储装置组。
11.根据权利要求10所述的电子装置，其中基于所述存储装置组的各条操作状态来等同或不同地设置应用于各个存储装置组的所述等待时间。
12.根据权利要求11所述的电子装置，其中用于设置所述等待时间的指令缩短从预设时间开始的等待时间，为所述存储装置组之中、多条第一状态信息的数量已达到预设值的存储装置组设置所述等待时间。
13.根据权利要求5所述的电子装置，其中所述非暂时性机器可读存储介质包括多个存储装置组，并且所述存储装置组中的每一个包括多个非易失性存储器。
14.根据权利要求13所述的电子装置，其中所述状态信息、所述状态检查命令和所述第一状态信息对应于所述存储装置组之中的选择的一个存储装置组。
15.根据权利要求14所述的电子装置，其中所述操作状态对应于选择的存储装置组。
16.根据权利要求15所述的电子装置，其中所述等待时间对应于选择的存储装置组。
17.根据权利要求16所述的电子装置，其中基于所述存储装置组的各条操作状态来等同或不同地设置应用于各个存储装置组的所述等待时间。
18.根据权利要求17所述的电子装置，其中用于设置所述等待时间的指令延长从预设时间开始的等待时间，为所述存储装置组之中、重新生成所述状态检查命令的次数已达到预设值的存储装置组设置所述等待时间。
19.根据权利要求7所述的电子装置，其中所述状态信息、所述状态检查命令和所述第一状态信息对应于所述非易失性存储器中的选择的一个非易失性存储器。
20.根据权利要求19所述的电子装置，其中所述操作状态对应于选择的非易失性存储器。
21.根据权利要求20所述的电子装置，其中所述等待时间对应于选择的非易失性存储器。
22.根据权利要求21所述的电子装置，其中基于所述非易失性存储器的各条操作状态来等同或不同地设置应用于各个非易失性存储器的所述等待时间。
23.根据权利要求22所述的电子装置，其中用于设置所述等待时间的指令缩短从预设时间开始的等待时间，为所述非易失性存储器之中、多条第一状态信息的数量已达到预设值的非易失性存储器设置所述等待时间。
24.根据权利要求13所述的电子装置，其中所述状态信息、所述状态检查命令和所述第一状态信息对应于所述非易失性存储器中的选择的一个非易失性存储器。
25.根据权利要求24所述的电子装置，其中所述操作状态对应于选择的非易失性存储器。
26.根据权利要求25所述的电子装置，其中所述等待时间对应于选择的非易失性存储器。
27.根据权利要求26所述的电子装置，其中基于所述非易失性存储器的各条操作状态来等同或不同地设置应用于各个非易失性存储器的所述等待时间。
28.根据权利要求27所述的电子装置，其中用于设置所述等待时间的指令延长从预设时间开始的等待时间，为所述非易失性存储器之中、重新生成所述状态检查命令的次数已达到预设值的非易失性存储器设置所述等待时间。
29.一种电子装置的操作方法，所述操作方法包括：
生成由所述电子装置伺服的内部命令；
在经过与所述内部命令相对应的等待时间之后生成状态检查命令；
基于响应于所述状态检查命令生成的状态信息来确定所述电子装置的操作状态；以及
基于所述操作状态可变地设置所述等待时间。
30.根据权利要求29所述的操作方法，其中确定所述操作状态包括基于响应等待信息是否包括在所述状态信息中来确定所述操作状态，所述响应等待信息指示所述内部命令的操作完成。
31.根据权利要求30所述的操作方法，进一步包括当所述状态信息不包括所述响应等待信息时，重新生成所述状态检查命令。
32.根据权利要求31所述的操作方法，其中确定所述操作状态包括基于包括所述响应等待信息并且响应于初始状态检查命令提供的多条第一状态信息的数量来确定所述操作状态。
33.根据权利要求32所述的操作方法，其中可变地设置所述等待时间包括当多条第一状态信息的数量达到预设值时，缩短所述等待时间。
34.根据权利要求31所述的操作方法，其中确定所述操作状态包括基于重新生成所述状态检查命令的次数来确定所述操作状态。
35.根据权利要求33所述的操作方法，其中可变地设置所述等待时间包括当重新生成所述状态检查命令的次数达到预设值时，延长所述等待时间。
36.一种电子装置，包括：
存储器装置，响应于状态检查命令提供所述存储器装置的状态报告；和
控制器：
提供一种操作命令来控制所述存储器装置执行操作；以及
在从提供所述操作命令开始的等待时间之后，为所述存储器装置提供与所述操作命令相对应的初始状态检查命令以接收初始状态报告，
其中当所述初始状态报告指示忙碌状态时，所述控制器为所述存储器装置提供与所述操作命令相对应的一个或多个后续状态检查命令以接收指示就绪状态的后续状态报告；以及
其中当与所述一种操作命令相对应，并指示所述就绪状态的所述初始状态报告的接收数量达到预设值时，所述控制器缩短与所述一种操作命令相对应的等待时间。
37.一种电子装置，包括：
存储器装置，响应于状态检查命令来提供所述存储器装置的状态报告；以及
控制器：
提供一种操作命令来控制所述存储器装置执行操作；以及
在从提供所述操作命令开始的等待时间之后，为所述存储器装置提供与所述操作命令相对应的初始状态检查命令以接收初始状态报告，
其中当所述初始状态报告指示忙碌状态时，所述控制器为所述存储器装置提供与所述操作命令相对应的一个或多个后续状态检查命令以接收指示就绪状态的后续状态报告；以及
其中当与所述一种操作命令相对应的后续状态检查命令的提供数量达到预设值时，所述控制器延长与所述一种操作命令相对应的等待时间。
CN201811467377.2A 2018-02-27 2018-12-03 电子装置及其操作方法 Pending CN110196823A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0023687 2018-02-27
KR1020180023687A KR102526608B1 (ko) 2018-02-27 2018-02-27 전자 장치 및 그것의 동작 방법

Publications (1)

Publication Number Publication Date
CN110196823A true CN110196823A (zh) 2019-09-03

Family

ID=67685823

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811467377.2A Pending CN110196823A (zh) 2018-02-27 2018-12-03 电子装置及其操作方法

Country Status (3)

Country Link
US (1) US10838653B2 (zh)
KR (1) KR102526608B1 (zh)
CN (1) CN110196823A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112634963A (zh) * 2019-10-08 2021-04-09 爱思开海力士有限公司 存储器系统、存储器控制器及其操作方法
CN112803938A (zh) * 2020-12-31 2021-05-14 美智光电科技股份有限公司 存储方法和装置、开关装置、存储器装置和可读存储介质
CN113760183A (zh) * 2020-06-03 2021-12-07 美光科技公司 存储器系统的存取操作状态信令

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11409468B2 (en) * 2020-06-03 2022-08-09 Western Digital Technologies, Inc. Storage system and method for using proactive device timeout information
CN114115739B (zh) * 2021-11-25 2023-11-07 群联电子股份有限公司 存储器管理方法、存储器存储装置及存储器控制电路单元
US20230205455A1 (en) * 2021-12-23 2023-06-29 Micron Technology, Inc. Adaptive Command Completion Timers
US11836384B2 (en) 2022-03-10 2023-12-05 Western Digital Technologies, Inc. Automatic prediction timers adaptation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090172213A1 (en) * 2007-12-31 2009-07-02 Sowmiya Jayachandran Command completion detection in a mass storage device
US20140250262A1 (en) * 2013-03-01 2014-09-04 Ocz Storage Solutions, Inc. System and method for polling the status of memory devices
US20160239206A1 (en) * 2015-02-12 2016-08-18 SK Hynix Inc. Semiconductor system performing status read for semiconductor device and operating method thereof

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7013336B1 (en) * 1999-03-31 2006-03-14 International Business Machines Corporation Method and structure for efficiently retrieving status for SCSI accessed fault-tolerant enclosure (SAF-TE) systems
JP2005275452A (ja) * 2004-03-22 2005-10-06 Matsushita Electric Ind Co Ltd データ転送制御システム
US8438356B2 (en) * 2007-10-01 2013-05-07 Marvell World Trade Ltd. Flash memory controller
JP2010044814A (ja) * 2008-08-11 2010-02-25 Toshiba Storage Device Corp 記憶装置の制御方法及び記憶装置
JP2010102458A (ja) * 2008-10-22 2010-05-06 Hitachi Ltd コマンドの起動を制御するストレージシステム及び方法
JP2010113435A (ja) 2008-11-05 2010-05-20 Sanyo Electric Co Ltd メモリアクセス装置
US8913335B2 (en) * 2011-05-23 2014-12-16 HGST Netherlands B.V. Storage device with shingled data and unshingled cache regions
KR101366960B1 (ko) * 2011-12-23 2014-02-25 한양대학교 산학협력단 입출력 핀을 이용한 다중 웨이 낸드 플래시 제어 장치 및 방법
KR20150116174A (ko) 2014-04-07 2015-10-15 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 동작 방법
KR102355436B1 (ko) * 2015-01-09 2022-01-26 에스케이하이닉스 주식회사 데이터 저장 장치
JP6444792B2 (ja) * 2015-03-27 2018-12-26 日本電産サンキョー株式会社 情報処理装置及び情報処理方法
KR20170086345A (ko) * 2016-01-18 2017-07-26 에스케이하이닉스 주식회사 메모리 칩 및 메모리 컨트롤러를 포함하는 메모리 시스템

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090172213A1 (en) * 2007-12-31 2009-07-02 Sowmiya Jayachandran Command completion detection in a mass storage device
US20140250262A1 (en) * 2013-03-01 2014-09-04 Ocz Storage Solutions, Inc. System and method for polling the status of memory devices
US20160239206A1 (en) * 2015-02-12 2016-08-18 SK Hynix Inc. Semiconductor system performing status read for semiconductor device and operating method thereof

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112634963A (zh) * 2019-10-08 2021-04-09 爱思开海力士有限公司 存储器系统、存储器控制器及其操作方法
CN112634963B (zh) * 2019-10-08 2023-10-24 爱思开海力士有限公司 存储器系统、存储器控制器及其操作方法
CN113760183A (zh) * 2020-06-03 2021-12-07 美光科技公司 存储器系统的存取操作状态信令
CN112803938A (zh) * 2020-12-31 2021-05-14 美智光电科技股份有限公司 存储方法和装置、开关装置、存储器装置和可读存储介质
CN112803938B (zh) * 2020-12-31 2023-04-07 美智光电科技股份有限公司 存储方法和装置、开关装置、存储器装置和可读存储介质

Also Published As

Publication number Publication date
US20190265907A1 (en) 2019-08-29
KR102526608B1 (ko) 2023-05-02
US10838653B2 (en) 2020-11-17
KR20190102778A (ko) 2019-09-04

Similar Documents

Publication Publication Date Title
CN110196823A (zh) 电子装置及其操作方法
CN110083545A (zh) 数据存储装置及其操作方法
KR20200085519A (ko) 데이터 저장 장치 및 그것의 동작 방법
CN110413222B (zh) 数据存储装置及其操作方法
CN109992202B (zh) 数据存储设备、其操作方法以及包括其的数据处理系统
KR20170102694A (ko) 데이터 저장 장치
CN109933280A (zh) 数据存储装置及其操作方法
US20200105351A1 (en) Memory system and operating method thereof
CN108459978A (zh) 包括非易失性存储器装置的数据存储装置及其操作方法
CN109992201A (zh) 数据存储设备及其操作方法
CN110286847A (zh) 数据存储装置及其操作方法
CN110413446A (zh) 数据存储设备及其操作方法
CN109407966A (zh) 数据存储装置及其操作方法
CN108694980A (zh) 数据存储装置及其操作方法
CN111916140A (zh) 控制器及其操作方法以及包括控制器的存储器系统
CN111752852A (zh) 数据存储装置及数据存储装置的操作方法
CN110010185A (zh) 存储器系统及其操作方法
CN110047547A (zh) 数据储存装置、其操作方法和非易失性存储器件
EP4124962A1 (en) Storage devices, storage controllers, and operating methods of storage controllers
CN109147854A (zh) 数据存储装置及其操作方法
CN109240937A (zh) 数据存储装置及其操作方法
CN109426453B (zh) 数据存储装置及其操作方法
CN106683698A (zh) 存储器件及其操作方法
US11461238B2 (en) Storage device, memory controller, and method for fetching write commands from submission queues to perform full page writes
CN110174995A (zh) 存储器控制器及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190903

WD01 Invention patent application deemed withdrawn after publication