CN109407966A - 数据存储装置及其操作方法 - Google Patents

数据存储装置及其操作方法 Download PDF

Info

Publication number
CN109407966A
CN109407966A CN201711469127.8A CN201711469127A CN109407966A CN 109407966 A CN109407966 A CN 109407966A CN 201711469127 A CN201711469127 A CN 201711469127A CN 109407966 A CN109407966 A CN 109407966A
Authority
CN
China
Prior art keywords
reading order
reading
data
read
storage device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711469127.8A
Other languages
English (en)
Other versions
CN109407966B (zh
Inventor
崔荣根
金敏基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN109407966A publication Critical patent/CN109407966A/zh
Application granted granted Critical
Publication of CN109407966B publication Critical patent/CN109407966B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30029—Logical and Boolean instructions, e.g. XOR, NOT
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Software Systems (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明公开一种数据存储装置，其包括非易失性存储器装置和控制器。控制器被配置成计算读取范围，该读取范围包括可以对应于从主机装置接收的多个读取命令中针对相同物理地址的读取命令中的每一个的读取区域。控制器可以被配置成生成用于同时读取计算的读取范围的整合读取命令。控制器可以将整合读取命令传输到非易失性存储器装置。

Description

数据存储装置及其操作方法
相关申请的交叉引用
本申请要求于2017年8月18日提交的申请号为10-2017-0104645的韩国申请的优先权，其通过引用整体并入本文。
技术领域
各个实施例总体涉及一种半导体装置，并且更特别地，涉及一种数据存储装置及数据存储装置的操作方法。
背景技术
近来，计算机环境范例已经变为可在任何时间和任何地点使用的普适计算系统。因此，诸如移动电话、数码相机、笔记本电脑等的便携式电子装置可以被广泛使用。便携式电子装置可以包括使用存储器装置的数据存储装置。数据存储装置可以用于存储便携式电子装置的数据。
由于使用存储器装置的数据存储装置不包括机械驱动机构，因此数据存储装置通常具有优良的稳定性和耐久性。此外，使用存储器装置的数据存储装置的优点在于其可以较快速地访问数据并消耗较少的功率。具有这样的优点的数据存储装置的非限制性示例包括通用串行总线(USB)存储卡、包括各种接口的存储卡、通用闪存(UFS)卡、固态硬盘(SSD)等。
发明内容
示例性实施例提供一种能够防止在存储装置中采用的存储器单元的特性劣化的数据存储装置。数据存储装置还可以呈现提高的读取容量。
示例性实施例还提供一种上述数据存储装置的操作方法。
在实施例中，数据存储装置可以包括非易失性存储器装置和控制器。控制器可以被配置成计算读取范围，该读取范围包括可以对应于从主机装置接收的多个读取命令中针对相同物理地址的读取命令中的每一个的读取区域。控制器可以被配置成生成用于同时读取计算的读取范围的整合读取命令。控制器可以将整合读取命令传输到非易失性存储器装置。
在实施例中，在数据存储装置的操作方法中，可以检测从主机装置接收的多个读取命令中针对相同物理地址的读取命令。可以计算包括所检测的读取命令中的每一个的读取区域的读取范围。可以生成用于同时读取计算的读取范围中的读取区域的整合读取命令。生成的整合读取命令可以被传输到非易失性存储器装置。
在实施例中，数据存储装置可以包括非易失性存储器装置和配置成控制非易失性存储器装置的操作的控制器。控制器可以包括读取命令管理器，其被配置成：计算读取范围，该读取范围包括对应于从主机装置接收的读取命令中针对相同物理地址的读取命令中的每一个的读取区域；生成用于同时读取读取范围的整合读取命令；并且将整合读取命令传输到非易失性存储器装置。
从以下具体实施方式以及所附权利要求，本发明的这些和其它特征及优点对于本发明的领域中的技术人员将变得显而易见。
附图说明
图1是说明根据本发明的实施例的数据存储装置的框图。
图2是说明图1所示的非易失性存储器装置的示例性配置的框图。
图3是说明图2所示的存储器单元阵列的示例性配置的框图。
图4是说明图1所示的随机存取存储器的示例性配置的框图。
图5是说明图1所示的读取命令管理器的示例性配置的框图。
图6是说明图5所示的读取命令的字段的简图。
图7是说明用于计算读取范围并生成整合读取命令的读取命令管理器的操作的简图。
图8是说明响应于整合读取命令存储在随机存取存储器中的读取数据的简图。
图9是说明根据本发明的实施例的数据存储装置的操作方法的流程图。
图10是说明根据本发明的实施例的包括固态硬盘(SSD)的数据处理系统的简图。
图11是说明图10所示的控制器的示例性配置的简图。
图12是说明根据本发明的实施例的包括数据存储装置的数据处理系统的简图。
图13是说明根据本发明的实施例的包括数据存储装置的数据处理系统的简图。
图14是说明根据本发明的实施例的包括数据存储装置的网络系统的简图。
具体实施方式
在下文中，将通过实施例的各种示例参照附图来描述示例性实施例。
图1是说明根据本发明的实施例的数据存储装置10的框图，图2是说明图1的非易失性存储器装置100的示例性配置的框图，图3是说明图2的存储器单元阵列110的示例性配置的框图，以及图4是说明图1的随机存取存储器230的示例性配置的框图。
参照图1，数据存储装置10可以被配置成存储可以由诸如移动电话、MP3播放器、膝上型计算机、台式计算机、游戏机、电视(TV)、车载信息娱乐系统等的主机装置(未示出)访问的数据。数据存储装置10也可以被称为存储器系统。
数据存储装置10可以根据与主机装置连接的接口协议被实施为各种存储装置中的一种。例如，数据存储装置10的各种实施方式可以包括以下中的任意一种：固态硬盘(SSD)，诸如MMC、eMMC、RS-MMC、微型MMC等多媒体卡，诸如SD、迷你SD、微型SD等安全数字卡，诸如通用存储总线(USB)、通用闪存(UFS)、个人计算机存储卡国际协会(PCMCIA)等存储装置，外围组件互连卡，高速PCI(PCI-E)卡，标准闪存(CF)卡，智能媒体卡，记忆棒等。
数据存储装置10可以具有各种封装结构中的任意一种。例如，数据存储装置10可以具有堆叠封装(POP)、系统级封装(SIP)、片上系统(SOC)、多芯片封装(MCP)、板上芯片(COB)、晶圆级制造封装(WFP)、晶圆级堆叠封装(WSP)等。
数据存储装置10可以包括非易失性存储器装置100和控制器200。
非易失性存储器装置100可以用作数据存储装置10的存储介质。非易失性存储器装置100可以包括NAND闪速存储器装置、NOR闪速存储器装置、使用铁电电容器的铁电随机存取存储器(FRAM)、使用隧穿磁阻(TMR)层的磁性随机存取存储器(MRAM)、使用硫族化合物的相变随机存取存储器(PRAM)、使用过渡金属氧化物化合物的电阻式随机存取存储器(RERAM)等。
参照图2，非易失性存储器装置100可以包括存储器单元阵列110、行解码器120、页面缓冲器130、列解码器140、输入/输出电路150、电压供应电路160和控制逻辑170。
存储器单元阵列110可以包括设置在字线WLn和位线BLm之间的交叉区域处的存储器单元。例如，存储器单元可以包括配置成存储一位的单层单元(SLC)或者配置成存储两位或更多位的多层单元(MLC)，诸如配置成存储三位的三层单元(TLC)、配置成存储四位的四层单元(QLC)等。存储器单元阵列110可以包括SLC或MLC单元中的至少一个。存储器单元阵列110可以具有二维结构或三维结构。
存储器单元阵列110可以包括多个平面。每个平面可以包括多个块。每个块可以包括多个页面。
参照图3，例如，存储器单元阵列110可以包括四个平面PNE1至PNE4。平面PNE1至PNE4中的每一个可以包括块BLK1至BLKi。块BLK1至BLKi中的每一个可以包括页面PG1至PGj。页面PG1至PGj中的每一个可以包括两个扇区S1和S2。扇区S1和S2中的每一个可以对应半个页面。可选地，存储器单元阵列110可以不限于图3中的结构。
再次参照图2，行解码器120可以被配置成选择与存储器单元阵列110连接的字线WLn中的任何一个。例如，行解码器120可以基于从控制逻辑170接收的行地址来选择字线WLn中的任何一个。行解码器120可以为选择的字线提供从电压供应电路160提供的字线电压。
页面缓冲器130可以通过位线BLm与存储器单元阵列110连接。页面缓冲器130可以被配置成根据控制逻辑170的控制来临时存储写入存储器单元阵列110中的编程数据或者从存储器单元阵列110读取的读取数据。
列解码器140可以被配置成选择与存储器单元阵列110连接的位线BLm中的任何一个。例如，列解码器140可以基于从控制逻辑170接收的列地址来选择位线BLm中的任何一个。
输入/输出电路150可以通过输入/输出线I/O与控制器200连接。输入/输出电路150可以根据控制逻辑170的控制通过输入/输出线I/O将命令、地址和数据传输到控制器200/接收来自控制器200的命令、地址和数据。
电压供应电路160可以被配置成根据控制逻辑170的控制来生成用于操作非易失性存储器装置100的电压。由电压供应电路160生成的电压可以被施加到存储器单元阵列110的存储器单元。例如，在编程操作中生成的编程电压可以被施加到可以对其执行编程操作的存储器单元的字线。可选地，在擦除操作中生成的擦除电压可以被施加到可以对其执行擦除操作的存储器单元的阱区。可选地，在读取操作中生成的读取电压可以被施加到可以对其执行读取操作的存储器单元的字线。
控制逻辑170可以被配置成控制与非易失性存储器装置100的编程操作、读取操作和擦除操作有关的操作。例如，控制逻辑170可以响应于从控制器200接收的编程命令以及读取命令控制非易失性存储器装置100的操作以在存储器单元阵列110中执行编程操作和读取操作。控制逻辑170可以响应于从控制器200接收的擦除命令控制非易失性存储器装置100的操作以在存储器单元阵列110中执行擦除操作。在实施例中，可以分别以页面单元为基础来执行编程操作和读取操作，同时可以以块单元为基础来执行擦除操作。然而，注意的是，可以以与上述基础不同的单元为基础来执行编程操作、读取操作和擦除操作，并且因此，本发明不限于该方式。
控制逻辑170可以基于从控制器200接收的地址为行解码器120提供用于选择字线的行地址，并且为列解码器140提供用于选择位线的列地址。控制逻辑170可以为页面缓冲器130、输入/输出电路150以及电压供应电路160提供用于控制它们的控制信号。
在图1中，数据存储装置10可以包括一个非易失性存储器装置100。可选地，数据存储装置10可以包括多个非易失性存储器装置100。因此，注意的是，所示实施例可以适用于包括一个或多个非易失性存储器装置100的数据存储装置10。
控制器200可以被配置成通过驱动设置在随机存取存储器中的固件、软件或其组合来控制数据存储装置10的操作。控制器200可以解码并驱动诸如固件或软件的代码类型指令或算法。控制器200可以包括硬件或者硬件和软件的组合。
控制器200可以包括主机接口单元210、处理器220、随机存取存储器230和存储器接口单元240。
主机接口单元210可以被配置成根据主机装置的协议将主机装置与数据存储装置10接口连接。例如，主机接口单元210可以通过以下中的任意一种与主机装置通信：USB、UFS、MMC、并行高级技术附件(PATA)、串行高级技术附件(SATA)、小型计算机系统接口(SCSI)、串列SISI(SAS)、外围组件互联(PCI)和PCI-E。
处理器220可以包括微控制单元(MCU)和中央处理单元(CPU)。处理器220可以被配置成处理从主机装置传输的请求。为了处理从主机装置传输的请求，处理器220可以驱动指令或算法，即，随机存取存储器230中的固件和/或软件。处理器220可以控制各种块或装置，例如，控制器200的块210、块230和块240以及非易失性存储器装置100。
处理器220可以基于从主机装置传输的各种请求生成用于控制非易失性存储器装置100的操作的控制信号。处理器220可以经由存储器接口单元240向非易失性存储器装置100提供生成的控制信号。
随机存取存储器230可以包括动态随机存取存储器(DRAM)或静态随机存取存储器(SRAM)。随机存取存储器230可以被配置成存储由处理器220驱动的固件。随机存取存储器230可以被配置成存储数据，例如用于驱动固件的元数据。即，随机存取存储器230可以用作处理器220的工作存储器。
随机存取存储器230可以被配置成临时存储从主机装置传输到非易失性存储器装置100的编程数据或从非易失性存储器装置100传输到主机装置的读取数据。即，随机存取存储器230可以用作缓冲存储器。
例如，如图4所示，随机存取存储器230可以包括被配置成存储由处理器220驱动的固件或软件的系统数据区域SDR以及被配置成临时存储编程数据或读取数据的用户数据区域UDR。用户数据区域UDR可以包括多个缓冲器BF0至BFn。缓冲器BF0到BFn中的每一个可以存储诸如编程数据或读取数据的用户数据。
再次参照图1，存储器接口单元240可以被配置成根据处理器220的控制来控制非易失性存储器装置100。因此，存储器接口单元240也可以被称为存储器控制单元。存储器接口单元240可以通过信道CH为非易失性存储器装置100提供控制信号。控制信号可以包括用于控制非易失性存储器装置100的命令、地址、控制信号等。存储器接口单元240可以在编程操作期间为非易失性存储器装置100提供编程数据。存储器接口单元240可以在读取操作期间接收来自非易失性存储器装置100的读取数据。
存储器接口单元240可以包括被配置成管理从处理器220提供的读取命令的读取命令管理器RCM。
图5是说明图1的读取命令管理器RCM的示例性配置的框图。
参照图5，读取命令管理器RCM可以包括读取命令排队单元RCQ、读取范围计算单元RRC和整合读取命令生成单元CRCG。读取命令排队单元RCQ可以被配置成响应于从处理器220提供的读取命令，来例如以先进先出(FIFO)方式执行排队操作。读取范围计算单元RRC可以被配置成检测可以对其执行排队操作的读取命令RCMD1至RCMDk中针对相同物理地址的读取命令。读取范围计算单元RRC可以被配置成计算包括所检测的读取命令中的每一个的读取区域的读取范围。整合读取命令生成单元CRCG可以被配置成基于计算的读取范围生成整合读取命令CRCMD。整合读取命令生成单元CRCG可以通过信道CH为非易失性存储器装置100提供整合读取命令CRCMD。
图6是说明图5中的读取命令RCMD的示例性字段的简图。
参照图6，读取命令RCMD中的每一个可以包括物理地址字段和有效扇区位图字段。
物理地址字段可以被配置成存储关于由相应读取命令RCMD读取的非易失性存储器装置100的页面的物理地址信息。
有效扇区位图字段可以被配置成存储关于对应于读取命令RCMD的至少一个平面和至少一个扇区的信息。有效扇区位图字段可以包括对应于存储器单元阵列110中扇区的总数的位。
例如，如图3所示，存储器单元阵列110可以包括四个平面PNE1至PNE4。四个平面PNE1至PNE4中的每一个可以包括两个扇区S1和S2。因此，有效扇区位图字段可以包括八个位。
参照图3和图6，读取命令RCMD的有效扇区位图字段可以包括对应于下列中的每一个的位：第一平面PNE1的第一扇区S1、第一平面PNE1的第二扇区S2、第二平面PNE2的第一扇区S1、第二平面PNE2的第二扇区S2、第三平面PNE3的第一扇区S1、第三平面PNE3的第二扇区S2、第四平面PNE4的第一扇区S1以及第四平面PNE4的第二扇区S2。
有效扇区位图字段中的每个位可以被设置为“0”或“1”。例如，存储器接口单元240可以将位为“0”的平面的扇区确定为非读取区域，并将位为“1”的平面的扇区确定为读取区域。
读取范围计算单元RRC可以检测可以通过读取命令排队单元RCQ对其执行排队操作的读取命令RCMD1至RCMDk中针对相同物理地址的读取命令。例如，读取范围计算单元RRC可以基于存储在读取命令RCMD1至RCMDk中的每一个的物理地址字段中的物理地址信息来检测针对相同物理地址的读取命令。
读取范围计算单元RRC可以基于存储在针对相同物理地址的读取命令中的每一个的有效扇区位图字段中的信息来计算包括所检测的读取命令中的每一个的读取区域的读取范围。
图7是说明用于计算读取范围并生成整合读取命令CRCMD的读取命令管理器RCM的操作的简图。在图7中，可以检测针对相同物理地址的第一读取命令RCMD1至第四读取命令RCMD4。
参照图7，检测的第一读取命令RCMD1至第四读取命令RCMD4可以基本具有相同的物理地址“0x00”。第一读取命令RCMD1的有效扇区位图字段中的位可以被设置为“11000000”。第二读取命令RCMD2的有效扇区位图字段中的位可以被设置为“00110000”。第三读取命令RCMD3的有效扇区位图字段中的位可以被设置为“00001100”。第四读取命令RCMD4的有效扇区位图字段中的位可以被设置为“00000011”。因此，第一读取命令RCMD1至第四读取命令RCMD4可以具有不同的读取区域。
即，第一读取命令RCMD1的读取区域可以是第一平面PNE1的第一扇区S1和第二扇区S2(参见图6)。第二读取命令RCMD2的读取区域可以是第二平面PNE2的第一扇区S1和第二扇区S2(参见图6)。第三读取命令RCMD3的读取区域可以是第三平面PNE3的第一扇区S1和第二扇区S2(参见图6)。第四读取命令RCMD4的读取区域可以是第四平面PNE4的第一扇区S1和第二扇区S2(参见图6)。
在传统存储器接口单元中，第一读取命令RCMD1至第四读取命令RCMD4可以被单独地传输到非易失性存储器装置100。控制逻辑170可以响应于第一读取命令RCMD1至第四读取命令RCMD4中的每一个来控制非易失性存储器装置100单独地执行读出操作和传输操作。此处，读出操作可以对应于从存储器单元阵列110读取数据并且将读取数据临时存储在页面缓冲器130中。传输操作可以对应于将页面缓冲器130中的读取数据传输到控制器200并且将读取数据临时存储在随机存取存储器230的用户数据区域UDR中。
相反，根据本实施例，读取范围计算单元RRC可以对第一读取命令RCMD1至第四读取命令RCMD4的有效扇区位图字段执行OR运算。读取范围计算单元RRC可以响应于第一读取命令RCMD1至第四读取命令RCMD4来计算包括例如待读取的扇区的读取区域的读取范围。
例如，如图7所示，读取范围计算单元RRC可以通过对第一读取命令RCMD1至第四读取命令RCMD4中的每一个的有效扇区位图字段的位逐位执行OR运算来计算读取范围。即，读取范围计算单元RRC可以通过对下列位执行OR运算来计算读取范围：第一读取命令RCMD1至第四读取命令RCMD4的有效扇区位图字段的第一位B0、第一读取命令RCMD1至第四读取命令RCMD4的有效扇区位图字段的第二位B1、第一读取命令RCMD1至第四读取命令RCMD4的有效扇区位图字段的第三位B2、第一读取命令RCMD1至第四读取命令RCMD4的有效扇区位图字段的第四位B3、第一读取命令RCMD1至第四读取命令RCMD4的有效扇区位图字段的第五位B4、第一读取命令RCMD1至第四读取命令RCMD4的有效扇区位图字段的第六位B5、第一读取命令RCMD1至第四读取命令RCMD4的有效扇区位图字段的第七位B6和第一读取命令RCMD1至第四读取命令RCMD4的有效扇区位图字段的第八位B7。
如图7所示，由读取范围计算单元RRC计算的读取范围可以是“11111111”。即，读取范围可以包括相应物理地址(0x00)的所有平面的所有扇区。
整合读取命令生成单元CRCG可以生成整合读取命令CRCMD，用于指示对由读取范围计算单元RRC计算的读取范围的读取操作。整合读取命令生成单元CRCG可以为非易失性存储器装置100提供生成的整合读取命令CRCMD。如图7所示，存储在生成的整合读取命令CRCMD的物理地址字段和有效扇区位图字段中的值可以是“0x00”和“11111111”。
从存储器接口单元240接收整合读取命令CRCMD的非易失性存储器装置100可以对与相应物理地址相对应的所有平面PNE1至PNE4的扇区S1和S2执行读取操作。如上所述，读取操作可以包括读出操作和传输操作。
因此，存储器接口单元240可以从非易失性存储器装置100同时接收对应于第一读取命令RCMD1至第四读取命令RCMD4的读取数据。存储器接口单元240可以将接收的读取数据存储在随机存取存储器230中的用户数据区域UDR的缓冲器BF0至BFn中的至少一个中。
图8是说明响应于整合读取命令CRCMD存储在随机存取存储器230中的读取数据的简图。
参照图8，对应于第一读取命令RCMD1的第一读取数据RD1、对应于第二读取命令RCMD2的第二读取数据RD2、对应于第三读取命令RCMD3的第三读取数据RD3以及对应于第四读取命令RCMD4的第四读取数据RD4可以被存储在随机存取存储器230中的用户数据区域UDR的缓冲器BF0中。
在图8中，第一读取数据RD1至第四读取数据RD4可以被顺序地存储在随机存取存储器230的缓冲器中。然而，将第一读取数据RD1至第四读取数据RD4存储在随机存取存储器230的缓冲器中可以不受限于特定的方式。
处理器220可以根据对应于第一读取命令RCMD1至第四读取命令RCMD4的主机装置的第一请求至第四请求，将随机存取存储器230中的第一读取数据RD1至第四读取数据RD4传输到主机装置。
通常，在现有技术中，当针对相同物理地址的第一读取命令RCMD1至第四读取命令RCMD4被接收时，响应于读取命令中的每一个来单独地执行读出操作和传输操作，使得可以执行四个读出操作和四个传输操作。因此，由于针对相同物理地址的读出操作可能被连续地重复，因此可能劣化存储器单元的特性。此外，由于单独地执行响应于读取命令的读出操作和传输操作，因此读取容量也可能减小。
根据本发明的本实施例，针对相同物理地址仅执行一个读出操作和四个传输操作以同时读取读取数据，使得对特定存储器单元的读出操作和传输操作的数量显著减少。因此，存储器单元的特性可能不会劣化或者比现有技术劣化得慢得多。
此外，对应于读取命令的读取数据可以被同时接收以存储在随机存取存储器中。存储的读取数据可以从随机存取存储器中读取并被传输到主机装置。因此，读取容量可以得到提高。
图9是说明根据本发明的实施例的数据存储装置的操作方法的流程图。
参照图9，在步骤S910中，控制器200可以检测从主机装置接收的读取命令中针对相同物理地址的读取命令。例如，检测针对相同物理地址的读取命令可以由控制器200的存储器接口单元240中的读取命令管理器RCM的读取范围计算单元RRC执行。
在步骤S920中，读取命令管理器RCM的读取范围计算单元RRC可以计算包括所检测的读取命令，即，针对相同物理地址的读取命令中的每一个的读取区域的读取范围。例如，读取范围计算单元RRC可以对所检测的读取命令中的每一个的有效扇区位图字段中的位执行OR运算以计算读取范围。
在步骤S930中，读取命令管理器RCM的整合读取命令生成单元CRCG可以生成用于同时读取读取范围中的读取区域的整合读取命令CRCMD。整合读取命令生成单元CRCG可以为非易失性存储器装置100提供生成的整合读取命令CRCMD。
在步骤S940中，非易失性存储器装置100可以响应于整合读取命令CRCMD来读出读取范围中的存储器单元以读取数据。非易失性存储器装置100可以将读取数据传输到控制器200。
在步骤S950中，控制器200可以将从非易失性存储器装置100接收的读取数据存储在随机存取存储器230中。控制器200可以根据相应的读取命令对随机存取存储器230中的读取数据进行数据分类。控制器200可以将分类的数据传输到主机装置。
图10是说明根据本发明的实施例的包括固态硬盘(SSD)2200的数据处理系统2000的简图。参照图10，数据处理系统2000可以包括主机装置2100和SSD 2200。
SSD 2200可以包括控制器2210、缓冲存储器装置2220、非易失性存储器装置2231至223n、电源2240、信号连接器2250和电源连接器2260。
控制器2210可以控制SSD 2200的整体操作。
缓冲存储器装置2220可以临时存储待存储在非易失性存储器装置2231至223n中的数据。缓冲存储器装置2220可以临时存储从非易失性存储器装置2231至223n读取的数据。临时存储在缓冲存储器装置2220中的数据可以根据控制器2210的控制被传输到主机装置2100或非易失性存储器装置2231至223n。
非易失性存储器装置2231至223n可以用作SSD 2200的存储介质。非易失性存储器装置2231至223n可以通过多个信道CH1至CHn分别联接到控制器2210。一个或多个非易失性存储器装置可以联接到一个信道。联接到每个信道的非易失性存储器装置可以联接到相同的信号总线和相同的数据总线。
电源2240可以向SSD 2200的内部提供通过电源连接器2260输入的电力PWR。电源2240可以包括辅助电源2241。辅助电源2241可以供给电力，使得即使当发生突然断电时SSD2200也正常地终止。辅助电源2241可以包括能够对电力PWR充电的大容量电容器。电源连接器2260可以根据主机装置2100的电源方案由各种类型的连接器配置。
控制器2210可以通过信号连接器2250与主机装置2100交换信号SGL。信号SGL可以包括命令、地址、数据等。信号连接器2250可以根据主机装置2100和SSD 2200之间的接口方法配置为各种类型的连接器。
图11是说明图10的控制器2210的简图。参照图11，控制器2210可以包括主机接口单元2211、控制单元2212、随机存取存储器(RAM)2213、错误校正码(ECC)单元2214和存储器接口单元2215。
主机接口单元2211可以根据主机装置2100的协议执行主机装置2100和SSD 2200之间的接口连接。例如，主机接口单元2211可以通过以下中的任意一种与主机装置2100通信：安全数字协议、通用串行总线(USB)协议、多媒体卡(MMC)协议、嵌入式MMC(eMMC)协议、个人计算机存储卡国际协会(PCMCIA)协议、并行高级技术附件(PATA)协议、串行高级技术附件(SATA)协议、小型计算机系统接口(SCSI)协议、串列SCSI(SAS)协议、外围组件互连(PCI)协议、高速PCI(PCI-E)协议和通用闪存(UFS)协议。主机接口单元2211可以执行主机装置2100将SSD 2200识别为例如硬盘驱动器HDD的通用数据存储装置的盘模拟功能。
控制单元2212可以分析和处理从主机装置2100输入的信号SGL。控制单元2212可以根据用于驱动SSD 2200的固件和/或软件来控制内部功能块的操作。RAM 2213可以用作驱动固件或软件的工作存储器。
ECC单元2214可以生成待传送到非易失性存储器装置2231至223n的数据的奇偶校验数据。生成的奇偶校验数据可以与数据一起被存储在非易失性存储器装置2231至223n中。ECC单元2214可以基于奇偶校验数据来检测从非易失性存储器装置2231至223n读取的数据的错误。如果检测到的错误在可校正的范围内，则ECC单元2214可以校正检测到的错误。
存储器接口单元2215可以根据控制单元2212的控制向非易失性存储器装置2231至223n提供诸如命令和地址的控制信号。存储器接口单元2215可以根据控制单元2212的控制与非易失性存储器装置2231至223n交换数据。例如，存储器接口单元2215可以向非易失性存储器装置2231至223n提供存储在缓冲存储器装置2220中的数据，或向缓冲存储器装置2220提供从非易失性存储器装置2231至223n读取的数据。
图12是说明根据本发明的实施例的包括数据存储装置3200的数据处理系统3000的简图。参照图12，数据处理系统3000可以包括主机装置3100和数据存储装置3200。
主机装置3100可以被配置成诸如印刷电路板(PCB)的板形式。虽然在图12中未示出，但是主机装置3100可以包括被配置成执行主机装置3100的功能的内部功能块。
主机装置3100可以包括诸如插座、插槽或连接器的连接端子3110。数据存储装置3200可以被安装在连接端子3110上。
数据存储装置3200可以被配置成诸如PCB的板形式。数据存储装置3200可以指存储器模块或存储卡。数据存储装置3200可以包括控制器3210、缓冲存储器装置3220、非易失性存储器装置3231和3232、电源管理集成电路(PMIC)3240和连接端子3250。
控制器3210可以控制数据存储装置3200的整体操作。控制器3210可以被配置为具有与图11所示的控制器2210相同的配置。
缓冲存储器装置3220可以临时存储待存储在非易失性存储器装置3231和3232中的数据。缓冲存储器装置3220可以临时存储从非易失性存储器装置3231和3232读取的数据。临时存储在缓冲存储器装置3220中的数据可以根据控制器3210的控制被传输到主机装置3100或非易失性存储器装置3231和3232。
非易失性存储器装置3231和3232可以用作数据存储装置3200的存储介质。
PMIC 3240可以向数据存储装置3200内部提供通过连接端子3250输入的电力。PMIC 3240可以根据控制器3210的控制来管理数据存储装置3200的电力。
连接端子3250可以联接到主机装置3100的连接端子3110。诸如命令、地址和数据的信号以及电力可以通过连接端子3250在主机装置3100和数据存储装置3200之间传输。连接端子3250可以根据主机装置3100和数据存储装置3200之间的接口方法被配置成各种形式。连接端子3250可以被布置在数据存储装置3200的任意一侧。
图13是说明根据本发明的实施例的包括数据存储装置4200的数据处理系统4000的简图。参照图13，数据处理系统4000可以包括主机装置4100和数据存储装置4200。
主机装置4100可以被配置成诸如PCB的板形式。虽然在图13中未示出，但是主机装置4100可以包括被配置成执行主机装置4100的功能的内部功能块。
数据存储装置4200可以被配置成表面安装封装形式。数据存储装置4200可以通过焊球4250被安装在主机装置4100上。数据存储装置4200可以包括控制器4210、缓冲存储器装置4220和非易失性存储器装置4230。
控制器4210可以控制数据存储装置4200的整体操作。控制器4210可以被配置为具有与图11所示的控制器2210相同的配置。
缓冲存储器装置4220可以临时存储待存储在非易失性存储器装置4230中的数据。缓冲存储器装置4220可以临时存储从非易失性存储器装置4230读取的数据。临时存储在缓冲存储器装置4220中的数据可以通过控制器4210的控制被传输到主机装置4100或非易失性存储器装置4230。
非易失性存储器装置4230可以用作数据存储装置4200的存储介质。
图14是说明根据实施例的包括数据存储装置5200的网络系统5000的简图。参照图14，网络系统5000可以包括通过网络5500联接的服务器系统5300和多个客户端系统5410至5430。
服务器系统5300可以响应于多个客户端系统5410至5430的请求来服务数据。例如，服务器系统5300可以存储从多个客户端系统5410到5430提供的数据。又例如，服务器系统5300可以向多个客户端系统5410至5430提供数据。
服务器系统5300可以包括主机装置5100和数据存储装置5200。数据存储装置5200可以由图1的数据存储装置10、图10的数据存储装置2200、图12的数据存储装置3200或图13的数据存储装置4200来配置。
本发明的上述实施例是说明性的而不是限制性的。各种可选方案和等同方案是可能的。实施例的示例不受本文所述的实施例的限制。本发明也不限于任何特定类型的半导体装置。基于本发明，其它添加、删减或变型是显而易见的，并且旨在落入所附权利要求的范围内。

Claims (20)

1.一种数据存储装置，其包括：
非易失性存储器装置；以及
控制器，其被配置成：计算读取范围，所述读取范围包括对应于从主机装置接收的读取命令中针对相同物理地址的读取命令中的每一个的读取区域；生成用于同时读取所述读取范围的整合读取命令；并且将所述整合读取命令传输到所述非易失性存储器装置。
2.根据权利要求1所述的数据存储装置，其中所述控制器包括：
存储器接口单元，其被配置成将数据传输到所述非易失性存储器装置/接收来自所述非易失性存储器装置的数据；
随机存取存储器，其被配置成临时存储所述数据；以及
处理器，其被配置成控制所述控制器的操作。
3.根据权利要求2所述的数据存储装置，其中所述存储器接口单元包括：
读取命令排队单元，其被配置成响应于所述读取命令执行排队操作；
读取范围计算单元，其被配置成检测执行所述排队操作的所述读取命令中针对所述相同物理地址的所述读取命令，并且计算包括所检测的读取命令中的每一个的读取区域的所述读取范围；以及
整合读取命令生成单元，其被配置成基于所计算的读取范围生成所述整合读取命令。
4.根据权利要求3所述的数据存储装置，其中所述非易失性存储器装置包括多个平面，所述平面中的每一个包括多个块，所述块中的每一个包括多个页面，并且所述页面中的每一个包括两个扇区。
5.根据权利要求4所述的数据存储装置，其中每个读取命令包括：
物理地址字段，其被配置成存储关于对应于所述读取命令的所述非易失性存储器装置中的页面的物理地址信息；以及
有效扇区位图字段，其被配置成存储关于对应于所述读取命令的至少一个平面和至少一个扇区的信息。
6.根据权利要求5所述的数据存储装置，其中所述有效扇区位图字段包括的位的数量对应于所述扇区的数量，所述扇区的数量等于所述平面的数量乘以每个平面中的扇区的数量。
7.根据权利要求6所述的数据存储装置，其中所述读取范围计算单元对所检测的读取命令中的每一个的有效扇区位图字段的位逐位执行OR运算以计算所述读取范围。
8.根据权利要求3所述的数据存储装置，其中所述非易失性存储器装置响应于所述整合读取命令来读出所述读取范围中的存储器单元以读取数据并且将所读取的数据传输到所述存储器接口单元。
9.根据权利要求8所述的数据存储装置，其中所述存储器接口单元将从所述非易失性存储器装置传输的所读取的数据临时存储在所述随机存取存储器中，并且所述处理器根据所述读取命令对所述随机存取存储器中的所读取的数据进行数据分类，并且将所分类的数据传输到所述主机装置。
10.一种数据存储装置的操作方法，其包括：
提供所述数据存储装置，其包括非易失性存储器装置和用于控制所述非易失性存储器装置的操作的控制器；
检测从主机装置接收的读取命令中针对相同物理地址的读取命令；
计算包括所检测的读取命令中的每一个的读取区域的读取范围；
生成用于同时读取所计算的读取范围中的读取区域的整合读取命令；以及
将所述整合读取命令传输到所述非易失性存储器装置。
11.根据权利要求10所述的方法，其中计算所述读取范围包括：
对所检测的读取命令中的每一个的有效扇区位图字段中的位逐位执行OR运算。
12.根据权利要求11所述的方法，其中所述非易失性存储器装置包括多个平面，所述平面中的每一个包括多个块，所述块中的每一个包括多个页面，并且所述页面中的每一个包括两个扇区。
13.根据权利要求12所述的方法，其中所述有效扇区位图字段中的每一个包括被配置成存储关于对应于所述读取命令的至少一个平面和至少一个扇区的信息的字段。
14.根据权利要求10所述的方法，其进一步包括：
通过所述非易失性存储器装置响应于所述整合读取命令来读出所述读取范围中的存储器单元以读取数据；
将所读取的数据传输到所述控制器；以及
将所读取的数据存储在所述控制器的随机存取存储器中。
15.根据权利要求14所述的方法，其中所述控制器根据所述读取命令对所述随机存取存储器中的所读取的数据进行数据分类，并且将所分类的数据传输到所述主机装置。
16.一种数据存储装置，其包括：
非易失性存储器装置；以及
控制器，其被配置成控制所述非易失性存储器装置的操作，
其中所述控制器包括：
读取命令管理器，其被配置成：计算读取范围，所述读取范围包括对应于从主机装置接收的读取命令中针对相同物理地址的读取命令中的每一个的读取区域；生成用于同时读取所述读取范围的整合读取命令；以及将所述整合读取命令传输到所述非易失性存储器装置。
17.根据权利要求16所述的数据存储装置，其中所述非易失性存储器装置包括多个平面，所述平面中的每一个包括多个块，所述块中的每一个包括多个页面，并且所述页面中的每一个包括两个扇区。
18.根据权利要求17所述的数据存储装置，其中每个读取命令包括：
物理地址字段，其被配置成存储关于对应于所述读取命令的所述非易失性存储器装置中的页面的物理地址信息；以及
有效扇区位图字段，其被配置成存储关于对应于所述读取命令的至少一个平面和至少一个扇区的信息。
19.根据权利要求18所述的数据存储装置，其中所述读取命令管理器通过对所检测的读取命令中的每一个的有效扇区位图字段的位逐位执行OR运算来计算所述读取范围。
20.根据权利要求16所述的数据存储装置，其中所述非易失性存储器装置响应于所述整合读取命令来读出所述读取范围中的存储器单元以读取数据并且将所读取的数据传输到所述控制器，并且
其中所述控制器将从所述非易失性存储器装置传输的所读取的数据临时存储在随机存取存储器中，根据所述读取命令对所述随机存取存储器中的所读取的数据进行数据分类，并且将所分类的数据传输到所述主机装置。
CN201711469127.8A 2017-08-18 2017-12-29 数据存储装置及其操作方法 Active CN109407966B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0104645 2017-08-18
KR1020170104645A KR102474035B1 (ko) 2017-08-18 2017-08-18 데이터 저장 장치 및 그것의 동작 방법

Publications (2)

Publication Number Publication Date
CN109407966A true CN109407966A (zh) 2019-03-01
CN109407966B CN109407966B (zh) 2022-01-25

Family

ID=65361343

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711469127.8A Active CN109407966B (zh) 2017-08-18 2017-12-29 数据存储装置及其操作方法

Country Status (3)

Country Link
US (2) US10360984B2 (zh)
KR (1) KR102474035B1 (zh)
CN (1) CN109407966B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114913904A (zh) * 2021-02-09 2022-08-16 美光科技公司 复位读取干扰缓解

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102474035B1 (ko) * 2017-08-18 2022-12-06 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US10725931B2 (en) * 2018-08-22 2020-07-28 Western Digital Technologies, Inc. Logical and physical address field size reduction by alignment-constrained writing technique
KR20220087782A (ko) 2020-12-18 2022-06-27 에스케이하이닉스 주식회사 메모리 컨트롤러 및 이를 포함하는 저장 장치
KR20220087785A (ko) 2020-12-18 2022-06-27 에스케이하이닉스 주식회사 메모리 컨트롤러 및 이를 포함하는 저장 장치

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101097551A (zh) * 2006-08-23 2008-01-02 晶天电子（深圳）有限公司 带有闪存控制器的电子数据闪存卡
CN101196850A (zh) * 2007-12-28 2008-06-11 祥硕科技股份有限公司 数据存取整合方法及其系统
CN101630290A (zh) * 2009-08-17 2010-01-20 成都市华为赛门铁克科技有限公司 重复数据处理方法和装置
CN101976182A (zh) * 2010-11-15 2011-02-16 记忆科技(深圳)有限公司 一种固态硬盘预读取的方法及其装置
CN102012788A (zh) * 2009-09-07 2011-04-13 群联电子股份有限公司 下达读取指令与数据读取方法、闪存控制器与储存系统
US20110161560A1 (en) * 2009-12-31 2011-06-30 Hutchison Neil D Erase command caching to improve erase performance on flash memory
CN102169462A (zh) * 2011-04-27 2011-08-31 中国科学院光电技术研究所 基于NAND Flash的数据记录方法与记录控制器
CN102317928A (zh) * 2009-01-09 2012-01-11 美光科技公司 修改命令
CN103049215A (zh) * 2012-12-07 2013-04-17 记忆科技(深圳)有限公司 Io命令处理的方法及其固态硬盘
US20130262745A1 (en) * 2012-03-30 2013-10-03 Gary Lin Memory System with Command Queue Reordering
US20130311711A1 (en) * 2012-05-17 2013-11-21 Samsung Electronics Co., Ltd. Nonvolatile memory device and program method thereof
CN104503710A (zh) * 2015-01-23 2015-04-08 福州瑞芯微电子有限公司 一种提高闪存写入速度的方法和装置
CN104641418A (zh) * 2013-08-19 2015-05-20 株式会社东芝 存储系统
CN105159622A (zh) * 2015-10-22 2015-12-16 湖南国科微电子股份有限公司 一种减小ssd读写io时延的方法与系统
US20160283111A1 (en) * 2015-03-26 2016-09-29 Intel Corporation Read operations in memory devices
US20170075622A1 (en) * 2015-09-11 2017-03-16 Sandisk Technologies Inc. Multiple scheduling schemes for handling read requests

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100359414B1 (ko) 1996-01-25 2003-01-24 동경 엘렉트론 디바이스 주식회사 데이타독출/기록방법및그를이용한메모리제어장치및시스템
KR20150116174A (ko) * 2014-04-07 2015-10-15 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 동작 방법
KR20170075622A (ko) * 2015-12-23 2017-07-03 주식회사 엘지생활건강 마스크
KR20180083023A (ko) * 2017-01-11 2018-07-20 에스케이하이닉스 주식회사 메모리 시스템의 어드레스 맵핑 방법
KR102474035B1 (ko) * 2017-08-18 2022-12-06 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101097551A (zh) * 2006-08-23 2008-01-02 晶天电子（深圳）有限公司 带有闪存控制器的电子数据闪存卡
CN101196850A (zh) * 2007-12-28 2008-06-11 祥硕科技股份有限公司 数据存取整合方法及其系统
CN102317928A (zh) * 2009-01-09 2012-01-11 美光科技公司 修改命令
CN101630290A (zh) * 2009-08-17 2010-01-20 成都市华为赛门铁克科技有限公司 重复数据处理方法和装置
CN102012788A (zh) * 2009-09-07 2011-04-13 群联电子股份有限公司 下达读取指令与数据读取方法、闪存控制器与储存系统
US20110161560A1 (en) * 2009-12-31 2011-06-30 Hutchison Neil D Erase command caching to improve erase performance on flash memory
CN101976182A (zh) * 2010-11-15 2011-02-16 记忆科技(深圳)有限公司 一种固态硬盘预读取的方法及其装置
CN102169462A (zh) * 2011-04-27 2011-08-31 中国科学院光电技术研究所 基于NAND Flash的数据记录方法与记录控制器
US20130262745A1 (en) * 2012-03-30 2013-10-03 Gary Lin Memory System with Command Queue Reordering
US20130311711A1 (en) * 2012-05-17 2013-11-21 Samsung Electronics Co., Ltd. Nonvolatile memory device and program method thereof
CN103049215A (zh) * 2012-12-07 2013-04-17 记忆科技(深圳)有限公司 Io命令处理的方法及其固态硬盘
CN104641418A (zh) * 2013-08-19 2015-05-20 株式会社东芝 存储系统
CN104503710A (zh) * 2015-01-23 2015-04-08 福州瑞芯微电子有限公司 一种提高闪存写入速度的方法和装置
US20160283111A1 (en) * 2015-03-26 2016-09-29 Intel Corporation Read operations in memory devices
US20170075622A1 (en) * 2015-09-11 2017-03-16 Sandisk Technologies Inc. Multiple scheduling schemes for handling read requests
CN105159622A (zh) * 2015-10-22 2015-12-16 湖南国科微电子股份有限公司 一种减小ssd读写io时延的方法与系统

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
HYEGYEONG PARK 等: ""Improving read access time of high-performance solidstate"", 《2017 IEEE INTERNATIONAL CONFERENCE ON COMMUNICATIONS(ICC)》 *
MYOUNGSOO JUNG 等: ""Physically addressed queueing (PAQ): Improving parallelism in solid state disks"", 《2012 39TH ANNUAL INTERNATIONAL SYMPOSIUM ON COMPUTERARCHITECTURE (ISCA)》 *
胡洋: ""高性能固态盘的多级并行性及算法研究"", 《中国博士学位论文全文数据库(信息科技辑)》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114913904A (zh) * 2021-02-09 2022-08-16 美光科技公司 复位读取干扰缓解

Also Published As

Publication number Publication date
US20190341116A1 (en) 2019-11-07
US10878924B2 (en) 2020-12-29
KR20190019543A (ko) 2019-02-27
CN109407966B (zh) 2022-01-25
US20190057745A1 (en) 2019-02-21
US10360984B2 (en) 2019-07-23
KR102474035B1 (ko) 2022-12-06

Similar Documents

Publication Publication Date Title
CN109407966A (zh) 数据存储装置及其操作方法
CN109933280A (zh) 数据存储装置及其操作方法
CN111916140B (zh) 控制器及其操作方法以及包括控制器的存储器系统
CN107122317A (zh) 数据存储装置
TWI795466B (zh) 資料儲存設備及其操作方法
CN110413222A (zh) 数据存储装置及其操作方法
CN110196823A (zh) 电子装置及其操作方法
CN109992202A (zh) 数据存储设备、其操作方法以及包括其的数据处理系统
CN109992201A (zh) 数据存储设备及其操作方法
CN108459978A (zh) 包括非易失性存储器装置的数据存储装置及其操作方法
CN111752852A (zh) 数据存储装置及数据存储装置的操作方法
CN110010185A (zh) 存储器系统及其操作方法
CN109240937A (zh) 数据存储装置及其操作方法
CN109426453A (zh) 数据存储装置及其操作方法
US11042326B2 (en) Data storage device and operating method thereof
TWI813669B (zh) 資料儲存裝置及其操作方法
US11074006B2 (en) Nonvolatile memory device, data storage device including the same and operating method thereof
CN110032466A (zh) 数据存储装置及其操作方法
CN110299181A (zh) 非易失性存储器装置、其操作方法及数据存储装置
US11314638B2 (en) Data storage device, operating method thereof and storage system using the same
US11194512B2 (en) Data storage device which selectively performs a cache read or a normal read operation depending on work load and operating method thereof
CN109918227A (zh) 存储器系统及其操作方法以及非易失性存储器装置
CN111324302B (zh) 数据存储装置及其操作方法
CN110175134B (zh) 数据存储装置及其操作方法
US11429530B2 (en) Data storage device and operating method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant