CN109918227A - 存储器系统及其操作方法以及非易失性存储器装置 - Google Patents

存储器系统及其操作方法以及非易失性存储器装置 Download PDF

Info

Publication number
CN109918227A
CN109918227A CN201811376320.1A CN201811376320A CN109918227A CN 109918227 A CN109918227 A CN 109918227A CN 201811376320 A CN201811376320 A CN 201811376320A CN 109918227 A CN109918227 A CN 109918227A
Authority
CN
China
Prior art keywords
data
page
buffer
stored
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811376320.1A
Other languages
English (en)
Inventor
李周映
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN109918227A publication Critical patent/CN109918227A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7206—Reconfiguration of flash memory system
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明涉及一种非易失性存储器装置，该非易失性存储器装置包括：页面缓冲器，基于从控制器传送的针对第一数据的编程命令存储第一数据并将第一数据编程到第一页面；临时缓冲器，从页面缓冲器接收并存储第一数据；控制器接口，执行与控制器的接口连接；以及编程控制电路，控制页面缓冲器和临时缓冲器的操作，其中当发生编程失败时，编程控制电路控制临时缓冲器从页面缓冲器接收并存储第一数据。

Description

存储器系统及其操作方法以及非易失性存储器装置
相关申请的交叉引用
本申请要求于2017年12月12日向韩国知识产权局提交的申请号为10-2017-0170366的韩国申请的优先权，其通过引用整体并入本文。
技术领域
本公开的各个示例性实施例总体涉及一种存储器系统。特别地，实施例涉及一种包括非易失性存储器装置的存储器系统。
背景技术
存储器系统可以响应于来自外部装置的写入或编程请求存储从外部装置提供的数据。而且，存储器系统可以响应于来自外部装置的读取请求将所存储的数据提供给外部装置。外部装置可以是能够处理数据的电子装置，诸如计算机、数码相机或移动电话。存储器系统可以内置在外部装置中，或者可以以单独的形式制造并且联接到外部装置。
由于使用存储器装置的存储器系统没有机械驱动部件，因此具有一些优点，包括优异的稳定性和耐用性、高信息访问速度和低功耗。具有这些优点的存储器系统包括通用串行总线(USB)存储器装置、具有各种接口的存储卡、通用闪存(UFS)装置和固态驱动器(SSD)。
发明内容
各种实施例涉及一种存储器系统，其中当发生编程失败时可以将数据存储在临时缓冲器中，并且因此可以不论数据的恢复而执行其它命令。
在实施例中，非易失性存储器装置可以包括：页面缓冲器，被配置为，基于从控制器传送的针对第一数据的编程命令来存储第一数据并将第一数据编程到第一页面；临时缓冲器，被配置为接收并存储来自页面缓冲器的第一个数据；控制器接口，被配置为执行与控制器的接口连接；以及编程编程控制电路，被配置为控制页面缓冲器和临时缓冲器的操作，其中在发生编程失败时，编程控制电路控制临时缓冲器接收并存储来自页面缓冲器的第一数据。
在实施例中，存储器系统可以包括：控制器；以及非易失性存储器装置，被配置为包括页面缓冲器、当在对存储在页面缓冲器中的第一数据进行编程的进程中发生编程失败时接收并存储来自页面缓冲器的第一数据的临时缓冲器、执行与控制器的接口连接的控制器接口以及控制页面缓冲器和临时缓冲器的操作的编程控制电路，其中控制器将针对第一数据的重新编程命令传送到非易失性存储器装置，并且其中编程编程控制电路基于重新编程命令控制将存储在临时缓冲器中的第一数据重新编程到第四页面。
在实施例中，一种用于操作存储器系统的方法可以包括：由非易失性存储器装置将存储在页面缓冲器中的第一数据编程到第一页面；并且当发生编程失败时，由临时缓冲器从页面缓冲器接收并存储第一数据。
在根据实施例的存储器系统中，当发生编程失败时可以将存储在临时缓冲器中，并且因此可以不论数据的恢复而执行其它命令。因此，由于在恢复数据的进程中最小化包括数据的接口连接，所以可以提高处理速度。
在实施例中，存储器系统可以包括：存储器装置，包括存储器单元阵列以及第一和第二缓冲器；以及
控制器，适用于：控制存储器装置执行通过将数据临时存储到第一缓冲器中来将数据存储到存储单元阵列中的编程操作；当编程操作失败时，控制存储器装置在利用第一缓冲器的另一操作期间将数据缓冲到第二缓冲器中；并且控制存储器装置执行将被缓冲在第二缓冲器中的数据存储到存储器单元阵列中的重新编程操作。
附图说明
图1是示出根据本公开的实施例的存储器系统框图。
图2是描述根据实施例的将数据存储在临时缓冲器中的进程的示图。
图3是描述根据实施例的在将数据存储在临时缓冲器中之后对另一数据进行编程操作的进程的示图。
图4是描述根据实施例的在将数据存储在临时缓冲器中之后对另一数据执行读取操作的进程的示图。
图5是描述根据实施例的对数据进行重新编程的进程的示图。
图6是描述根据实施例的对数据进行重新编程的进程的示图。
图7是描述根据实施例的用于操作存储器系统的方法的流程图。
图8是描述根据实施例的用于操作存储器系统的方法的流程图。
图9是描述根据实施例的用于操作存储器系统的方法的流程图。
图10是示出包括根据实施例的固态驱动器(SSD)的数据处理系统的示例的示图。
图11是示出包括根据实施例的存储器系统的数据处理系统的示例的示图。
图12是示出包括根据实施例的存储器系统的数据处理系统的示例的示图。
图13是示出包括根据实施例的存储器系统的网络系统的示例的示图。
图14是示出包括在根据实施例的存储器系统中的非易失性存储器装置的示例的框图。
具体实施方式
在结合附图阅读以下示例性实施例之后，本发明的优点、特征和方法将变得更加显而易见。然而，本发明可以以不同的形式实施并且不应该被解释为限于本文阐述的实施例。相反，提供这些实施例是为了详细描述本发明，到使本发明所属领域的技术人员可以容易地实施本发明的技术构思的程度。
在本文中，将理解的是，本发明的实施例并不限于附图中所示的细节，并且附图不一定要按比例绘制，而且在某些情况下，为了更清楚地描述本发明的某些特征，比例可能被夸大。虽然在本文中使用了特定术语，但是将理解的是，本文所使用的术语仅是用于描述特定实施例的目的，而不旨在限定本发明的范围。
如本文所使用的，短语“和/或”包括一个或多个相关所列项目的任意和全部组合。应当理解，当元件被称为在另一元件“之上”、“连接到”或“联接到”另一元件时，它可以直接在其它元件上、连接或联接到另一元件，或者可以存在中间元件。如本文所使用的，除非上下文另有明确说明，否则单数形式也旨在包括复数形式。将进一步理解，当在本说明书中使用时，术语“包括”和/或“包括有”指定至少一个所述特征、步骤、操作和/或元件的存在，但不排除一个或多个其它特征、步骤、操作和/或元件的存在和添加。
在下文中，将通过实施例的各种示例参考附图在下面描述存储器系统及其操作方法以及非易失性存储器装置。
图1是示出根据本公开的实施例的存储器系统100的示例的框图。
存储器系统100可以存储将由诸如以下的主机装置(未示出)访问的数据：移动电话、MP3播放器、膝上型计算机、台式计算机、游戏机、TV、车载信息娱乐系统等。存储器系统100可以被称为存储器模块或存储卡。
存储器系统100可以根据主机接口被制造为各种种类的存储装置中的任何一种，该主机接口表示关于主机装置的传输协议。例如，存储器系统100可以被配置为诸如以下的各种种类的存储装置中的任何一种：固态驱动器(SSD)，MMC、eMMC、RS-MMC和微型MMC形式的多媒体卡，SD、迷你SD和微型SD形式的安全数字卡，通用串行总线(USB)存储装置，通用闪存(UFS)装置，个人计算机存储卡国际协会(PCMCIA)卡型存储装置，外围组件互连(PCI)卡型存储装置，高速PCI(PCI-E)卡型存储装置，紧凑型闪存(CF)卡，智能媒体卡，记忆棒等。
存储器系统100可以被制造为各种种类的封装类型中的任何一种。例如，存储器系统100可以被制造为诸如以下的各种种类的封装类型中的任何一种：堆叠封装(POP)、系统级封装(SIP)、片上系统(SOC)、多芯片封装(MCP)、板上芯片(COB)、晶圆级制造封装(WFP)和晶圆级堆叠封装(WSP)。
参照图1，根据实施例的存储器系统100可包括控制器200。控制器200可以包括控制单元210、随机存取存储器220、主机接口单元(未示出)和存储器控制单元(未示出)。
控制单元210可以由微控制单元(MCU)或中央处理单元(CPU)来配置。控制单元210可以处理从主机装置传送的请求。为了处理该请求，控制单元210可以驱动加载在随机存取存储器220中的代码类型的指令或算法，即固件(FW)，并且可控制内部功能块和非易失性存储器装置300。
随机存取存储器220可以由诸如动态随机存取存储器(DRAM)或静态随机存取存储器(SRAM)的随机存取存储器来配置。随机存取存储器220可以存储待由控制单元210驱动的固件(FW)。而且，随机存取存储器220可以存储驱动固件(FW)所需的数据，例如，元数据。也就是说，随机存取存储器220可以用作控制单元210的工作存储器。
主机接口单元可以接口连接主机装置和存储器系统100。例如，主机接口单元可以通过主机接口(HIF)，即诸如以下的标准传输协议中的任何一种与主机装置通信：通用串行总线(USB)、通用闪存(UFS)、多媒体卡(MMC)、并行高级技术附件(PATA)、串行高级技术附件(SATA)、小型计算机系统接口(SCSI)、串联SCSI(SAS)、外围组件互连(PCI)和高速PCI(PCI-E)协议。
存储器控制单元可以根据控制单元210的控制来控制非易失性存储器装置300。存储器控制单元也可以称为存储器接口单元。存储器控制单元可以向非易失性存储器装置300提供控制信号。控制信号可以包括用于控制非易失性存储器装置300的命令、地址、控制信号等。存储器控制单元可以向非易失性存储器装置300提供数据，或者可以提供来自非易失性存储器装置300的数据。
根据实施例的存储器系统100可以包括非易失性存储器装置300。非易失性存储器装置300可以通过通道与控制器200联接，该通道包括能够传送命令、地址、控制信号和数据的至少一条的信号线。非易失性存储器装置300可以用作存储器系统100的存储介质。
非易失性存储器装置300可以由诸如以下的各种种类的非易失性存储器装置中的任何一种来配置：NAND闪速存储器装置、NOR闪速存储器装置、使用铁电电容器的铁电随机存取存储器(FRAM)、使用隧道磁阻(TMR)层的磁阻随机存取存储器(MRAM)、、使用硫族化物合金的相变随机存取存储器(PCRAM)以及使用过渡金属氧化物的电阻式随机存取存储器(RERAM)。
非易失性存储器装置300可以包括存储器单元阵列310。从操作视角或物理(或结构)视角，包括在存储器单元阵列310中的存储器单元可以被配置为分级存储器单元组或存储器单元。例如，联接到相同字线并且待被同时读取和写入(或编程)的存储器单元可以被配置为页面。在以下描述中，为了便于说明，被配置为页面的存储器单元将被称为“页面”。而且，待被同时擦除的存储器单元可以被配置为存储块。存储器单元阵列310可以包括多个存储块DB1至DBm，并且存储块DB1至DBm中的每一个可以包括多个页面P1至Pn。
存储块DB1至DBm中的每一个可以被控制单元210用作缓冲块或数据块。缓冲块可以被定义为在根据主机装置的写入请求或编程请求将数据写入数据块之前被临时使用的存储块。缓冲块可以称为“日志块”或“开放块”。数据块可以被定义为被写入缓冲块中的数据被最终写入的存储块。
如图1所示，根据本实施例的非易失性存储器装置300可以包括：页面缓冲器371，其基于从控制器200传送的针对第一数据的编程命令，将第一数据存储并编程到第一页面P1；临时缓冲器372，当第一数据的编程失败时，其从页面缓冲器371接收第一数据，并将第一数据的程序失败时将第一数据存储在其中；控制器接口380，执行与控制器200的接口；程序控制电路390控制页缓冲器371和临时缓冲器372的操作。
图2是根据实施例的描述将数据存储在临时缓冲器372中的过程的示图。为了便于解释和说明，作为一个例子在图2中示出了包括五个页面P1到P5的第一存储器块DB1。在下文中，将参考图1和图1描述实施例。
在步骤①中，控制器200将用于第一数据DT1的程序命令发送到非易失性存储器装置300。程序命令可以包括第一数据DT1和关于与要存储第一数据DT1的第一页P1相对应的地址的信息。
在步骤②中，程序控制电路390可以根据控制器200的程序命令控制第一数据DT1的编程操作。详细地，程序控制电路390可以控制从控制器200接收的第一数据DT1，以存储在页缓冲器371中，并且可以控制存储在页缓冲器371中的第一数据DT1，以编程到第一页面P1。如图所示，假设程序失败(在图2中表示为“PF”)已经在将第一数据DT1编程到第一页面P1的过程中发生。
在步骤③中，控制器接口380可以发送第一数据DT1的程序结果，包括程序发生信息(在图2中表示为“PF报告”)到控制器200失败。
在步骤④中，程序控制电路390可以控制存储在页缓冲器371中的第一数据DT1，以发送到临时缓冲器372，并且可以控制临时缓冲器372存储第一数据DT1。
虽然根据本公开的实施例的临时缓冲器372可以在程序发生故障时存储存储在页缓冲器371中的数据，但是应当注意，本实施例不限于此。也就是说，临时缓冲器372还可以作为通用页缓冲器371操作。当没有发生程序失败时，临时缓冲器372可以执行存储要编程的数据的操作并且将数据发送到要编程的页面，与控制器200的程序命令相对应，并且可以存储从中读取的数据。与控制器200的读取命令相对应的存储数据的页面。
主机接口单元(未示出)可以在请求队列中插入或排队根据从主机装置发送的请求而生成的主机请求。当多个主机请求在请求队列中排队时，根据接收主机请求的顺序将对应于主机请求的命令发送到控制器接口380。
然而，根据现有技术，当在将数据编程到非易失性存储器装置300的页面的过程中发生程序失败时，为了防止数据的丢失，对于程序中的数据的重新编程命令发生故障优先从控制器200发送到控制器接口380，并且备份在请求队列中的主机请求被备份和出列。执行存储在页缓冲器371中的数据被读取并存储在控制器200中并且备份的主机请求在请求队列中再次入队的过程。在这种情况下，主机请求的处理速度可能会随着主机请求被备份和出队而变慢，数据恢复命令被发送并且主机请求被重新排列(排队)。具体地，在控制器200接收存储在页缓冲器371中的数据并且响应于重新编程命令将数据再次发送到非易失性存储器装置300的过程中，处理速度可能变慢，结果存储器系统100的性能可能降低。
图3是根据本公开的实施例的描述在将数据存储在临时缓冲器372中之后执行对另一数据的编程操作的过程的示图。为了便于解释和说明，作为一个例子在图3中示出了包括五个页面P1到P5的第一存储器块DB1。在下文中，将参考图1至图3描述实施例。
对于步骤①至步骤④，可以以相同的方式应用上面参考图2描述的处理。换句话说，当在编程第一数据DT1的过程中发生程序失败时，存储在页缓冲器371中的第一数据DT1可以被发送到临时缓冲器372，并且临时缓冲器372可以存储第一数据DT1。
在步骤⑤中，控制器200可以将用于第二数据DT2的程序命令发送到非易失性存储器装置300。程序命令可包括第二数据DT2和关于与要存储第二数据DT2的第二页面P2相对应的地址的信息。
在步骤⑥中，程序控制电路390可以根据控制器200的程序命令控制第二数据DT2的编程操作。详细地，编程控制电路390可以控制将从控制器200接收的第二数据DT2存储在页面缓冲器371中，并且可以控制将存储在页面缓冲器371中的第二数据DT2编程到第二页面P2。由于发生编程失败的第一数据DT1存储在临时缓冲器372中，所以即使对第二数据DT2执行编程操作，在非易失性存储器装置300中也不会发生第一数据DT1的丢失。
图4是描述根据实施例的在将数据存储在临时缓冲器372中之后对另一数据执行读取操作的进程的示图。为了便于解释和说明，作为示例在图4中示出了包括五个页面P1至P5的第一存储块DB1。在下文中，将参照图1、图2和图4描述该实施例。
对于步骤①至步骤④，可以以相同的方式应用上面参照图2描述的进程。换句话说，当在对第一数据DT1进行编程的进程中发生编程失败时，存储在页面缓冲器371中的第一数据DT1可以被传送到临时缓冲器372，并且临时缓冲器372可以存储第一数据DT1。
在步骤⑤中，控制器200可以将针对第三数据DT3的读取命令传送到非易失性存储器装置300。读取命令可以包括关于与存储第三数据DT3的第三页面P3相对应的地址的信息。假设第三数据DT3存储在第一存储块DB1中包括的第三页P3中。
在步骤⑥中，编程控制电路390可以基于控制器200的读取命令控制对第三数据DT3的读取操作。详细地，编程控制电路390可以控制从第三页面P3读取第三数据DT3并将其存储在页面缓冲器371中，并且可以控制将存储在页面缓冲器371中的第三数据DT3传送到控制器200。由于发生编程失败的第一数据DT1存储在临时缓冲器372中，所以即使对第三数据DT3执行读取操作，在非易失性存储器装置300中也不会发生第一数据DT1的丢失。
虽然未示出，但是编程控制电路390可以通过控制将存储在页面缓冲器371中的第三数据DT3传送到控制器200来对第三数据DT3执行读取操作。
如上所述，当根据本实施例将第一数据DT1存储在临时缓冲器372中时，不需要将存储在页面缓冲器371中的第一数据DT1传送到控制器200。此外，即使执行根据其它命令(例如，图3中针对第二数据DT2的编程命令和图4中针对第三数据DT3的读取命令)的操作，包括由页面缓冲器371执行的操作，也可以防止发生编程失败的第一数据DT1丢失，因为其被存储在临时缓冲器372中。
图5是描述根据实施例的对数据进行重新编程的进程的示图。为了便于解释和说明，作为示例在图5中示出了包括五个页面P1至P5的第一存储块DB1。在下文中，将参照图1、图2和图5描述该实施例。
对于步骤①至步骤④，可以以相同的方式应用上面参照图2描述的进程。换句话说，假设当在对第一数据DT1进行编程的进程中发生编程失败时，存储在页面缓冲器371中的第一数据DT1被传送到临时缓冲器372并且临时缓冲器372存储第一数据DT1。
在步骤⑤中，控制器200可以将针对第一数据DT1的重新编程命令传送到非易失性存储器装置300。重新编程命令可以包括关于与将存储第一数据DT1的第四页面P4相对应的地址的信息。即重新编程命令可以不包括作为重新编程目标的第一数据DT1，并且可以仅包括关于与将重新编程的页面相对应的地址的信息。根据实施例，控制器200可以将针对第一数据DT1的重新编程命令和指令临时缓冲器372输出第一数据DT1的命令一起传送到非易失性存储器装置300。虽然示出了在第四页面P4，即除了发生编程失败的第一页面P1之外的页面中对发生编程失败的第一数据DT1执行重新编程操作，但是将注意，实施例不限于此，并且可以在第一页面P1中再次执行重新编程操作。
当根据本实施例在重新编程命令中仅包括关于与待被重新编程的页面相对应的地址的信息时，由于不需要传送待被重新编程的数据，所以可以缩短用于执行重新编程操作的时间，并且因此可以改进存储器系统100的性能。
在步骤⑥中，编程控制电路390可以基于控制器200的重新编程命令，控制将存储在临时缓冲器372中的第一数据DT1编程到第四页面P4。也就是说，通过从控制器200输出的针对第一数据DT1的编程命令而存储在非易失性存储器装置300中的第一数据DT1未被擦除并存储在临时缓冲器372中。因此，可以将第一数据DT1编程到第四页面P4，而不需要从控制器200再次接收第一数据DT1。
虽然示出了其中重新编程第一数据DT1的第四页面P4位于与发生编程失败的第一页面P1相同的存储块中，但是将注意，本发明不限于此。也就是说，第一页面P1和第四页面P4可以分别位于不同的存储块中。根据实施例，可以将其中发生编程失败的存储块(例如，图5中所示的第一存储块DB1)确定为坏块。在这种情况下，可以禁止对第一存储块DB1的编程。
图6是描述根据实施例的对数据进行重新编程的进程的示图。为了便于解释和说明，作为示例在图6中示出了包括五个页面P1至P5的第一存储块DB1。在下文中，将参照图1、图2和图6描述该实施例。
对于步骤①至步骤④，可以以相同的方式应用上面参照图2描述的进程。换句话说，当在对第一数据DT1进行编程的进程中发生编程失败时，存储在页面缓冲器371中的第一数据DT1可以被传送到临时缓冲器372，并且临时缓冲器372可以存储第一数据DT1。
在步骤⑤中，控制器200可以将针对第一数据DT1的重新编程命令传送到非易失性存储器装置300。重新编程命令可以包括将第一数据DT1传送到页面缓冲器371的命令和关于与将存储第一数据DT1的第四页面P4相对应的地址的信息。换句话说，重新编程命令可以不包括作为重新编程目标的第一数据DT1。虽然示出了在第四页面P4，即除了发生编程失败的第一页面之外的页面中对发生编程失败的第一数据DT1执行重新编程操作，，但是将注意，实施例不限于此，并且可以在第一页面P1中再次执行重新编程操作。
基于控制器200的重新编程命令，在步骤⑥中，编程控制电路390可以控制将存储在临时缓冲器372中的第一数据DT1传送到页面缓冲器371，并且在步骤⑦中，编程控制电路390可以控制将存储在页面缓冲器371中的第一数据DT1编程到第四页面P4。也就是说，通过从控制器200输出的针对第一数据DT1的编程命令而存储在非易失性存储器装置300中的第一数据DT1未被擦除并存储在临时缓冲器372中。因此，可以将第一数据DT1从临时缓冲器372传送到页面缓冲器371。然后，以与先前编程方法相同的方式，可以控制将存储在页面缓冲器371中的第一数据DT1被编程到第四页面P4。因此，第一数据DT1可以被编程到第四页面P4，而不需要从控制器200再次接收第一数据DT1。
虽然示出了其中对第一数据DT1进行重新编程的第四页面P4位于与发生编程失败的第一页面P1相同的存储块中，但是将注意，本发明不限于此。也就是说，第一页面P1和第四页面P4可以分别位于不同的存储块中。而且，可以将其中发生了编程失败的存储块(例如，图6中所示的第一存储块DB1)确定为坏块，并且可以禁止对第一存储块DB1的编程。
图7是描述根据实施例的用于操作存储器系统的方法的流程图。
参照图7，根据实施例的用于操作存储器系统的方法可以包括：在步骤S100中将存储在页面缓冲器中的第一数据编程到第一页面；在步骤S200中确定是否已经发生了编程失败；在步骤S300中，当在步骤S200中确定已经发生了编程失败时，由临时缓冲器从页面缓冲器接收并存储第一数据。
而且，根据实施例的用于操作存储器系统的方法可进一步包括：由非易失性存储器装置(未示出)从控制器接收针对第二数据的编程命令；由非易失性存储器装置基于编程命令将第二数据存储在页面缓冲器中(未示出)；由非易失性存储器装置(未示出)将存储在页面缓冲器中的第二数据编程到第二页面。
此外，根据实施例的用于操作存储器系统的方法可进一步包括：由非易失性存储器装置(未示出)从控制器接收针对存储在非易失性存储器装置中的第三数据的读取命令；并且，由非易失性存储器装置(未示出)对第三数据执行读取操作。
图8是描述根据实施例的用于操作存储器系统的方法的流程图。
参照图8，根据实施例的用于操作存储器系统的方法可进一步包括：由非易失性存储器装置从控制器接收针对第一数据的重新编程命令(S400)，并且在步骤S500中，由非易失性存储器装置基于重新编程命令将存储在临时缓冲器中的第一数据重新编程到第四页面。
图9是描述根据实施例的用于操作存储器系统的方法的流程图。
参照图9，根据实施例的用于操作存储器系统的方法可进一步包括：由非易失性存储器装置从控制器接收第一数据到页面缓冲器的传送命令和针对第一数据的重新编程命令(S600)，由非易失性存储器装置基于传送命令将第一数据从临时缓冲器传送到页面缓冲器(S700)，并且在步骤S800中由非易失性存储器装置基于重新编程命令将存储在页面缓冲器中的第一数据重新编程到第四页面。
图10是示出包括根据实施例的固态驱动器(SSD)的数据处理系统的示例的示图。参照图10，数据处理系统1000可以包括主机装置1100和SSD 1200。
SSD 1200可以包括控制器1210、缓冲存储器装置1220、非易失性存储器装置1231至123n、电源1240、信号连接器1250以及电源连接器1260。
控制器1210可以控制SSD 1200的一般操作。控制器1210可以包括主机接口单元1211、控制单元1212、随机存取存储器1213、错误校正码(ECC)单元1214和存储器接口1215。
主机接口单元1211可以通过信号连接器1250与主机装置1100交换一个信号SGL。信号SGL可以包括命令、地址、数据等等。根据主机装置1100的协议，主机接口单元1211可将主机装置1100和SSD 1200接口连接。例如，主机接口单元1211可以通过诸如以下的标准接口协议中的任何一种与主机装置1100通信：安全数字、通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、个人计算机存储卡国际协会(PCMCIA)、并行高级技术附件(PATA)、串行高级技术附件(SATA)、小型计算机系统接口(SCSI)、串联SCSI(SAS)、外围组件互连(PCI)、高速PCI(PCI-e)和通用闪存(UFS)。
控制单元1212可以分析和处理从主机装置1100输入的信号SGL。控制单元1212可以根据用于驱动SSD 1200的固件或软件来控制内部功能块的操作。随机存取存储器1213可作为驱动此类固件或软件的工作存储器。
错误校正码(ECC)单元1214可以生成待被传送到非易失性存储器装置1231至123n的数据的奇偶校验数据。生成的奇偶校验数据可以与数据一起存储在非易失性存储器装置1231至123n中。错误校正码(ECC)单元1214可以基于奇偶校验数据来检测从非易失性存储器装置1231至123n读出的数据的错误。如果检测到的错误在可校正范围内，则ECC单元1214可以校正检测到的错误。
根据控制单元1212的控制，存储器接口单元1215可以向非易失性存储器装置1231至123n提供诸如命令和地址的控制信号。此外，存储器接口单元1215可以根据控制单元1212的控制，与非易失性存储器装置1231至123n进行数据交换。例如，存储器接口单元1215可以–将存储在缓冲存储器装置1220中的数据提供至非易失性存储器装置1231-123n，或将从非易失性存储器装置1231至123n读取的数据提供至缓冲存储器装置1220。
缓冲存储器装置1220可以临时存储待被存储在非易失性存储器装置1231至123n中的数据。此外，缓冲存储器装置1220可以临时存储从非易失性存储器装置1231至123n读出的数据。被临时存储在缓冲存储器装置1220中的数据可以根据控制器1210的控制被传送到主机装置1100或非易失性存储器装置1231至123n。
非易失性存储器装置1231至123n可用作SSD 1200的存储介质。非易失性存储器装置1231至123n可以通过多个通道CH1到CHn分别与控制器1210联接。一个或多个非易失性存储器装置可以联接到一个通道。联接到每个通道的非易失性存储器装置可以联接到相同的信号总线和数据总线。
电源1240可以将通过电源连接器1260输入的电力PWR提供到SSD1200的内部。电源1240可包括辅助电源1241。辅助电源1241可以在发生突然断电供应电力以使SSD 1200正常终止。辅助电源1241可包括大容量电容器。
根据主机装置1100和SSD 1200之间的接口方案，信号连接器1250可以由各种类型的连接器来配置。
根据主机装置1100的供电方案，电源连接器1260可以由各种类型的连接器来配置。
图11是示出包括根据实施例的存储器系统的数据处理系统的示例的示图。参照图11，数据处理系统2000可以包括主机装置2100和存储器系统2200。
主机装置2100可以诸如印刷电路板的板形式来配置。虽然未示出，但是主机装置2100可以包括用于执行主机装置的功能的内部功能块。
主机装置2100可以包括连接端子2110，诸如插座、插槽或连接器。存储器系统2200可以安装到连接端子2110。
存储器系统2200可以诸如印刷电路板的板形式来配置。存储器系统2200可以被称为存储器模块或存储卡。存储器系统2200可以包括控制器2210、缓冲存储器装置2220、非易失性存储器装置2231和2232、电源管理集成电路(PMIC)2240和连接端子2250。
控制器2210可控制存储器系统2200的一般操作。控制器2210可以与图10所示的控制器1210相同的方式来配置
缓冲存储器装置2220可以临时存储待被存储在非易失性存储器装置2231和2232中的数据。此外，缓冲存储器装置2220可以临时存储从非易失性存储器装置2231和2232读取的数据。被临时存储在缓冲存储器装置2220中的数据可根据控制器2210的控制被传送到主机装置2100或非易失性存储器装置2231和2232。
非易失性存储器装置2231和2232可用作存储器系统2200的存储介质。
PMIC 2240可以将通过连接端子2250输入的电力提供到存储器系统2200的内部。PMIC 2240可以根据控制器2210的控制来管理存储器系统2200的电力。
连接端子2250可以联接到主机装置2100的连接端子2110。通过连接端子2250，可以在主机装置2100和存储器系统2200之间传送诸如命令、地址、数据等信号以及电力。根据主机装置2100和存储器系统2200之间的接口方案，连接端子2250可以被构建为各种类型。连接端子2250可以设置在存储器系统2200的任意一侧。
图12是示出包括根据实施例的存储器系统的数据处理系统的示例的示图。参照图12，数据处理系统3000可以包括主机装置3100和存储器系统3200。
主机装置3100可以诸如印刷电路板的板形式来配置。虽然未示出，主机装置3100可以包括用于执行主机装置的功能内部功能块。
存储器系统3200可以以表面安装类型封装的形式配置。存储器系统3200可以通过焊料球3250安装到主机装置3100。存储器系统3200可以包括控制器3210、缓冲存储器装置3220和非易失性存储器装置3230。
控制器3210可控制存储器系统3200的一般操作。控制器3210可以与图10所示的控制器1210相同的方式来配置。
缓冲存储器装置3220可以临时存储待被存储在非易失性存储器装置3230中的数据。此外，缓冲存储器装置3220可以临时存储从非易失性存储器装置3230读取的数据。被临时存储在缓冲存储器装置3220中的数据可以根据控制器3210的控制被传送到主机装置3100或非易失性存储器装置3230。
非易失性存储器装置3230可以用作存储器系统3200的存储介质。
图13是示出包括根据实施例的存储器系统的网络系统的示例的示图。参照图13，网络系统4000可以包括通过网络4500联接的服务器系统4300和多个客户端系统4410至4430。
服务器系统4300可以响应于来自多个客户端系统4410至4430的请求服务数据。例如，服务器系统4300可以存储从多个客户端系统4410至4430提供的数据。又例如，服务器系统4300可以向多个客户端系统4410到4430提供数据。
服务器系统4300可以包括主机装置4100和存储器系统4200。存储器系统4200可以由图1的存储器系统100、图10的SSD 1200、图11的存储器系统2200或图12的存储器系统3200来配置。
图14是示出包括在根据实施例的存储器系统中的非易失性存储器装置的示例的框图。参照图14，非易失性存储器装置300可以包括存储器单元阵列310、行解码器320、数据读取/写入块330、列解码器340、电压发生器350以及控制逻辑360。
存储器单元阵列310可以包括存储器单元MC，存储单元MC布置在字线WL1至WLm与位线BL1至BLn彼此交叉的区域处。
行解码器320可以通过字线WL1至WLm与存储器单元阵列310联接。行解码器320可以根据控制逻辑360的控制进行操作。行解码器320可以对来自外部装置(未示出)的地址进行解码。行解码器320可以基于解码结果选择并驱动字线WL1至WLm。例如，行解码器320可以将由电压发生器350提供的字线电压提供至字线WL1至WLm。
数据读取/写入块330可以通过位线BL1至BLn与存储器单元阵列310联接。数据读取/写入块330可以包括分别对应于字线BL1至BLn的读取/写入电路RW1至RWn。数据读取/写入块330可以根据控制逻辑360的控制进行操作。数据读取/写入块330可以根据操作模式用作写入驱动或读出放大器。例如，在写入操作中，数据读取/写入块330可以用作将从外部装置提供的数据存储在存储器单元阵列310中的写入驱动器。又例如，在读取操作中，数据读取/写入块330可以用作从存储器单元阵列310读取读出数据的读出放大器。
列解码器340可以根据控制逻辑360的控制进行操作。列解码器340可以对来自外部装置的地址进行解码。列解码器340可基于解码结果将数据读取/写入块330的、分别与位线BL1至BL相对应的读取/写入电路RW1至RWn与数据输入/输出线(或数据输入/输出缓冲器)联接。
电压发生器350可以生成将用于非易失性存储器装置300的内部操作的电压。电压发生器生成的电压可应用于存储器单元阵列310的存储器单元。例如，编程操作中生成的编程电压可以应用于将执行编程操作的存储器单元的字线。又例如，在擦除操作中生成的擦除电压可以应用于将执行擦除操作的存储器单元的阱区。再例如，在读取操作中生成的读取电压可以应用于将执行读取操作的存储器单元的字线。
控制逻辑360可以基于由外部装置提供的控制信号控制非易失性存储器装置300的一般操作。例如，控制逻辑360可以控制非易失性存储器装置300的读取、写入和擦除操作。
可以将对上述装置和系统的描述应用于根据本公开的实施例的方法。因此，在方法中省略与对上述装置和系统的描述相同的描述。
虽然上面已经描述了各种实施例，但是本领域技术人员将理解的是，所描述的实施例仅是示例。因此，不应基于所描述的实施例来限制本文描述的存储器系统及其操作方法以及非易失性存储器装置。

Claims (17)

1.一种非易失性存储器装置，包括：
页面缓冲器，基于从控制器传送的针对第一数据的编程命令，存储所述第一数据并且将所述第一数据编程到第一页面；
临时缓冲器，从所述页面缓冲器接收并存储所述第一数据；
控制器接口，与所述控制器接口连接；以及
编程控制电路，控制所述页面缓冲器和所述临时缓冲器的操作，
其中，当发生编程失败时，所述编程控制电路控制所述临时缓冲器从所述页面缓冲器接收并存储所述第一数据。
2.根据权利要求1所述的非易失性存储器装置，其中当所述控制器接口在将所述第一数据存储在所述临时缓冲器中之后从所述控制器接收到针对除了所述第一数据之外的数据的操作命令时，所述编程控制电路对除了所述第一个数据之外的所述数据执行操作并控制保持存储在所述临时缓冲器中所述第一数据。
3.根据权利要求1所述的非易失性存储器装置，其中当所述控制器接口在将所述第一数据存储在所述临时缓冲器中之后从所述控制器接收到针对第二数据的编程命令时，所述编程控制电路控制将所述第二数据存储在所述页面缓冲器中并控制将存储在所述页面缓冲器中的第二数据编程到第二页面。
4.根据权利要求1所述的非易失性存储器装置，其中当所述控制器接口在将所述第一数据存储在所述临时缓冲器中之后从所述控制器接收到针对第三数据的读取命令时，所述编程控制电路控制执行对所述第三数据的读取操作。
5.一种存储器系统，包括：
控制器；以及
非易失性存储器装置，包括页面缓冲器、当在对存储在所述页面缓冲器中的第一数据进行编程的进程中已经发生编程失败时从所述页面缓冲器接收并存储所述第一数据的临时缓冲器、与所述控制器接口连接的控制器接口以及控制所述页面缓冲器和所述临时缓冲器的操作的编程控制电路，
其中所述控制器将针对所述第一数据的重新编程命令传送到所述非易失性存储器装置，并且
其中所述编程控制电路基于所述重新编程命令控制将存储在所述临时缓冲器中的所述第一数据重新编程到所述第四页面。
6.根据权利要求5所述的存储器系统，其中当所述控制器接口在将所述第一数据存储在所述临时缓冲器中之后从所述控制器接收到针对除了所述第一数据之外的数据的操作命令时，所述编程控制电路对除了第一个数据之外的所述数据执行操作并控制保持存储在所述临时缓冲器中的所述第一数据。
7.根据权利要求5所述的存储器系统，其中所述重新编程命令包括与将在其中对所述第一数据进行重新编程的所述第四页面相对应的地址。
8.根据权利要求5所述的存储器系统，其中所述控制器将所述第一数据到所述页面缓冲器的传送命令以及所述重新编程命令传送到所述非易失性存储器装置，并且
其中所述编程控制电路基于所述传送命令控制将存储在所述临时缓冲器中的所述第一数据传送到所述页面缓冲器，并基于所述重新编程命令控制将存储在所述页面缓冲器中的所述第一数据重新编程到所述第四页面。
9.根据权利要求5所述的存储器系统，其中当在将所述第一数据存储在所述临时缓冲器中之后从所述控制器接收到针对第二数据的编程命令时，所述编程控制电路控制将所述第二数据存储在所述页面缓冲器中并控制将存储在页面缓冲器中的所述第二数据编程到第二页面。
10.根据权利要求5所述的存储器系统，其中当所述控制器接口在将所述第一数据存储在所述临时缓冲器中之后从所述控制器接收到针对第三数据的读取命令时，所述编程控制电路控制对所述第三数据执行读取操作。
11.一种操作存储器系统的方法，包括：
由非易失性存储器装置将存储在页面缓冲器中的第一数据编程到第一页面；并且
当发生编程失败时，由临时缓冲器从所述页面缓冲器接收并存储所述第一数据。
12.根据权利要求11所述的方法，进一步包括：
由所述非易失性存储器装置从控制器接收针对第二数据的编程命令；
由所述非易失性存储器装置基于所述编程命令将所述第二数据存储在所述页面缓冲器中；并且
由所述非易失性存储器装置将存储在所述页面缓冲器中的所述第二数据编程到第二页面。
13.根据权利要求11所述的方法，进一步包括：
由所述非易失性存储器装置从所述控制器接收针对存储在所述非易失性存储器装置中的第三数据的读取命令；并且
由所述非易失性存储器装置对所述第三数据执行读取操作。
14.根据权利要求11所述的方法，进一步包括：
由所述非易失性存储器装置从控制器接收针对所述第一数据的重新编程命令；并且
由所述非易失性存储器装置基于所述重新编程命令将存储在所述临时缓冲器中的所述第一数据重新编程到第四页面。
15.根据权利要求14所述的方法，其中所述重新编程命令包括与将在其中对所述第一数据进行重新编程的所述第四页相对应的地址。
16.根据权利要求11所述的方法，进一步包括：
由所述非易失性存储器装置从所述控制器接收所述第一数据到所述页面缓冲器的传送命令和针对所述第一数据的重新编程命令；
由所述非易失性存储器装置基于所述传送命令将所述第一数据从所述临时缓冲器传送到所述页面缓冲器；并且
由所述非易失性存储器装置基于所述重新编程命令将存储在所述页面缓冲器中的所述第一数据重新编程到第四页面。
17.根据权利要求16所述的方法，其中所述重新编程命令包括与将在其中对所述第一数据进行重新编程的所述第四页面相对应的地址。
CN201811376320.1A 2017-12-12 2018-11-19 存储器系统及其操作方法以及非易失性存储器装置 Pending CN109918227A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170170366A KR20190069966A (ko) 2017-12-12 2017-12-12 비휘발성 메모리 장치, 이를 이용하는 메모리 시스템 및 그것의 동작 방법
KR10-2017-0170366 2017-12-12

Publications (1)

Publication Number Publication Date
CN109918227A true CN109918227A (zh) 2019-06-21

Family

ID=66696206

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811376320.1A Pending CN109918227A (zh) 2017-12-12 2018-11-19 存储器系统及其操作方法以及非易失性存储器装置

Country Status (3)

Country Link
US (1) US20190179749A1 (zh)
KR (1) KR20190069966A (zh)
CN (1) CN109918227A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112447234A (zh) * 2019-09-04 2021-03-05 爱思开海力士有限公司 存储器控制器及其操作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070288702A1 (en) * 2006-06-09 2007-12-13 Roohparvar Frankie F Apparatus and methods for programming multilevel-cell NAND memory devices
US20100318721A1 (en) * 2009-06-16 2010-12-16 Sandisk Corporation Program failure handling in nonvolatile memory
WO2013016393A1 (en) * 2011-07-28 2013-01-31 Sandisk Technologies Inc. Data recovery for defective word lines during programming of non-volatile memory arrays

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070288702A1 (en) * 2006-06-09 2007-12-13 Roohparvar Frankie F Apparatus and methods for programming multilevel-cell NAND memory devices
US20100318721A1 (en) * 2009-06-16 2010-12-16 Sandisk Corporation Program failure handling in nonvolatile memory
WO2013016393A1 (en) * 2011-07-28 2013-01-31 Sandisk Technologies Inc. Data recovery for defective word lines during programming of non-volatile memory arrays

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112447234A (zh) * 2019-09-04 2021-03-05 爱思开海力士有限公司 存储器控制器及其操作方法

Also Published As

Publication number Publication date
KR20190069966A (ko) 2019-06-20
US20190179749A1 (en) 2019-06-13

Similar Documents

Publication Publication Date Title
TWI711923B (zh) 資料儲存裝置及其操作方法
KR102565918B1 (ko) 데이터 저장 장치 및 그것의 동작방법
KR102233400B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US10877697B2 (en) Data storage device and operating method thereof
CN109933280A (zh) 数据存储装置及其操作方法
CN113220220B (zh) 控制器、控制器的操作方法及包括该控制器的存储装置
CN109147854A (zh) 数据存储装置及其操作方法
US20180239557A1 (en) Nonvolatile memory device, data storage device including the same, and operating method of data storage device
CN109992201A (zh) 数据存储设备及其操作方法
CN110047547A (zh) 数据储存装置、其操作方法和非易失性存储器件
CN107066201B (zh) 数据存储装置及其方法
CN111916140A (zh) 控制器及其操作方法以及包括控制器的存储器系统
CN110047538A (zh) 存储器系统及其操作方法
US11748025B2 (en) Nonvolatile memory device, data storage device including the same and operating method thereof
KR102469098B1 (ko) 불휘발성 메모리 장치, 불휘발성 메모리 장치의 동작 방법 및 이를 포함하는 데이터 저장 장치
CN109240949A (zh) 数据存储装置及其操作方法
CN107219998B (zh) 数据存储装置及其操作方法
CN112988045A (zh) 数据存储装置及其操作方法
CN112905107A (zh) 数据存储装置及其操作方法
CN109918227A (zh) 存储器系统及其操作方法以及非易失性存储器装置
US11157401B2 (en) Data storage device and operating method thereof performing a block scan operation for checking for valid page counts
CN111324297B (zh) 控制器、数据存储装置及数据存储装置的操作方法
CN109933282B (zh) 存储器系统及其操作方法
CN109697137A (zh) 数据存储装置及其操作方法
CN111324302B (zh) 数据存储装置及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190621